CN111900170A - 一种三维铁电存储器结构及制造方法 - Google Patents
一种三维铁电存储器结构及制造方法 Download PDFInfo
- Publication number
- CN111900170A CN111900170A CN202010758702.1A CN202010758702A CN111900170A CN 111900170 A CN111900170 A CN 111900170A CN 202010758702 A CN202010758702 A CN 202010758702A CN 111900170 A CN111900170 A CN 111900170A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- ferroelectric memory
- capacitor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 117
- 239000002184 metal Substances 0.000 claims abstract description 117
- 239000003990 capacitor Substances 0.000 claims abstract description 77
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 24
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 19
- 229910052721 tungsten Inorganic materials 0.000 claims description 19
- 239000010937 tungsten Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000007517 polishing process Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910017107 AlOx Inorganic materials 0.000 claims description 3
- 229910002347 SrOx Inorganic materials 0.000 claims description 3
- 229910003070 TaOx Inorganic materials 0.000 claims description 3
- 229910003134 ZrOx Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 181
- 230000005684 electric field Effects 0.000 description 10
- 230000010287 polarization Effects 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004549 pulsed laser deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- -1 copper Chemical compound 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910004156 TaNx Inorganic materials 0.000 description 1
- 229910010421 TiNx Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical group [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种三维铁电存储器结构，包括：半导体衬底；第一互连结构；第一金属层；层叠在第一介质层上的第二介质层；铁电电容器，包括依次沉积在所述深孔的侧壁和底部的第一电极层、铁电材料层和第二电极层；第二互连结构；以及第二金属层，其形成于第三介质层上并通过第二互连结构连接到所述铁电电容器的第二电极，并形成铁电存储器的板线。
Description
技术领域
本发明涉及存储器的制造领域。具体而言，本发明涉及一种三维铁电存储器结构及制造方法。
背景技术
铁电存储器是一种特殊工艺的非易失性的存储器。当电场被施加到铁晶体管时，中心原子顺着电场停在第一低能量状态位置，而当电场反转被施加到同一铁晶体管时，中心原子顺着电场的方向在晶体里移动并停在第二低能量状态。大量中心原子在晶体单胞中移动耦合形成铁电畴，铁电畴在电场作用下形成极化电荷。铁电畴在电场下反转所形成的极化电荷较高，铁电畴在电场下无反转所形成的极化电荷较低，这种铁电材料的二元稳定状态使得铁电可以作为存储器。
当移去电场后，中心原子处于低能量状态保持不动，存储器的状态也得以保存不会消失，因此可利用铁电畴在电场下反转形成高极化电荷，或无反转形成低极化电荷来判别存储单元是在“1”或“0”状态。铁电畴的反转不需要高电场，仅用一般的工作电压就可以改变存储单元是在“1”或“0”的状态；也不需要电荷泵来产生高电压数据擦除，因而没有擦写延迟的现象。这种特性使铁电存储器在掉电后仍能够继续保存数据，写入速度快且具有无限次写入寿命，不容易写坏。并且，与现有的非易失性内存技术比较，铁电存储器具有更高的写入速度和更长的读写寿命。
图1示出了示例性铁电存储单元100的电路示意图。铁电存储单元100是铁电存储器件的存储元件，并且可以包括各种设计和配置。如图1所示，铁电存储单元100是“1T-1C”单元，其包括电容器102和晶体管104。晶体管104为NMOS晶体管。晶体管104的源极S电连接到位线BL。晶体管104的栅极电连接到字线WL。晶体管104的漏极D电连接到电容器102的下电极112。电容器102的上电极110连接到板线PL。
图2示出了示例性铁电存储单元100的立体示意图。为保证铁电存储单元100的铁电电容极化发生变化时能得到较强的信号，需要铁电电容的面积足够大。如图2所示，现有的铁电存储器的铁电电容器102为平面结构，其占据的面积较大，限制了该铁电存储单元的集成度。
另外，现有的铁电存储器的铁电材料为PZT或SBT结构。例如，PZT是锆钛酸铅PbZrxTil-xO3；SBT是钽酸锶铋Sr1-yBi2+xTa2O9。PZT因为存在铅存在污染；而SBT结构工艺温度较高，使之工艺集成难度增大，剩余极化程度较小。
发明内容
本发明的目的是提供一种三维铁电存储器结构及制造方法，通过根据本发明公开的三维铁电存储器结构及制造方法，提高铁电存储器的集成度，降低铁电存储器芯片成本。
根据本发明的一个实施例，提供一种三维铁电存储器结构，包括：
半导体衬底，所述半导体衬底包括铁电存储单元区，所述铁电存储单元区具有晶体管的源区、漏区、栅极区、器件间隔离区以及各个功能区上方的电极和/或互连金属；
第一互连结构，所述第一互连结构设置在半导体衬底上，且包括第一导电柱和第一导电柱之间的第一介质层，所述第一导电柱包括电容器导电柱和位线导电柱，所述电容器导电柱用于将铁电存储单元区的晶体管与电容器形成电连接，位线导电柱用于将铁电存储单元区的晶体管与位线形成电连接；
第一金属层，所述金属层设置在第一互连结构的第一导电柱的顶面并与之形成电连接，所述第一金属层包括与电容器导电柱相连的电容器金属盘、与位线导电柱相连的位线；
层叠在第一介质层上的第二介质层，所述第二介质层中具有一个或多个贯穿第二介质层顶面和底面的深孔，所述深孔的底部暴露出所述电容器金属盘；
铁电电容器，包括依次沉积在所述深孔的侧壁和底部的第一电极层、铁电材料层和第二电极层；
第二互连结构，所述第二互连结构在铁电电容器上方，所述第二互连结构包括第二导电柱和第二导电柱之间的第三介质层，所述第二导电柱中的一个或多个第二导电柱与第二电极电连接；以及
第二金属层，其形成于第三介质层上并通过第二互连结构连接到所述铁电电容器的第二电极，并形成铁电存储器的板线。
在本发明的一个实施例中，该三维铁电存储器结构还包括填充在深孔中的填充金属层，所述填充金属层与所述铁电电容器的第二电极层电连接。
在本发明的一个实施例中，所述第二导电柱中的一个或多个与填充金属层电连接。
在本发明的一个实施例中，该三维铁电存储器结构还包括在板线上方的第四介质层以及第四介质层内部和/或表面形成的金属互连及外接焊盘。
在本发明的一个实施例中，所述第一金属层、第二金属层为金属铝，所述填充金属层为金属钨。
在本发明的一个实施例中，该三维铁电存储器结构还包括电路区，在电路区，所述第二互连结构包括第二介质层和第三介质层以及其中形成的导电柱，导电柱连接电路区的第一金属层和第二金属层。
在本发明的一个实施例中，所述电路区的导电柱包括位于第二介质层的与第一金属层连接的导电柱和位于第三介质层的与第二金属层连接的导电柱。
在本发明的一个实施例中，所述铁电材料为高K铁电氧化物材料。
在本发明的一个实施例中，所述高K铁电氧化物材料为选自HfOx、AlOx、ZrOx、LaOx、TaOx、NbOx、GdOx、YOx、SiOx、SrOx或这些材料的任意一种或多种复合组成的材料。
根据本发明的另一个实施例，提供一种三维铁电存储器结构的制造方法，包括：
在半导体衬底上形成晶体管以及第一互连结构，其中所述半导体衬底包括铁电存储单元区，所述铁电存储单元区具有晶体管的源区、漏区、栅极区、器件间隔离区以及各个功能区上方的电极和/或互连金属；所述第一互连结构设置在半导体衬底上，且包括第一导电柱和第一导电柱之间的第一介质层，所述第一导电柱包括电容器导电柱和位线导电柱，所述电容器导电柱用于将铁电存储单元区的晶体管与电容器形成电连接，位线导电柱用于将铁电存储单元区的晶体管与位线形成电连接；
在第一导电柱的顶部形成第一金属层；
形成第二介质层；
在第二介质层中形成深孔，并在所述深孔中形成铁电电容器；
形成第二互连结构，所述第二互连结构包括第二导电柱和第二导电柱之间的第三介质层，所述第二导电柱中的一个或多个第二导电柱与铁电电容器的第二电极电连接；以及
形成第二金属层作为板线，所述板线与所述第二导电柱电连接。
在本发明的另一个实施例中，在第二介质层中形成深孔包括在第二介质层上形成硬掩模层，通过光刻、刻蚀工艺在硬掩模层中形成窗口露出下方第二介质层，以硬掩模层为掩模刻蚀第二介质层直到暴露出电容器金属盘的顶端，最后去除硬掩模层。
在本发明的另一个实施例中，在所述深孔中形成铁电电容器包括：
依次沉积电容器的第一电极层、高K铁电氧化物层和第二电极层；
沉积填充金属；以及
通过化学机械研磨工艺去除第二介质层顶面的填充金属、第一电极层、高K铁电氧化物层和第二电极层，直到露出第二介质层顶面。
在本发明的另一个实施例中，形成第一互连结构包括：
在衬底表面形成第一介质层；
在第一介质层中形成通孔，该通孔暴露出衬底上各功能区的外接电极；
依次沉积粘着层和钨金属层填充该通孔；以及
进行化学机械研磨工艺去除多余的第一介质层、粘着层和钨金属层，形成从衬底表面电极延伸到第一介质层顶面的多个钨导电柱。
在本发明的另一个实施例中，在第一导电柱的顶部形成第一金属层包括：在第一互连结构表面沉积金属层；对金属层进行刻蚀，去除多余金属层，仅保留导电柱顶端的金属层作为第一金属层。
在本发明的另一个实施例中，所述半导体衬底还包括电路区，电路区具有晶体管的源区、漏区、栅极区、器件间隔离区以及各个功能区上方的电极和/或互连金属；所述第一导电柱包括电路导电柱，电路导电柱与电路区表面电极和/或互连金属连接，
所述方法还包括：在形成电容器之前，在电路区中，在第二介质层中形成第三导电柱，所述第三导电柱的一端与电路导电柱电连接，第三导电柱的另一端与所述第二导电柱相连。
本发明的三维铁电存储器结构及制造方法完全与CMOS工艺兼容，便于集成，降低制造成本。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出了示例性铁电存储单元100的电路示意图。
图2示出了示例性铁电存储单元100的立体示意图。
图3示出根据本发明的一个实施例的三维铁电存储器的截面示意图。
图4A至图4J示出根据本发明的一个实施例的形成三维铁电存储器的过程的截面图。
图5示出根据本发明的一个实施例的形成三维铁电存储器的流程图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
一般来说，术语可以至少部分地根据上下文中的使用来理解。例如，在此使用的术语“一个或多个”，至少部分地根据上下文，可用于以单数形式来描述任何特征、结构或特性，或以复数形式来描述特征、结构或特性的组合。类似地，诸如“一个”、“一”、或“该”之类的术语又可以至少部分地根据上下文被理解为表达单数用法或表达复数用法。
能容易地理解的是，“在……上”、“在……之上”、以及“在……上方”在本发明中的含义应该以最宽泛方式来解释，使得“在……上”不仅指直接处于某物上，而且还可以包括在有中间特征或中间层位于二者之间的情况下处于某物上，并且“在……之上”、或“在.......上方”不仅指处于某物之上或上方，而且还可以包括在二者之间没有中间特征或中间层的情况下处于在某物之上或上方(即直接处于某物上)。
此外空间相关术语，如“在……下面”、“在……之下”、“下部”、“在……之上”、“上部”等等可以在此用于方便描述一个元素或特征相对于另一元素或特征在附图中示出的关系。空间相关术语旨在除了涵盖器件在附图中描述的取向以外还涵盖该器件在使用或操作时的其它取向。装置可以以其它方式被定向(旋转90°或处于其它取向)，并且这里所用的空间相关描述相应地也可同样地来解释。
这里所用的术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化，或者可保持未经图案化。此外，衬底可包括多种多样的半导体材料，如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料，如玻璃、塑料、或蓝宝石晶片制成。
这里所用的术语“层”是指包括具有厚度的某一区域的材料部位。层可以延伸到下方或上方结构的全部之上，或可以具有小于下方或上方结构的伸展。此外，层可以是同质或异质的连续结构的一个区域，该区域的厚度小于该连续结构的厚度。例如，层可位于任何一对水平平面之间，或位于该连续结构的顶面或底面处。层可水平地、垂直地、和/或沿锥形表面延伸。衬底可以是层，可包括一个或多个层在其中，和/或可以具有一个或多个层在其上，和/或一个或多个层在其下。一层可包括多层。例如，互连层可包括一个或多个导体和接触层(其中形成接触部、互连线和/或通孔)和一个或多个介电层。
图3示出根据本发明的一个实施例的三维铁电存储器的截面示意图。如图3所示，三维铁电存储器300包括半导体衬底310、第一互连结构、金属层331、332、333、铁电电容器340、第二互连结构以及板线。
半导体衬底310包括电路区311和铁电存储单元区312。电路区311和铁电存储单元区312具有器件的源区或漏区313、栅极区314、器件间隔离区315以及各个功能区上方的电极和/或互连金属线(图中未示出)。为了清楚并简化本发明的描述，在图3中，仅示出了部分电路区311和铁电存储单元区312。电路区311可用于对铁电存储单元区312进行控制。
第一互连结构设置在半导体衬底310上方。第一互连结构包括多个导电柱和导电柱之间的第一介质层321。第一介质层321覆盖半导体衬底310的表面，也可以称为层间介质层。多个导电柱可以包括电路区的电路导电柱323、铁电存储单元区的电容器导电柱324、位线导电柱325等等。电路区的电路导电柱323与电路区311表面电极连接，铁电存储单元区的电容器导电柱324用于将铁电存储单元区312的晶体管与电容器形成电连接，位线导电柱325用于将铁电存储单元区312的晶体管与位线333形成电连接。
第一金属层设置在第一互连结构的导电柱的顶面并与之形成电连接，第一金属层可以包括电路区的与电路导电柱323相连的金属线路331、铁电存储单元区的与电容器导电柱324相连的电容器金属盘332、与位线导电柱325相连的金属位线333等等。第一金属层可以是金属铝。
层叠在第一介质层上的第二介质层341，所述第二介质层341中具有一个或多个贯穿第二介质层顶面和底面的深孔，所述深孔的底部暴露出所述电容器金属盘332。
铁电电容器340包括依次沉积在所述深孔的侧壁和底部的第一电极层、铁电材料层和第二电极层。在深孔中铁电电容第二电极层表面填充有填充金属343，该填充金属343与铁电电容器340的第二电极层电连接，该填充金属343为金属钨。其中铁电材料层为高K铁电氧化物。
在电路区，第二互连结构包括第二介质层和第三介质层以及其中形成的的导电柱344和352。导电柱344与金属线路331电连接，导电柱352与导电柱344电连接。
在铁电存储单元区，第二互连结构形成在铁电电容器340上方。第二互连结构包括多个导电柱和导电柱之间的第三介质层353。
在铁电存储单元区，第二互连结构包括与填充金属343电连接的导电柱351以及各导电柱之间的第三介质层353。第三介质层353也可以称为金属间介质层。
第二金属层，其包括位于存储单元区的金属板线361，所述板线为沉积的金属铝线，所述板线361形成在第三介质层353上并通过第二互连结构连接到所述铁电电容器的第二电极。第二金属层还包括位于电路区的金属线路362。金属线路362与导电柱352电连接
三维铁电存储器300还可以包括形成在板线361上方的第四介质层371以及第四介质层内部和/或表面形成的金属互连372及外接焊盘等结构。
图4A至图4J示出根据本发明的一个实施例的形成三维铁电存储器的过程的截面图。图5示出根据本发明的一个实施例的形成三维铁电存储器的流程图。下面结合图4A至图4J以及图5描述形成成三维铁电存储器的电容器的过程。
首先，在步骤510，在半导体衬底310上形成晶体管以及第一互连结构，如图4A所示。半导体衬底310包括电路区311和铁电存储单元区312。在电路区311和铁电存储单元区312中形成晶体管的源区或漏区313、栅极区314、器件间隔离区315以及各个功能区上方的电极及互连金属线(图中未示出)。为了清楚并简化本发明的描述，在图4A中，仅示出了部分电路区311和铁电存储单元区312。电路区311可用于对铁电存储单元区312进行控制。
在本发明的一个实施例中，形成第一互连结构可包括：在衬底310表面形成第一介质层321；通过光刻和刻蚀等工艺在第一介质层321中形成通孔，该通孔暴露出衬底310上各功能区的外接电极；依次沉积粘着层和钨金属层填充该通孔；最后进行化学机械研磨工艺去除多余的第一介质层321、粘着层和钨金属层，形成从衬底310表面电极延伸到第一介质层321顶面的多个钨导电柱。在图4A所示的具体实施例中，在钨导电柱与衬底310表面电极之间以及钨导电柱与介质层之间可以形成氮化钛作为粘着层。多个钨导电柱可包括电路导电柱323、电容器导电柱324、位线导电柱325等等。电路导电柱323与电路区311表面电极连接，电容器导电柱324用于将铁电存储单元区312的晶体管与电容器形成电连接，位线导电柱325用于将铁电存储单元区312的晶体管与位线形成电连接。在本发明的其他实施例中，导电柱的材料不限于钨，还可以采用其他金属材料，例如，铜。
本领域的技术人员应该理解，第一互连结构的形成方法不限于上述具体示例。此外，还可以在第一互连结构形成之前或之后进行其他工艺，例如，形成一层或多个其他导电互连结构。
然后，在步骤520，在导电柱的顶部形成第一金属层，如图4B所示。在本发明的一个实施例中，在导电柱的顶部形成第一金属层可包括在第一互连结构表面沉积金属层；通过光刻和刻蚀等工艺对金属层进行刻蚀，去除多余金属层，仅保留导电柱顶端的部分金属层。第一金属层可以包括与电路导电柱323相连的线路331、与电容器导电柱324相连的电容器金属盘332、与位线导电柱325相连的位线333等等。第一金属层的材料可以是金属铝。
接下来，在步骤530，形成第二介质层341，如图4C所示。在本发明的实施例中，可根据具体要求选择介质层341的形成工艺和厚度。第二介质层也称为金属间介质层IMD。
在步骤540，在第二介质层中形成电容器340。电容器340为金属-高K铁电氧化物-金属结构的铁电电容器。
在本发明的一个实施例中，可以在形成电容器340之前，在电路区312，在第二介质层341中形成导电柱344，作为第二互联结构的一部分。具体而言，首先，通过光刻和刻蚀等工艺在第二介质层341中形成通孔，该通孔暴露出线路331的顶面；依次沉积粘着层和钨金属层填充该通孔；最后进行化学机械研磨工艺去除多余的第二介质层341、粘着层和钨金属层，形成与线路331电连接的导电柱，如图4D所示。
在本发明的实施例中，在第二介质层中形成电容器340可包括：在第二介质层341上形成硬掩模层，通过光刻、刻蚀工艺在硬掩模层中形成窗口露出下方第二介质层，以硬掩模层为掩模刻蚀第二介质层直到暴露出电容器金属盘332的顶端，最后去除硬掩模层，如图4E所示。在其他实施例中也可以不设置硬掩模层而直接采用光罩刻蚀的方式刻蚀第二介质层直至暴露出电容器金属盘332的顶端。接下来，依次沉积电容器的第一电极层、高K铁电氧化物层和第二电极层，如图4F所示。第一电极层和第二电极层是电容器的两个电极层，例如，可以是以下材料中的一种或多种：TiNx、TaNx、TiAlNx、TiCNx、TaAlNx、TaCNx、AlNx、Ru、RuOx、Ir、IrOx、W、WCNx、Wsix、Pt、Au、Ni、Mo或这些材料的复合。可通过原子层沉积ALD、化学气相沉积CVD、物理气相沉积PVD、电子束Ebeam蒸发沉积、分子束外延MBE沉积、脉冲激光沉积PLD以及类似沉积工艺中的一种或多种工艺来沉积第一电极层和第二电极层。高K铁电氧化物层是电容器的介质层，例如，可以是以下材料中的一种或多种：HfOx、AlOx、ZrOx、LaOx、TaOx、NbOx、GdOx、YOx、SiOx、SrOx或这些材料的复合。可通过原子层沉积ALD、化学气相沉积CVD、物理气相沉积PVD、电子束Ebeam蒸发沉积、分子束外延MBE沉积、脉冲激光沉积PLD以及类似沉积工艺中的一种或多种工艺来沉积高K铁电氧化物层。接下来，沉积填充金属343，如图4G所示。该填充金属可以是但不限于钨。然后，通过化学机械研磨工艺去除第二介质层顶面的填充金属、第一电极层、高K铁电氧化物层和第二电极层，直到露出第二介质层顶面，如图4H所示。
在步骤550，形成第三介质层并在其中形成导电柱，作为第二互连结构的一部分，如图4I。第二互连结构的这一部分包括与填充金属343电连接的导电柱351以及与导电柱344电连接的导电柱352。形成第二互连结构的工艺与形成第一互连结构的工艺类似，可包括：在第二介质层表面形成第三介质层353；通过光刻和刻蚀等工艺在第三介质层353中形成导电柱351和352。第三介质层353也可以称为金属间介质层。
在步骤560，形成板线361，如图4J所示。板线361与导电柱351电连接。在本发明的实施例中，在形成板线361的同时，在电路区312，形成与导电柱352电连接的线路362。具体而言，形成板线361和线路362可包括在第三介质层表面沉积金属层；通过光刻和刻蚀等工艺对金属层进行选择性刻蚀，形成板线361和线路362。板线361和线路362的材料可以是金属铝。
最后，在步骤570，形成第四介质层371，并在第四介质层内部或表面形成金属互连372及外接焊盘等结构，如图3所示。第四介质层也可以称为金属间介质层。
在本发明的实施例中，上述第一至第四介质层可以是相同的材料，也可以是不同的材料，例如，可以为氧化硅、氮氧硅、硼硅酸盐玻璃、硅酸磷玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化玻璃硅酸盐玻璃(FSG)、low-K介质等无机材料；也可以为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或者PBO(苯基苯并二恶唑树脂)等有机材料。介质层可以通过化学气相沉积、滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式制作。介质层321可以是单一材料层，也可以是多层材料层叠形成的复合材料层。
在上述实施例中，将外围电路区域312的金属互连工艺与铁电存储单元区311的电容器及金属互连工艺结合在一起，从而在电容器形成的同时完成外围电路区域与铁电存储单元区金属互连及引出，有利于简化工艺步骤并降低制造成本。
采用深孔型结构的下电极和上电极，可以在同等正对平面面积下，显著提高铁电电容的等效剩余极化强度，使得铁电存储器可以继续等比缩小而依然提供足够大的电压窗口，在130nm工艺节点以下可以实现铁电电容三维化，存储密度大。
本发明的三维铁电电容器件的制备方法完全与CMOS工艺兼容，便于集成，降低制造成本。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。
Claims (15)
1.一种三维铁电存储器结构，包括：
半导体衬底，所述半导体衬底包括铁电存储单元区，所述铁电存储单元区具有晶体管的源区、漏区、栅极区、器件间隔离区以及各个功能区上方的电极和/或互连金属；
第一互连结构，所述第一互连结构设置在半导体衬底上，且包括第一导电柱和第一导电柱之间的第一介质层，所述第一导电柱包括电容器导电柱和位线导电柱，所述电容器导电柱用于将铁电存储单元区的晶体管与电容器形成电连接，位线导电柱用于将铁电存储单元区的晶体管与位线形成电连接；
第一金属层，所述金属层设置在第一互连结构的第一导电柱的顶面并与之形成电连接，所述第一金属层包括与电容器导电柱相连的电容器金属盘、与位线导电柱相连的位线；
层叠在第一介质层上的第二介质层，所述第二介质层中具有一个或多个贯穿第二介质层顶面和底面的深孔，所述深孔的底部暴露出所述电容器金属盘；
铁电电容器，包括依次沉积在所述深孔的侧壁和底部的第一电极层、铁电材料层和第二电极层；
第二互连结构，所述第二互连结构在铁电电容器上方，所述第二互连结构包括第二导电柱和第二导电柱之间的第三介质层，所述第二导电柱中的一个或多个第二导电柱与第二电极电连接；以及
第二金属层，其形成于第三介质层上并通过第二互连结构连接到所述铁电电容器的第二电极，并形成铁电存储器的板线。
2.如权利要求1所述的三维铁电存储器结构，其特征在于，还包括填充在深孔中的填充金属层，所述填充金属层与所述铁电电容器的第二电极层电连接。
3.如权利要求2所述的三维铁电存储器结构，其特征在于，所述第二导电柱中的一个或多个与填充金属层电连接。
4.如权利要求1所述的三维铁电存储器结构，其特征在于，还包括在板线上方的第四介质层以及第四介质层内部和/或表面形成的金属互连及外接焊盘。
5.如权利要求1所述的三维铁电存储器结构，其特征在于，所述第一金属层、第二金属层为金属铝，所述填充金属层为金属钨。
6.如权利要求1所述的三维铁电存储器结构，其特征在于，其还包括电路区，在电路区，所述第二互连结构包括第二介质层和第三介质层以及其中形成的导电柱，导电柱连接电路区的第一金属层和第二金属层。
7.如权利要求6所述的三维铁电存储器结构，其特征在于，所述电路区的导电柱包括位于第二介质层的与第一金属层连接的导电柱和位于第三介质层的与第二金属层连接的导电柱。
8.如权利要求1所述的三维铁电存储器结构，其特征在于，所述铁电材料为高K铁电氧化物材料。
9.如权利要求8所述的三维铁电存储器结构，其特征在于，所述高K铁电氧化物材料为选自HfOx、AlOx、ZrOx、LaOx、TaOx、NbOx、GdOx、YOx、SiOx、SrOx或这些材料的任意一种或多种复合组成的材料。
10.一种三维铁电存储器结构的制造方法，包括：
在半导体衬底上形成晶体管以及第一互连结构，其中所述半导体衬底包括铁电存储单元区，所述铁电存储单元区具有晶体管的源区、漏区、栅极区、器件间隔离区以及各个功能区上方的电极和/或互连金属；所述第一互连结构设置在半导体衬底上，且包括第一导电柱和第一导电柱之间的第一介质层，所述第一导电柱包括电容器导电柱和位线导电柱，所述电容器导电柱用于将铁电存储单元区的晶体管与电容器形成电连接，位线导电柱用于将铁电存储单元区的晶体管与位线形成电连接；
在第一导电柱的顶部形成第一金属层；
形成第二介质层；
在第二介质层中形成深孔，并在所述深孔中形成铁电电容器；
形成第二互连结构，所述第二互连结构包括第二导电柱和第二导电柱之间的第三介质层，所述第二导电柱中的一个或多个第二导电柱与铁电电容器的第二电极电连接；以及
形成第二金属层作为板线，所述板线与所述第二导电柱电连接。
11.如权利要求10所述的三维铁电存储器结构的制造方法，其特征在于，在第二介质层中形成深孔包括在第二介质层上形成硬掩模层，通过光刻、刻蚀工艺在硬掩模层中形成窗口露出下方第二介质层，以硬掩模层为掩模刻蚀第二介质层直到暴露出电容器金属盘的顶端，最后去除硬掩模层。
12.如权利要求10所述的三维铁电存储器结构的制造方法，其特征在于，在所述深孔中形成铁电电容器包括：
依次沉积电容器的第一电极层、高K铁电氧化物层和第二电极层；
沉积填充金属；以及
通过化学机械研磨工艺去除第二介质层顶面的填充金属、第一电极层、高K铁电氧化物层和第二电极层，直到露出第二介质层顶面。
13.如权利要求10所述的三维铁电存储器结构的制造方法，其特征在于，形成第一互连结构包括：
在衬底表面形成第一介质层；
在第一介质层中形成通孔，该通孔暴露出衬底上各功能区的外接电极；
依次沉积粘着层和钨金属层填充该通孔；以及
进行化学机械研磨工艺去除多余的第一介质层、粘着层和钨金属层，形成从衬底表面电极延伸到第一介质层顶面的多个钨导电柱。
14.如权利要求10所述的三维铁电存储器结构的制造方法，其特征在于，在第一导电柱的顶部形成第一金属层包括：在第一互连结构表面沉积金属层；对金属层进行刻蚀，去除多余金属层，仅保留导电柱顶端的金属层作为第一金属层。
15.如权利要求10所述的三维铁电存储器结构的制造方法，其特征在于，所述半导体衬底还包括电路区，电路区具有晶体管的源区、漏区、栅极区、器件间隔离区以及各个功能区上方的电极和/或互连金属；所述第一导电柱包括电路导电柱，电路导电柱与电路区表面电极和/或互连金属连接，
所述方法还包括：在形成电容器之前，在电路区中，在第二介质层中形成第三导电柱，所述第三导电柱的一端与电路导电柱电连接，第三导电柱的另一端与所述第二导电柱相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010758702.1A CN111900170B (zh) | 2020-07-31 | 2020-07-31 | 一种三维铁电存储器结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010758702.1A CN111900170B (zh) | 2020-07-31 | 2020-07-31 | 一种三维铁电存储器结构及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111900170A true CN111900170A (zh) | 2020-11-06 |
| CN111900170B CN111900170B (zh) | 2024-03-05 |
Family
ID=73182844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010758702.1A Active CN111900170B (zh) | 2020-07-31 | 2020-07-31 | 一种三维铁电存储器结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111900170B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382633A (zh) * | 2020-11-11 | 2021-02-19 | 无锡拍字节科技有限公司 | 三维铁电存储器及其制造方法 |
| CN113380807A (zh) * | 2021-06-09 | 2021-09-10 | 无锡拍字节科技有限公司 | 3d闪存存储器及其控制器结构 |
| WO2022042407A1 (zh) * | 2020-08-26 | 2022-03-03 | 无锡拍字节科技有限公司 | 一种存储器件的制造方法及其电容器 |
| CN114937739A (zh) * | 2022-04-02 | 2022-08-23 | 威海嘉瑞光电科技股份有限公司 | 一种电容器的形成方法及电容器 |
| WO2023035128A1 (en) * | 2021-09-08 | 2023-03-16 | Wuxi Petabyte Technologies Co., Ltd. | Ferroelectric memory device and method for forming the same |
| WO2023035129A1 (en) * | 2021-09-08 | 2023-03-16 | Wuxi Petabyte Technologies Co., Ltd. | Ferroelectric memory device and method for forming the same |
| CN117395998A (zh) * | 2023-12-11 | 2024-01-12 | 无锡舜铭存储科技有限公司 | 一种三维铁电存储器结构及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050070030A1 (en) * | 2003-09-26 | 2005-03-31 | Stefan Gernhardt | Device and method for forming a contact to a top electrode in ferroelectric capacitor devices |
| KR20050098713A (ko) * | 2004-04-08 | 2005-10-12 | 삼성전자주식회사 | 멀티 수소 차단막을 갖는 임베디드 강유전체 메모리 소자 |
| CN1682313A (zh) * | 2002-09-19 | 2005-10-12 | 印芬龙科技股份有限公司 | 具有存储器单元组的存储器体系结构 |
| JP2006128274A (ja) * | 2004-10-27 | 2006-05-18 | Seiko Epson Corp | 強誘電体キャパシタおよび強誘電体メモリの製造方法 |
| JP2007250794A (ja) * | 2006-03-15 | 2007-09-27 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその強誘電体キャパシタの製造方法と半導体記憶装置の製造方法 |
| CN103050376A (zh) * | 2011-10-17 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 沉积材料及形成方法 |
| CN104299956A (zh) * | 2013-07-15 | 2015-01-21 | 格罗方德半导体公司 | 使用cmos兼容反铁电高k材料的复杂电路组件及电容器 |
| CN110828461A (zh) * | 2018-08-13 | 2020-02-21 | 无锡拍字节科技有限公司 | 三维铁电存储器件 |
-
2020
- 2020-07-31 CN CN202010758702.1A patent/CN111900170B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1682313A (zh) * | 2002-09-19 | 2005-10-12 | 印芬龙科技股份有限公司 | 具有存储器单元组的存储器体系结构 |
| US20050070030A1 (en) * | 2003-09-26 | 2005-03-31 | Stefan Gernhardt | Device and method for forming a contact to a top electrode in ferroelectric capacitor devices |
| KR20050098713A (ko) * | 2004-04-08 | 2005-10-12 | 삼성전자주식회사 | 멀티 수소 차단막을 갖는 임베디드 강유전체 메모리 소자 |
| JP2006128274A (ja) * | 2004-10-27 | 2006-05-18 | Seiko Epson Corp | 強誘電体キャパシタおよび強誘電体メモリの製造方法 |
| JP2007250794A (ja) * | 2006-03-15 | 2007-09-27 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその強誘電体キャパシタの製造方法と半導体記憶装置の製造方法 |
| CN103050376A (zh) * | 2011-10-17 | 2013-04-17 | 台湾积体电路制造股份有限公司 | 沉积材料及形成方法 |
| CN104299956A (zh) * | 2013-07-15 | 2015-01-21 | 格罗方德半导体公司 | 使用cmos兼容反铁电高k材料的复杂电路组件及电容器 |
| CN110828461A (zh) * | 2018-08-13 | 2020-02-21 | 无锡拍字节科技有限公司 | 三维铁电存储器件 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022042407A1 (zh) * | 2020-08-26 | 2022-03-03 | 无锡拍字节科技有限公司 | 一种存储器件的制造方法及其电容器 |
| CN112382633A (zh) * | 2020-11-11 | 2021-02-19 | 无锡拍字节科技有限公司 | 三维铁电存储器及其制造方法 |
| CN113380807A (zh) * | 2021-06-09 | 2021-09-10 | 无锡拍字节科技有限公司 | 3d闪存存储器及其控制器结构 |
| WO2023035128A1 (en) * | 2021-09-08 | 2023-03-16 | Wuxi Petabyte Technologies Co., Ltd. | Ferroelectric memory device and method for forming the same |
| WO2023035129A1 (en) * | 2021-09-08 | 2023-03-16 | Wuxi Petabyte Technologies Co., Ltd. | Ferroelectric memory device and method for forming the same |
| TWI827246B (zh) * | 2021-09-08 | 2023-12-21 | 大陸商無錫舜銘存儲科技有限公司 | 鐵電記憶體裝置的形成方法 |
| TWI833682B (zh) * | 2021-09-08 | 2024-02-21 | 大陸商無錫舜銘存儲科技有限公司 | 鐵電記憶體裝置 |
| CN114937739A (zh) * | 2022-04-02 | 2022-08-23 | 威海嘉瑞光电科技股份有限公司 | 一种电容器的形成方法及电容器 |
| CN114937739B (zh) * | 2022-04-02 | 2023-01-31 | 威海嘉瑞光电科技股份有限公司 | 一种电容器的形成方法及电容器 |
| CN117395998A (zh) * | 2023-12-11 | 2024-01-12 | 无锡舜铭存储科技有限公司 | 一种三维铁电存储器结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111900170B (zh) | 2024-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111900170B (zh) | 一种三维铁电存储器结构及制造方法 | |
| CN111968980B (zh) | 一种存储器件的制造方法及其电容器 | |
| KR100395766B1 (ko) | 강유전체 기억 소자 및 그 형성 방법 | |
| CN111968981B (zh) | 一种fcob存储器件的制造方法及其电容器 | |
| KR100356135B1 (ko) | 반도체 장치의 제조방법 | |
| KR19980048379A (ko) | 강유전체 커패시터의 하부전극용 물질층으로 된 로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법 | |
| US11856788B2 (en) | Semiconductor device and method of fabricating the same | |
| US7105417B2 (en) | Method for fabricating capacitor of semiconductor device | |
| US6534389B1 (en) | Dual level contacts and method for forming | |
| CN112382633A (zh) | 三维铁电存储器及其制造方法 | |
| US6858442B2 (en) | Ferroelectric memory integrated circuit with improved reliability | |
| KR100415537B1 (ko) | 반도체 소자 제조 방법 | |
| CN113421882A (zh) | 一种铁电存储器及其制造方法 | |
| JP4427563B2 (ja) | 半導体装置の製造方法 | |
| US11844224B2 (en) | Memory structure and method of forming the same | |
| CN117395998A (zh) | 一种三维铁电存储器结构及其制造方法 | |
| KR100295568B1 (ko) | 반도체 장치 및 그의 제조방법 | |
| CN113838833B (zh) | 半导体器件及其制造方法 | |
| US20230328995A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| TWI727828B (zh) | 半導體元件及其製造方法 | |
| KR100744038B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| US20060148107A1 (en) | Method for fabricating semiconductor device | |
| TW202320309A (zh) | 半導體元件及其製作方法 | |
| KR20020010974A (ko) | 금속배선 형성 단계를 감소시킬 수 있는 강유전체 메모리소자 제조 방법 | |
| KR100415543B1 (ko) | 강유전체 메모리 셀구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230526 Address after: Room A302-H36, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000 Applicant after: Wuxi Shunming Storage Technology Co.,Ltd. Address before: No.502, Jinbo block, Dongzhuang Power Electronic Science and Technology Park, No.8, Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214135 Applicant before: Wuxi paibyte Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |