CN113380807A - 3d闪存存储器及其控制器结构 - Google Patents

3d闪存存储器及其控制器结构 Download PDF

Info

Publication number
CN113380807A
CN113380807A CN202110642681.1A CN202110642681A CN113380807A CN 113380807 A CN113380807 A CN 113380807A CN 202110642681 A CN202110642681 A CN 202110642681A CN 113380807 A CN113380807 A CN 113380807A
Authority
CN
China
Prior art keywords
memory
layer
flash memory
metal layer
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110642681.1A
Other languages
English (en)
Inventor
吕震宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shunming Storage Technology Co ltd
Original Assignee
Wuxi Paibyte Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Paibyte Technology Co ltd filed Critical Wuxi Paibyte Technology Co ltd
Priority to CN202110642681.1A priority Critical patent/CN113380807A/zh
Publication of CN113380807A publication Critical patent/CN113380807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种3D闪存存储器及其控制器结构，其包括主机接口单元、逻辑控制电路单元、存储器接口单元、ECC单元以及缓冲存储器单元，其特征在于：所述缓冲存储器单元为三维铁电存储器单元或磁存储器单元。

Description

3D闪存存储器及其控制器结构
技术领域
本发明涉及集成电路技术领域，特别涉及一种3D闪存存储器及其控制器结构。
背景技术
现有的Flash存储器，其通常包括Flash存储器阵列部分和控制Flash的外围控制器电路部分。其中外围控制器电路部分里面又包括主机接口电路、逻辑控制电路、缓冲存储器、存储器I/O电路、ECC单元等部分。现有的外围控制电路部分的缓冲存储器采用的多是SRAM，SRAM为易失性存储器，而且读写次数有限制。
美国发明专利US7397686揭示了一种Flash存储器，其存储器控制器部分的缓冲存储器采用FeRAM存储器，FeRAM存储器为非易失性，读写次数高，而且功耗低。
随着NAND Flash向3D堆叠结构发展，现有的外围控制器电路的缓冲存储器的FeRAM为平面结构，其与Flash的连接为平面连接，这样产品的面积较大，不利于提高产品存储密度。另外，在控制器部分传统的FeRAM存储器为PZT材料，缓冲存储器本身无法堆叠，存储密度小，无法满足3D大容量存储器的需要。
发明内容
本发明的目的在于提供一种3D闪存存储器及其控制器结构，以解决因为现有Flash存储器外围控制电路中的缓冲存储器本身无法堆叠而导致整个存储器存储密度小的问题。
为解决上述技术问题，本发明提供一种3D闪存存储器的控制器结构，包括：
其包括主机接口单元、逻辑控制电路单元、存储器接口单元、ECC单元以及缓冲存储器单元，其特征在于：所述缓冲存储器单元为三维铁电存储器单元或磁存储器单元。
可选的，在所述的3D闪存存储器的控制器结构中，所述三维铁电存储单元或磁存储器单元的缓冲存储器包括衬底，在衬底上形成有存储单元区和控制电路区，其中存储单元区包括在衬底上形成的存储单元晶体管，在存储单元晶体管上方形成的若干层介质层，在每层介质层中与晶体管的源极或漏极区对应的位置形成有通孔，在通孔中形成有导电连接，在每层介质层的通孔内的导电连接之间形成有金属层，在通孔层上或金属层上形成有三维铁电电容或磁存储单元；所述控制电路区包括在衬底上形成的控制电路晶体管，在每层介质层中与控制电路晶体管的源极或漏极区对应的位置形成有通孔，在通孔中形成有导电连接，在每层介质层的通孔内的导电连接之间形成有金属层。
可选的，在所述的3D闪存存储器的控制器结构中，所述三维铁电电容或磁存储单元下方包括至少一层金属层。
可选的，在所述的3D闪存存储器的控制器结构中，所述三维铁电电容包括依次形成于通孔层或金属层上的介质层中的深孔内的下电极、铁电材料层和上电极。
可选的，在所述的3D闪存存储器的控制器结构中，所述三维铁电存储单元每个存储单元包括至少一个晶体管和一个三维铁电电容。
可选的，在所述的3D闪存存储器的控制器结构中，所述缓冲存储器还包括形成于三维铁电电容或磁存储单元上方的覆盖存储单元区和控制电路区的介质层，在介质层中形成有键合金属层。
可选的，在所述的3D闪存存储器的控制器结构中，在所述存储单元区的介质层中形成有通孔，在通孔中形成有与铁电电容上电极连通的导电连接，在介质层中形成有通过所述导电连接与铁电电容上电极连接的键合金属层，在控制电路区的介质层中成有通孔，在通孔中形成有与铁电电容下电极接触的金属层同一层的金属层连通的导电连接，在介质层中形成有通过所述导电连接与铁电电容下电极接触的金属层同一层的金属层连接的键合金属层。
可选的，在所述的3D闪存存储器的控制器结构中，所述磁存储单元包括堆叠的上偏置磁场提供层、自由层、隧道层、参考层和下偏置磁场提供层。所述缓冲存储器还包括形成于磁存储单元上方的覆盖存储单元区和控制电路区的介质层，在存储单元区的介质层中形成有通孔，在通孔中形成有与磁存储单元的上偏置磁场提供层连通的导电连接，在介质层中形成有通过所述导电连接与偏置磁场提供层连接的键合金属层，在控制电路区的介质层中成有通孔，在通孔中形成有与磁存储单元的下偏置磁场提供层连接的金属层同一层的金属层连通的导电连接，在介质层中形成有通过所述导电连接与下偏置磁场提供层连接的金属层同一层的金属层连接的键合金属层。
本发明还提供一种3D闪存存储器，其包括存储单元阵列和存储器控制电路，所述存储器控制电路采用如权利要求1-8任意一项所述的3D闪存存储器的控制器结构，
其中所述存储单元阵列和所述存储器控制电路通过3D整合连接结构相互连接。
可选的，在所述的3D闪存存储器中，所述3D整合连接结构为混合键合连接结构或TSV连接结构。
可选的，在所述的3D闪存存储器中，所述采用混合键合连接结构连接的3D闪存存储器，其包括堆叠设置的3D闪存存储单元阵列、位于3D闪存存储单元阵列表面的氮化物层和与3D闪存存储单元阵列连接的键合金属层，所述3D闪存存储单元阵列表面的氮化物层与3D闪存存储器的控制器结构的介质层键合，所述3D闪存存储单元阵列的键合金属层与与3D闪存存储器的控制器结构的缓冲存储器的控制电路区的键合金属层键合。
在本发明提供的3D闪存存储器及其控制器结构中，通过采用3D FeRAM存储器或MRAM存储器作为缓冲存储器，提供了一种采用带有3D FeRAM或MRAM缓存的控制器电路来控制3D NAND Flash(其中3D FeRAM是一种高密度的3D FeRAM)，不仅可以发挥嵌入式3DFeRAM和MRAM高速读写的优势，且3D FeRAM或MRAM缓存都为非易失性存储器，可读写次数高，功耗低，密度远高于SRAM缓存，且制成工艺比嵌入式DRAM难度小。通过将缓冲存储器与3D NAND Flash的存储单元阵列集成在一个芯片中，以提高3D NAND Flash的性能，进一步避免了现有缓冲存储器本身无法堆叠，存储密度小，无法满足3D大容量存储器的需要的缺陷。
另外，在控制器部分传统的FeRAM存储器为PZT材料，缓冲存储器本身无法堆叠，存储密度小，无法满足3D大容量存储器的需要。本发明的铁电材料层的材料为氧化铪或氧化锆等具有铁电性的high-k材料，以使缓冲存储器堆叠。
附图说明
图1是本发明一实施例3D NAND Flash原理示意图；
图2是本发明另一实施例3D FeRAM存储器结构示意图；
图3是本发明另一实施例MRAM存储器结构示意图；
图4是本发明另一实施例3D NAND Flash进行3D整合后结构示意图；
图中所示：10-3D NAND Flash的存储单元阵列；20-3D NAND Flash的控制器电路；21-存储器接口；22-逻辑控制电路；23-缓冲存储器；24-主机接口；25-ECC单元；26-氮化层；231-3D FeRAM存储单元；232-金属连接结构；233-氧化层；234-衬底；235-MRAM存储单元。
具体实施方式
应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。在各附图中，给相同或功能相同的组件配备了相同的附图标记。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。另外，除非另行说明，本发明的不同实施例中的特征可以相互组合。例如，可以用第二实施例中的某特征替换第一实施例中相对应或功能相同或相似的特征，所得到的实施例同样落入本申请的公开范围或记载范围。
另外，本发明的各方法的步骤的编号并未限定所述方法步骤的执行顺序。除非特别指出，各方法步骤可以以不同顺序执行。
以下结合附图和具体实施例对本发明提出的3D闪存存储器及其控制器结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种3D闪存存储器及其控制器结构，以解决因为现有Flash存储器外围控制电路中的缓冲存储器本身无法堆叠而导致整个存储器存储密度小的问题。
为实现上述思想，本发明提供了一种3D NAND Flash存储器，其包括3D NANDFlash存储单元阵列和与存储单元阵列连接的外围控制器电路，其外围控制器电路包括缓冲存储器，该缓冲存储器采用3D FeRAM存储器或MRAM存储器缓冲存储器其中：所述包含缓冲存储器的外围控制器电路与3D NAND Flash的存储单元阵列集成在一个芯片中，以提高3D NAND Flash的性能。
本发明的实施例提供一种3D NAND Flash存储器，其包括3D NAND Flash存储单元阵列和与存储单元阵列连接的外围控制器电路。如图1所示，包括：缓冲存储器23，被配置为采用3D FeRAM存储器或MRAM存储器作为缓冲存储器23；其中：包含所述缓冲存储器23的外围控制器电路与3D NAND Flash的存储单元阵列10集成在一个芯片中，以提高3D NANDFlash的性能。
在本发明的一个实施例中，在所述的3D NAND Flash的控制器电路中，如图1所示，还包括：主机接口24，被配置为连通3D NAND Flash的控制器电路20和主机之间的信号；逻辑控制电路22，被配置为提供3D NAND Flash的存储单元阵列10的控制信号；存储器接口21，被配置为连通3D NAND Flash的存储单元阵列10和3D NAND Flash的控制器电路20之间的信号；ECC单元25，被配置为进行3D NAND Flash的差错检测和修正。
在本发明的一个实施例中，包含所述缓冲存储器23的所述的3D NAND Flash的控制器电路与3D NAND Flash的存储单元阵列10通过3D整合的方式集成在一个芯片中，以提高3D NAND Flash的性能。
在本发明的一个实施例中，如图2～3所示，所述三维铁电存储单元或磁存储器单元的缓冲存储器包括衬底234，在衬底上形成有存储单元区和控制电路区，其中存储单元区包括在衬底234上形成的存储单元晶体管，在存储单元晶体管上方形成的若干层介质层233，在每层介质层中与晶体管的源极或漏极区对应的位置形成有通孔，在通孔中形成有导电连接，在每层介质层的通孔内的导电连接之间形成有金属层，在通孔层上或金属层上形成有三维铁电电容231或磁存储单元235；
所述控制电路区包括在衬底234上形成的控制电路晶体管，在每层介质层中与控制电路晶体管的源极或漏极区对应的位置形成有通孔，在通孔中形成有导电连接237(238)，在每层介质层的通孔内的导电连接237(238)之间形成有金属层232。
所述三维铁电存储单元每个存储单元包括至少一个晶体管(即存储单元区的存储单元晶体管)和一个三维铁电电容231，即其可以是1T1C结构的铁电存储器也可以是2T2C结构的铁电存储器，或者其他结构的铁电存储器。同理，磁存储器单元每个存储单元包括至少一个晶体管(即存储单元区的存储单元晶体管)和一个磁存储单元235，所述三维铁电电容231或磁存储单元235下方包括至少一层金属层232，即所述三维铁电电容231或磁存储单元235可以是形成于第一层金属层上或者如附图2中所示形成于第四层金属层之上，或者位于整个存储芯片的任意一层金属层上。
在本发明的一个实施例中，如图2所示，所述三维铁电存储单元为两个晶体管和两个电容组成的2T2C结构，其中所述三维铁电存储单元位于第四层金属层之上，所述三维铁电电容231包括依次形成于通孔层或金属层上的介质层中的深孔内的下电极、铁电材料层和上电极，在该实施例中每个铁电存储单元的两个三维铁电电容的上电极连接为一体，在其他实施例中该两个铁电电容也可以相互分开。所述缓冲存储器还包括形成于三维铁电电容231上方的覆盖存储单元区和控制电路区的介质层232，在存储单元区的介质层中形成有通孔，在通孔中形成有与铁电电容上电极连通的导电连接，在介质层中形成有通过所述导电连接237(238)与铁电电容上电极连接的键合金属层232，在控制电路区的介质层中成有通孔，在通孔中形成有与铁电电容下电极接触的金属层同一层的金属层连通的导电连接237(238)，在介质层中形成有通过所述导电连接与铁电电容下电极接触的金属层同一层的金属层连接的键合金属层237。
在本发明的另一个实施例中，如图3所示，若缓冲存储器单元为磁存储器单元，则所述磁存储单元235包括堆叠的上偏置磁场提供层、自由层、隧道层、参考层和下偏置磁场提供层。所述缓冲存储器还包括形成于磁存储单元235上方的覆盖存储单元区和控制电路区的介质层232，在存储单元区的介质层中形成有通孔，在通孔中形成有与磁存储单元的上偏置磁场提供层连通的导电连接237(238)，在介质层中形成有通过所述导电连接与偏置磁场提供层连接的键合金属层232，在控制电路区的介质层中成有通孔，在通孔中形成有与磁存储单元的下偏置磁场提供层连接的金属层同一层的金属层连通的导电连接，在介质层中形成有通过所述导电连接与下偏置磁场提供层连接的金属层同一层的金属层连接的键合金属层238。
本实施例还提供一种3D闪存存储器，其包括存储单元阵列和存储器控制电路，所述存储器控制电路采用如上所述的3D闪存存储器的控制器结构，其中所述存储单元阵列和所述存储器控制电路通过3D整合连接结构相互连接。所述3D整合连接结构为混合键合连接结构或TSV连接结构。
所述采用混合键合连接结构连接的3D闪存存储器，其包括堆叠设置的3D闪存存储单元阵列、位于3D闪存存储单元阵列表面的氮化物层26和与3D闪存存储单元阵列连接的键合金属层，所述3D闪存存储单元阵列表面的氮化物层26与3D闪存存储器的控制器结构的介质层233键合，所述3D闪存存储单元阵列的键合金属层与3D闪存存储器的控制器结构的缓冲存储器的控制电路区的键合金属层键合。
在本发明的一个实施例中，如图4所示，包含所述缓冲存储器23的所述的3D NANDFlash的控制器电路与3D NAND Flash的存储单元阵列10通过混合键合或TSV的方式集成在一个芯片中，以提高3D NAND Flash的性能。
在本发明的一个实施例中，在所述的3D NAND Flash的控制器电路中，如图2～3所示，所述3D FeRAM存储器或MRAM存储器包括：衬底234，设置在3D FeRAM存储器或MRAM存储器的第一面，被配置为承载3D FeRAM存储器或MRAM存储器的芯片结构；金属连接结构232，被配置为连通3D FeRAM存储器或MRAM存储器的内部信号；3D FeRAM存储单元231或MRAM存储单元235，被配置为通过金属连接结构232将电性引出至3D FeRAM存储器或MRAM存储器的第二面；氧化层233，被配置为包围金属连接结构232的侧壁以提供绝缘和支撑作用。
在本发明的一个实施例中，在所述的3D NAND Flash的控制器电路中，如图2所示，3D FeRAM存储单元包括：在深孔结构中依次形成的下电极、铁电材料层及上电极，所述深孔结构被氧化层233包裹；每个深孔结构中的下电极、铁电材料层及上电极构成一个铁电电容器。在所述的3D NAND Flash的控制器电路中，所述铁电材料层的材料为具有铁电性的氧化铪或氧化锆或者其组合材料等high-k材料。
在本发明的一个实施例中，在所述的3D NAND Flash的控制器电路中，如图4所示，所述缓冲存储器23与3D NAND Flash的存储单元阵列10通过混合键合的方式集成在一个芯片中包括：使得缓冲存储器的氧化层233以及3D NAND Flash的存储单元阵列10的氧化层之间具有氮化层26，例如先在3D NAND Flash的存储单元阵列10的氧化层上形成氮化层26，再将缓冲存储器和3D NAND Flash的存储单元阵列的金属连接结构对齐，对齐后将缓冲存储器23的金属连接结构232与3D NAND Flash的存储单元阵列10的金属连接结构进行键合，以形成导通的电路。
本实施例还提供一种3D NAND Flash，包括：控制器电路20，被配置为采用3DFeRAM存储器或MRAM存储器作为缓冲存储器23；其中：3D NAND Flash的存储单元阵列10，被配置为与所述缓冲存储器23集成在一个芯片中，以提高3D NAND Flash的性能。
本实施例还提供一种3D NAND Flash的制作方法，包括：制作3D NAND Flash的存储单元阵列10；制作3D FeRAM存储器或MRAM存储器作为缓冲存储器23；以及将缓冲存储器23与3D NAND Flash的存储单元阵列10通过3D整合的方式集成在一个芯片中，以提高3DNAND Flash的性能。
在本发明提供的3D闪存存储器及其控制器结构中，通过采用3D FeRAM存储器或MRAM存储器作为缓冲存储器，提供了一种采用带有3D FeRAM或MRAM缓存的控制器电路来控制3D NAND Flash(其中3D FeRAM是一种高密度的3D FeRAM)，不仅可以发挥嵌入式3DFeRAM和MRAM高速读写的优势，且3D FeRAM或MRAM缓存都为非易失性存储器，可读写次数高，功耗低，密度远高于SRAM缓存，且制成工艺比嵌入式DRAM难度小。通过将缓冲存储器与3D NAND Flash的存储单元阵列集成在一个芯片中，以提高3D NAND Flash的性能，进一步避免了现有缓冲存储器本身无法堆叠，存储密度小，无法满足3D大容量存储器的需要的缺陷。
本发明在3D NAND Flash的外围控制电路部分将传统的FeRAM存储器替换为3DFeRAM存储器或者MRAM存储器，而且3D NAND Flash与外围控制电路采用hybrid bonding的方式合成一块芯片，这样能够提高存储密度。3D FeRAM是一种高密度的3D FeRAM。本发明提供一种采用带有3D FeRAM或MRAM缓存的控制器电路来控制3D NAND Flash，其控制器的缓存为3D FeRAM或MRAM。嵌入式3D FeRAM和MRAM都可以高速读写，有潜力替代SRAM，成为新一代嵌入式缓存。他们都为非易失性存储器，可读写次数高，功耗低，密度远高于SRAM缓存，且制成工艺比嵌入式DRAM难度小。
另外，在控制器部分传统的FeRAM存储器为PZT材料，缓冲存储器本身无法堆叠，存储密度小，无法满足3D大容量存储器的需要。本发明的铁电材料层的材料为氧化铪或氧化锆等具有铁电性的high-k材料，以使缓冲存储器堆叠。
综上，上述实施例对3D闪存存储器及其控制器结构的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种3D闪存存储器的控制器结构，其包括主机接口单元、逻辑控制电路单元、存储器接口单元、ECC单元以及缓冲存储器单元，其特征在于：所述缓冲存储器单元为三维铁电存储器单元或磁存储器单元。
2.如权利要求1所述的3D闪存存储器的控制器结构，其特征在于：所述三维铁电存储单元或磁存储器单元的缓冲存储器包括衬底，在衬底上形成有存储单元区和控制电路区，其中存储单元区包括在衬底上形成的存储单元晶体管，在存储单元晶体管上方形成的若干层介质层，在每层介质层中与晶体管的源极或漏极区对应的位置形成有通孔，在通孔中形成有导电连接，在每层介质层的通孔内的导电连接之间形成有金属层，在通孔层上或金属层上形成有三维铁电电容或磁存储单元；所述控制电路区包括在衬底上形成的控制电路晶体管，在每层介质层中与控制电路晶体管的源极或漏极区对应的位置形成有通孔，在通孔中形成有导电连接，在每层介质层的通孔内的导电连接之间形成有金属层。
3.如权利要求2所述的3D闪存存储器的控制器结构，其特征在于：所述三维铁电电容或磁存储单元下方包括至少一层金属层。
4.如权利要求2所述的3D闪存存储器的控制器结构，其特征在于：所述三维铁电电容包括依次形成于通孔层或金属层上的介质层中的深孔内的下电极、铁电材料层和上电极。
5.如权利要求2所述的3D闪存存储器的控制器结构，其特征在于：所述三维铁电存储单元每个存储单元包括至少一个晶体管和一个三维铁电电容。
6.如权利要求2所述的3D闪存存储器的控制器结构，其特征在于：所述缓冲存储器还包括形成于三维铁电电容或磁存储单元上方的覆盖存储单元区和控制电路区的介质层，在介质层中形成有键合金属层。
7.如权利要求6所述的3D闪存存储器的控制器结构，其特征在于：在所述存储单元区的介质层中形成有通孔，在通孔中形成有与铁电电容上电极连通的导电连接，在介质层中形成有通过所述导电连接与铁电电容上电极连接的键合金属层，在控制电路区的介质层中成有通孔，在通孔中形成有与铁电电容下电极接触的金属层同一层的金属层连通的导电连接，在介质层中形成有通过所述导电连接与铁电电容下电极接触的金属层同一层的金属层连接的键合金属层。
8.如权利要求6所述的3D闪存存储器的控制器结构，其特征在于，所述磁存储单元包括堆叠的上偏置磁场提供层、自由层、隧道层、参考层和下偏置磁场提供层，在所述存储单元区的介质层中形成有通孔，在通孔中形成有与磁存储单元的上偏置磁场提供层连通的导电连接，在介质层中形成有通过所述导电连接与偏置磁场提供层连接的键合金属层，在控制电路区的介质层中成有通孔，在通孔中形成有与磁存储单元的下偏置磁场提供层连接的金属层同一层的金属层连通的导电连接，在介质层中形成有通过所述导电连接与下偏置磁场提供层连接的金属层同一层的金属层连接的键合金属层。
9.一种3D闪存存储器，其包括存储单元阵列和存储器控制电路，其特征在于：所述存储器控制电路采用如权利要求1-8任意一项所述的3D闪存存储器的控制器结构，
其中所述存储单元阵列和所述存储器控制电路通过3D整合连接结构相互连接。
10.如权利要求9所述的3D闪存存储器，其特征在于：所述3D整合连接结构为混合键合连接结构或TSV连接结构。
11.如权利要求10所述的3D闪存存储器，其特征在于：所述采用混合键合连接结构连接的3D闪存存储器，其包括堆叠设置的3D闪存存储单元阵列、位于3D闪存存储单元阵列表面的氮化物层和与3D闪存存储单元阵列连接的键合金属层，所述3D闪存存储单元阵列表面的氮化物层与3D闪存存储器的控制器结构的介质层键合，所述3D闪存存储单元阵列的键合金属层与3D闪存存储器的控制器结构的缓冲存储器的控制电路区的键合金属层键合。
CN202110642681.1A 2021-06-09 2021-06-09 3d闪存存储器及其控制器结构 Pending CN113380807A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110642681.1A CN113380807A (zh) 2021-06-09 2021-06-09 3d闪存存储器及其控制器结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110642681.1A CN113380807A (zh) 2021-06-09 2021-06-09 3d闪存存储器及其控制器结构

Publications (1)

Publication Number Publication Date
CN113380807A true CN113380807A (zh) 2021-09-10

Family

ID=77573299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110642681.1A Pending CN113380807A (zh) 2021-06-09 2021-06-09 3d闪存存储器及其控制器结构

Country Status (1)

Country Link
CN (1) CN113380807A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903492A (en) * 1996-06-10 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
US7397686B2 (en) * 2005-06-02 2008-07-08 Kabushiki Kaisha Toshiba Memory system combining flash EEPROM and FeRAM
US20160254318A1 (en) * 2015-02-27 2016-09-01 Qualcomm Incorporated MAGNETIC RANDOM ACCESS MEMORY (MRAM) BIT CELLS EMPLOYING SOURCE LINES (SLs) AND/OR BIT LINES (BLs) DISPOSED IN MULTIPLE, STACKED METAL LAYERS TO REDUCE MRAM BIT CELL RESISTANCE
US9875784B1 (en) * 2017-04-13 2018-01-23 Qualcomm Incorporated Three-dimensional (3D) ferroelectric dipole metal-oxide semiconductor ferroelectric field-effect transistor (MOSFeFET) system, and related methods and systems
CN109314182A (zh) * 2016-06-24 2019-02-05 高通股份有限公司 磁随机存取存储器(mram)位单元中的高纵横比垂直互连存取(通孔)互连
CN110299361A (zh) * 2019-05-17 2019-10-01 上海新储集成电路有限公司 一种三维存储器结构
CN110537260A (zh) * 2019-04-30 2019-12-03 长江存储科技有限责任公司 具有闪速存储器控制器的键合的存储设备及其制造和操作方法
US20200006346A1 (en) * 2018-06-29 2020-01-02 Uygar Avci Replacement metal cob integration process for embedded dram
CN111900170A (zh) * 2020-07-31 2020-11-06 无锡拍字节科技有限公司 一种三维铁电存储器结构及制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903492A (en) * 1996-06-10 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
US7397686B2 (en) * 2005-06-02 2008-07-08 Kabushiki Kaisha Toshiba Memory system combining flash EEPROM and FeRAM
US20160254318A1 (en) * 2015-02-27 2016-09-01 Qualcomm Incorporated MAGNETIC RANDOM ACCESS MEMORY (MRAM) BIT CELLS EMPLOYING SOURCE LINES (SLs) AND/OR BIT LINES (BLs) DISPOSED IN MULTIPLE, STACKED METAL LAYERS TO REDUCE MRAM BIT CELL RESISTANCE
CN107258016A (zh) * 2015-02-27 2017-10-17 高通股份有限公司 采用布置在多个堆叠式金属层中的源线(sl)和/或位线(bl)以减小磁性随机存取存储器(mram)位单元电阻的mram位单元
CN109314182A (zh) * 2016-06-24 2019-02-05 高通股份有限公司 磁随机存取存储器(mram)位单元中的高纵横比垂直互连存取(通孔)互连
US9875784B1 (en) * 2017-04-13 2018-01-23 Qualcomm Incorporated Three-dimensional (3D) ferroelectric dipole metal-oxide semiconductor ferroelectric field-effect transistor (MOSFeFET) system, and related methods and systems
US20200006346A1 (en) * 2018-06-29 2020-01-02 Uygar Avci Replacement metal cob integration process for embedded dram
CN110537260A (zh) * 2019-04-30 2019-12-03 长江存储科技有限责任公司 具有闪速存储器控制器的键合的存储设备及其制造和操作方法
CN110299361A (zh) * 2019-05-17 2019-10-01 上海新储集成电路有限公司 一种三维存储器结构
CN111900170A (zh) * 2020-07-31 2020-11-06 无锡拍字节科技有限公司 一种三维铁电存储器结构及制造方法

Similar Documents

Publication Publication Date Title
TWI706545B (zh) 半導體記憶裝置
CN110544497B (zh) 半导体存储器装置
US9047953B2 (en) Memory device structure with page buffers in a page-buffer level separate from the array level
US10971487B2 (en) Semiconductor memory device
US20190096461A1 (en) Memory device
US11482267B2 (en) Memory device
JPH0834257B2 (ja) 半導体メモリセル
JPWO2003009302A1 (ja) 半導体メモリ装置
JP2002026277A (ja) メモリデバイス及びその駆動方法
JP2004228573A (ja) 単位セルが一つのトランジスタと二つのｍｔｊとで構成されたｍｒａｍ及びその製造方法
CN105938836A (zh) 半导体器件
CN104882431A (zh) 半导体器件
JPH08222706A (ja) 半導体記憶装置
CN110299361A (zh) 一种三维存储器结构
CN116249348B (zh) 存储器及其访问方法、电子设备
CN113380807A (zh) 3d闪存存储器及其控制器结构
KR20210091465A (ko) 페이지 버퍼를 구비하는 반도체 메모리 장치
US20230083158A1 (en) Semiconductor device
JP2014116516A (ja) 半導体記憶装置、その製造方法及び記憶機器
US20230069800A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI437686B (zh) 具有晶片外控制器的記憶體
CN102768995B (zh) 具有芯片外控制器的存储器装置及其制造方法
KR101575812B1 (ko) 자가전원 반도체 장치를 갖는 데이터 저장장치
KR102601866B1 (ko) 반도체 장치
CN105742277A (zh) 一种大容量立体集成sram存储器三维扩展方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230526

Address after: Room A302-H36, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Applicant after: Wuxi Shunming Storage Technology Co.,Ltd.

Address before: No.502, Jinbo block, Dongzhuang Power Electronic Science and Technology Park, No.8, Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214135

Applicant before: Wuxi paibyte Technology Co.,Ltd.

TA01 Transfer of patent application right