CN111052379A - 带有后端晶体管的铁电电容器 - Google Patents

带有后端晶体管的铁电电容器 Download PDF

Info

Publication number
CN111052379A
CN111052379A CN201780094462.6A CN201780094462A CN111052379A CN 111052379 A CN111052379 A CN 111052379A CN 201780094462 A CN201780094462 A CN 201780094462A CN 111052379 A CN111052379 A CN 111052379A
Authority
CN
China
Prior art keywords
metal
integrated circuit
electrically connected
oxide
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780094462.6A
Other languages
English (en)
Inventor
A.A.沙尔马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111052379A publication Critical patent/CN111052379A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种集成电路包括后端薄膜晶体管（TFT）、电连接到后端TFT的铁电电容器。后端TFT具有栅极电极、源极区和漏极区、在源极区与漏极区之间且物理连接源极区与漏极区的半导体区、以及栅极电极与半导体区之间的栅极电介质。铁电电容器具有电连接到源极区和漏极区中的一个的第一端子、第二端子、以及第一端子与第二端子之间的铁电电介质。在实施例中，存储器单元包括该集成电路，栅极电极电连接到字线，源极区电耦合到位线，并且漏极区是源极区和漏极区中的一个。在实施例中，嵌入式存储器包括字线、位线以及字线和位线的相交区处的多个这样的存储器单元。

Description

带有后端晶体管的铁电电容器
背景技术
嵌入式动态随机存取存储器（eDRAM）和嵌入式静态RAM（eSRAM）通常与硅前端工艺有关。因此，由于诸如晶体管尺寸和节距限制等因素，这样的存储器占用了大量的集成电路（IC）面积。铁电存储器可用作非易失性DRAM和eDRAM替代存储器。铁电材料是针对电容器介电结构的有力竞争者。然而，随着更新的半导体工艺技术，集成电路电容器中的介电结构面积（以及因此，总存储极化电荷）大大减少。这使得铁电电容器缩放非常具有挑战性。
附图说明
图1是根据本公开的实施例的示例集成电路的横截面图，其包括带有后端薄膜晶体管（TFT）的堆叠铁电电容器。
图2是根据本公开的实施例的示例集成电路的横截面图，其包括带有后端TFT的U型铁电电容器。
图3是根据本公开的实施例的示例嵌入式存储器的横截面图。
图4A-4B分别是根据本公开的实施例的存储器单元的示例选择器TFT的横截面图和平面图。
图5A-5B是根据本公开的实施例的图4A-4B的存储器单元中的选择器TFT的示例结构的横截面图。
图6A-6B分别是根据本公开的实施例的图4A-4B的存储器单元中的示例金属-绝缘体-金属（MIM）电容器的横截面图和平面图。
图7是根据本公开的实施例的图6A-6B的存储器单元中的MIM电容器的示例结构的横截面图。
图8是根据本公开的实施例的示例嵌入式存储器配置的示意平面图。
图9A是在存储器阵列和存储器外围电路不重叠的情况下的嵌入式存储器的示例布局的平面图。
图9B-9C是根据本公开的实施例的在存储器阵列和存储器外围电路重叠的情况下的嵌入式存储器的示例布局的平面图。
图10图示根据本公开的实施例制造嵌入式存储器的示例方法。
图11图示根据本公开的实施例利用本文公开的集成电路结构和技术而实现的示例计算系统。
呈现的实施例的这些和其他特征将通过阅读下列详细描述连同本文描述的图一起而更好地被理解。在图中，在各个图中图示的每个相同或几乎相同的组件可以由类似的标号表示。为了清楚起见，不是每个组件都可在每幅图中标记。此外，如将领会的那样，图不一定按比例绘制或并不意在将所描述的实施例限于示出的特定配置。例如，尽管一些图通常指示直线、直角和光滑表面，但鉴于现实世界中制造工艺的局限性，所公开的技术的实际实现可能没有完美的直线和直角，并且一些特征可能具有表面形貌或另外是非光滑的。简而言之，图仅被提供用于示出示例结构。
具体实施方式
根据本公开的各种实施例，嵌入式一个晶体管一个电容器（1T1C）存储器单元包括铁电电容器，其电耦合到后端晶体管。这样的存储器单元的阵列可组成嵌入式非易失性存储器（eNVM）。后端晶体管可以是薄膜晶体管（TFT）。后端TFT可以帮助铁电体（ferroelectric）缩放，诸如通过由于感测外设（例如，存储器外围电路）能够被塞进后端TFT 1T1C阵列下面而改进存储器阵列效率。进一步详细来看，铁电材料将它的极化从平行切换到反平行状态（或反之亦然）。该内部极化的改变在正电压和负电压（被称为矫顽（coercive）电压或矫顽场）处产生。这引起铁电材料内部不同量的电荷极化和极性。当在电容器中用作介电材料时，铁电材料在平行与反平行状态之间的切换可用于创建非易失性存储器，诸如eNVM。
在本公开的一个或多个实施例中，提供集成电路。该集成电路包括后端薄膜晶体管（TFT）和该后端TFT上或以其它方式与该后端TFT电连接的铁电电容器。后端TFT（其可以例如在前端电路（诸如存储器阵列控制器）上、电耦合到前端电路或以其它方式与前端电路电连接）具有栅极电极、源极区和漏极区、在源极区与漏极区之间且物理连接源极区与漏极区的半导体区、以及栅极电极与半导体区之间的栅极电介质。铁电电容器具有电连接到源极区和漏极区中的一个的第一端子、第二端子、以及第一端子与第二端子之间的铁电电介质。在实施例中，存储器单元包括该TFT电容器布置，其中栅极电极电连接到字线，源极区电连接到位线，并且漏极区是源极区和漏极区中的一个。在另一个实施例中，嵌入式存储器包括在第一方向上延伸的多个字线、在与第一方向相交的第二方向上延伸的多个位线、以及在字线与位线的相交区处的多个这样的存储器单元。
总体概览
根据本公开的一些实施例，eNVM存储器单元包括铁电电容器，其连接到后端晶体管，诸如后端TFT。铁电电容器使用铁电材料来将位（逻辑1或0）存储在eNVM中。存储器单元的读取可以是破坏性或非破坏性的。铁电电容器的两个不同的状态（平行或反平行）可以例如在位线上感测到。例如，通过选择存储器单元（例如，使用如由诸如字线驱动器等控制电路所驱动的位线和字线的独特组合），放大通过铁电电容器在位线上所带来的偏置（例如，使用感测放大器），并且将经放大的感测偏置与无偏置位线的偏置进行比较，可以确定铁电电容器的状态（例如，平行或反平行）。使用后端TFT，例如在后段制程（BEOL）工艺期间形成的TFT，前段制程（FEOL）工艺可用于在存储器阵列下面制造存储器控制器（例如，字线驱动器、感测放大器等）逻辑。这允许针对铁电电容器的更多的空间，所述更多的空间增加它们的对应电容，从而在甚至利用更小的工艺技术（诸如10纳米（nm）、7nm、5nm及其他）时也允许它们继续充当存储器装置。
简而言之，通过使用电连接到后端TFT的铁电电容器来创建1T1C eNVM存储器单元，本公开的一个或多个实施例允许存储器单元阵列嵌入互连的上金属层（BEOL）。这允许更高的存储器密度和更好的性能以及可缩放性。换句话说，通过使用后端TFT将铁电电容器存储器阵列嵌入上BEOL互连中来创建存储器单元，本公开的一个或多个实施例向在高级技术节点中集成铁电电容器提供可行路径，其中FEOL铁电电容器尺寸另外将具有极大挑战性。利用基于TFT的铁电电容器eNVM，存储器阵列可在更高金属层中集成，其中设计规则放宽并且一代又一代的工艺变化较少。这能够实现更容易的将铁电电容器作为存储器装置集成到不同过程节点的路径。
架构和方法论
图1是根据本公开的实施例的示例集成电路的横截面（X-Z）图，该示例集成电路包括带有后端薄膜晶体管（TFT）的堆叠铁电电容器190。自始至终，z轴表示垂直维度（例如，垂直于集成电路衬底），而x轴和y轴表示水平维度（例如，分别平行于字线和位线方向）。图1的组件可使用诸如沉积和光刻等半导体制造技术来制造。图1的组件可以是后端工艺的一部分，诸如半导体集成电路的后段制程（BEOL）工艺。如此，图1的组件可以作为半导体制造工艺的金属互连层（诸如上部金属互连层或中间金属互连层）的一部分，或与半导体制造工艺的金属互连层（诸如上部金属互连层或中间金属互连层）同时制造。
例如，图1的组件的制造可以是BEOL工艺的金属4（互连）层的部分，通常使用定制工艺（例如，与其他金属4特征分开）来形成组件。在图1中，形成层间电介质（ILD）110。在一些实施例中，ILD 110是覆盖金属互连层（诸如金属3互连层）的蚀刻停止。ILD 110可以是抗蚀刻材料，诸如氮化硅（例如，Si3N4）或碳化硅（例如，SiC）。
在ILD 110之上形成栅极（或栅极电极）120。栅极120是传导的，并且可以表示用于向后端TFT供应栅极信号的一个或多个层或特征。例如，栅极120可包括用于从字线驱动器供应栅极信号的字线（诸如由铜（Cu）或铝（Al）构成的字线），连同用于向后端TFT的沟道区供应栅极信号的扩散阻挡和金属栅极电极，如将在下文进一步详细描述的那样。
利用对应于后端TFT的有源（半导体）层140（或对应于后端TFT的有源层的沟道区域）的栅极电介质130覆盖栅极120。栅极电介质130可以是高k介电材料，诸如二氧化铪（HfO2）。栅极电介质130是薄的，诸如4纳米（nm）。在一些实施例中，栅极电介质130在3nm至7nm的范围内。在一些实施例中，栅极电介质130在2nm至10nm的范围内。
在栅极电介质130之上形成半传导有源层140。有源层140可以例如由氧化铟镓锌（IGZO）、氧化铟锌（IZO）、非晶硅（a-Si）、低温多晶硅（LTPS）和非晶锗（a-Ge）中的一个或多个形成。有源层140可以分成三个不同的区，即源极区142和漏极区144，其中沟道区146在源极区142与漏极区144之间且物理连接源极区142与漏极区144。有源层140形成具有栅极120和栅极电介质130的晶体管装置。当向栅极120供应栅极信号时，有源层140变成传导的，并且电流经由沟道区146在源极区142与漏极区144之间流动。
在一些实施例中，有源层140由第一类型沟道材料形成，该第一类型沟道材料可以是n型沟道材料或p型沟道材料。n-型沟道材料可包括氧化铟锡（ITO）、氧化铟镓锌（IGZO）、氧化铟锌（IZO）、掺铝氧化锌（AZO）、非晶硅（a-Si）、氧化锌（例如，ZnO）、非晶锗（a-Ge）、多晶硅（polysilicon或poly-Si）、多晶锗（poly-Ge）或多晶III-V类砷化铟（InAs）。另一方面，p型沟道材料可包括非晶硅、氧化锌（例如，ZnO）、非晶锗（a-Ge）、多晶硅、多晶锗、多晶III-V类InAs、氧化铜（例如，CuO）或氧化锡（例如，SnO）。沟道区146具有在约10nm至约100nm范围内的厚度。
在有源层140上方，在源极区142上方形成源极电极150并且源极电极150电连接到源极区142，在漏极区144上方形成漏极电极170并且漏极电极170电连接到漏极区144，并且在沟道区146上方以及在源极电极150与漏极电极170之间形成包覆层160。包覆层160形成与有源层140材料的良好接口，从而防止泄漏且对其他金属层或特征是密封（hermetic）的。在一些实施例中，包覆层160物理连接源极电极150与漏极电极170并且使源极电极150与漏极电极170电分离。例如，在一些实施例中，包覆层160包括绝缘体材料，诸如氧化铝（例如，Al2O3）、氧化镓（例如，Ga2O3）、氮化硅（例如，Si3N4、SiN）、二氧化硅（SiO2）、二氧化钛（TiO2）、二氧化铪（HfO2）、氮氧化硅（例如，Si2N2O、SiOxNy，其中0 ≤ x ≤ 2并且0 ≤ y ≤ 4/3）、硅酸铝（例如，Al2O3(SiO2)x，其中x>0）、氧化钽（例如，Ta2O5）、氧化铪钽（例如，HfTaxOy，其中x>0并且y>2）、氮化铝（例如，AlN）、氮化硅铝（例如，AlSixNy，其中x > 0并且y > 1）、氮化硅铝氧（sialon）（例如，AlSixOyNz，其中x>0、y>0并且z>0）、二氧化锆（ZrO2）、氧化铪锆（例如，HfZrxOy，其中x>0并且y>2）、硅酸钽（例如，TaSixOy，其中x>0并且y>0）、硅酸铪（例如，HfSiO4、HfSixOy，其中x>0并且y>2）等。
源极电极150和漏极电极170可以是金属，诸如金属互连层材料（例如，Cu、Al或钨（W））。后端TFT充当开关，其响应于向栅极120供应的栅极信号而电连接源极电极150和漏极电极170。
存储节点180（例如，另外的金属互连材料）在漏极电极170上方形成并且电连接到漏极电极170。铁电电容器190在存储节点180上方形成并且电连接到存储节点180。在图1中，铁电电容器190是金属绝缘体-金属（MIM）电容器，其具有堆叠结构。例如，图1中的铁电电容器190采用层来形成，其包括由金属或其他传导材料组成的第一端子192和第二端子194以及在第一端子192与第二端子194之间并且使第一端子192与第二端子194电绝缘的铁电介电层196。第一端子192通过漏极电极170和存储节点180电连接到漏极区144。铁电介电层196包括以下中的一个或多个：锆钛酸铅（PZT）、氧化铪锆（HZO）、钛酸钡（BaTiO3）、钛酸铅（PbTiO3）和掺杂二氧化铪（HfO2）。掺杂HfO2可包括掺硅HfO2、掺钇HfO2和掺铝HfO2中的一个或多个。
介电层196中的铁电材料具有滞后效应；铁电材料中的不同晶格中的每个晶格平行或反平行对齐。通过使用矫顽场来使全部或大部分晶格平行或反平行对齐，铁电材料可以呈现对应于两个定向中的一个定向的存储器值（逻辑0或1）。铁电材料甚至在不再向集成电路供电时也继续维持该值（定向）。例如，铁电材料中的晶格定向在正常条件下不改变，这与随时间泄漏它们所存储的电荷并且需要频繁刷新来维持它们的存储器状态的普通DRAM电容器不同。
图2是根据本公开的实施例的示例集成电路的横截面（X-Z）图，该示例集成电路包括带有后端TFT的U型铁电电容器290。这里，集成电路具有与图1的结构相似的结构，但铁电电容器290具有U型结构，其具有第一端子292和第二端子以及U型铁电电介质296。U型可利用更厚的金属互连层来蚀刻相对深的沟槽，以提高电容表面积和电容而无需增加平面面积。在下文进一步详细描述示例U型电容器。
图3是根据本公开的实施例的示例嵌入式存储器300的横截面（Y-Z）图。图3图示Y和Z维度（分别是宽度和高度），延伸进和出Y-Z平面的X维度（长度）。嵌入式存储器300包括FEOL 310，其包括大部分各种逻辑层、电路和装置，用于驱动和控制利用嵌入式存储器300制造集成电路（例如，芯片）。如在图3中图示的，嵌入式存储器300还包括BEOL 320，其在这种情况下包括七个金属互连层（即，金属1层325、金属2层330、金属3层335、金属4层340、金属5层345、金属6层350和金属7层365，所述金属7层365包括金属7通孔部分355和金属7互连部分360），用以使FEOL 310的各种输入和输出互连。
一般而言并且针对金属7层365特别说明，金属1层325至金属7层365中的每个包括通孔部分和位于通孔部分上方的互连部分，互连部分用于沿在X或Y方向上延伸的金属线传递信号，通孔部分用于通过在Z方向上延伸（诸如延伸到下面的下一个更低金属层）的金属通孔来传递信号。因此，通孔将来自一个金属层的金属结构（例如，金属线或通孔）连接到下一个更低金属层的金属结构。此外，金属1层325至金属7层365中的每个包括在电介质或层间电介质（ILD）中诸如通过光刻形成的传导金属（诸如铜（Cu）或铝（Al））的模式（pattern）。
另外，嵌入式存储器300进一步分成存储器阵列390（例如，eNVM存储器阵列）和存储器外围电路380，所述存储器阵列390内置在金属4层340至金属7层365中，并且包括低泄漏选择器TFT（在金属5层345中）和MIM电容器370（在金属6层350和金属7层通孔部分355中）以及组成eNVM存储器单元的字线（例如，在金属4层340中的行选择器）和位线（例如，在金属5层345中的列选择器），所述存储器外围电路380内置在FEOL以及金属1层325至金属3层335中用以控制（例如，访问、存储、刷新）存储器阵列390。
与如下其他技术相比：将这样的存储器控制电路定位在与存储器阵列相同的层，但在与存储器阵列不同的集成电路的宏（或X-Y）区域中（诸如存储器阵列的外设处），嵌入式存储器300在存储器阵列390下方（例如，在相同的X-Y区域中）定位存储器外围电路380。这在成品集成电路（finished integrated circuit）中节省宝贵的X-Y区域。进一步详细来看，嵌入式存储器300使低泄漏选择器TFT（例如，后端TFT）嵌入金属5层345（诸如金属5层345的通孔部分）中。例如，金属4层340可包含在X方向上延伸用于选择存储器单元（位）的行的字线，而金属5层345可包含在Y方向上延伸用于感测所选行中的存储器单元（位）中的每个（并且用于将存储器数据写入所选行中的存储器单元中的任一个）的位线。选择器TFT可在字线（其充当或连接到栅极电极或接触部）上方并且在位线（其充当源极电极或接触部）下方的金属5层345中制造。例如，选择器TFT可以具有在薄膜层（其可在金属5层345的底部（诸如在通孔部分中）形成）下方的晶体管栅极和在薄膜层上方的源极接触部和漏极接触部。
进一步详细来看，在一些实施例中，每个存储器单元中的选择器TFT的金属栅极可连接到下方的连续金属4线，诸如基于铜（Cu）的金属线，其与在集成电路的更低（例如，FEOL）部分中形成的栅极线相比提供低得多的电阻。连续金属4线用作存储器阵列的字线，并且被包括介电层的扩散阻挡或扩散阻挡层所覆盖，所述介电层诸如氮化硅（例如，Si3N4）、碳化硅（例如，SiC）等，其中利用像氮化钽（TaN）、钽（Ta）、氮化钛锆（例如，TiXZr1-XN，诸如X=0.53）、氮化钛（例如，TiN）、钨化钛（TiW）之类的金属扩散阻挡膜来填充通孔。金属栅极层覆盖扩散阻挡膜填充通孔，其使铜（Cu）字线电连接到选择器TFT的金属栅极，扩散阻挡膜防止或有助于防止铜（Cu）从字线扩散或迁移到选择器TFT的余下部分。有源薄膜层（例如，氧化铟镓锌或IGZO）以及然后是薄膜层上方的源极接触部和漏极接触部使用金属5层345。源极接触部与漏极接触部之间的空间确定选择器晶体管的栅极长度。三维MIM电容器370（例如，铁电电容器）嵌入金属6层350和金属7层365的通孔部分355（金属7互连部分360下方）中。
图4A-4B分别是根据本公开的实施例的嵌入式存储器单元450（诸如使用铁电电容器的非易失性存储器单元）中的示例选择器TFT 410（例如，后端TFT）的横截面（Y-Z）和平面（Y-X）图。图5A-5B是根据本公开的实施例的图4A-4B的存储器单元450中的选择器TFT 410的示例结构的横截面（分别是X-Z和Y-Z）图。
存储器单元450中的选择器TFT 410耦合到字线420（其充当栅极）、位线430（其充当源极接触部）和存储节点440（其充当漏极接触部），或由字线420（其充当栅极）、位线430（其充当源极接触部）和存储节点440（其充当漏极接触部）控制。在图4A-4B的示例实施例中，字线420在金属4层340中形成（诸如利用用于为集成电路的余下部分制造金属4层340的相同工艺），选择器TFT 410在金属5层345中形成（例如，在金属5层345的通孔部分中），并且存储节点440和位线430在金属5层345中形成（例如，在金属5层345的互连部分中），为嵌入式存储器定制金属5层345及上方层制造（与在存储器外部进行的金属5层345及上方层的制造相对）来计及存储器中的特殊结构。
例如，对于eNVM的金属5层345可使用与存储器外部的金属5层345的余下部分不同的金属，诸如氮化钛（例如，TiN）或钨（W）。在一些实施例中，针对eNVM内部和外部两者，相同的金属（例如，铜）用于金属5层345。不管针对存储节点440和位线430的金属的选择，这些结构的高度（和宽度）可从金属5层345的余下部分中的那些进一步修改，例如以减少位线430与存储节点440的电容。通过首先在工艺外部的区域中使位线430至金属6层350耦合（例如，铜互连），这些位线430可连接到感测放大器和存储器阵列下方（例如，金属4层340下方）的其他位线驱动器，其中位线信号可通过金属5层345、金属4层340、金属3层335并且如需要的话通过进一步下方的层的通孔部分来路由。
在图5A-5B的示例实施例中，底部栅极选择器TFT 410可包括薄膜层，诸如一个或多个栅极电极层（例如，扩散阻挡412和金属栅极414）、栅极介电层（例如，栅极电介质416）和半导体（有源）层（例如，有源层418）。扩散阻挡412可以是字线420上的金属或铜扩散阻挡（例如，传导金属，用以减少或防止金属或铜从字线420扩散到金属栅极414内，同时仍维持字线420与金属栅极414之间的电连接），诸如氮化钽（TaN）、钽（Ta）、氮化钛锆（例如，TiXZr1-XN，诸如X=0.53）、氮化钛（例如，TiN）、钨化钛（TiW）、组合（诸如TaN在Ta上的堆叠结构）等。
例如，扩散阻挡412可包括单层或多层结构，其包括钽（Ta）和氮（n）的化合物，诸如TaN或Ta层上的TaN层。在一些实施例中，在字线420之上形成诸如氮化硅（例如，Si3N4）或碳化硅（例如，SiC）等抗蚀刻材料（例如，蚀刻停止411）的层，其具有针对诸如TaN或TaN/Ta堆叠等金属（或铜）扩散阻挡膜412的通孔。金属栅极414可以是扩散阻挡412上的传导材料，诸如金属、传导金属氧化物或氮化物等。例如，在一个实施例中，金属栅极414是氮化钛（TiN）。在另一个实施例中，金属栅极414是钨（W）。
栅极电介质416可以是二氧化硅（SiO2）、氮化硅（例如，Si3N4）、二氧化铪（HfO2）、或其他高k材料、或包括SiO2的第一层和高k电介质（诸如SiO2上的HfO2）的第二层的多层堆叠。如鉴于本公开将意识到的那样，可使用任何数量的栅极电介质。例如，在一个实施例中，栅极电介质416是SiO2的层。在另一个实施例中，栅极电介质416是SiO2上HfO2的堆叠（例如，两个或以上的层）。
有源层418可以是与位线430（例如，在有源层418的第一区处，诸如源极区）和存储节点440（例如，在有源层418的第二区处，诸如漏极区，其中在第一区与第二区之间具有半传导沟道区）接触的IGZO等。这样的有源层418沟道可在薄膜中只包括大多数载流子。因此，有源层418沟道可能要求高偏置（如由字线420、扩散阻挡膜412和金属栅极414供应的那样）来激活。除IGZO外，在一些实施例中，有源层是多种多晶半导体中的一个，其包括例如氮氧化锌（ZnON，诸如氧化锌（ZnO）和氮化锌（Zn3N2）的复合物或ZnO、ZnOxNy和Zn3N2的复合物）、氧化铟锌（ITO）、氧化锡（例如，SnO）、氧化铜（例如，Cu2O）、多晶锗（poly-Ge）硅-锗（例如，SiGe，诸如Si1-xGex）结构（诸如SiGe之上poly-Ge的堆叠）等。
图6A-6B分别是根据本公开的实施例的图4A-4B的存储器单元450中的示例金属-绝缘体-金属（MIM）电容器610（例如，具有U型结构的铁电电容器）的横截面（Y-Z）和平面（Y-X）图。图7是根据本公开的实施例的图6A-6B的存储器单元450中的MIM电容器610的示例结构的横截面（Y-Z）图。
存储器单元450中的选择器TFT 410的存储节点440（漏极接触部）在单元450之间分开。每个存储节点440通过MIM电容器通孔620连接到MIM电容器610。例如，MIM电容器通孔620可在金属6层350的通孔部分中制造，而MIM电容器610可在金属6层350的连接部分以及金属7层365的通孔部分355中制造。MIM电容器610可通过在金属6层350的上部分以及金属7层365的通孔部分355中蚀刻（例如，通过光刻）深窄沟槽并且使沟槽与薄导体（诸如底部电极616）、薄绝缘体（诸如铁电电介质614）和另一个薄导体（诸如顶部电极612）成排而制造，薄绝缘体使一个薄导体与另一薄导体绝缘。MIM电容器610在与金属6层和金属7层制造的余下部分分开的工艺中制造（用于计及其很高的高度并且与金属6层和金属7层的余下部分的电极材料不同）。这通过对于分开相对少量绝缘（例如，电介质614）的端子（例如，顶部电极612和底部电极616）具有相对大的表面面积而在MIM电容器610中创建相对大的电容。
进一步详细来看，在本公开的一个或多个实施例中，MIM电容器610通过在金属6层（例如，互连部分）和金属7层（例如，通孔部分）中蚀刻沟槽并且接着通过例如原子级沉积（ALD）利用三个层来填充沟槽而形成。例如，可使用传导材料（例如，金属、传导金属氮化物或碳化物等）、接着是薄铁电电介质614（用以增加电容，例如20-40nm）、接着是再次是顶部电极612、使用可耦合到每个其他MIM电容器610的顶部电极（例如，在eNVM存储器单元的阵列中）的金属（诸如20-40nm厚）将底部电极616填充到20-40nm的厚度。MIM电容器610在一些实施例中可以是至少300nm（例如，对于金属5层在140nm的数量级上），用以提供足够的电容。
例如，在一个实施例中，底部电极616是钽（Ta）。在另一个实施例中，底部电极616是氮化钛（TiN）。在一些实施例中，底部电极616是氮化钛铝（例如，TiAlN，其中钛的摩尔量至少是铝的摩尔量）。在另一个实施例中，底部电极616是碳化钽铝（TaAlC）。在另一个实施例中，底部电极616是氮化钽（TaN）。例如，在一个实施例中，顶部电极612是TiN。例如，在一个实施例中，电介质614是铁电材料，诸如锆钛酸铅（PZT）、氧化铪锆（HZO）、钛酸钡（BaTiO3）、钛酸铅（PbTiO3）和掺杂二氧化铪（HfO2）。掺杂HfO2可包括掺硅HfO2、掺钇HfO2和掺铝HfO2中的一个或多个。
MIM电容器610的每个底部电极616通过MIM电容器通孔620连接到对应的存储节点440。MIM电容器610的底部电极616彼此电绝缘，而MIM电容器610的顶部电极612通过MIM电容器610的顶部处并且还位于金属7层365的通孔部分355中的（共享）MIM电容器极板630而彼此电连接。例如，对于MIM电容器610的独立阵列或对于对应于相同位线的MIM电容器610的独立群组可以有独立的MIM电容器极板630。MIM电容器极板630可耦合到公共电压线（例如，在金属7层365的互连部分360中）用于通过MIM电容器极板630向所有顶部电极612供应公共电压（例如，接地电压）。
选择器TFT 410的源极接触部是连续的并且用作存储器阵列390的位线430。为了更好的感测裕度，可以优化源极接触部和漏极接触部的高度来减少位线430电容（例如，源极接触部与漏极接触部之间）。选择器TFT的源极接触部还充当阵列的位线430。源极接触部（位线430）的维度可以对较低金属间电容定制（例如，通过使用独立制造阶段来形成位线430，其与存储器阵列外部的集成电路的区域中该金属级的制造阶段相对）。每个MIM电容器410通过MIM电容器通孔620连接到选择器TFT 410的漏极接触部（例如，存储节点440）。
图8是根据本公开的实施例的示例嵌入式存储器配置的示意平面（X-Y）图。图8的存储器阵列布置包括在字线420与位线430的相交区处的存储器单元450（例如，每个存储器单元450由字线420和位线430的独特对所驱动），每个存储器单元450包括选择器TFT 410和MIM电容器610。由对应字线驱动器810选择每个字线420，而对应位线430用于感测所选字线420的对应位中的每个的MIM电容器610中的铁电材料的状态（例如，平行或反平行）。在一些实施例中，存储器单元的参考列与感测位线430上的期望位同时，在参考位线820之上提供对应的参考信号（例如，介于逻辑低值与逻辑高值之间）。这两个值由感测放大器830比较，该感测放大器830确定所期望的位是逻辑高值（例如，1）还是逻辑低值（例如，0）。
存储器单元450嵌入BEOL层（诸如BEOL的更高金属互连层）中，而负责存储器操作、包括读感测放大器830（和其他的位线驱动器电路）和字线驱动器电路810的外围电路被置于存储器阵列下方（例如，在FEOL以及BEOL的更低金属互连层中）来减少嵌入式存储器的面积。
图9A是在存储器阵列390与存储器外围电路（图示为字线驱动器810和列电路910）不重叠的情况下，嵌入式存储器的示例布局的平面（Y-X）图。图9B-9C是根据本公开的实施例在存储器阵列390与存储器外围电路810和910重叠情况下，嵌入式存储器的示例布局或平面布置（floorplan）的平面（Y-X）图。
列电路910（或位线驱动器）包括诸如读（位线）感测放大器830和预充电电路等装置。图9A示出展开（例如，占据FEOL宏区域或CMOS逻辑晶体管区域）且没有重叠的电路。相比之下，图9B示出占据BEOL 320的更高金属互连层的存储器阵列390（如在图1-7中图示的那样），并且图9C示出占据存储器阵列390（如在图3中图示的那样）下面的FEOL 310以及BEOL320的更低金属互连层的存储器外围电路810和910。因为通过外围（存储器控制）电路可以占用超过35%的嵌入式存储器宏区域，如在本公开的一个或多个实施例中的那样，通过在存储器外围电路上方制造存储器阵列，可以节省大量X-Y宏区域。换句话说，根据本公开的一些实施例，嵌入式存储器提供有仅使用上金属层（例如金属4层及以上层）中的空间的存储器单元，外围电路在存储器单元下方（例如，在金属3层及以下层，包括FEOL）移动并且大大减少存储器区域。
图10根据本公开的实施例示出制造嵌入式存储器（例如，eNVM）的示例方法1000。如鉴于本公开将显而易见的，本文公开的该方法和其他方法可使用诸如光刻等集成电路制造技术来实施。对应的非易失性存储器单元和包括存储器单元的嵌入式存储器可以是相同衬底上的其他（逻辑）装置的部分，诸如专用集成电路（ASIC）、微处理器、中央处理单元、处理核等。除非本文另外描述，否则诸如“耦合”或“使…耦合”等动词指直接或间接（诸如通过中间的一个或多个传导层）电耦合（诸如能够传送电信号）。
参考图10（其中具体示例参考图1-9的结构），方法1000包括形成1010在第一方向（诸如X方向）上延伸的多个字线（诸如字线420）、形成1020在与第一方向相交的第二方向（诸如Y方向）上延伸的多个位线（诸如位线430）、以及在字线和位线的相交区（参见图8）处形成1030多个存储器单元（诸如存储器单元450）。对于一些或所有存储器单元，方法1000还包括在前端电路（诸如字线驱动器810和感测放大器830）上或以其它方式与前端电路（诸如字线驱动器810和感测放大器830）电连接地形成1040后端薄膜晶体管（TFT，诸如选择器TFT410）、并且在后端TFT上或以其它方式与后端TFT电连接地形成1050铁电电容器（诸如MIM电容器610）。后端TFT具有栅极电极（诸如栅极120）、源极区和漏极区（诸如源极区142和漏极区144）、在源极区与漏极区之间且物理连接源极区与漏极区的半导体区（诸如沟道区146）、以及栅极电极与半导体区之间的栅极电介质（诸如栅极电介质130）。铁电电容器具有电连接到漏极区的第一端子（诸如第一端子192）、第二端子（诸如第二端子194）、以及第一端子与第二端子之间的铁电电介质（诸如铁电电介质196）。对于一些或所有存储器单元，方法1000还包括使栅极电极电连接1060到字线中的对应一个字线，并且使源极区电连接1070到位线中的对应一个位线。
尽管上文的示例方法表现为一系列操作或阶段，但要理解对这些操作或阶段不要求有顺序，除非另外专门指示。例如，在方法1000的各种实施例中，对于每个存储器单元，栅极电极电连接1060到字线中的对应一个字线可在源极区电连接1070到位线中的对应一个位线之前、期间或之后发生。
示例系统
图11图示根据本公开的实施例利用本文公开的集成电路结构或技术实现的计算系统1100。如可以看到的那样，计算系统1100容纳母板1102。母板1102可包括多个组件，所述多个组件包括但不限于处理器1104（包括嵌入式存储器）和至少一个通信芯片1106，其中的每个可物理且电耦合到母板1102，或以其它方式集成在其中。如将领会到的，母板1102可以是例如任何印刷电路板，无论是主板、安装在主板上的子板还是系统1100的唯一板（举几个例子）。
计算系统1100根据它的应用可包括一个或多个其他组件，其可以或可以不物理和电耦合到母板1102。这些其他组件可包括但不限于易失性存储器（例如，DRAM）、非易失性存储器（例如，只读存储器（ROM）、电阻式随机存取存储器（RRAM）等）、图形处理器、数字信号处理器、密码（crypto或cryptographic）处理器、芯片集、天线、显示器、触屏显示器、触屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、罗盘、加速计、陀螺仪、扬声器、相机和大容量存储装置（诸如硬盘驱动器、压缩盘（CD）、数字多功能盘（DVD）等）。计算系统1100中所包括的组件中的任一个可包括使用根据示例实施例的所公开的技术形成的一个或多个集成电路结构或装置（例如，一个或多个存储器单元）。在一些实施例中，多个功能可集成到一个或多个芯片内（例如，例如注意通信芯片1106可以是处理器1104的一部分或以其它方式集成到处理器1104内）。
通信芯片1106能实现数据传递到通信系统1100和从通信系统1100传递数据的无线通信。术语“无线”和它的派生词可用于描述电路、装置、系统、方法、技术、通信信道等，其可通过使用通过非固态介质的调制电磁辐射来传达数据。术语并不意味着相关联装置不包含任何线，虽然在一些实施例中它们可能不包含。通信芯片1106可以实现多个无线标准或协议中的任一个，其包括但不限于Wi-Fi（IEEE 802.11系列）、WiMAX（IEEE 802.16系列）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、Bluetooth、其衍生物，以及指定为3G、4G、5G及以后的任何其他无线协议。计算系统1100可包括多个通信芯片1106。例如，第一通信芯片1106可以专用于较短程无线通信，诸如Wi-Fi和Bluetooth，并且第二通信芯片1106可以专用于较远程无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
计算系统1100的处理器1104包括封装在处理器1104内的集成电路管芯。在一些实施例中，处理器的集成电路管芯包括机载电路（onboard circuit），其利用使用所公开的技术形成的一个或多个集成电路结构或装置（例如，一个或多个存储器单元）实现，如本文多方面描述的那样。术语“处理器”可以指处理例如来自寄存器和/或存储器的电子数据，以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。
通信芯片1106还可包括封装在通信芯片1106内的集成电路管芯。根据一些这样的示例实施例，通信芯片的集成电路管芯包括使用如本文多方面描述的公开技术形成的一个或多个集成电路结构或装置（例如，一个或多个存储器单元）。如鉴于本公开将领会到的那样，注意多标准无线能力可直接集成到处理器1104内（例如，其中任何芯片1106的功能性集成到处理器1104内，而不是具有独立通信芯片）。另外注意处理器1104可以是具有这样的无线能力的芯片集。简而言之，可使用任何数量的处理器1104和/或通信芯片1106。同样，任一个芯片或芯片集可具有其中集成的多个功能。
在各种实现中，计算装置1100可以是膝上型计算机、上网本、笔记本、智能电话、平板、个人数字助理（PDA）、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、数字录像机，或处理数据或采用使用所公开的技术形成的一个或多个集成电路结构或装置（例如，一个或多个存储器单元）的任何其他电子装置，如本文多方面描述的那样。
另外的示例实施例
下列示例关于另外的实施例，许多排列和配置将根据这些实施例显而易见。
示例1是集成电路，该集成电路包括：后端薄膜晶体管（TFT），所述后端薄膜晶体管（TFT）具有栅极电极、源极区和漏极区、在源极区与漏极区之间且物理连接源极区与漏极区的半导体区、以及栅极电极与半导体区之间的栅极电介质；以及铁电电容器，所述铁电电容器电连接到后端TFT，并且具有电连接到源极区和漏极区中的一个的第一端子、第二端子、以及第一端子与第二端子之间的铁电电介质。
示例2包括示例1的集成电路，其中半导体区包括以下中的一个或多个：氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）、非晶硅（a-Si）、氧化锌、多晶硅、多晶锗、低温多晶硅（LTPS）、非晶锗（a-Ge）、砷化铟、氧化铜和氧化锡。
示例3包括示例2的集成电路，其中半导体区包括IGZO、IZO、a-Si、LTPS和a-Ge中的一个或多个。
示例4包括示例1-3中的任一个的集成电路，其中栅极电介质包括二氧化铪（HfO2）。
示例5包括示例4的集成电路，其中栅极电介质具有在2与10纳米（nm）之间的厚度。
示例6包括示例1-5中的任一个的集成电路，其中铁电电容器包括具有堆叠结构的金属-绝缘体-金属（MIM）电容器。
示例7包括示例1-5中的任一个的集成电路，其中铁电电容器包括具有U型结构的金属-绝缘体-金属（MIM）电容器。
示例8包括示例1-7中的任一个的集成电路，其中铁电电介质包括以下中的一个或多个：锆钛酸铅（PZT）、氧化铪锆（HZO）、钛酸钡（BaTiO3）、钛酸铅（PbTiO3）和掺杂二氧化铪（HfO2）。
示例9包括示例8的集成电路，其中掺杂HfO2包括掺硅HfO2、掺钇HfO2和掺铝HfO2中的一个或多个。
示例10包括示例1-9中的任一个的集成电路，还包括半导体区上的包覆层。
示例11包括示例10的集成电路，其中包覆层包括以下中的一个或多个：氧化铝、氧化镓、氮化硅、二氧化硅、二氧化钛、二氧化铪、氮氧化硅、硅酸铝、氧化钽、氧化铪钽、氮化铝、氮化铝硅、氮化硅铝氧、二氧化锆、氧化铪锆、硅酸钽和硅酸铪。
示例12包括示例11的集成电路，其中包覆层包括以下中的一个或多个：氧化铝、氮化硅、二氧化钛、二氧化铪、氮氧化硅和氮化铝。
示例13包括示例10-12中的任一个的集成电路，还包括电连接到源极区和漏极区的源极电极和漏极电极，其中包覆层物理连接源极电极和漏极电极并且使源极电极和漏极电极电分离。
示例14是存储器单元，所述存储器单元包括示例1-13中的任一个的集成电路，栅极电极电连接到字线，源极区电连接到位线，并且漏极区是源极区和漏极区中的一个。
示例15包括示例14的存储器单元，其中后端TFT电连接到前端电路，并且前端电路包括电连接到字线的字线驱动器和电连接到位线的感测放大器。
示例16是嵌入式存储器，所述嵌入式存储器包括在第一方向上延伸的多个字线、在与第一方向相交的第二方向上延伸的多个位线、以及在字线和位线的相交区处的多个存储器单元，所述存储器单元包括第一存储器单元和第二存储器单元，第一存储器单元和第二存储器单元中的每个具有示例14-15中的任一个的存储器单元的结构，其中字线是字线中的对应一个字线并且位线是位线中的对应一个位线。
示例17包括示例16的嵌入式存储器，其中后端TFT电连接到前端电路，并且前端电路包括电连接到字线的多个字线驱动器和电连接到位线的多个感测放大器。
示例18是存储器单元，所述存储器单元包括：后端薄膜晶体管（TFT），所述后端薄膜晶体管（TFT）具有电连接到字线的栅极电极、电连接到位线的源极区、漏极区、在源极区与漏极区之间且物理连接源极区与漏极区的半导体区、以及栅极电极与半导体区之间的栅极电介质；以及铁电电容器，所述铁电电容器电连接到后端TFT，并且具有电连接到漏极区的第一端子、第二端子、以及第一端子与第二端子之间的铁电电介质。
示例19包括示例18的存储器单元，其中半导体区包括以下中的一个或多个：氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）、非晶硅（a-Si）、氧化锌、多晶硅、多晶锗、低温多晶硅（LTPS）、非晶锗（a-Ge）、砷化铟、氧化铜和氧化锡。
示例20包括示例19的存储器单元，其中半导体区包括IGZO、IZO、a-Si、LTPS和a-Ge中的一个或多个。
示例21包括示例18-20中的任一个的存储器单元，其中栅极电介质包括二氧化铪（HfO2）。
示例22包括示例21的存储器单元，其中栅极电介质具有在2与10纳米（nm）之间的厚度。
示例23包括示例18-22中的任一个的存储器单元，其中铁电电容器包括具有堆叠结构的金属-绝缘体-金属（MIM）电容器。
示例24包括示例18-22中的任一个的存储器单元，其中铁电电容器包括具有U型结构的金属-绝缘体-金属（MIM）电容器。
示例25包括示例18-25中的任一个的存储器单元，其中铁电电介质包括以下中的一个或多个：锆钛酸铅（PZT）、氧化铪锆（HZO）、钛酸钡（BaTiO3）、钛酸铅（PbTiO3）和掺杂二氧化铪（HfO2）。
示例26包括示例25的存储器单元，其中掺杂HfO2包括掺硅HfO2、掺钇HfO2和掺铝HfO2中的一个或多个。
示例27包括示例18-26中的任一个的存储器单元，还包括半导体区上的包覆层。
示例28包括示例27的存储器单元，其中包覆层包括以下中的一个或多个：氧化铝、氧化镓、氮化硅、二氧化硅、二氧化钛、二氧化铪、氮氧化硅、硅酸铝、氧化钽、氧化铪钽、氮化铝、氮化铝硅、氮化硅铝氧、二氧化锆、氧化铪锆、硅酸钽和硅酸铪。
示例29包括示例28的存储器单元，其中包覆层包括以下中的一个或多个：氧化铝、氮化硅、二氧化钛、二氧化铪、氮氧化硅和氮化铝。
示例30包括示例27-29中的任一个的存储器单元，还包括电连接到源极区和漏极区的源极电极和漏极电极，其中包覆层物理连接源极电极和漏极电极并且使源极电极和漏极电极电分离。
示例31包括示例18-30中的任一个的存储器单元，其中后端TFT电连接到前端电路，并且前端电路包括电连接到字线的字线驱动器和电连接到位线的感测放大器。
示例32是嵌入式存储器，所述嵌入式存储器包括在第一方向上延伸的多个字线、在与第一方向相交的第二方向上延伸的多个位线、以及在字线和位线的相交区处的多个存储器单元，所述存储器单元包括第一存储器单元和第二存储器单元，第一存储器单元和第二存储器单元中的每个具有示例18-30中的任一个的存储器单元的结构，其中字线是字线中的对应一个字线并且位线是位线中的对应一个位线。
示例33包括示例32的嵌入式存储器，其中后端TFT电连接到前端电路，并且前端电路包括电连接到字线的多个字线驱动器和电连接到位线的多个感测放大器。
示例34是制造集成电路的方法，所述方法包括：形成后端薄膜晶体管（TFT），所述后端薄膜晶体管（TFT）具有栅极电极、源极区和漏极区、在源极区与漏极区之间且物理连接源极区与漏极区的半导体区、以及栅极电极与半导体区之间的栅极电介质；以及形成铁电电容器，所述铁电电容器具有电连接到源极区和漏极区中的一个的第一端子、第二端子、以及第一端子与第二端子之间的铁电电介质。
示例35包括示例34的方法，其中半导体区包括以下中的一个或多个：氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）、非晶硅（a-Si）、氧化锌、多晶硅、多晶锗、低温多晶硅（LTPS）、非晶锗（a-Ge）、砷化铟、氧化铜和氧化锡。
示例36包括示例35的方法，其中半导体区包括IGZO、IZO、a-Si、LTPS和a-Ge中的一个或多个。
示例37包括示例34-36中的任一个的方法，其中栅极电介质包括二氧化铪（HfO2）。
示例38包括示例37的方法，其中栅极电介质具有在2与10纳米（nm）之间的厚度。
示例39包括示例34-38中的任一个的方法，其中铁电电容器包括具有堆叠结构的金属-绝缘体-金属（MIM）电容器。
示例40包括示例34-38中的任一个的方法，其中铁电电容器包括具有U型结构的金属-绝缘体-金属（MIM）电容器。
示例41包括示例34-40中的任一个的方法，其中铁电电介质包括以下中的一个或多个：锆钛酸铅（PZT）、氧化铪锆（HZO）、钛酸钡（BaTiO3）、钛酸铅（PbTiO3）和掺杂二氧化铪（HfO2）。
示例42包括示例41的方法，其中掺杂HfO2包括掺硅HfO2、掺钇HfO2和掺铝HfO2中的一个或多个。
示例43包括示例34-42中的任一个的方法，还包括在半导体区上形成包覆层。
示例44包括示例43的方法，其中包覆层包括以下中的一个或多个：氧化铝、氧化镓、氮化硅、二氧化硅、二氧化钛、二氧化铪、氮氧化硅、硅酸铝、氧化钽、氧化铪钽、氮化铝、氮化铝硅、氮化硅铝氧、二氧化锆、氧化铪锆、硅酸钽和硅酸铪。
示例45包括示例44的方法，其中包覆层包括以下中的一个或多个：氧化铝、氮化硅、二氧化钛、二氧化铪、氮氧化硅和氮化铝。
示例46包括示例43-45中的任一个的方法，还包括形成电连接到源极区和漏极区的源极电极和漏极电极，其中包覆层物理连接源极电极和漏极电极并且使源极电极和漏极电极电分离。
示例47是制造存储器单元的方法，所述方法包括：通过示例34-46中的任一个的方法制造集成电路；使栅极电极电连接到字线；以及使源极区电连接到位线，其中漏极区是源极区和漏极区中的一个。
示例48包括示例47的方法，其中后端TFT电连接到前端电路，该方法还包括：形成字线驱动器作为前端电路的一部分；形成感测放大器作为前端电路的一部分；使字线驱动器电连接到字线；以及使感测放大器电连接到位线。
示例49是制造嵌入式存储器的方法，该方法包括：形成在第一方向上延伸的多个字线；形成在与第一方向相交的第二方向上延伸的多个位线；以及在字线和位线的相交区处形成多个存储器单元，存储器单元包括第一存储器单元和第二存储器单元，第一存储器单元和第二存储器单元中的每个通过示例47-48中的任一个的方法来制造，其中字线是字线中的对应一个字线并且位线是位线中的对应一个位线。
示例50包括示例49的方法，其中后端TFT电连接到前端电路，该方法还包括：形成多个字线驱动器作为前端电路的一部分；形成多个感测放大器作为前端电路的一部分；使字线驱动器电连接到字线；以及使感测放大器电连接到位线。
出于说明和描述目的而已经呈现示例实施例的前述描述。这并非意在是详尽的或将本公开限于所公开的精确形式。鉴于本公开，许多修改和变体是可能的。意图是：本公开的范围不受本详细描述的限制，而是受到附于此的权利要求的限制。要求保护对本申请的优先权的未来提交申请可以采用不同方式要求保护所公开的主题，并且一般可包括如本文各种公开的或以其它方式展示的一个或多个限制的任何集合。

Claims (25)

1.一种集成电路，包括：
后端薄膜晶体管（TFT），所述后端薄膜晶体管（TFT）具有栅极电极、源极区和漏极区、在所述源极区与所述漏极区之间且物理连接所述源极区与所述漏极区的半导体区、以及所述栅极电极与所述半导体区之间的栅极电介质；以及
铁电电容器，所述铁电电容器电连接到所述后端TFT，并且具有电连接到所述源极区和所述漏极区中的一个的第一端子、第二端子、以及所述第一端子与所述第二端子之间的铁电电介质。
2.如权利要求1所述的集成电路，其中所述半导体区包括以下中的一个或多个：氧化铟镓锌（IGZO）、氧化铟锌（IZO）、氧化铟锡（ITO）、非晶硅（a-Si）、氧化锌、多晶硅、多晶锗、低温多晶硅（LTPS）、非晶锗（a-Ge）、砷化铟、氧化铜和氧化锡。
3.如权利要求2所述的集成电路，其中所述半导体区包括IGZO、IZO、a-Si、LTPS和a-Ge中的一个或多个。
4.如权利要求1所述的集成电路，其中所述栅极电介质包括二氧化铪（HfO2）。
5.如权利要求4所述的集成电路，其中所述栅极电介质具有在2与10纳米（nm）之间的厚度。
6.如权利要求1所述的集成电路，其中所述铁电电容器包括具有堆叠结构的金属-绝缘体-金属（MIM）电容器。
7.如权利要求1所述的集成电路，其中所述铁电电容器包括具有U型结构的金属-绝缘体-金属（MIM）电容器。
8.如权利要求1所述的集成电路，其中所述铁电电介质包括以下中的一个或多个：锆钛酸铅（PZT）、氧化铪锆（HZO）、钛酸钡（BaTiO3）、钛酸铅（PbTiO3）和掺杂二氧化铪（HfO2）。
9.如权利要求8所述的集成电路，其中所述掺杂HfO2包括掺硅HfO2、掺钇HfO2和掺铝HfO2中的一个或多个。
10.如权利要求1所述的集成电路，还包括所述半导体区上的包覆层。
11.如权利要求10所述的集成电路，其中所述包覆层包括以下中的一个或多个：氧化铝、氧化镓、氮化硅、二氧化硅、二氧化钛、二氧化铪、氮氧化硅、硅酸铝、氧化钽、氧化铪钽、氮化铝、氮化铝硅、氮化硅铝氧、二氧化锆、氧化铪锆、硅酸钽和硅酸铪。
12.如权利要求11所述的集成电路，其中所述包覆层包括以下中的一个或多个：氧化铝、氮化硅、二氧化钛、二氧化铪、氮氧化硅和氮化铝。
13.如权利要求10所述的集成电路，还包括电连接到所述源极区和所述漏极区的源极电极和漏极电极，其中所述包覆层物理连接所述源极电极和所述漏极电极并且使所述源极电极和所述漏极电极电分离。
14.一种存储器单元，所述存储器单元包括如权利要求1-13中的任一项所述的集成电路，所述栅极电极电连接到字线，所述源极区电连接到位线，并且所述漏极区是所述源极区和所述漏极区中的一个。
15.如权利要求14所述的存储器单元，其中所述后端TFT电连接到前端电路，并且所述前端电路包括电连接到所述字线的字线驱动器和电连接到所述位线的感测放大器。
16.一种嵌入式存储器，所述嵌入式存储器包括在第一方向上延伸的多个字线、在与所述第一方向相交的第二方向上延伸的多个位线、以及在所述字线和所述位线的相交区处的多个存储器单元，所述存储器单元包括第一存储器单元和第二存储器单元，所述第一存储器单元和所述第二存储器单元中的每个具有如权利要求14所述的存储器单元的结构，其中所述字线是所述字线中的对应一个字线并且所述位线是所述位线中的对应一个位线。
17.如权利要求16所述的嵌入式存储器，其中所述后端TFT电连接到前端电路，并且所述前端电路包括电连接到所述字线的多个字线驱动器和电连接到所述位线的多个感测放大器。
18.一种制造集成电路的方法，所述方法包括：
形成后端薄膜晶体管（TFT），所述后端TFT具有栅极电极、源极区和漏极区、在所述源极区与所述漏极区之间且物理连接所述源极区与所述漏极区的半导体区、以及所述栅极电极与所述半导体区之间的栅极电介质；以及
形成铁电电容器，所述铁电电容器具有电连接到所述源极区和所述漏极区中的一个的第一端子、第二端子、以及所述第一端子与所述第二端子之间的铁电电介质。
19.如权利要求18所述的方法，其中所述铁电电容器包括具有堆叠结构的金属-绝缘体-金属（MIM）电容器。
20.如权利要求18所述的方法，其中所述铁电电容器包括具有U型结构的金属-绝缘体-金属（MIM）电容器。
21.如权利要求18所述的方法，其中所述铁电电介质包括以下中的一个或多个：锆钛酸铅（PZT）、氧化铪锆（HZO）、钛酸钡（BaTiO3）、钛酸铅（PbTiO3）和掺杂二氧化铪（HfO2）。
22.如权利要求21所述的方法，其中所述掺杂HfO2包括掺硅HfO2、掺钇HfO2和掺铝HfO2中的一个或多个。
23.如权利要求18所述的方法，还包括在所述半导体区上形成包覆层。
24.如权利要求23所述的方法，还包括形成电连接到所述源极区和所述漏极区的源极电极和漏极电极，其中所述包覆层物理连接所述源极电极和所述漏极电极并且使所述源极电极和所述漏极电极电分离。
25.一种制造存储器单元的方法，所述方法包括：
通过如权利要求18-24中的任一项所述的方法制造所述集成电路；
使所述栅极电极电连接到字线；以及
使所述源极区电连接到位线，
其中所述漏极区是所述源极区和所述漏极区中的一个。
CN201780094462.6A 2017-09-29 2017-09-29 带有后端晶体管的铁电电容器 Pending CN111052379A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2017/054603 WO2019066967A1 (en) 2017-09-29 2017-09-29 FERROELECTRIC CAPACITORS WITH BACKSTREAM TRANSISTORS

Publications (1)

Publication Number Publication Date
CN111052379A true CN111052379A (zh) 2020-04-21

Family

ID=65902649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094462.6A Pending CN111052379A (zh) 2017-09-29 2017-09-29 带有后端晶体管的铁电电容器

Country Status (4)

Country Link
US (1) US11751402B2 (zh)
EP (1) EP3688804A4 (zh)
CN (1) CN111052379A (zh)
WO (1) WO2019066967A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382633A (zh) * 2020-11-11 2021-02-19 无锡拍字节科技有限公司 三维铁电存储器及其制造方法
CN113540100A (zh) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 存储器结构及其形成方法
WO2024087686A1 (zh) * 2022-10-28 2024-05-02 华为技术有限公司 铁电存储阵列及其制备方法、存储器、电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3688804A4 (en) 2017-09-29 2021-04-14 Intel Corporation FERROELECTRIC CAPACITORS WITH RETURN TRANSISTORS
US11270998B2 (en) * 2018-04-02 2022-03-08 Intel Corporation Embedded memory in three-dimensional integrated circuit
JP2021048193A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置
TWI730725B (zh) * 2020-04-15 2021-06-11 力晶積成電子製造股份有限公司 半導體結構以及積體電路及半導體結構
US11737288B2 (en) 2020-05-29 2023-08-22 Taiwan Semiconductor Manufacturing Company Limited High-density memory device with planar thin film transistor (TFT) selector and methods for making the same
US20210408013A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device structure and manufacturing method thereof
CN114864582A (zh) * 2022-04-20 2022-08-05 南方科技大学 存储单元及其数据读写方法、制备方法及存储器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4818255B1 (zh) 1967-12-18 1973-06-05
JPH05159585A (ja) * 1991-12-10 1993-06-25 Hitachi Ltd 固体記憶素子
US6838718B2 (en) * 1999-09-28 2005-01-04 Rohm Co., Ltd. Ferroelectric capacitor and ferroelectric memory
US6734477B2 (en) * 2001-08-08 2004-05-11 Agilent Technologies, Inc. Fabricating an embedded ferroelectric memory cell
JP4904671B2 (ja) * 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
JP4818255B2 (ja) * 2005-03-10 2011-11-16 富士通株式会社 不揮発性半導体記憶装置の製造方法
JP4661572B2 (ja) * 2005-12-12 2011-03-30 セイコーエプソン株式会社 強誘電体メモリ、及び強誘電体メモリの製造方法
JP2008300376A (ja) * 2007-05-29 2008-12-11 Toshiba Corp 半導体装置
KR101134819B1 (ko) * 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US20130264620A1 (en) 2012-04-06 2013-10-10 Texas Instruments Incorporated Integrated circuit having ferroelectric memory with dense via barrier
US9590113B2 (en) * 2013-03-19 2017-03-07 Applied Materials, Inc. Multilayer passivation or etch stop TFT
US9431468B2 (en) * 2013-04-19 2016-08-30 Joled Inc. Thin-film semiconductor device, organic EL display device, and manufacturing methods thereof
DE102013007605A1 (de) 2013-05-03 2014-11-06 Hydac Filter Systems Gmbh Filterelement
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
DE102017200678B4 (de) * 2016-01-19 2019-06-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
US10403627B2 (en) * 2016-10-11 2019-09-03 Imec Vzw Memory device for a dynamic random access memory
DE102018108152A1 (de) * 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiterbauelement und herstellungsverfahren davon
US10868132B2 (en) * 2017-09-18 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including standard cells with header/footer switch including negative capacitance
EP3688804A4 (en) 2017-09-29 2021-04-14 Intel Corporation FERROELECTRIC CAPACITORS WITH RETURN TRANSISTORS

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540100A (zh) * 2020-06-29 2021-10-22 台湾积体电路制造股份有限公司 存储器结构及其形成方法
CN113540100B (zh) * 2020-06-29 2024-02-09 台湾积体电路制造股份有限公司 存储器结构及其形成方法
CN112382633A (zh) * 2020-11-11 2021-02-19 无锡拍字节科技有限公司 三维铁电存储器及其制造方法
WO2024087686A1 (zh) * 2022-10-28 2024-05-02 华为技术有限公司 铁电存储阵列及其制备方法、存储器、电子设备

Also Published As

Publication number Publication date
EP3688804A4 (en) 2021-04-14
US11751402B2 (en) 2023-09-05
WO2019066967A1 (en) 2019-04-04
US20200373312A1 (en) 2020-11-26
EP3688804A1 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
US11751402B2 (en) Ferroelectric capacitors with backend transistors
US11895846B2 (en) Double-gated ferroelectric field-effect transistor
US9093500B2 (en) Methods of forming semiconductor device using bowing control layer
US11342499B2 (en) RRAM devices with reduced forming voltage
US20200220024A1 (en) Charge trap layer in back-gated thin-film transistors
US11764306B2 (en) Multi-layer crystalline back gated thin film transistor
US9947668B2 (en) Semiconductor devices and methods of forming the same
US11088146B2 (en) Thin-film transistor embedded dynamic random-access memory
US11978804B2 (en) Recessed thin-channel thin-film transistor
US11393526B2 (en) Thin film based 1T-1R cell with resistive random access memory below a bitline
WO2017222525A1 (en) Rram devices with two-sided intrinsic ballast
US11171145B2 (en) Memory devices based on capacitors with built-in electric field
US11587931B2 (en) Multiplexor for a semiconductor device
WO2018182738A1 (en) Thin film transistors with spacer controlled gate length
US20210408223A1 (en) Ferroelectric tunnel junction devices with discontinuous seed structure and methods for forming the same
US11380387B1 (en) Multiplexor for a semiconductor device
WO2018004574A1 (en) Rram devices with amorphous bottom ballast layer
US20230062750A1 (en) Memory chiplet having multiple arrays of memory devices and methods of forming the same
WO2018004671A1 (en) Rram devices with bottom ballast
KR20230043690A (ko) 질화물 기반 강유전체 재료를 갖는 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination