CN114864582A - 存储单元及其数据读写方法、制备方法及存储器 - Google Patents
存储单元及其数据读写方法、制备方法及存储器 Download PDFInfo
- Publication number
- CN114864582A CN114864582A CN202210417384.1A CN202210417384A CN114864582A CN 114864582 A CN114864582 A CN 114864582A CN 202210417384 A CN202210417384 A CN 202210417384A CN 114864582 A CN114864582 A CN 114864582A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- grid
- source electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000010287 polarization Effects 0.000 claims description 3
- 230000002269 spontaneous effect Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 13
- 238000005549 size reduction Methods 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 230000010354 integration Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4099—Dummy cell treatment; Reference voltage generators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储单元及其数据读写方法、制备方法及存储器，存储单元包括：第一晶体管与第二晶体管；第一晶体管包括：第一栅极、位于第一栅极底面的第一介电层以及位于第一介电层底面的第一沟道层、第一源极与第一漏极；第二晶体管包括：第二栅极、位于第二栅极顶面的第二介电层以及位于第二介电层顶面的第二沟道层、第二源极与第二漏极；第二栅极与第一漏极连接；第二介电层包括：铁电层，铁电层位于第二源极与第二漏极的底面。本发明采用两个晶体管堆叠的存储单元结构进行数据读写，不仅消除了存储电容对尺寸缩小的影响，还避免了存储电容的结构互连的长度较长的问题，从而减小了互连线的距离，减小了电路延迟，提高了存储器的整体性能。
Description
技术领域
本发明涉及存储技术领域，尤其涉及的是一种存储单元及其数据读写方法、制备方法及存储器。
背景技术
动态随机存取存储器(DRAM)是半导体存储器的一种，它以一个场效应晶体管与一个电容管(1T1C)为一个单元排成二维矩阵。
集成电路由一层半导体器件和多层互连线组成。提高性能与扩展功能的重点都集中在晶体管层面，即通过减小特征尺寸实现更高的速度、更低的功耗，以及更高的集成度。而三维集成电路是集成电路从传统平面集成方式向垂直方向立体集成方式延伸的产物。多层器件重叠结构使得芯片集成度成倍提高，而实现这一技术的也避免不了对器件尺寸有所要求。
传统的DRAM的缩小尺寸下限受电容的影响，并且1T1C的结构互连的长度较长，使得全局互联的延迟随着长度而迅速增加，导致影响DRAM整体的性能。
因此，现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足，本发明的目的在于提供一种存储单元及其数据读写方法、制备方法及存储器，以解决传统的DRAM的缩小尺寸下限受电容的影响，并且1T1C的结构互连的长度较长，使得全局互联的延迟随着长度而迅速增加，导致影响存储器整体性能的问题。
本发明的技术方案如下：
一种存储单元，其包括：第一晶体管与第二晶体管；其中，
所述第一晶体管包括：第一栅极、位于所述第一栅极底面的第一介电层以及位于所述第一介电层底面的第一沟道层、第一源极与第一漏极；
所述第二晶体管包括：第二栅极、位于所述第二栅极顶面的第二介电层以及位于所述第二介电层顶面的第二沟道层、第二源极与第二漏极；
所述第二栅极与所述第一漏极连接；
所述第二介电层包括：铁电层，所述铁电层位于所述第二源极与所述第二漏极的底面。
本发明的进一步设置，所述存储单元还包括：氧化层，所述氧化层位于所述第一栅极与所述第二栅极之间。
本发明的进一步设置，所述第二介电层还包括：绝缘层，所述绝缘层位于所述铁电层与所述第二栅极之间，或者，所述绝缘层设置在所述铁电层远离所述第二栅极的一侧。
本发明的进一步设置，所述第二介电层的厚度为5-100纳米。
本发明的进一步设置，所述存储单元还包括：字线、位线、读取线与地线；其中，
所述字线与所述第一栅极连接；
所述位线与所述第一源极连接；
所述读取线与所述第二源极连接；
所述地线与所述第二漏极连接。
本发明的进一步设置，所述铁电层由铁电材料制成。
一种如上述所述存储单元的数据读写方法，其包括：
向所述第一栅极施加开启电压，并向所述第一源极施加电压进行数据写入；
所述铁电层在所述第一源极施加的电压的作用下发生自发极化，并将写入的数据进行存储；
向所述第二源极施加电压，并读取存储单元的电容-电压曲线；
根据所述电容-电压曲线确定存储单元的数据状态，并根据所述数据状态进行数据读取。
一种存储器，其包括基板，以及如上述所述的存储单元，所述存储单元阵列设置在所述基板上。
一种如上述所述存储单元的制备方法，其包括：
提供一基板；
在所述基板上制作第一源极与第一漏极；
在所述基板上制作第一沟道层；
在所述第一沟道层、第一源极与第一漏极上制作第一介电层；
在所述第一介电层上制作第一栅极；
在所述第一栅极上制作氧化层；
在所述第一氧化层上制作第二栅极；
在所述第二栅极上制作第二介电层；
在所述第二介电层上制作第二沟道层；
在所述第二介电层上制作第二源极与第二漏极。
本发明的进一步设置，所述在所述第二栅极上制作第二介电层的步骤包括：
依次沉积绝缘材料与铁电材料；
光刻制作图案；
刻蚀多余的绝缘材料与铁电材料。
本发明所提供的一种存储单元及其数据读写方法、制备方法及存储器，存储单元包括：第一晶体管与第二晶体管；其中，所述第一晶体管包括：第一栅极、位于所述第一栅极底面的第一介电层以及位于所述第一介电层底面的第一沟道层、第一源极与第一漏极；所述第二晶体管包括：第二栅极、位于所述第二栅极顶面的第二介电层以及位于所述第二介电层顶面的第二沟道层、第二源极与第二漏极；所述第二栅极与所述第一漏极连接；所述第二介电层包括：铁电层，所述铁电层位于所述第二源极与所述第二漏极的底面。本发明采用两个晶体管堆叠的存储单元结构进行数据读写，不仅消除了存储电容对尺寸缩小的影响，还避免了存储电容的结构互连的长度较长的问题，从而减小了互连线的距离，减小了电路延迟，进而提高了存储器的整体性能。
附图说明
为了更清楚的说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明中存储单元的截面示意图。
图2是本发明中存储单元的立体示意图。
图3是本发明中存储单元的电路原理图。
图4是本发明中存储单元的数据读取方法的流程示意图。
图5是本发明中存储单元的制备方法的流程示意图。
图6是本发明中存储器的结构示意图。
附图中各标记：100、存储单元；110、第一晶体管；111、第一栅极；112、第一介电层；113、第一沟道层；114、第一源极；115、第一漏极；120、第二晶体管；121、第二栅极；122、第二介电层；1221、铁电层；1222、绝缘层；123、第二沟道层；124、第二源极；125、第二漏极；130、氧化层；200、基板。
具体实施方式
本发明提供一种存储单元及其数据读写方法、制备方法及存储器，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
请同时参阅图1至图3本发明提供了一种存储单元的较佳实施例。
如图1与图2所示，本发明所提供的一种存储单元100，其包括：第一晶体管110与第二晶体管120；其中，所述第一晶体管110包括：第一栅极111、位于所述第一栅极111底面的第一介电层112以及位于所述第一介电层112底面的第一沟道层113、第一源极114与第一漏极115；所述第二晶体管120包括：第二栅极121、位于所述第二栅极121顶面的第二介电层122以及位于所述第二介电层122顶面的第二沟道层123、第二源极124与第二漏极125；所述第二栅极121与所述第一漏极115连接；所述第二介电层122包括：铁电层1221，所述铁电层1221位于所述第二源极124与所述第二漏极125的底面。
具体地，所述第一晶体管110作为开关管，起到开关的作用，所述第二晶体管120则作为存储管，用于存储信息。其中所述第二介电层122中的铁电层1221由铁电材料(例如，锆钛酸铅(PZT)、钛酸铅等钙钛矿材料，或者氧化铪与氧化铝的掺杂(HAO)，氧化铪与氧化锆的掺杂(HZO))制成，那么写入第二晶体管120中的数据将会以第二介电层122发生极化的方式存储在所述铁电层1221中，同时由于所述铁电层1221的铁电性，在掉电后写入的数据依旧可以得到保存。
在进行数据写入时，向所述第一栅极111施加开启电压，以将所述第一晶体管110打开，并向所述第一源极114施加电压进行数据写入，所述铁电层1221在所述第一源极114施加的电压的作用下发生自发极化，并将写入的数据进行存储。
在进行数据读写时，所述第一栅极111与所述第一源极114均不施加电压，而向所述第二源极124施加电压，通过读取存储单元100的电容-电压曲线来确定存储单元100的的数据状态，其后根据存储单元100的数据状态即可进行数据的读取操作。
可见，本发明采用两个晶体管堆叠的存储单元100结构即可实现数据读写，不仅消除了存储电容对尺寸缩小的影响，还避免了存储电容的结构互连的长度较长的问题，从而减小了互连线的距离，减小了电路延迟，进而提高了存储器的整体性能，有利于进行器件的三维集成。
另外，所述第一晶体管110与第二晶体管120之间的连接直接通过所述第一漏极115与所述第二栅极121连接，进一步减小了互连线的长度距离，从而能够进一步减小电路的延迟。
再者，所述第二介电层122直接与所述第二栅极121、所述第二漏极125以及所述第一源极114连接，当所述第二栅极121状态发生变化时，所述第二介电层122可以直接根据所述第二栅极121的变化而改变自己的状态。而在传统的的单管单容结构中，存储信息的电容器介电层并未与晶体管的栅极、源极以及漏极直接相连，当栅极状态变化时，该变化传输至电容器介电层需要一定的延迟时间。因此，本发明存储单元100的读写速度要比传统单管单容结构的存储单元100更快。
请参阅图2与图3，在一个实施例的进一步地实施方式中，所述存储单元100还包括：字线A、位线B、读取线C与地线D；其中，所述字线A与所述第一栅极111连接；所述位线B与所述第一源极114连接；所述读取线C与所述第二源极124连接；所述地线D与所述第二漏极125连接。
具体地，在进行数据写入时，通过所述字线A向所述第一栅极111施加开启电压，以打开所述第一晶体管110，通过所述位线B向所述第一源极114施加电压进行数据写入，所述第二漏极125通过所述地线D接地。在进行数据读取时，通过所述读取线C向所述第二源极124施加电压，以获取存储单元100的电容-电压曲线并确定存储单元100的数据状态。
请参阅图1与图2，在一个实施例的进一步地实施方式中，所述存储单元100还包括：氧化层130，所述氧化层130位于所述第一栅极111与所述第二栅极121之间。
具体地，所述氧化层130为绝缘材料制成，例如二氧化硅，用于隔离所述第一栅极111与所述第二栅极121。
请参阅图1，在一个实施例的进一步地实施方式中，所述第二介电层122还包括：绝缘层1222，所述绝缘层1222位于所述铁电层1221与所述第二栅极121之间。
具体地，所述第二介电层122的厚度为5-100纳米。其中，所述第一介电层112的厚度由所述铁电层1221和所述绝缘层1222构成。在具体实施时，所述铁电层1221与所述绝缘层1222均为薄膜结构，所述绝缘层1222由绝缘材料制成，例如氧化铝、氧化锌、氧化铪，通过增加所述绝缘层1222可以防止漏电流过大，使得数据会更好。
在一些实施例中，所述绝缘层1222还可以设置在所述铁电层1221远离所述第一栅极101的一侧，即设置在所述铁电层1221上方，同样可以防止漏电流过大。
传统的铁电存储器只能存储“0”、“1”两个比特位，其已经不能够满足对信息存储的需求，对于可以存储“0”-“3”，甚至“0”-“8”、“0”-“9”的多个状态比特的存储器，即多比特位铁电存储器已逐渐成为未来趋势。所述第一介电层112包括可以进行数据存储的铁电层1221，通过调整所述铁电层1221的厚度可以实现多比特位信息的存储。其中，所述铁电层1221的厚度可以依据制造工艺薄膜质量与应用而制定。
多比特位铁电存储器一个存储单元100的存储量是传统存储单元100存储量的2-4倍，并且由于一个存储器由多个存储单元100构成，则一个多比特铁电存储器的存储容量是传统铁电存储器的数倍，不仅可以缩小存储器的体积，还可以提高存储器的容量。
请参阅图4，在一些实施例中，本发明还提供了一种如上述所述存储单元的数据读写方法，其包括步骤：
S100、向所述第一栅极施加开启电压，并向所述第一源极施加电压进行数据写入；
S200、所述铁电层在所述第一源极施加的电压的作用下发生自发极化，并将写入的数据进行存储；
S300、向所述第二源极施加电压，并读取存储单元的电容-电压曲线；
S400、根据所述电容-电压曲线确定存储单元的数据状态，并根据所述数据状态进行数据读取。
具体地，在进行数据写入时，向所述第一栅极施加开启电压，以将所述第一晶体管打开，并向所述第一源极施加电压进行数据写入，所述铁电层在所述第一源极施加的电压的作用下发生自发极化，并将写入的数据进行存储。在进行数据读写时，所述第一栅极与所述第一源极均不施加电压，而向所述第二源极施加电压，通过读取存储单元的电容-电压曲线来确定存储单元的的数据状态，其后根据存储单元的数据状态即可进行数据的读取操作。
请参阅图5，在一些实施例中，本发明还提供了一种如上述所述存储单元的制备方法，其包括步骤：
S1、提供一基板；
S2、在所述基板上制作第一沟道层、第一源极与第一漏极；
S3、在所述基板上制作第一沟道层；
S4、在所述第一沟道层、第一源极与第一漏极上制作第一介电层；
S5、在所述第一介电层上制作第一栅极；
S6、在所述第一栅极上制作氧化层；
S7、在所述第一氧化层上制作第二栅极；
S8、在所述第二栅极上制作第二介电层；
S9、在所述第二介电层上制作第二沟道层；
S10、在所述第二介电层上制作第二源极与第二漏极。
具体地，所述基板可以是硅板，依次在该硅板上制作第一沟道层、第一源极、第一漏极、第一介电层、第一栅极、氧化层、第二栅极、第二介电层、第二沟道层、第二源极、与第二漏极即可得到所述存储单元。
在步骤S2中，首先光刻制作图案，其后沉积金属材料，再将多余金属材料剥离即可得到所述第一源极与第一漏极。其中，金属材料可以选择钛、铂、钨、氮化钛中的一种，金属沉积设备可以采用电子束蒸镀系统、磁控溅射系统或者原子层沉积设备。
在步骤S3中，首先沉积金属氧化物，其后光刻制作图案，再刻蚀(湿法刻蚀、等离子刻蚀等)多余金属氧化物以得到第一沟道层。在另一种实现方式中，还可以先制作光刻图案，再沉积金属氧化物，其后将多余金属氧化物剥离即可。其中，沉积工艺中可以使用原子层沉积设备或磁控溅射仪设备。其中，金属氧化物材料可以是铟镓氧化锌、非晶掺钨氧化锌、掺氮氧化锌中的任意一种。
在步骤S4中，首先沉积绝缘材料，其后光刻制作图案，再刻蚀多余绝缘材料即可得到所述第一介电层。
在步骤S5中，首先光刻制作图案，其后沉积金属，在将多余金属剥离即可得到所述第一栅极。
在步骤S6中，首先沉积氧化物，其后光刻制作图案，再刻蚀多余氧化物即可得到所述氧化层。
在步骤S7中，首先光刻制作图案，再沉积金属，其后将多余金属剥离即可得到所述第二栅极。
在步骤S8中，首先依次沉积绝缘材料与铁电材料，其后光刻制作图案，再刻蚀多余的绝缘材料与铁电材料即可得到所述第二介电层。
在步骤S9中，首先光刻制作图案，其后沉积金属氧化物，再将多余金属氧化物剥离即可得到所述第二沟道层。
在步骤S10中，首选光刻制作图案，其后沉积金属，再将多余金属剥离即可得到所述第二源极与所述第二漏极。
需要说明的是，存储单元每一层结构的制备步骤中的光刻图案都需要使用一层掩模版。
请参阅图6，在一些实施例中，本发明还提供了一种存储器，其包括基板200，以及如上述所述的存储单元100，所述存储单元100阵列设置在所述基板200上。在一些实施例中，所述基板100可以是硅板。所述存储单元100具体为一种存储单元的实施例所述，在此不再赘述。在制备时，首先在硅板上制作第一层存储阵列，其后在第一层存储阵列上完成连线工作，再以第一层存储阵列为衬底，制备第二层存储阵列并完成连线工作，其后以第二层存储阵列为衬底，制作后面的存储阵列。需要说明的是，因存储器加工温度小于400度，所以与CMOS工艺兼容，具有较好的堆叠性，可以堆叠的层数至少为3层，可以很好的应用于三维集成技术中。
综上所述，本发明所提供的一种存储单元及其数据读写方法、制备方法及存储器，具有以下有益效果：
采用两个晶体管堆叠的存储单元结构即可实现数据读写，不仅消除了存储电容对尺寸缩小的影响，还避免了存储电容的结构互连的长度较长的问题，从而减小了互连线的距离，减小了电路延迟，进而提高了存储器的整体性能；
第一晶体管与第二晶体管之间的连接直接通过第一漏极与第二栅极连接，进一步减小了互连线的长度距离，从而能够进一步减小电路的延迟；
通过调整第一介电层的厚度实现多比特位信息的存储。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种存储单元，其特征在于，包括：第一晶体管与第二晶体管；其中，
所述第一晶体管包括：第一栅极、位于所述第一栅极底面的第一介电层以及位于所述第一介电层底面的第一沟道层、第一源极与第一漏极；
所述第二晶体管包括：第二栅极、位于所述第二栅极顶面的第二介电层以及位于所述第二介电层顶面的第二沟道层、第二源极与第二漏极；
所述第二栅极与所述第一漏极连接；
所述第二介电层包括：铁电层，所述铁电层位于所述第二源极与所述第二漏极的底面。
2.根据权利要求1所述的存储单元，其特征在于，还包括：氧化层，所述氧化层位于所述第一栅极与所述第二栅极之间。
3.根据权利要求1所述的存储单元，其特征在于，所述第二介电层还包括：绝缘层，所述绝缘层位于所述铁电层与所述第二栅极之间，或者，所述绝缘层设置在所述铁电层远离所述第二栅极的一侧。
4.根据权利要求3所述的存储单元，其特征在于，所述第二介电层的厚度为5-100纳米。
5.根据权利要求1所述的存储单元，其特征在于，还包括：字线、位线、读取线与地线；其中，
所述字线与所述第一栅极连接；
所述位线与所述第一源极连接；
所述读取线与所述第二源极连接；
所述地线与所述第二漏极连接。
6.根据权利要求1所述的存储单元，其特征在于，所述铁电层由铁电材料制成。
7.一种如权利要求1-6任一项所述存储单元的数据读写方法，其特征在于，包括：
向所述第一栅极施加开启电压，并向所述第一源极施加电压进行数据写入；
所述铁电层在所述第一源极施加的电压的作用下发生自发极化，并将写入的数据进行存储；
向所述第二源极施加电压，并读取存储单元的电容-电压曲线；
根据所述电容-电压曲线确定存储单元的数据状态，并根据所述数据状态进行数据读取。
8.一种存储器，其特征在于，包括基板，以及如权利要求1-6任一项所述的存储单元，所述存储单元阵列设置在所述基板上。
9.一种如权利要求1-6任一项所述存储单元的制备方法，其特征在于，包括：
提供一基板；
在所述基板上制作第一源极与第一漏极；
在所述基板上制作第一沟道层；
在所述第一沟道层、第一源极与第一漏极上制作第一介电层；
在所述第一介电层上制作第一栅极；
在所述第一栅极上制作氧化层；
在所述第一氧化层上制作第二栅极；
在所述第二栅极上制作第二介电层；
在所述第二介电层上制作第二沟道层；
在所述第二介电层上制作第二源极与第二漏极。
10.根据权利要求9所述的存储单元的制备方法，其特征在于，所述在所述第二栅极上制作第二介电层的步骤包括：
依次沉积绝缘材料与铁电材料；
光刻制作图案；
刻蚀多余的绝缘材料与铁电材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210417384.1A CN114864582A (zh) | 2022-04-20 | 2022-04-20 | 存储单元及其数据读写方法、制备方法及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210417384.1A CN114864582A (zh) | 2022-04-20 | 2022-04-20 | 存储单元及其数据读写方法、制备方法及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864582A true CN114864582A (zh) | 2022-08-05 |
Family
ID=82632307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210417384.1A Pending CN114864582A (zh) | 2022-04-20 | 2022-04-20 | 存储单元及其数据读写方法、制备方法及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864582A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024031438A1 (zh) * | 2022-08-10 | 2024-02-15 | 华为技术有限公司 | 一种三维存储阵列、存储器及电子设备 |
| WO2024082381A1 (zh) * | 2022-10-18 | 2024-04-25 | 北京超弦存储器研究院 | 存储单元、存储器和电子设备 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158731A1 (en) * | 2006-01-06 | 2007-07-12 | Samsung Electronics Co., Ltd. | Memory Devices Employing Ferroelectric Layer as Information Storage Elements and Methods of Fabricating the Same |
| JP2009230834A (ja) * | 2008-03-25 | 2009-10-08 | Fujitsu Ltd | 強誘電体メモリセルおよび強誘電体メモリ |
| CN106537509A (zh) * | 2014-07-23 | 2017-03-22 | 纳姆实验有限责任公司 | 电荷存储铁电存储器混合体和擦除方案 |
| US20190181147A1 (en) * | 2017-12-08 | 2019-06-13 | Nustorage Technology Co., Ltd. | Vertical ferroelectric thin film storage transistor and data write and read methods thereof |
| US20200303417A1 (en) * | 2019-03-18 | 2020-09-24 | Mitsubishi Electric Research Laboratories, Inc. | Low Power 2D Memory Transistor for Flexible Electronics and the Fabrication Methods Thereof |
| CN111902939A (zh) * | 2018-03-30 | 2020-11-06 | 索尼半导体解决方案公司 | 半导体存储装置、积和计算装置以及电子设备 |
| US20200373312A1 (en) * | 2017-09-29 | 2020-11-26 | Intel Corporation | Ferroelectric capacitors with backend transistors |
| US20210036024A1 (en) * | 2019-07-31 | 2021-02-04 | Samsung Electronics Co., Ltd. | Semiconductor device including ferroelectric material, neuromorphic circuit including the semiconductor device, and neuromorphic computing apparatus including the neuromorphic circuit |
| CN113380291A (zh) * | 2020-05-29 | 2021-09-10 | 台湾积体电路制造股份有限公司 | 存储单元及其操作方法 |
| US20220115052A1 (en) * | 2019-01-28 | 2022-04-14 | Institute of Microelectronics, Chinese Academy of Sciences | Writing method and erasing method of fusion memory |
| CN217544619U (zh) * | 2022-04-20 | 2022-10-04 | 南方科技大学 | 存储单元及存储器 |
-
2022
- 2022-04-20 CN CN202210417384.1A patent/CN114864582A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158731A1 (en) * | 2006-01-06 | 2007-07-12 | Samsung Electronics Co., Ltd. | Memory Devices Employing Ferroelectric Layer as Information Storage Elements and Methods of Fabricating the Same |
| JP2009230834A (ja) * | 2008-03-25 | 2009-10-08 | Fujitsu Ltd | 強誘電体メモリセルおよび強誘電体メモリ |
| CN106537509A (zh) * | 2014-07-23 | 2017-03-22 | 纳姆实验有限责任公司 | 电荷存储铁电存储器混合体和擦除方案 |
| US20200373312A1 (en) * | 2017-09-29 | 2020-11-26 | Intel Corporation | Ferroelectric capacitors with backend transistors |
| US20190181147A1 (en) * | 2017-12-08 | 2019-06-13 | Nustorage Technology Co., Ltd. | Vertical ferroelectric thin film storage transistor and data write and read methods thereof |
| CN111902939A (zh) * | 2018-03-30 | 2020-11-06 | 索尼半导体解决方案公司 | 半导体存储装置、积和计算装置以及电子设备 |
| US20220115052A1 (en) * | 2019-01-28 | 2022-04-14 | Institute of Microelectronics, Chinese Academy of Sciences | Writing method and erasing method of fusion memory |
| US20200303417A1 (en) * | 2019-03-18 | 2020-09-24 | Mitsubishi Electric Research Laboratories, Inc. | Low Power 2D Memory Transistor for Flexible Electronics and the Fabrication Methods Thereof |
| US20210036024A1 (en) * | 2019-07-31 | 2021-02-04 | Samsung Electronics Co., Ltd. | Semiconductor device including ferroelectric material, neuromorphic circuit including the semiconductor device, and neuromorphic computing apparatus including the neuromorphic circuit |
| CN113380291A (zh) * | 2020-05-29 | 2021-09-10 | 台湾积体电路制造股份有限公司 | 存储单元及其操作方法 |
| CN217544619U (zh) * | 2022-04-20 | 2022-10-04 | 南方科技大学 | 存储单元及存储器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024031438A1 (zh) * | 2022-08-10 | 2024-02-15 | 华为技术有限公司 | 一种三维存储阵列、存储器及电子设备 |
| WO2024082381A1 (zh) * | 2022-10-18 | 2024-04-25 | 北京超弦存储器研究院 | 存储单元、存储器和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW321794B (zh) | ||
| KR100509851B1 (ko) | 용량 소자 및 그 제조 방법, 및 반도체 장치 | |
| US20070194360A1 (en) | Nonvolatile ferroelectric memory device and method for manufacturing the same | |
| CN114864582A (zh) | 存储单元及其数据读写方法、制备方法及存储器 | |
| KR100360592B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN217544619U (zh) | 存储单元及存储器 | |
| US5766995A (en) | Method for forming a DRAM cell with a ragged polysilicon crown-shaped capacitor | |
| JP2008078416A (ja) | 半導体装置およびその製造方法 | |
| JP4545133B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US5484744A (en) | Method for fabricating a stacked capacitor for dynamic random access memory cell | |
| CN217544163U (zh) | 双栅晶体管存储单元及存储器 | |
| JP2005509282A (ja) | メモリ構造体用電極、方法および装置 | |
| JP4083276B2 (ja) | 半導体記憶装置及び記憶情報の読み出し書き込み方法 | |
| CN114863967A (zh) | 双栅晶体管存储单元、数据读写方法、制作方法及存储器 | |
| JP3125922B2 (ja) | 誘電体メモリおよびその製造方法 | |
| US6084261A (en) | DRAM cell with a fork-shaped capacitor | |
| US6027981A (en) | Method for forming a DRAM cell with a fork-shaped capacitor | |
| US6090663A (en) | Method for forming a high-density DRAM cell with a rugged polysilicon cup-shaped capacitor | |
| US5905281A (en) | Draw cell with a fork-shaped capacitor | |
| US6785119B2 (en) | Ferroelectric capacitor and process for its manufacture | |
| KR20050002989A (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| KR100329746B1 (ko) | 캐패시터의 하부전극 형성 방법 | |
| JP2005521255A (ja) | 複数のスタック化マトリクス・アドレス可能メモリ・デバイスを備える容積データ記憶装置 | |
| JP2003282838A (ja) | 強誘電体キャパシタおよびその製造方法、メモリセルアレイ、誘電体キャパシタの製造方法、ならびに、メモリ装置 | |
| KR0165307B1 (ko) | 저항소자를 갖는 반도체 메모리장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |