CN109285774B - 一种基于氮化镓的结势垒肖特基二极管及其形成方法 - Google Patents
一种基于氮化镓的结势垒肖特基二极管及其形成方法 Download PDFInfo
- Publication number
- CN109285774B CN109285774B CN201811059347.8A CN201811059347A CN109285774B CN 109285774 B CN109285774 B CN 109285774B CN 201811059347 A CN201811059347 A CN 201811059347A CN 109285774 B CN109285774 B CN 109285774B
- Authority
- CN
- China
- Prior art keywords
- gan
- gan layer
- layer
- hydrogen diffusion
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 166
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000004888 barrier function Effects 0.000 title claims abstract description 36
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 239000001257 hydrogen Substances 0.000 claims abstract description 46
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 46
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 238000000137 annealing Methods 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 230000000903 blocking effect Effects 0.000 claims abstract description 23
- 238000011065 in-situ storage Methods 0.000 claims abstract description 22
- 238000007725 thermal activation Methods 0.000 claims abstract description 18
- 238000001994 activation Methods 0.000 claims abstract description 13
- 230000004913 activation Effects 0.000 claims abstract description 13
- 230000003213 activating effect Effects 0.000 claims abstract description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims abstract 17
- 239000000758 substrate Substances 0.000 claims description 13
- 238000011066 ex-situ storage Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 230000009849 deactivation Effects 0.000 claims description 2
- 150000002431 hydrogen Chemical class 0.000 description 22
- 239000011777 magnesium Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910019080 Mg-H Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
本发明公开了一种基于氮化镓的结势垒肖特基二极管及其形成方法，所述形成方法包括：在N‑GaN层顶部生长得到原位掺杂Mg的P‑GaN层；在使能低电阻率状态下，在所述原位掺杂Mg的P‑GaN层上方间隔设置氢扩散阻挡硬掩膜，以进行选择性热活化退火；在所述氢扩散阻挡硬掩膜下方区域以外的P‑GaN层中的Mg被活化，得到P‑GaN活化区，其余区域为P‑GaN钝化区；去除所述P‑GaN层上方的氢扩散阻挡硬掩膜；在所述P‑GaN层上方增设肖特基金属层，所述肖特基金属层的两端分别搭接由最外两侧的P‑GaN活化区所形成的P‑GaNJTE终端。本发明的方法用于制造基于GaN的具有平坦表面的P‑N结的JBS器件结构，同时形成公知的JTE终端区域以用于泄漏控制和高电压操作。
Description
技术领域
本发明涉及二极管器件领域，特别涉及一种基于氮化镓的结势垒肖特基二极管及其形成方法。
背景技术
在功率开关应用中，整流二极管是必不可少的。为了降低功率开关损耗和传导损耗，具有低导通电压(Von)和低串联导通电阻(Ron)显得极为重要。为了实现更低的导通电压，通常采用肖特基势垒二极管(SBD)，因为其导通电压低于1V、低于P-N结二极管(PND)(>3V)的导通电压，特别是对于宽带隙材料，例如SiC和GaN构建的二极管。然而，SBD的反向偏置漏电流水平本质上比PND高得多(数量级更高)。为了满足这两个要求(低导通电压和低反向泄漏)，使用了一种结合了SBD和PND的称为结势垒肖特基(Junction Barrier Schottky，JBS)二极管的器件结构。在增加反向偏置电压下的基本JBS器件结构如图7-a、图7-b和图7-c所示。由于来自相邻反向偏置的P-N二极管对的合并消耗区域，JBS结构的漏电流较低，因此屏蔽肖特基结避免产生更高的漏电流。SBD和JBS二极管之间的典型反向偏置泄漏电平如图8所示，其中JBS二极管的漏电流至少降低了2个数量级。
在氮化镓(GaN)材料中，P-N结的P型(电洞传导)区域通常通过镁(Mg)掺杂形成，由于其最高的空穴产生效率。通常需要适当的热活化退火步骤来活化氢钝化的Mg络合物以有效地产生空穴。将Mg掺入GaN材料有两种常用方法：
1)离子注入和热活化退火；
2)在外延生长和热活化退火期间的原位Mg掺入。
在第一种方法中，P区可以选择性地(光掩膜)注入Mg原子。然而，GaN材料的注入区域通常需要非常高的炉退火温度(>1300℃)以修复注入损坏以及Mg活化(空穴产生)；在第二种方法中，原位掺Mg的P-层可以在N型(电子传导)层的顶部生长到特定的厚度，例如从小于60nm到大于1um。然后在必要的热活化退火步骤之后，需要选择性蚀刻步骤(光掩膜)以去除P型层的区域，以暴露N型层的下面区域，用于JBS结构形成，但是由此产生的阶梯式(高-低)PN结形貌，特别是在N区的蚀刻角附近，通常是不可控制的反向偏置漏电流源。
发明内容
为了解决现有技术的问题，本发明提供了一种基于氮化镓的结势垒肖特基二极管及其形成方法，形成具有平坦表面的P-N结的二极管，所述方法用于制造基于GaN的JBS器件结构，同时形成公知的JTE终端区域以用于泄漏控制和高电压操作，所述技术方案如下：
一方面，本发明提供了第一种形成基于氮化镓的结势垒肖特基二极管的方法，基于N-GaN层顶部，所述方法包括：
在N-GaN层顶部生长得到原位掺杂Mg的P-GaN层；
在使能低电阻率状态下，在所述原位掺杂Mg的P-GaN层上方间隔设置氢扩散阻挡硬掩膜，以进行选择性热活化退火；
在所述氢扩散阻挡硬掩膜下方区域以外的P-GaN层中的Mg被活化，得到P-GaN活化区，其余区域为P-GaN钝化区；
去除所述P-GaN层上方的氢扩散阻挡硬掩膜；
在所述P-GaN层上方增设肖特基金属层，所述肖特基金属层的两端分别搭接由最外两侧的P-GaN活化区所形成的P-GaN JTE终端。
进一步地，所述方法还包括：将所述N-GaN层设置在基板上，所述基板由硅、蓝宝石或者碳化硅制成。
进一步地，所述使能低电阻率状态包括N2气体环境，或者N2和O2的混合气体环境。
进一步地，在进行选择性热活化退火之前，所述Mg的掺杂浓度大于5E18cm-3，所述生长得到的原位掺杂Mg的P-GaN层厚度大于20nm。
进一步地，所述氢扩散阻挡硬掩膜为氮化钛膜。
另一方面，本发明提供了第二种形成基于氮化镓的结势垒肖特基二极管的方法，基于N-GaN层顶部，所述方法包括：
在N-GaN层顶部生长得到原位掺杂Mg的P-GaN层；
对所述原位掺杂Mg的P-GaN层进行非原位热活化退火操作；
在使能高电阻率状态下，在具有非原位热活化退火操作的P-GaN层上方间隔设置氢扩散阻挡硬掩膜，以进行选择性去活化退火；
在所述氢扩散阻挡硬掩膜下方区域以外的P-GaN层中的Mg被钝化，得到P-GaN钝化区，其余区域为P-GaN活化区；
去除所述P-GaN层上方的氢扩散阻挡硬掩膜；
在所述P-GaN层上方增设肖特基金属层，所述肖特基金属层的两端分别搭接由最外两侧的P-GaN活化区所形成的P-GaN JTE终端。
进一步地，所述方法还包括：将所述N-GaN层设置在基板上，所述基板由硅、蓝宝石或者碳化硅制成。
进一步地，所述使能高电阻率状态包括NH3气体环境，所述氢扩散阻挡硬掩膜为氮化钛膜。
进一步地，在进行非原位热活化退火操作之前，所述Mg的掺杂浓度大于5E18cm-3，所述生长得到的原位掺杂Mg的P-GaN层厚度大于20nm。
再一方面，本发明提供了一种基于氮化镓的结势垒肖特基二极管，所述二极管利用上述方法制成，所述二极管包括由下而上设置的基板、N-GaN层、P-GaN层及肖特基金属层，所述P-GaN层包括多个相邻设置的高电阻率区和低电阻率区，最外侧的两个低电阻率区形成P-GaN JTE终端，所述肖特基金属层的两端分别搭接所述P-GaN JTE终端。
本发明提供的技术方案带来的有益效果如下：
1)本发明提供的方法形成的二极管具有平坦表面的P-N结；
2)本发明提供的基于GaN的JBS器件的P层形成有JTE终端区域，用于泄漏控制和高电压操作。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的第一种GaN基JBS二极管形成方法的第一状态示意图；
图2是本发明实施例提供的第一种GaN基JBS二极管形成方法的第二状态示意图；
图3是本发明实施例提供的第一种GaN基JBS二极管形成方法的最终状态示意图；
图4是本发明实施例提供的第二种GaN基JBS二极管形成方法的第一状态示意图；
图5是本发明实施例提供的第二种GaN基JBS二极管形成方法的第二状态示意图；
图6是本发明实施例提供的第二种GaN基JBS二极管形成方法的最终状态示意图；
图7(a)是现有技术中基本JBS器件低反向电压时的漏电流示意图；
图7(b)是现有技术中基本JBS器件中等反向电压时(具有部分合并的P-N结耗尽区)的漏电流示意图；
图7(c)是现有技术中基本JBS器件高反向电压时(具有完全合并的P-N结耗尽区)的漏电流示意图；
图8是现有技术中SBD和JBS二极管之间的反向偏置漏电流比较示意图；
图9是掺杂Mg的GaN材料根据热退火过程中的气体环境改变其电阻率状态的示意图。
其中，附图标记包括：1-基板，2-N-GaN层，3-P-GaN层，31-高电阻率区，32-低电阻率区，33-P-GaN JTE终端，4-肖特基金属层，5-氢扩散阻挡硬掩膜。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1
在本发明的一个实施例中，提供了一种基于设置在基板1上的N-GaN层2的形成基于氮化镓的结势垒肖特基二极管的方法，所述方法包括：在所述N-GaN层顶部生长得到原位掺杂Mg的P-GaN层，所述基板优选由硅、蓝宝石或者碳化硅制成，其初始状态参见图1，通过MOCVD方法生长的掺杂Mg的GaN材料处于高电阻率状态(很少的移动电荷载流子)，即图1中的P-GaN层3为高电阻率状态，在一个优选的实施例中，所述Mg的掺杂浓度大于5E18cm-3，所述生长得到的原位掺杂Mg的P-GaN层厚度大于20nm；
其次，在所述原位掺杂Mg的P-GaN层3上方间隔设置氢扩散阻挡硬掩膜5，比如氮化钛(TiN)膜，并在适当的使能低电阻率状态下，进行选择性热活化退火，其中，本发明实施例中所述的使能低电阻率状态即为能够使P-GaN层3保持低电阻率状态的环境状态，比如N2气体环境，如图9所示，或者N2和O2的混合气体环境，其原理是通过MOCVD方法生长的掺杂Mg的GaN材料处于高电阻率状态，出现这种现象的原因是在通过MOCVD方法的外延层生长期间，在生长的层中掺入了大量的氢，氢和Mg形成Mg-H络合物并使Mg掺杂剂失活/钝化；众所周知，为了在空穴载流子浓度>3E17cm-3时获得良好的P型GaN导电性，需要通过使用低能电子辐射或通过热退火在系统中有效地还原和释放氢。如图2所示，完成选择性热活化退火操作后，在所述氢扩散阻挡硬掩膜5下方区域以外的P-GaN层中的Mg被活化，得到P-GaN活化区，即低电阻率区32，其余区域(所述氢扩散阻挡硬掩膜5下方区域)为P-GaN钝化区，即高电阻率区31，这里的所谓“选择性”即由氢扩散阻挡硬掩膜5选择热活化退火的区域，即未被所述氢扩散阻挡硬掩膜5遮挡的区域进行热活化退火，形成P-GaN活化区，即图2中的低电阻率区32，而被所述氢扩散阻挡硬掩膜5遮挡的区域依然保持高电阻率状态，将其定义为高电阻率区31；
最后，去除所述P-GaN层3上方的氢扩散阻挡硬掩膜5，同时，最外两侧的P-GaN活化区(低电阻率区32)形成的P-GaN JTE终端33，如图3所示，然后在所述P-GaN层3上表面设置肖特基金属层4，所述肖特基金属层4的两端分别搭接所述P-GaN JTE终端33，得到基于氮化镓的结势垒肖特基(Junction Barrier Schottky，JBS)二极管。
实施例2
在本发明的另一个实施例中，提供了另一种基于设置在基板1上的N-GaN层2的形成基于氮化镓的结势垒肖特基二极管的方法，所述方法包括：在N-GaN层2顶部生长得到原位掺杂Mg的P-GaN层3，所述基板优选由硅、蓝宝石或者碳化硅制成，在一个优选的实施例中，所述Mg的掺杂浓度大于5E18cm-3，所述生长得到的原位掺杂Mg的P-GaN层厚度大于20nm，并对所述原位掺杂Mg的P-GaN层3进行非原位热活化退火操作，如实施例1所述，通过热退火在系统中有效地还原和释放氢即可使P-GaN层3保持低电阻率状态，如图4所示；
其次，在具有非原位热活化退火操作的P-GaN层3上方间隔设置氢扩散阻挡硬掩膜5，比如氮化钛(TiN)膜，并在适当的使能高电阻率状态下，以进行选择性去活化退火，其中，本发明实施例中所述的使能高电阻率状态即为能够使P-GaN层3保持高电阻率状态的环境状态，比如NH3气体环境，如图9所示，其原理是在NH3气体环境下，氢返回到材料中，从而重新钝化Mg掺杂剂，即形成高电阻率区31。如图5所示，完成选择性去活化退火操作之后，在所述氢扩散阻挡硬掩膜5下方区域以外的P-GaN层3中的Mg被钝化，得到P-GaN钝化区，即高电阻率区31，其余区域(所述氢扩散阻挡硬掩膜5下方区域)为P-GaN活化区，即低电阻率区32，这里的所谓“选择性”即由氢扩散阻挡硬掩膜5选择去活化退火的区域，即未被所述氢扩散阻挡硬掩膜5遮挡的区域进行去活化退火，形成P-GaN钝化区，即图5中的高低电阻率区31，而被所述氢扩散阻挡硬掩膜5遮挡的区域依然保持低电阻率状态，将其定义为低电阻率区32；
最后，去除所述P-GaN层3上方的氢扩散阻挡硬掩膜5，同时，最外两侧的P-GaN活化区(低电阻率区32)形成P-GaN JTE终端33，如图6所示，并在所述P-GaN层3上方增设肖特基金属层4，所述肖特基金属层4的两端分别搭接所述P-GaN JTE终端33，得到基于氮化镓的结势垒肖特基二极管。
实施例3
本发明提供了一种基于氮化镓的结势垒肖特基二极管，如图3或图6所示，所述基于氮化镓的结势垒肖特基二极管包括由下而上设置的基板1、N-GaN层2、P-GaN层3及肖特基金属层4，所述P-GaN层3包括多个相邻设置的高电阻率区31和低电阻率区32，最外侧的两个低电阻率区32形成P-GaN JTE终端33，所述肖特基金属层4的两端分别搭接所述P-GaN JTE终端33。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种形成基于氮化镓的结势垒肖特基二极管的方法，其特征在于，基于N-GaN层顶部，所述方法包括：
在N-GaN层顶部生长得到原位掺杂Mg的P-GaN层，所述P-GaN层覆盖所述N-GaN层的全部上表面；
在使能低电阻率状态下，在所述原位掺杂Mg的P-GaN层上方间隔设置氢扩散阻挡硬掩膜，以进行选择性热活化退火，所述氢扩散阻挡硬掩膜的数量为多个，且其不与所述N-GaN层接触，最外两侧的氢扩散阻挡硬掩膜分别覆盖两侧边缘终端区域；
在所述氢扩散阻挡硬掩膜下方区域以外的P-GaN层中的Mg被活化，得到P-GaN活化区，其余区域为P-GaN钝化区；
去除所述P-GaN层上方的氢扩散阻挡硬掩膜；
在所述P-GaN层上方增设肖特基金属层，所述肖特基金属层的两端分别搭接由最外两侧的P-GaN活化区所形成的P-GaN JTE终端（33），所述肖特基金属层不与所述N-GaN层(2)接触，两侧的P-GaN JTE终端（33）之间设有P-GaN活化区和P-GaN钝化区。
2.根据权利要求1所述的方法，其特征在于，还包括：将所述N-GaN层设置在基板上，所述基板由硅、蓝宝石或者碳化硅制成。
3.根据权利要求1所述的方法，其特征在于，所述使能低电阻率状态包括N2气体环境，或者N2和O2的混合气体环境。
4.根据权利要求1所述的方法，其特征在于，在进行选择性热活化退火之前，所述Mg的掺杂浓度大于5E18cm-3，所述生长得到的原位掺杂Mg的P-GaN层厚度大于20nm。
5.根据权利要求1所述的方法，其特征在于，所述氢扩散阻挡硬掩膜为氮化钛膜。
6.一种形成基于氮化镓的结势垒肖特基二极管的方法，其特征在于，基于N-GaN层顶部，所述方法包括：
在N-GaN层顶部生长得到原位掺杂Mg的P-GaN层，所述P-GaN层覆盖所述N-GaN层的全部上表面；
对所述原位掺杂Mg的P-GaN层进行非原位热活化退火操作；
在使能高电阻率状态下，在具有非原位热活化退火操作的P-GaN层上方间隔设置氢扩散阻挡硬掩膜，以进行选择性去活化退火，所述氢扩散阻挡硬掩膜的数量为多个，且其不与所述N-GaN层接触，最外两侧的氢扩散阻挡硬掩膜分别覆盖两侧边缘终端区域；
在所述氢扩散阻挡硬掩膜下方区域以外的P-GaN层中的Mg被钝化，得到P-GaN钝化区，其余区域为P-GaN活化区；
去除所述P-GaN层上方的氢扩散阻挡硬掩膜；
在所述P-GaN层上方增设肖特基金属层，所述肖特基金属层的两端分别搭接由最外两侧的P-GaN活化区所形成的P-GaN JTE终端（33），所述肖特基金属层不与所述N-GaN层(2)接触，两侧的P-GaN JTE终端（33）之间设有P-GaN活化区和P-GaN钝化区。
7.根据权利要求6所述的方法，其特征在于，还包括：将所述N-GaN层设置在基板上，所述基板由硅、蓝宝石或者碳化硅制成。
8.根据权利要求6所述的方法，其特征在于，所述使能高电阻率状态包括NH3气体环境，所述氢扩散阻挡硬掩膜为氮化钛膜。
9.根据权利要求6所述的方法，其特征在于，在进行非原位热活化退火操作之前，所述Mg的掺杂浓度大于5E18cm-3，所述生长得到的原位掺杂Mg的P-GaN层厚度大于20nm。
10.一种基于氮化镓的结势垒肖特基二极管，其特征在于：所述二极管利用权利要求1-9中任意一项所述的方法制成，所述二极管包括由下而上设置的基板(1)、N-GaN层(2)、P-GaN层(3)及肖特基金属层(4)，所述P-GaN层覆盖所述N-GaN层的全部上表面，所述P-GaN层(3)包括多个相邻设置的高电阻率区(31)和低电阻率区(32)，最外侧的两个低电阻率区(32)形成P-GaN JTE终端(33)，所述肖特基金属层(4)的两端分别搭接所述P-GaN JTE终端(33)，所述肖特基金属层不与所述N-GaN层(2)接触，两侧的P-GaN JTE终端（33）之间设有高电阻率区(31)和低电阻率区(32)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811059347.8A CN109285774B (zh) | 2018-09-12 | 2018-09-12 | 一种基于氮化镓的结势垒肖特基二极管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811059347.8A CN109285774B (zh) | 2018-09-12 | 2018-09-12 | 一种基于氮化镓的结势垒肖特基二极管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109285774A CN109285774A (zh) | 2019-01-29 |
| CN109285774B true CN109285774B (zh) | 2023-03-24 |
Family
ID=65180688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811059347.8A Active CN109285774B (zh) | 2018-09-12 | 2018-09-12 | 一种基于氮化镓的结势垒肖特基二极管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109285774B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109599431A (zh) * | 2018-10-16 | 2019-04-09 | 浙江大学 | 一种用于iii-v族氮化物功率器件有源区与终端结构的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1256513A (zh) * | 1998-12-07 | 2000-06-14 | 日本电气株式会社 | 半导体集成电路器件的制造方法 |
| US6448160B1 (en) * | 1999-04-01 | 2002-09-10 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device to vary operating parameters and resulting device |
| JP2009059765A (ja) * | 2007-08-30 | 2009-03-19 | Panasonic Corp | ショットキーバリアダイオードおよびその製造方法 |
| CN103904135A (zh) * | 2014-04-18 | 2014-07-02 | 苏州捷芯威半导体有限公司 | 肖特基二极管及其制造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0622858B2 (en) * | 1993-04-28 | 2004-09-29 | Nichia Corporation | Gallium nitride-based III-V group compound semiconductor device and method of producing the same |
| US6225156B1 (en) * | 1998-04-17 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same |
| KR100923937B1 (ko) * | 2000-03-14 | 2009-10-29 | 크리, 인코포레이티드 | 전기 전도도가 제어되는 반도체 재료 및 소자의 제조 방법 |
| US7397102B2 (en) * | 2005-04-20 | 2008-07-08 | Taurus Micropower, Inc. | Junction barrier schottky with low forward drop and improved reverse block voltage |
| CN1158697C (zh) * | 2001-02-27 | 2004-07-21 | 连威磊晶科技股份有限公司 | 将高阻值p型薄膜活化成低阻值p型薄膜的制造方法 |
| CN1205657C (zh) * | 2001-02-27 | 2005-06-08 | 连威磊晶科技股份有限公司 | 将高阻值p型掺杂薄膜活化成低阻值p型掺杂薄膜的制造方法 |
| JP4455017B2 (ja) * | 2003-11-10 | 2010-04-21 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2007242895A (ja) * | 2006-03-08 | 2007-09-20 | Mitsubishi Electric Corp | 薄膜トランジスタ装置及びその製造方法 |
| JP2007335554A (ja) * | 2006-06-14 | 2007-12-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP4416044B1 (ja) * | 2008-10-07 | 2010-02-17 | 住友電気工業株式会社 | ｐ型窒化ガリウム系半導体を作製する方法、窒化物系半導体素子を作製する方法、及びエピタキシャルウエハを作製する方法 |
| US8946788B2 (en) * | 2011-08-04 | 2015-02-03 | Avogy, Inc. | Method and system for doping control in gallium nitride based devices |
| US8822311B2 (en) * | 2011-12-22 | 2014-09-02 | Avogy, Inc. | Method of fabricating a GaN P-i-N diode using implantation |
| US8716716B2 (en) * | 2011-12-22 | 2014-05-06 | Avogy, Inc. | Method and system for junction termination in GaN materials using conductivity modulation |
| EP2667415B1 (en) * | 2012-05-22 | 2021-02-17 | Nexperia B.V. | Heterojunction semiconductor device and manufacturing method |
| CN103426735B (zh) * | 2012-05-24 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法及mos晶体管的形成方法 |
| JP6047995B2 (ja) * | 2012-08-22 | 2016-12-21 | 住友電気工業株式会社 | Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法 |
| CN104937700B (zh) * | 2013-01-24 | 2019-09-10 | 亮锐控股有限公司 | 半导体发光器件中的p接触电阻的控制 |
| US10020418B2 (en) * | 2015-03-25 | 2018-07-10 | International Business Machines Corporation | Simplified process for vertical LED manufacturing |
| CN107104135B (zh) * | 2017-04-06 | 2021-01-08 | 浙江大学 | 垂直型iii-v族氮化物功率器件终端结构及制作方法 |
-
2018
- 2018-09-12 CN CN201811059347.8A patent/CN109285774B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1256513A (zh) * | 1998-12-07 | 2000-06-14 | 日本电气株式会社 | 半导体集成电路器件的制造方法 |
| US6448160B1 (en) * | 1999-04-01 | 2002-09-10 | Apd Semiconductor, Inc. | Method of fabricating power rectifier device to vary operating parameters and resulting device |
| JP2009059765A (ja) * | 2007-08-30 | 2009-03-19 | Panasonic Corp | ショットキーバリアダイオードおよびその製造方法 |
| CN103904135A (zh) * | 2014-04-18 | 2014-07-02 | 苏州捷芯威半导体有限公司 | 肖特基二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109285774A (zh) | 2019-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101774124B1 (ko) | 반도체 장치들 및 그것을 제조하는 방법 | |
| CN101467262B (zh) | 结势垒肖特基整流器及其制造方法 | |
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| US8372738B2 (en) | Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme | |
| JP6706786B2 (ja) | エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置 | |
| US9466674B2 (en) | Semiconductor devices with non-implanted barrier regions and methods of fabricating same | |
| US8809902B2 (en) | Power semiconductor diode, IGBT, and method for manufacturing thereof | |
| US9318331B2 (en) | Method and system for diffusion and implantation in gallium nitride based devices | |
| US20090179297A1 (en) | Junction barrier schottky diode with highly-doped channel region and methods | |
| US20090224354A1 (en) | Junction barrier schottky diode with submicron channels | |
| Lynch et al. | Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes | |
| KR20130049916A (ko) | 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법 | |
| CN102779858B (zh) | 一种功率二极管器件及其制备方法 | |
| CN109285774B (zh) | 一种基于氮化镓的结势垒肖特基二极管及其形成方法 | |
| Kaplar et al. | Development of high-voltage vertical GaN PN diodes | |
| KR102016447B1 (ko) | 폴리실리콘을 이용한 실리콘카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법 | |
| CN212365972U (zh) | 融合pn肖特基二极管 | |
| US10170563B2 (en) | Gallium nitride semiconductor device with improved termination scheme | |
| CN110752260A (zh) | 新型GaN结势垒肖特基二极管及其制备方法 | |
| CN202721133U (zh) | 功率二极管器件 | |
| KR101615304B1 (ko) | 쇼트키 배리어 다이오드의 제조 방법 | |
| US20230420577A1 (en) | Semiconductor device with selectively grown field oxide layer in edge termination region | |
| CN202758895U (zh) | 一种功率二极管器件 | |
| US20240113235A1 (en) | Silicon carbide device with single metallization process for ohmic and schottky contacts | |
| CN102790097B (zh) | 功率二极管器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |