JP2898365B2 - 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜 - Google Patents

絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜

Info

Publication number
JP2898365B2
JP2898365B2 JP18127290A JP18127290A JP2898365B2 JP 2898365 B2 JP2898365 B2 JP 2898365B2 JP 18127290 A JP18127290 A JP 18127290A JP 18127290 A JP18127290 A JP 18127290A JP 2898365 B2 JP2898365 B2 JP 2898365B2
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
field effect
effect transistor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18127290A
Other languages
English (en)
Other versions
JPH0467680A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP18127290A priority Critical patent/JP2898365B2/ja
Priority to EP91101533A priority patent/EP0445535B1/en
Priority to DE69107101T priority patent/DE69107101T2/de
Priority to KR1019910001992A priority patent/KR950010282B1/ko
Publication of JPH0467680A publication Critical patent/JPH0467680A/ja
Priority to US07/966,607 priority patent/US6586346B1/en
Application granted granted Critical
Publication of JP2898365B2 publication Critical patent/JP2898365B2/ja
Priority to US10/459,430 priority patent/US6960812B2/en
Priority to US11/229,651 priority patent/US7301211B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、液晶ディスプレイ、イメージセンサ、半導
体集積回路等に適用可能な絶縁ゲイト型電界効果トラン
ジスタの作製方法に関する。
「従来の技術」 最近、化学的気相法等によって作製された非単結晶半
導体薄膜を利用した薄膜トランジスタが注目されてい
る。
この薄膜トランジスタは、絶縁性基板上に前述のごと
く化学的気相法等を用いて形成されるので、その作製雰
囲気温度が最高で450℃と低温で形成でき、安価なソー
ダガラス、ホウケイ酸ガラス等を基板として用いること
ができる。
この薄膜トランジスタは電界効果型であり、いわゆる
MOS FETと同様の機能を有しているが、前述のごとく安
価な絶縁性基板上に低温で形成でき、さらにその作製す
る最大面積は、薄膜半導体を形成する装置の寸法にのみ
限定されるもので、容易に大面積基板上にトランジスタ
を作製できるという利点を持っていた。このため、多量
の画素を持つマトリックス構造の液晶ディスプレイのス
イッチング素子や、一次元または二次元のイメージセン
サ等のスイッチング素子として極めて有望である。
また、この薄膜トランジスタを作製するには、既に確
立されたフォトリソグラフィ技術を用いることが可能
で、いわゆる微細加工が可能であり、モノリシックICの
一部の機能素子として、同様に集積化を図ることも可能
であった。
この従来より知られたTFTの代表的な構造を第2図に
概略的に示す。
ガラスよりなる絶縁性基板(20)上に非単結晶半導体
よりなる薄膜半導体(21)、ソース(22)およびドレイ
ン(23)領域にソースおよびドレインの電極(24)、
(25)、ゲイト絶縁膜(26)、ゲイト電極(27)を有す
る。
このように構成された薄膜トランジスタはゲイト電極
(27)に電圧を加えることによって、ソース(22),ド
レイン(23)間に流れる電流を調整するものである。
このような薄膜トランジスタに用いられるゲイト酸化
膜は、従来半導体材料の直接熱酸化法、減圧または常圧
下での熱CVD法等によって作製されていた。
この薄膜トランジスタの素子特性は、チャネルが形成
される部分の半導体膜の膜質と、ゲイト絶縁膜の特性に
大きく左右される。
その為、特に良好な膜質のゲイト絶縁膜を作製するこ
とが強く望まれていた。
前述の方法により、作製されたゲイト絶縁膜を薄膜ト
ランジスタに用いて良好な素子特性を得るためには、ゲ
イト絶縁膜の作製温度を600℃付近に設定する必要があ
り、そのため、耐熱性素材である石英ガラス等の高価な
基板材料を使用しなければならなかった。すなわち、50
0℃またはそれ以下の低温プロセスで作製でき、その結
果安価な基板材料(ソーダガラス等)を使用できる薄膜
トランジスタの特徴をなくすものであった。
また低温にてゲイト絶縁物を作製する方法として、プ
ラズマCVD法や100%〜80%のAr原子をスパッタ用気体と
して用いたスパッタリング法が知られている。しかし、
いずれの方法においても、使用材料中に含まれ、かつ反
応中にも存在する原子(例えばAr等)が、ゲイト絶縁膜
中に多数取り込まれ、膜中の固定電荷発生の原因とな
る。更に反応中に存在する原子のイオン種が、薄膜トラ
ンジスタの活性層表面に衝突し、損傷を与える。その結
果、ゲイト絶縁膜と活性層との界面近傍に活性層とゲイ
ト絶縁膜との混合層が形成され、結果として界面準位を
形成し、いずれの場合も良好な薄膜トランジスタの特性
を得るに至っていない。
さらに、光CVD法によってゲイト絶縁膜を作製するこ
とが試みられており、熱酸化膜とほぼ同様レベルの2×
1010eV-1cm-2程度の界面準位密度が得られているが、膜
作製に必要とする時間が長く(成膜速度が非常に遅
い)、工業的な応用には不向きであった。
「本発明の目的」 本発明は従来の問題点を解決する方法であり、良好な
特性のトランジスタの絶縁膜を低温プロセスで作製する
方法を提供するものである。
「発明の構成」 本発明の構成は、単結晶または非単結晶の半導体を用
いた絶縁ゲイト型電界効果トランジスタの作製方法に関
する。
本発明は、例えば薄膜トランジスタを作製する工程に
おいて、ゲイト絶縁膜の作製をスパッタリング法にて行
い、さらにスパッタリングに用いる気体をハロゲン元素
を含む気体と酸化物気体とが不活性気体よりも多い、好
ましくは不活性気体を用いない条件下でスパッタリング
を行い、ゲイト絶縁膜を積層法で作製することを特徴と
するものである。
またハロゲン元素を含む気体を酸化物気体に対し2〜
20体積%同時に混入することにより、酸化珪化物に同時
に不本意で導入されるアルカリイオンの中和、珪素不対
結合手の中和をも可能としたものである。
本発明に用いられるスパッタリング法としてRFスパッ
タ、直流スパッタ等いずれの方法も使用できるが、スパ
ッタリングターゲットが導電率の悪い酸化物、例えばSi
O2等の場合、安定した放電を持続するためにRFマグネト
ロンスパッタ法を用いることが好ましい。
また酸化物気体としては、酸素、オゾン、亜酸化窒素
等を挙げることができるが、特にオゾンや酸素を使用し
た場合、ゲイト絶縁膜中に取り込まれる不用な原子が存
在しないので、非常に良好なゲイト絶縁膜を得ることが
できた。
またハロゲン元素を含む気体として、弗化物気体とし
ては弗化窒素(NF3,N2F4)、弗化水素(HF),弗素
(F2)、フロンガスを用い得る。化学的に分解しやす
く、かつ取り扱いが容易なNF3を用いやすい。塩化物気
体としては、四塩化炭素(CCl4),塩素(Cl2),塩化
水素(HCl)等を用い得る。またこれら例えば弗化窒素
の量は、酸化物気体例えば酸素に対して2〜20体積%と
した。これらハロゲン元素は熱処理により酸化珪素中の
ナトリウム等のアルカリイオンとの中和、珪素の不対結
合との中和に有効であるが、同時に多量すぎると、SiF4
等珪素主成分を気体とする可能性を内在するためよくな
い。一般には珪素に対して0.1〜5体積%のハロゲン元
素を膜中に混入させた。
スパッタ用の気体としてのオゾンの使用は、オゾンが
Oラジカルに分解されやすく、単位面積当たりのOラジ
カル発生量が多く、成膜速度向上に寄与することができ
た。
従来より行われてきたスパッタリング法によるゲイト
絶縁膜の作製においては、不活性ガスであるArが酸素ガ
スより多く、通常は酸素が0〜10体積%程度で作製され
ていた。すなわち、従来から行われてきたスパッタ法で
は、Arがターゲット材料をたたき、その結果発生したタ
ーゲットの粒子を被形成面上に成膜することが当然の如
く考えられていた。これはAr等の不活性ガスがターゲッ
ト材料をたたきだす確率(スパッタリングイールド)が
高い為であった。本発明者らは、スパッタリング法によ
って作製されたゲイト絶縁膜の特性について鋭意検討し
た結果、ゲイト絶縁膜の性能を示す活性層とゲイト絶縁
膜界面の界面準位、およびゲイト絶縁膜中の固定電荷の
数を反映するフラットバンド電圧の理想値よりのズレ
が、スパッタリング時のArガスの割合に大きく依存する
ことを見出した。
第3図に、シリコン半導体上に酸化珪素膜を本発明方
法で形成し、その上に1mmφのアルミニウム電極を電子
ビーム蒸着し調べた結果におけるフラットバンド電圧の
値を示す。
Arガス100%に比べ、Arガスの量を酸化性ガス(第3
図では酸素)の量より少なく、50%以下とするとフラッ
トバンド電圧のズレが減少していることがわかる。
フラットバンド電圧の理想電圧からのズレは、Arガス
の割合に大きく依存し、Arガスの割合が20%以下の場
合、ほぼ理想電圧に近い値となっている。これらのこと
より、スパッタリングにより成膜時に反応雰囲気下に存
在する活性化されたAr原子が、ゲイト絶縁膜の膜質に影
響を与えており、できるだけAr原子の存在を減らしてス
パッタリング成膜することが望ましいことが判明した。
その理由としては、Arイオンまたは活性化されたAr原
子が界面に衝突して、界面での損傷、欠陥を形成し、固
定電荷発生の原因となっていることが考えられる。
第4図(A)に単結晶シリコン(P型1〜2Ωcm)上
に本発明方法によりハロゲン元素を混入させた酸化珪素
膜を形成し、アルミニウム電極(1mmφ)を形成後、300
℃にてアニールを行った試料に対しての特性を示す。
BT(バイアス−温度)処理を施し、ゲイト電極側に負
のバイアス電圧を2×106V/cm、150℃で30分加え、さら
に同一条件下で正のバイアス電圧を加えた。それらの差
すなわちフラットバンド電圧のズレ(ΔVFB)は9Vもあ
った。しかしこの成膜中にハロゲン元素である弗素を少
しでも添加すると、その値は急激に減少した。これは成
膜中にナトリウム等の正のイオンの混入があったものと
推定される。それらも弗素を添加することにより、 Na++F-→NaF Si-+F-→Si−F となり電気的に中和されるものと推定される。
この珪素の中和に関しては、水素を添加する方法も知
られている。しかしこの水素との中和のSi−H結合は強
い電界(BT処理)で再分離して、再びSiの不対結合手と
なり、界面準位成立の原因となるため、弗素で中和した
方が好ましい。
第4図(B)は、この弗化物気体をさらに増加させて
いったときの耐圧を示す。やはり1mmφのAl電極とし、
そのリーク電流が1μÅを越えたときとした。
試料によりバラツキがあるため、図中においてはその
値をX、σ(分散シグマ値)を示す。この耐圧は20%以
上となると低くなり、またσ値も大きくなってきた。そ
のためハロゲン元素の添加は20体積%以下とし、一般に
は0.2〜10%とした方がよかった。ちなみに、SIMS(二
次イオン質量分析器)で弗素の量を調べると、成膜時に
酸素と比べて1体積%を加えると、1〜2×1020cm-3
有していた。すなわちスパッタ成膜中に同時に添加する
ことによりきわめて膜中に取り込まれやすい元素である
ことがわかった。しかし20体積%を越えると酸化珪素膜
をボソボソにしてしまう傾向があり、結果として耐圧が
悪く、かつバラツキが多くなってしまった。
また、スパッタリングに用いる材料は全て高純度のも
のが好ましい。例えば、スパッタリングターゲットは4N
以上の合成石英、またはLSIの基板に使用される程度に
高純度のシリコン等が最も好ましい。
すなわち、ゲイト絶縁膜内に存在する不純物を極力少
なくする必要がある。同様にスパッタリングに使用する
ガスも高純度(5N以上)の物を用い、不純物がゲイト絶
縁膜中に混入することを極力避けた。
以下に実施例により本発明を詳しく説明する。
「実施例1」 第1図に本発明の薄膜トランジスタの作製工程を示
す。
本実施例においては、基板材料として安価なブロッキ
ング層を有するソーダガラスを基板(1)として用い
た。この基板(1)上に公知のプラズマCVD法によりI
型の非単結晶半導体層(2)をアイランド状に形成し、
第1図(A)の状態を得る。
その作製条件は以下の通りであった。
基板温度 350℃ 反応時圧力 0.06torr Rfパワー(13.56MHz) 100W 使用ガス SiH4 膜厚 2000Å またアイランド状に形成する際、実施例ではメタルマ
スクを使用したが、公知のフォトリソグラフィ技術を使
用してもよい。
次に、第1図(B)に示すようにエキシマレーザ光
(3)を非単結晶半導体(2)の素子領域付近に照射し
て結晶化し、粒径サイズの大きい多結晶状態、またはほ
ぼ素子領域に等しいサイズの単結晶状態とする。この時
のエキシマレーザ光の照射条件を以下に示す。
レーザ光波長 284nm(KrF) 照射エネルギ量 200mJ/cm2 ショット数 10 光パルス巾 30ns 次に、公知のプラズマCVD法により、N型の非単結晶
半導体層を全面に形成した後、公知のフォトイソグラフ
ィ技術により、ソース、ドレイン領域(4),(5)を
残すようにパターニングし、第1図(C)の状態を得
た。
このN型非単結晶半導体層の作製条件を以下に示す。
基板温度 250℃ 反応時圧力 0.05torr Rfパワー(13.56MHz) 150W 使用ガス SiH4+PH3+H2 膜厚 500Å このN型非単結晶半導体としては、多量のH2ガスで希
釈し、かつRfパワーを高くして微結晶化させ、電気抵抗
の低い膜を使用した。
次にRfスパッタリング法により、本発明の弗素が添加
されたゲイト絶縁膜(6)を1000Å形成し、その後ソー
スドレインのコンタクト用穴(7),(8)をフォトリ
ソグラフィ技術により形成し、第1図(D)の状態を得
た。
このゲイト絶縁膜の作製条件を以下に示す。
ターゲット SiO2 99.99% 反応ガス O2 95体積% NF3 5体積% 反応圧力 0.05torr Rfパワー 500W 基板温度 100℃ 基板ターゲット間距離 150mm 次に、ゲイト電極(9)、ソース電極(10)、ドレイ
ン(11)電極をAlにより形成し、薄膜トランジスタを完
成させた。
このような薄膜トランジスタのスレッシュホールド電
圧(Vth)は1V以下とすることができた。また、ゲイト
電圧を一定時間かけ続けた後のVthの変化率は、熱酸化
によって形成されたゲイト絶縁膜の変化率とほぼ同様で
あり、1000時間後にわずか0.3V程度しか変化しておら
ず、ゲイト絶縁膜(6)と非単結晶半導体(2)界面お
よびゲイト絶縁膜中に局在準位がほとんど形成されてい
ないことがわかる。
また、この本発明の薄膜トランジスタの移動度は100c
m2/V・Sが得られた。
Arガスを20%以下の割合で混合した雰囲気下でゲイト
絶縁膜を作成する場合には、ターゲットと基板との距離
をArガス0%で作製する場合より長くすることで、Arガ
ス0%で作製する場合とほぼ同様の膜質のゲイト絶縁膜
を得ることが可能である。さらにArガス20%以下の割合
で混合して形成したゲイト絶縁膜に対し、エキシマレー
ザ光を照射し、フラッシュアニールを施し、膜中に取り
入れた弗素等のハロゲン元素を活性化し、珪素の不完全
結合手と中和させ、膜中の固定電荷の発生原因を取り除
くことも可能であった。
この時、エキシマレーザ光より膜に与えるエネルギ量
を多くし、ゲイト絶縁膜のアニールによる弗素のナトリ
ウム等との中和と同時にその下の半導体層の結晶化を行
うこともでき、作製工程数を減らす上で非常に有効な手
段であった。
本実施例において、薄膜トランジスタを作製するプロ
セスにて使用した真空装置の排気手段としては、全てオ
イル等の排気系からの逆拡散のないターボ分子ポンプを
使用し、ゲイト絶縁膜およびその他の半導体層の膜特性
に影響を及ぼさないようにした。
本発明において、ハロゲン元素として弗素を主として
用いた。それは質量が他のハロゲン元素に比べて小さ
く、かつ活性で中和力が強いためである。しかし塩素、
臭素を用いても、その効果は弗素ほどではないにしろ期
待することができる。
「効果」 本発明方法により、低温プロセスのみで非常に特性の
良い薄膜トランジスタを容易に形成することができた。
またゲイト絶縁膜中に存在する固定電荷の原因を減ら
すことができたので、長期的な使用において特性変化の
少ない信頼性の良い薄膜トランジスタを提供することが
可能となった。
かかるトランジスタの形状は第1図のごとくスタガー
型を用いず、逆スタガー型または縦チャネル型のトラン
ジスタを用いてもよい。またトランジスタの珪素に非単
結晶ではなく単結晶を用いたモノリシックICの一部に用
いられる絶縁ゲイト型電界効果トランジスタとしてもよ
い。
また上記横チャネル型のみではなく、縦チャネル型の
絶縁ゲイト型電界効果トランジスタとしてもよい。
【図面の簡単な説明】
第1図は本発明の作製工程を示す。 第2図は一般的な薄膜トランジスタの概略図を示す。 第3図はゲイト絶縁膜作製時におけるArガスの割合とフ
ラットバンド電圧のズレ量との関係を示す。 第4図はゲイト絶縁膜作製時における酸化性気体に対す
る弗素化物気体の割合とフラットバンド電圧のズレ量と
の関係及び耐圧の変化を示す。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】ハロゲン元素を含む気体と酸化物気体とが
    不活性気体よりも多く、且つ前記酸化物気体に対し2体
    積%以上20体積%以下のハロゲン元素を含む気体が存在
    する雰囲気下で、スパッタリング法によってゲイト絶縁
    膜を形成することを特徴とする絶縁ゲイト型電界効果ト
    ランジスタのゲイト絶縁膜の作製方法。
  2. 【請求項2】SiO2をスパッタリングターゲットとするこ
    とを特徴とする請求項1の絶縁ゲイト型電界効果トラン
    ジスタのゲイト絶縁膜の作製方法。
  3. 【請求項3】請求項2に記載の絶縁ゲイト型電界効果ト
    ランジスタのゲイト絶縁膜の作製方法を用いることで、
    珪素に対して0.1〜5体積%のハロゲン元素を混入させ
    たことを特徴とする絶縁ゲイト型電界効果トランジスタ
    のゲイト絶縁膜。
JP18127290A 1990-02-06 1990-07-09 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜 Expired - Lifetime JP2898365B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP18127290A JP2898365B2 (ja) 1990-07-09 1990-07-09 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜
EP91101533A EP0445535B1 (en) 1990-02-06 1991-02-05 Method of forming an oxide film
DE69107101T DE69107101T2 (de) 1990-02-06 1991-02-05 Verfahren zum Herstellen eines Oxydfilms.
KR1019910001992A KR950010282B1 (ko) 1990-02-06 1991-02-06 산화막 형성 방법
US07/966,607 US6586346B1 (en) 1990-02-06 1992-10-26 Method of forming an oxide film
US10/459,430 US6960812B2 (en) 1990-02-06 2003-06-12 Method of forming an oxide film
US11/229,651 US7301211B2 (en) 1990-02-06 2005-09-20 Method of forming an oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18127290A JP2898365B2 (ja) 1990-07-09 1990-07-09 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜

Publications (2)

Publication Number Publication Date
JPH0467680A JPH0467680A (ja) 1992-03-03
JP2898365B2 true JP2898365B2 (ja) 1999-05-31

Family

ID=16097798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18127290A Expired - Lifetime JP2898365B2 (ja) 1990-02-06 1990-07-09 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜

Country Status (1)

Country Link
JP (1) JP2898365B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101463032B1 (ko) * 2014-02-05 2014-11-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101463032B1 (ko) * 2014-02-05 2014-11-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
JPH0467680A (ja) 1992-03-03

Similar Documents

Publication Publication Date Title
JP2585118B2 (ja) 薄膜トランジスタの作製方法
US6586346B1 (en) Method of forming an oxide film
JP3193803B2 (ja) 半導体素子の作製方法
JP3072000B2 (ja) 半導体装置の作製方法
JPH04192526A (ja) 被膜形成方法
JP2652267B2 (ja) 絶縁ゲイト型半導体装置
JP2903134B2 (ja) 半導体装置
JP2898365B2 (ja) 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3119988B2 (ja) 半導体装置の作製方法
JP2860894B2 (ja) 半導体装置作製方法
JP3701549B2 (ja) 半導体装置
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
JP3564505B2 (ja) 半導体装置の作製方法
JP3340407B2 (ja) 絶縁被膜および半導体装置
JP3316203B2 (ja) 半導体素子の作製方法
JP2000315802A (ja) 半導体素子の作製方法
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
JP3315190B2 (ja) 薄膜トランジスタの作製方法
JPH08274345A (ja) 絶縁ゲイト型半導体装置の作製方法
WO2010024278A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP3120079B2 (ja) 絶縁被膜および半導体装置
JPH0855995A (ja) 半導体装置およびその作製方法
JP3340406B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20080312

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100312

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20100312

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20110312