JP3143610B2 - 薄膜絶縁ゲイト型半導体装置およびその作製方法 - Google Patents

薄膜絶縁ゲイト型半導体装置およびその作製方法

Info

Publication number
JP3143610B2
JP3143610B2 JP10348790A JP34879098A JP3143610B2 JP 3143610 B2 JP3143610 B2 JP 3143610B2 JP 10348790 A JP10348790 A JP 10348790A JP 34879098 A JP34879098 A JP 34879098A JP 3143610 B2 JP3143610 B2 JP 3143610B2
Authority
JP
Japan
Prior art keywords
film
insulating
semiconductor
silicon oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10348790A
Other languages
English (en)
Other versions
JPH11284202A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP10348790A priority Critical patent/JP3143610B2/ja
Publication of JPH11284202A publication Critical patent/JPH11284202A/ja
Application granted granted Critical
Publication of JP3143610B2 publication Critical patent/JP3143610B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
素子や大面積液晶表示装置の駆動素子として用いられる
絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜、お
よび基板上に設けられる薄膜半導体装置の絶縁膜に関す
る。
【0002】
【従来の技術】化学的気相法等によって作製された絶縁
体膜を利用してアクティブ素子または半導体集積回路、
または誘電体膜を利用したキャパシタが広く注目されて
いる。
【0003】この絶縁膜(キャパシタの融電体膜も絶縁
性であるため単に絶縁膜または絶縁体膜という)は、従
来は化学的気相法等を用いて形成されるので、その作製
雰囲気温度が最高で450 ℃と低温で形成でき、安価なソ
ーダガラス、ホウケイ酸ガラス等を基板として用いるこ
とができる。
【0004】かかる低温にて絶縁物を作製する他の方法
として、プラズマCVD 法や100%〜80% のAr原子をスパッ
タ用気体として用いたスパッタリング法によって形成す
る酸化珪素膜が知られている。
【0005】更に光CVD 法によって絶縁ゲート電界効果
トランジスタのゲート酸化膜である酸化珪素膜を作製す
ることが試みられている。 この場合下地材料の半導体ま
たは電極材料との反応損傷がなく、 2×1010eV-1cm-2
度の界面準位密度が得られているが、 膜作製に必要とす
る時間が長く(成膜速度が非常に遅い)、工業的な応用
には不向きであった。また水素が用いられ、ホットエレ
クトロン効果を誘発するため、 長期特性に問題があっ
た。
【0006】
【発明が解決しようとする課題】従来の絶縁膜の問題と
して半導体層界面においてナトリウム等の不純物や水素
が固定電荷となりまた不対結合手の存在によって界面準
位を形成してしまうという問題があった。 この結果、 絶
縁ゲイト型電界効果トランジスタにおいてはしきい値電
圧が高くなってしまい半導体装置としての電気的性能が
低くなってしまう。 また界面に固定電荷が存在すると電
圧をかけるたびにこの固定電荷が移動することになるの
で結果として半導体装置の信頼性が低くなってしまうと
いう問題がある。
【0007】また従来はガラス基板上に半導体層を直接
形成していたが、 後の工程である熱アニール時などにガ
ラス基板から不純物が半導体層に拡散するという問題が
生じる。 とくに基板として安値なソーダガラス等を用い
た場合、 基板からのナトリウムイオンの拡散が重大な問
題となる。この問題を解決する方法としてガラス基板上
に酸化珪素膜をバッファ層として成膜する方法がある
が、 不純物の拡散を完全に防止することはできず。 また
半導体層との界面における界面準位の形成という新たな
問題が発生してしまっていた。
【0008】本発明は、不純物の拡散を防止し、かつ固
定電荷、不対結合手の存在しない界面準位の低い絶縁膜
を有する信頼性の高い半導体装置の構成を発明すること
を発明の目的とする。
【0009】
【発明の実施の形態】 本発明の第1は、基板上に設け
られた絶縁ゲイト型半導体装置において、界面準位が低
く、電気的安定性に優れたゲイト絶縁膜を実現するため
にゲイト絶縁膜例えば酸化珪素膜中にリンを1×10
19〜5×1020cm−3好ましくは1×1020
3×1020cm−3含ませ、いわゆるリンガラスを形
成すると共に、前記酸化珪素膜には窒素が含まれている
ことを特徴とするものである。
【0010】リンの存在によって水素イオン、不純物で
あるナトリウムイオン等の不純物をゲッタリング(取り
込んでしまう) し、これら不純物イオンの拡散を防止
し、固定電荷の発生を押さえるのである。この場合、リ
ンの他にボロン、炭素窒素、ホウ素等を用いることがで
き、また絶縁膜としては酸化珪素膜でなく上記不純物が
添加さえたアルミナを用いることができる。
【0011】 一導電型を付与する不純物であるボロン
が半導体層(半導体膜)中に拡散すると、半導体層が不
本意に一導電型になってしまうので、半導体層への不純
物の混入はできるだけ避けなければならない
【0012】よって、絶縁膜中におけるリンまたはボロ
ンは5×1020cm-3以下であることが望ましい。
【0013】なお、本発明の構成がDRAM(ダイナミック
メモリ)等の誘電体膜であるキャパシタに用いることが
できることはいうまでもない。
【0014】本発明の第2は、基板上に設けられた絶縁
ゲイト型半導体装置において、さらに界面準位の低いゲ
イト絶縁膜を実現するためにゲイト絶縁膜を複数層によ
って構成するものである。
【0015】例えば2層によってこのゲイト酸化膜を構
成する場合、チャンネル形成領域を形成する半導体層に
接する第1の層はなんら人為的に不純物を添加しない酸
化珪素膜を用い、この第1の酸化珪素膜上に設けられる
第2の酸化珪素膜にはリンを1×1020cm-3以上含ませる
ものである。
【0016】この場合、リンの拡散にたいしては第1の
人為的に不純物の混入されていない酸化珪素膜がブロッ
キング作用をし、第2のリンまたはボロンが高濃度に含
まれた酸化珪素膜が不純物に対しての強いゲッタリング
効果を生じるので、絶縁ゲイト型半導体装置の電気的安
定性と信頼性を実現することができる。
【0017】なお、この第1の酸化珪素膜に弗素元素を
0.05〜5原子%混入させることは、珪素の不対結合手や
熱アニール時に珪素より分離した水素を中和し、かつ珪
素と結合している水素は弗素と水素結合をするので珪素
が固定電荷となることを防ぎ、結果として界面準位密度
を低下させ低いしきい値電圧を得るのに効果がある。
【0018】また、本明細書中において、ただ酸化珪素
と表現されているものは、なんら人為的に不純物を添加
していないものをいう。
【0019】本発明の第3は、基板上に設けられた絶縁
膜として、リンが含まれた酸化珪素膜を用いたものであ
る。
【0020】例えばガラス基板上に設けられた半導体装
置において、ガラス基板からの不純物の半導体層への拡
散を防ぐためにリンが含まれた酸化珪素膜をバッファ層
としてガラス基板上に設けると、リンがガラス基板より
拡散してくる不純物のイオン特にナトリウムイオンをゲ
ッタリングし拡散を防止するので、半導体層にはこれら
不純物のイオンが拡散せず高い信頼性を有する半導体装
置を実現できるものである。
【0021】 本発明の第4は、基板上に設けられた複
数層で構成される絶縁層(絶縁体)と、該絶縁層上に設
けられた半導体層よりなる半導体装置において、前記複
数層で構成される絶縁層の半導体層に接する少なくとも
一層は酸化珪素であり、他の少なくとも一層はリンが含
まれた酸化珪素膜であることを特徴とする半導体装置で
ある。
【0022】例えば、ガラス基板上に設けられた絶縁ゲ
イト型電界効果半導体装置において、ガラス基板上にリ
ンが1×1020cm-3以上含まれた第1の酸化珪素膜と、な
んら不純物の含まれない第2の酸化珪素膜からなる絶縁
層を設け、この絶縁層上に絶縁ゲイト型電界効果半導体
装置を設けた場合、ガラス基板からの不純物が半導体層
に拡散することに対してのバリアとしてリンが含まれた
第1の酸化珪素膜が作用し、このリンが含まれた第1の
酸化珪素膜中のリンが半導体層に拡散しないよう第2の
酸化珪素膜がバリアとして作用するのである。
【0023】この第2の酸化珪素膜に弗素元素を0.01〜
5 原子%混入させることは第2の発明の場合と同様に不
対結合手を中和し界面準位を低くすることに効果があ
る。なおこの弗素元素の他はハロゲン元素であれば用い
ることができ、さらに絶縁膜である任意の酸化珪素膜に
混入させても効果がある。
【0024】なお、以上の本発明の構成はキャパシタ等
の誘電体膜にも適用できることはいうまでもない。
【0025】また、本発明のすべての構成において、リ
ンのかわりにボロン、窒素、炭素をもちいて酸化珪素膜
をボロンガラスとしたり、酸化珪素膜中に炭素または窒
素を添加してSi−C結合、Si−N結合をつくっても
リンを用いた場合と同様に効果がある。さらに酸化珪素
の代わりにアルミナを用いてもよい。
【0026】以下実施例に従い本発明の構成、作製法、
効果を示す。なお、半導体装置としては、光電変換装置
等の薄膜デバイスを用いることができる。
【0027】
【実施例】 〔実施例1〕 本実施例は、本発明の第1
の構成である、基板上に設けられた絶縁ゲイト型半導体
装置において、前記絶縁ゲイト型半導体装置のゲイト絶
縁膜にリンが含まれていることを特徴とするという構成
を、絶縁ゲイト型半導体装置とキャパシタとからなるD
RAM等の集積回路の素子のキャパシタとして用いられ
る酸化タンタル、酸化チタン等の誘電体、チタン酸バリ
ウム等の強誘電体等の金属酸化膜に適用した例である。
【0028】本実施例においては、かかる絶縁膜をスパ
ッタリング法にて行う。スパッタリングに用いる気体は
絶縁膜中にリン(P)を含ませるためにPH3 を0.001 〜30
体積%好ましくは0.1 〜5 体積%含み、かつ酸化物、例
えば酸素がアルゴン等の不活性ガスに対し75体積%以上
さらに好ましくは不活性気体をまったく用ず、PH3 を0.
001 〜30体積%好ましくは0.1 〜5 体積%含んだ酸化物
気体、特にPH3 を0.1〜5 体積%含んだ酸素雰囲気中で
金属酸化物または金属のタ−ゲットのスパッタリングを
行い、酸化物絶縁膜を積層法で作製することを特徴とす
るものである。
【0029】スパッタリングはスパッタガスを成膜され
た被膜の成分の一部とする気体、例えば酸化タンタル膜
にあっては、酸素を95% 以上、PH3 はPを1 ×1019〜5
×10 20cm-3好ましくは1 ×1020〜3 ×1020cm-3膜中に含
ませるため0.1 〜5 体積%として、酸化タンタルのタ−
ゲットを高周波(RF)スパッタ法を用いて行う。するとタ
−ゲット材料が飛翔中にこのスパッタ用気体である酸素
と酸化反応をより完全に行わしめることができ、しかも
膜に混入されるP( リン)がNa等の不純物の侵入を防止
するので信頼性の高い酸化物絶縁膜を作製することがで
きる。更にこれを助長するため、これに加えてハロゲン
元素を含む気体を酸化物気体に対し0.2〜20体積%同時
に混入することにより、酸化珪化物に同時に不本意で導
入されるアルカリイオンの中和、不対結合手の中和をも
可能とすることができる。 本発明に用いられるスパッ
タリング法としてRFスパッタ、直流スパッタ等いずれの
方法も使用できるが、スパッタリングタ−ゲットが導電
率の悪い酸化物、例えばTa 2O5 等の金属酸化物の場合、
安定した放電を持続するために13.56MHzの高周波RFマグ
ネトロンスパッタ法を用いることが好ましい。
【0030】酸化物気体としては、酸素(O2)、オゾン(O
3)、亜酸化窒素(N2O) 等を挙げることができる。特にオ
ゾンや酸素を使用した場合、酸化物絶縁膜中に取り込ま
れる不用な原子が存在しないので、ピンホ−ルが存在し
ない、誘電損傷の少ない、また絶縁耐圧のばらつきが大
きくない絶縁膜を被形成面上に得ることができた。
【0031】また、リンの変わりにボロンを用いてもよ
いのでPH3 以外にはB2H6を用いることができる。
【0032】酸化物絶縁膜として、酸化タンタル、酸化
チタンが代表的なものである。また強誘電体酸化物とし
てチタン酸バリウム、チタン酸鉛が主なものである。こ
れらに添加するためのハロゲン元素用には、弗化物気体
としては弗化窒素(NF3,N2F4)、弗化水素(HF), 弗素
(F2)、フロンガスを用い得る。化学的に分解しやすく、
かつ取り扱いが容易な弗化物気体としてはNF3 が用いや
すい。塩化物気体としては、四塩化炭素(CCl4), 塩素(C
l2),塩化水素(HCl) 等を用い得る。
【0033】またこれら例えば弗化窒素の量は、酸化物
気体例えば酸素に対して0.2 〜20体積%とした。これら
ハロゲン元素は熱処理によって酸化物絶縁物中のナトリ
ウム等のアルカリイオンとの中和、金属の不対結合との
中和に有効であるが、同時に多量すぎると、絶縁膜の主
成分を気体とする可能性を内在するためよくない。一般
には被膜中には全元素数の0.01〜5原子%のハロゲン元
素を混入させた。
【0034】スパッタ用の気体としてのオゾンの使用
は、オゾンがOラジカルに分解されやすく、単位面積当
たりのOラジカル発生量が多く、成膜速度向上に寄与す
ることができた。
【0035】上記に記したのは、スパッタ時の雰囲気中
にPH3 等を添加する方法であるが、雰囲気を酸化性気体
例えば酸素100 %の雰囲気中においてP(リン)または
ボロンが1 ×1019〜5 ×1020cm-3の濃度で添加されたタ
ーゲットを用いて酸化物絶縁膜を形成することができ
る。これは酸化物絶縁膜中にリンまたはボロンを1 ×10
19〜5 ×1020cm-3好ましくは1 ×1020〜3 ×1020cm-3
ませるためである。
【0036】以下に実施例の詳細を説明する。まず、シ
リコン半導体上に酸化タンタル膜をPH3 が添加された酸
素雰囲気中におけるスパッタ法によって形成し、その上
に1mmφのアルミニウム電極を電子ビ−ム蒸着で形成
し、電気特性を調べた結果を図1に示す。
【0037】図1に示すのは、BT(バイアス−温度)処
理を施し、ゲイト電極側に負のバイアス電圧を2×106V
/cm 、150 ℃で30分加え、さらに同一条件下で正のバイ
アス電圧を加えた場合のそれらの差すなわちフラットバ
ンド電圧のズレ(ΔVFB)とPH 3 の体積%とPH3/O2の関係
を示したグラフである。フラットバンド電圧とは絶縁膜
中の固定電荷の影響を打ち消すのに必要な電圧であり、
この電圧が低い程絶縁膜としての電気的安定性、信頼性
が高いことになる。
【0038】電圧を加えた時にフラットバンド電圧VFB
が変動するということは、それだけ電気的に不安定であ
るということを示している。
【0039】図1より明らかなようにPH3 が0体積%の
場合ΔVFB が3Vあった。しかしこの成膜をPH3 が5体
積%、酸素が95体積%の雰囲気中で行うと0.5V以下しか
なかった。さらにこれにハロゲン元素を少しでも添加す
ると、その値はさらに数分のーに急激に減少した。
【0040】以上の効果は絶縁膜中に不可避に混入して
しまうNa等の不純物に対してPがゲッタリング作用を
し、固定電荷の発生を抑えるためであると考えられる。
【0041】 またPHを5%より多くしていった場
合は、半導体装置に本発明を応用した場合に半導体層へ
のリン(P)拡散し、シリコン基板がN型となってし
まうので、素子間のリーク等の問題が生じてしまい、半
導体装置としては不適当になってしまう。
【0042】〔実施例2〕本実施例は実施例1と同様に
本発明の第1の構成をシリコン基板上に設けられる絶縁
ゲイト型半導体装置のキャパシタに用いたものである。
【0043】図2に本実施例の絶縁膜の作製工程を示
す。本実施例においては、基板材料としてガラスを基板
(1)として用いた。この基板(1)上にO2のみのスパッタ法
により下側電極(2)をアイランド状に形成し、図2(A)
の状態を得る。
【0044】その作製条件は以下の通りである。 基板温度 350 ℃ 反応時圧力 0.06torr Rfパワ−(13.56MHz) 100 W タ−ゲット 金属タンタル 使用ガス O2 膜厚 2000Å
【0045】またアイランド状に形成する際、実施例で
はメタルマスクを使用したが、公知のフォトリソグラフ
ィ技術を使用してもよい。
【0046】この上に本発明方法による酸化タンタルの
絶縁膜(3) を作製した。その条件を以下に示す。
【0047】次に、上側電極(4)としてAlを電子ビ−ム
蒸着法により形成し、キャパシタを完成させた。
【0048】図3は、スパッタ時の雰囲気におけるPH3
の体積%と絶縁耐圧の関係を示す。絶縁耐圧の測定方法
は、1mm φのAl電極で測定されるリ−ク電流が1μAを
越えた時の電圧を絶縁耐圧とした。
【0049】試料によりバラツキがあるため、図中にお
いてはX(中央の●印),σ(分散シグマ値)(上下限) を
示す。この耐圧は成膜時の雰囲気におけるPH3 の体積%
が1%以上となると急激に高くなり、またσ値も小さく
なっている。そのためPH3 の添加は成膜時に酸素雰囲気
中に1体積%以上とした方がよいことがわかる
【0050】さらにこれに加えてNF3 等を酸素に対して
0.2 〜20体積%添加するとさらに電気的安定性と信頼性
が向上する。
【0051】しかしながらPH3 の添加量を5体積%以上
とするとこの絶縁膜を半導体装置に応用した場合、半導
体層へのリンの拡散の問題が生じ半導体装置の電気的特
性並びに信頼性の低下を招き問題があった。
【0052】また、スパッタリングに用いる材料は全て
高純度のものが好ましい。例えば、スパッタリングタ−
ゲットは4N以上の酸化タンタル、酸化チタン、チタン酸
バリウム、チタン酸鉛が最も好ましい。 同様にスパッ
タリングに使用するガスも高純度 (5N以上) の物を用
い、不純物が絶縁膜中に混入することを極力避けた。
【0053】〔実施例3〕本実施例は本発明の第1の構
成をスパッタ法によって得る例である。本実施例は、リ
ンが添加されたターゲットを用いることにより水素を全
く用いないスパッタ法によって絶縁ゲイト型半導体装置
の酸化絶縁膜を形成するものである
【0054】図4に本実施例を示す。この実施例は1Tr
/Cell のDRAM( ダイナミックメモリ) の1つのセルの作
製に本発明を用いたものである。図面において、半導体
基板には1つの絶縁ゲイト型電界効果トランジスタ(40)
がソ−スまたはドレイン(48), ドレインまたはソ−ス(4
9), ゲイト電極(47), ゲイト絶縁膜(46)として構成され
ている。更にこのトランジスタの一方のドレインまたは
ソ−ス(49)には下側電極(410) 、酸化タンタルの誘電体
(411) 、上側電極(412) よりなるキャパシタ(421) を直
列させて設けている。これらの外周辺には埋置した絶縁
膜(45)を有せしめている。この構造はスタックド型DRAM
のメモリセルの形状を示している。この図面でキャパシ
タの誘電体膜(411) は酸化タンタルの誘電体膜をリンが
1 ×1019〜5 ×1020cm-3添加されたタ−ゲットを用い、
酸素100 %のスパッタ法で被膜形成した。
【0055】この酸化タンタルの比誘電率は27もあり、
周波数特性が高周波まで優れているため、酸化珪素被膜
(比誘電数3.8)と比べて大きい蓄積容量を得ることがで
きる。
【0056】またこの絶縁ゲイト型電界効果トランジス
タ(40)のゲイト絶縁膜は熱酸化法による酸化珪素または
酸化珪素の100%酸素を用いたスパッタ法の酸化珪素を用
いた。しかしこの保護膜を酸化タンタルにしても、シリ
コン半導体との界面凖位は2×1010cm-2しかなく、良好
であった。
【0057】またこのキャパシタ(421) の下側電極(41
0) はリンが添加されたシリコン半導体を用いて形成し
た。しかしこの電極材料は金属タンタル、タングステ
ン、チタン、モリブデンであっても、これらのシリサイ
ドであってもよい。
【0058】この実施例では、この下側電極(410) 上の
酸化タンタル膜(411) をリンが1 ×1019〜5 ×1020cm-3
の濃度で添加されたターゲットを用いた酸素100 %雰囲
気のスパッタ法で形成した。更にこの上に上側電極(41
2) をアルミニウムまたは金属タンタルとアルミニウム
の多層膜で形成してキャパシタ(421) を構成させた。酸
化タンタルの厚さは300 〜3000Åとした。代表的には50
0 〜1500Å、例えば1000Åとした。しかしこれは酸化珪
素等では比誘電率が小さいため、メモリセルとしては厚
さを約30Åに薄くしなければならない。しかし本発明方
法で形成した酸化タンタルは比誘電率が大きいため、そ
の厚さは例えば1000Åとすることができる。結果として
絶縁性に優れ、またピンホ−ルの存在を少なくすること
が可能となった。
【0059】このため図4において、絶縁ゲイト型電界
効果トランジスタのチャネル長を0.1 〜1μm 例えば0.
5 μm としてもよく、さらに1Tr/Cellの大きさで20μm
□の中に1つのメモリ(1ビット)を作製することがで
きた。
【0060】またこの酸化タンタルの形成の際、水素を
まったく含まないスパッタ法で形成し、加えてその上下
の電極をも水素を含まないスパッタ法で形成するため、
その成膜中の水素がその後の熱処理でゲイト絶縁膜にま
でドリフト(拡散)し、ホットキャリアのトラップセン
タになってしまうことを防ぐことも可能となった。
【0061】なおリンのかわりにボロンを用いることが
できることはいうまでもない。
【0062】本発明方法により、低温プロセスのみで非
常に特性の良い薄膜トランジスタを容易に形成すること
ができた。
【0063】またゲイト絶縁膜中に存在するホットキャ
リアおよび固定電荷の発生原因を減らすことができたの
で、長期的な使用において特性変化の少ない信頼性の良
いトランジスタ、キャパシタを提供することが可能とな
った。
【0064】本発明に用いるキャパシタまたは絶縁ゲイ
ト型トランジスタの形状はスタガ−型を用いず、逆スタ
ガ−型または縦チャネル型のトランジスタを用いてもよ
い。またトランジスタの珪素に非単結晶ではなく単結晶
を用いたモノリシックICの一部に用いられる絶縁ゲイト
型電界効果トランジスタとしてもよい。
【0065】またキャパシタもー層の誘電体のキャパシ
タではなく積層型の多層構造としてもよく、また電極を
上下で挟む構造ではなく左右で挟む横並べ方式にしても
よい。これらは本明細書中の全ての実施例についていえ
ることはいうまでもない。
【0066】〔実施例5〕本実施例は本発明の第3の構
成である、基板上に設けられた絶縁膜であるリンが含ま
れた酸化珪素膜と、該リンが含まれた酸化珪素膜上に設
けられた半導体層からなり半導体装置を、ガラス基板上
に設けられた絶縁ゲイト型半導体装置に応用したもので
ある。
【0067】本実施例は、絶縁性基板上に設けられたリ
ンが含まれた酸化珪素膜と該酸化珪素膜上に設けられた
絶縁ゲイト型電界効果トランジスタであって、前記酸化
珪素膜と前記絶縁ゲイト型電界効果トランジスタのゲイ
ト絶縁膜の少なくとも一方にハロゲン元素とリンが混入
されていることを特徴とする絶縁ゲイト型半導体装置で
あって、水素または水素を含有した不活性気体雰囲気中
における基板上へのスパッタ法による半導体膜の成膜工
程と、前記スパッタ法によって得た半導体膜形成の前ま
たは後に弗化物気体とPH3 と酸化物気体または弗化物気
体と酸化物気体とPH3 を含有した不活性気体の雰囲気に
よりスパッタ法により酸化珪素膜を形成し前記半導体膜
の一部を絶縁ゲイト型半導体装置のチャネル形成領域と
して構成し前記酸化珪素膜の一部をゲイト絶縁膜とした
ものである。
【0068】また前記半導体膜の一部をチャネル形成領
域として構成する手法の一例として、水素または水素を
含有した不活性気体雰囲気中によるスパッタで得られた
非晶質性(アモルファスまたは極めてその状態に近い)
半導体膜(以下a−Siという)を450℃〜700℃
代表的には600℃の温度を半導体膜に与えて少なくと
もチャネル形成領域を結晶化させることにより本発明の
絶縁ゲイト型半導体装置は得られる。
【0069】この結晶化の後の半導体膜は平均の結晶粒
径が5〜400Å程度であり、かつ半導体膜中に存在す
る水素含有量は5原子%以下である。また、この結晶性
を持つ半導体膜は格子歪みを有しておりミクロに各結晶
粒の界面が互いに強く密接し、結晶粒界でのキャリアに
対するバリアを消滅させる効果を持つ。このため、単に
格子歪みの無い多結晶の結晶粒界では、酸素等の不純物
原子が偏析し障壁(バリア)を構成しキャリアの移動を
阻害するが、本発明のように格子歪みを有しているとバ
リアが形成されないか又はその存在が無視できる程度で
あるため、その電子の移動度も5〜300cm2/V・S と非
常に良好な特性を有していた。
【0070】また、プラズマCVD法により得られた半
導体膜はアモルファス成分の存在割合が多く、そのアモ
ルファス成分の部分が自然酸化され内部まで酸化膜が形
成される。一方スパッタ膜は緻密であり自然酸化が半導
体膜の内部にまで進行せず、表面のごく近傍付近しか酸
化されない。この緻密さ故に格子歪みを持つ結晶粒子同
士がお互いに強く押し合うことになり、結晶粒界面付近
でキャリアに対するエネルギーバリアが形成されないと
いう特徴を持つ。
【0071】図5に本実施例において作製した薄膜トラ
ンジスタの作製工程を示す。まず、ガラス基板(11)上に
リンを含んだSiO2膜(12)を以下の条件においてマグネト
ロン型RFスパッタ法により100nm 〜2 μm 本実施例にお
いては200nm の厚さに形成した。 シリコンをターゲットに使用
【0072】また、PH3 の濃度は0.01%〜10%の範囲
で、NF3 は0〜20%の範囲で添加可能である。
【0073】さらにその上にマグネトロン型RFスパッタ
装置によってチャンネル形成領域となるa-Si膜(13)を10
0nm の厚さに成膜し図5(a) の形状を得た。成膜条件
は、不活性気体であるアルゴンと水素とPH3 の雰囲気下
において、 H2/(H2+Ar)=80%(分圧比) 成膜温度 150 ℃ RF(13.56MHz)出力 400W 全圧力 0.5Pa とし、ターゲットは単結晶シリコンターゲットを用い
た。
【0074】この後、450 ℃〜700 ℃の温度範囲特に60
0 ℃の温度で10時間の時間をかけ水素または不活性気体
中、本実施例においては窒素100 %雰囲気中においてa-
Si膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層
を作製した。尚前記チャンネル形成領域となるa-Si膜(1
3)をスパッタ法によって成膜する際、非単結晶シリコン
ターゲットを用い、投入電力パワーを小さくすると粒径
が無視できるほど小さく、かつ格子歪みを有する緻密な
結晶状態が得られる。
【0075】このような方法により形成された半導体膜
中に存在する酸素不純物の量はSIMS分析により2×
1020cm-3、炭素は5×1018cm-3であり、水素の含有
量は5%以下であった。このSIMSを使用した不純物
濃度の値は半導体膜中で深さ方向にその濃度が変化して
いるので、深さ方向の濃度を調べその最小の値で記述し
た。これは、半導体膜の表面付近には自然酸化膜が存在
しているからである。また、この不純物の濃度の値は結
晶化の処理後であっても、変化はしていなかった。
【0076】この不純物濃度は当然ながら低い値である
程、半導体装置として使用する際には有利であることは
明らかであるが、本発明の半導体膜の場合、結晶性を持
つと同時に格子歪みを持っているので結晶粒界でバリア
が形成されず、2×1020cm -3程度の酸素不純物濃度が
存在していても、キャリアの移動を妨害する程度は低
く、実用上の問題は発生しなかった。
【0077】この半導体膜は図6に示すレーザラマン分
析のデータよりわかるように、結晶の存在を示すピーク
の位置が、通常の単結晶シリコンのピーク(520cm-1) の
位置に比べて、低波数側にシフトしており、格子歪みの
存在をうらずけていた。
【0078】なお、図6において(64)はスパッタによっ
て図5(13)を成膜する際にH2/(H2+Ar)=80 %の場合、(6
3)はH2/(H2+Ar)=50 %の場合、(62)はH2/(H2+Ar)=20 %
の場合、(61)はH2/(H2+Ar)=0%の場合である。
【0079】また、本実施例においてはシリコン半導体
を使用して本発明の説明をおこなっているが、ゲルマニ
ウム半導体やシリコンとゲルマニウムの混在した半導体
を使用することも可能であり、その際には熱結晶化の際
に加える温度を100℃程度さげることが可能であっ
た。
【0080】さらにより緻密な半導体膜あるいは酸化珪
素膜を形成するために前記水素雰囲気あるいは水素と不
活性気体との雰囲気中でのスパッタの際、基板あるいは
飛翔中のスパッタされたターゲット粒子に対して1000nm
以下の強力な光またはレーザ照射を連続あるいはパルス
で加えてもよい。
【0081】この熱結晶化させた珪素半導体膜に対して
デバイス分離パターニングを行い図5(b) の形状を得、
この半導体膜の一部を絶縁ゲイト型半導体装置のチャネ
ル形成領域として構成させた。
【0082】つぎに酸化珪素膜(SiO2)(15)を50nm〜200n
m 本実施例においては100nm の厚さにマグネトロン型R
Fスパッタ法により以下の条件で成膜した。 酸素 92体積% NF3 5体積% PH3 3体積% 圧力0.5pa 成膜温度100 ℃ RF(13.56MHz)出力400W ターゲットとしてはシリコンターゲットまたは合成石英
のターゲットを使用した。
【0083】ここにおいても非晶質シリコンターゲット
を用い投入パワーを落とすと、緻密な固定電荷の存在し
にくい酸化珪素膜を得ることができる。
【0084】また、ターゲット中にリンを1 ×1019〜5
×1020cm-3予め混入させておき、酸素100 %雰囲気中の
スパッタ法で成膜すれば、成膜された酸化珪素膜中に水
素が混入されることを防ぐことができ、絶縁膜中に存在
する水素がその後の熱アニール工程において、ホットキ
ャリアのトラップセンタになってしまうことを防ぐこと
ができる。
【0085】またハロゲン元素を含む気体を酸化物気体
に対し0.2 〜20体積%同時に混入することにより、酸化
珪化物に同時に不本意で導入されるアルカリイオンの中
和、珪素不対結合手の中和をも可能とすることができ
る。
【0086】本発明の構成を得るために用いられるスパ
ッタ法としてRFスパッタ、直流スパッタ等いずれの方法
も使用できるが、スパッタタ−ゲットが導電率の悪い酸
化物、例えばSiO2等の場合、安定した放電を持続するた
めにRFマグネトロンスパッタ法を用いることが好まし
い。
【0087】また酸化物気体としては、酸素、オゾン、
亜酸化窒素等を挙げることができる。
【0088】またハロゲン元素を含む気体として、弗化
物気体としては弗化窒素(NF3,N2F4)、弗化水素(HF), 弗
素(F2)、フロンガスを用い得る。
【0089】一般には珪素に対して0.1 〜5原子%のハ
ロゲン元素を膜中に混入させた。
【0090】スパッタリングに用いる材料は全て高純度
のものが好ましい。例えば、スパッタリングタ−ゲット
は4N以上の合成石英、またはLSI の基板に使用される程
度に高純度のシリコン等が最も好ましく、リンを添加す
る場合もこれら純度の高いターゲットに添加するとよ
い。
【0091】同様にスパッタリングに使用するガスも高
純度 (5N以上) の物を用い、不純物が酸化珪素膜中に混
入することを極力避けた。
【0092】なお本実施例のように弗化物気体が添加さ
れた酸素雰囲気中におけるスパッタ法で成膜したゲート
絶縁膜である酸化珪素膜にエキシマレーザ光を照射し、
フラッシュアニールを施し、膜中に取り入れた弗素等の
ハロゲン元素を活性化し、珪素の不完全結合手と中和さ
せ、膜中の固定電荷の発生原因を取り除くことは効果が
ある。
【0093】この時、エキシマレーザのパワーとショト
数を適当に選ぶことにより上記ハロゲン元素の活性化と
ゲート絶縁膜下の半導体層の活性化を同時に行うことも
できる。
【0094】この酸化珪素膜(15)上にCVD法により一
導電型を付与する不純物として本実施例においてはリン
が混入された半導体層を形成し所定のマスクパターンを
使用して、フォトリソグラフィ加工を施し、このドープ
された半導体膜をゲイト電極(20)として形成し図5(c)
の形状を得た。
【0095】この一導電型を付与する不純物が混入され
た半導体層の形成法としてはスパッタ法、CVD 法等の成
膜法を用いることができる。
【0096】このゲイト電極はドープされた半導体層に
限定されることなくその他の材料を使用可能である。次
にこのゲイト電極(20)またはゲイト電極(20)をエッチン
グする際に使用したマスク等をマスクとして、セルフア
ラインに不純物領域(14)及び(14') をイオン打ち込み技
術を使用して形成した。
【0097】これにより、ゲイト電極(20)の下の半導体
層(17)は絶縁ゲイト型半導体装置のチャンネル領域とし
て構成された。
【0098】次にこれらの全て上面を覆って層間絶縁膜
(18)を形成した後に、ソース、ドレイン電極のコンタク
ト用の穴をあけ、その上面にスパッタ法により金属アル
ミニウムを形成し、所定のパターニングを施し、ソー
ス、ドレイン電極(16)、(16')を構成し、絶縁ゲイト型
半導体装置を完成させた。
【0099】本実施例の場合、チャンネル領域を形成す
る半導体層(17)とソース(14)、ドレイン(14') を形成す
る半導体層とが同一物で構成されており、工程の簡略化
をはかれる。また同じ半導体層を使用しているため、ソ
ース、ドレインの半導体層も結晶性を持ち、キャリアの
移動度が高いのでより高い電気的特性を持つ絶縁ゲイト
型半導体装置を実現することができた。
【0100】最後に水素100 %雰囲気中において375 ℃
の温度で水素熱アニールを30min 行い本実施例を完成さ
せた。
【0101】この水素熱アニールは多結晶珪素半導体中
の粒界ポテンシャを低減させ、デバイス特性を向上させ
るためである。
【0102】また本実施例において作製した薄膜トラン
ジスタ図5(d) のチャンネル部(17)の大きさは100 ×10
0 μm の大きさである。
【0103】本実施例において作製した多結晶珪素半導
体層を用いた薄膜トランジスタの特性としては、図7に
示すようなID-VD 特性、以下の表1に示す諸特性を得る
ことができた。
【0104】
【表1】
【0105】S値というのは、デバイスの特性を示すド
レイン電圧(VD)=10Vにおけるゲート電圧(VG)とドレイン
電流(ID)の関係を示す図7に示す曲線の立ち上がり部分
の[d(ID)/d(VG)] の値の最小値であり、この値が小さい
程(VG-ID) 特性を示す曲線の傾きの鋭さが大きく、デバ
イスの電気的特性が高いことを示す。VTはしきい値電圧
を示す。μはキャリアの移動度を示し単位は(cm2/V・ s)
である。
【0106】on/off特性というのは、図7に示す(VG-I
D)特性を示す曲線におけるVG=30 ボルトにおけるIDの値
とIDの最小値の値との比の対数値である。
【0107】なお、図8に移動度μとチャンネル形成領
域(図5(d) の(17)) となるa-Si膜(図5(a) の(13))
をマグネロン型RFスパッタ法によって作製する際におけ
る雰囲気の水素分圧との関係を示すが、この図8を見る
と明らかなように水素分圧を好ましくは100 %とするこ
とが望ましいことがわかる。
【0108】〔実施例6〕本実施例は、本発明の第2お
よび第4の構成をとった実施例であり、実施例3におけ
るガラス基板上に設けられた下地絶縁膜とゲート絶縁膜
を酸化珪素膜とリンを含む酸化珪素膜の2層で構成した
ものである。
【0109】本実施例の作製工程を図9に示す。本実施
例の作製法は、実施例5と同様な工程において、ガラス
基板(11)上にまずリンが1 ×1020cm-3以上含まれるよう
に、PH3 が0.1 体積パーセント以上本実施例においては
10%体積パーセント含まれる酸素雰囲気中において以下
の条件においてマグネトロン型RFスパッタ法によってリ
ンガラス(21)を100 Å〜2 μm 本実施例においては0.5
μm に成膜した。
【0110】成膜温度 150 ℃ RF(13.56MHz)出力 400W 圧力 0.5 Pa 溶融シリコン基板をターゲットに使用
【0111】この際PH3 を用いずにターゲット中にリン
を1 ×1020cm-3以上混入させたものを用いると、絶縁膜
中に水素が入りこまず、水素が絶縁膜中においてトッラ
ップセンタとなることを防ぐことができ効果がある。ま
たターゲットとして非晶質珪素インゴットを用いてもよ
い。
【0112】そして、前記リンガラス(21)上に酸化珪素
膜(12)を以下の条件でマグネトロン型RFスパッタ法によ
って0.5 〜2 μm 本実施例においては2 μm の厚さに成
膜した。 O2 1000% 成膜温度 150 ℃ RF(13.56MHz)出力 400W 圧力 0.5 Pa 単結晶シリコンのターゲットに使用
【0113】この際酸素雰囲気中に実施例5と同様にNF
3 等のハロゲン元素を含む気体を0.2 〜20%添加しても
よい。
【0114】また、ターゲットに非晶質シリコン基板の
ターゲットを用いると緻密で電気的にも安定な酸化珪素
膜を得ることができる。
【0115】半導体層(13)の作製法は実施例5と同様で
ある。ここで、図9(a) の状態を得、デバイス分離パタ
ーニングを行い図9(b) の形状を得た。
【0116】つぎに、ゲート絶縁膜としてまず酸化珪素
膜を前記酸化珪素膜(12)と同様にして成膜する。
【0117】つぎに2層目のゲート酸化膜として、リン
が 1×1020cm-3以上含まれるように、前記リンガラス
(21)と同様にして(22)を成膜し、実施例5と同様の工程
を経て図9(c) の形状を得た。
【0118】最後は実施例5と同様にして本実施例を完
成させた。(図9(d))
【0119】この薄膜トランジスタの電気的特性として
は、下記に示す表2のような結果が得られた。
【0120】
【表2】
【0121】上記表2よりわかるように、実施例5の特
性とS値、移動度にはそれ程の変化がみられないが、し
きい値電圧VTが実施例5に比較して極めて小さくなり、
on/off特性が向上していることがわかる。また、実施例
5においては、最後の水素アニール時に壊れてしまう場
合が多々あったが、本実施例においては、それが非常に
少なかった。
【0122】これは、本実施例においては電気的不安定
性の要因となるナトリウム等の固定電荷をリンがゲッタ
リングし、かつ半導体層にリンが拡散することもないの
でさらに電気的安定性が増したためであると考えられ
る。
【0123】本実施例において用いたリンの変わりに前
記したボロン等を用いてもよいことはいうまでもない。
【図面の簡単な説明】
【図1】 本実施例1における電気的特性を示したグラ
フである。
【図2】 本実施例2の作製工程を示した図である。
【図3】 本実施例3における電気的特性を示したグラ
フである。
【図4】 本実施例4の構造を示した図である。
【図5】 本実施例5の作製工程をしめした図である。
【図6】 本実施例5の多結晶半導体層と比較例のラマ
ンスペクトルを示したグラフである。
【図7】 本実施例5のID-VD 特性を示したグラフであ
る。
【図8】 本実施例5において、スパッタ時の水素分圧
を変化させた場合における(μ)移動度の値の変化を示
したグラフである。
【図9】 本実施例6の作製工程を示した図である。
【符号の説明】
(1),(11) ・・・ガラス基板 (3),(45),(21) ・・・絶縁膜 (41)・・・半導体基板 (46),(15),(22)・・・ゲイト絶縁膜 (48),(49).(16),(16')・・・ソース電極、ドレイン電極 (20),(47) ・・・ゲイト電極 (40)・・・絶縁ゲイト型半導体装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/316 H01L 21/336

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性基板上に積層された複数の絶縁膜
    からなる絶縁と、前記絶縁体上に形成された半導体
    とを有する薄膜絶縁ゲイト型半導体装置において、前記
    絶縁の前記半導体に接する絶縁膜は、リンが1×1
    19〜5×1020cm−3含まれた酸化珪素膜であ
    り、前記酸化珪素膜には窒素が含まれていることを特徴
    とする薄膜絶縁ゲイト型半導体装置。
  2. 【請求項2】 絶縁性基板上に積層された複数の絶縁膜
    からなる絶縁と、前記絶縁体上に形成された半導体
    と、前記半導体に接するゲイト絶縁膜とを有する薄膜
    絶縁ゲイト型半導体装置において、前記絶縁の前記半
    導体に接する絶縁膜は、リンが1×1019〜5×1
    20cm−3含まれた酸化珪素膜であり、前記酸化珪
    素膜には窒素が含まれており、前記ゲイト絶縁膜は、リ
    ンが1×1019〜5×1020cm−3含まれた酸化
    珪素膜であることを特徴とする薄膜絶縁ゲイト型半導体
    装置。
  3. 【請求項3】 絶縁性基板上に複数の絶縁膜を形成し、
    前記複数の絶縁膜上に半導体を形成し、前記半導体膜
    上にゲイト絶縁膜を形成する薄膜絶縁ゲイト型半導体装
    置の作製方法において、 前記複数の絶縁膜の前記半導体に接する絶縁膜は、リ
    ンが1×1019〜5×1020cm−3含まれた酸化
    珪素膜であり、前記酸化珪素膜には窒素が含まれている
    ことを特徴とする薄膜絶縁ゲイト型半導体装置の作製方
    法。
  4. 【請求項4】 絶縁性基板上に複数の絶縁膜を形成し、
    前記複数の絶縁膜上に半導体膜を形成し、前記半導体膜
    上にゲイト絶縁膜を形成する薄膜絶縁ゲイト型半導体装
    置の作製方法において、前記ゲイト絶縁膜は、リンが1
    ×1019〜5×1020cm−3含まれた酸化珪素膜
    であり、前記酸化珪素膜には窒素が含まれていることを
    特徴とする薄膜絶縁ゲイト型半導体装置の作製方法。
  5. 【請求項5】 前記ゲイト絶縁膜は、スパッタ法で作製
    されることを特徴とする請求項4記載の薄膜絶縁ゲイト
    型半導体装置の作製方法。
  6. 【請求項6】 前記ゲイト絶縁膜をハロゲン元素が添加
    された酸化物雰囲気中で成膜した後、前記ゲイト絶縁膜
    にエキシマレーザ光を照射することを特 徴とする請求項
    4又は5記載の薄膜絶縁ゲイト型半導体装置の作製方
    法。
JP10348790A 1998-12-08 1998-12-08 薄膜絶縁ゲイト型半導体装置およびその作製方法 Expired - Lifetime JP3143610B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10348790A JP3143610B2 (ja) 1998-12-08 1998-12-08 薄膜絶縁ゲイト型半導体装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10348790A JP3143610B2 (ja) 1998-12-08 1998-12-08 薄膜絶縁ゲイト型半導体装置およびその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2305030A Division JP2903134B2 (ja) 1990-11-10 1990-11-10 半導体装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP31741399A Division JP3308513B2 (ja) 1990-11-10 1999-11-08 絶縁ゲイト型半導体装置の作製方法
JP31701499A Division JP3308512B2 (ja) 1999-11-08 1999-11-08 絶縁ゲイト型半導体装置およびその作製方法
JP31741499A Division JP3658254B2 (ja) 1999-11-08 1999-11-08 絶縁ゲイト型半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JPH11284202A JPH11284202A (ja) 1999-10-15
JP3143610B2 true JP3143610B2 (ja) 2001-03-07

Family

ID=18399387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10348790A Expired - Lifetime JP3143610B2 (ja) 1998-12-08 1998-12-08 薄膜絶縁ゲイト型半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP3143610B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810753A (zh) 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
JPH11284202A (ja) 1999-10-15

Similar Documents

Publication Publication Date Title
US5523240A (en) Method of manufacturing a thin film transistor with a halogen doped blocking layer
JP3197557B2 (ja) 被膜形成方法
JP2585118B2 (ja) 薄膜トランジスタの作製方法
US6586346B1 (en) Method of forming an oxide film
KR20190010704A (ko) 반도체 장치의 제작 방법
US5387542A (en) Polycrystalline silicon thin film and low temperature fabrication method thereof
JP2903134B2 (ja) 半導体装置
JP2652267B2 (ja) 絶縁ゲイト型半導体装置
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
JP3179779B2 (ja) 窒化物絶縁膜の作製方法
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
JP2652368B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP2898365B2 (ja) 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜
JP3349475B2 (ja) 半導体装置の作製方法
JP2652369B2 (ja) 半導体装置の作製方法
JP3155270B2 (ja) 金属酸化物絶縁膜の作製方法
JP3315190B2 (ja) 薄膜トランジスタの作製方法
JP3350652B2 (ja) ダイナミックメモリの作製方法
JP3197531B2 (ja) 半導体装置の作製方法
JP3173758B2 (ja) 半導体装置およびその作製方法
JP3153202B2 (ja) 半導体装置の作製方法
JP3340406B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

EXPY Cancellation because of completion of term