JP2652368B2 - 絶縁ゲイト型半導体装置の作製方法 - Google Patents
絶縁ゲイト型半導体装置の作製方法Info
- Publication number
- JP2652368B2 JP2652368B2 JP11030696A JP11030696A JP2652368B2 JP 2652368 B2 JP2652368 B2 JP 2652368B2 JP 11030696 A JP11030696 A JP 11030696A JP 11030696 A JP11030696 A JP 11030696A JP 2652368 B2 JP2652368 B2 JP 2652368B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gate
- film
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
ックス型の液晶表示装置等の駆動素子等に用いられる絶
縁ゲイト型半導体装置に関するものである。
絶縁ゲイト型半導体装置のゲイト絶縁膜としては、Ar原
子をスパッタ用気体として用いたスパッタリング法によ
って形成された酸化珪素膜が用いられていた。
は、使用材料中に含まれ、かつ反応中にも存在する原子
(例えばAr等) が、ゲイト絶縁膜中に多数取り込まれ、
膜中の固定電荷発生の原因となってしまっていた。更に
反応中に存在する原子のイオン種が、薄膜トランジスタ
の活性層表面に衝突し、損傷を与え、その結果ゲイト絶
縁膜と活性層との界面近傍に活性層とゲイト絶縁膜との
混合層が形成され、結果として界面準位を形成し、いず
れの場合も良好な薄膜トランジスタの特性を得ることが
できなかった。
問題点である界面特性の不良を解決する構成を発明する
ことを目的とする。
に設けられた絶縁ゲイト型電界効果トランジスタであっ
て、酸化珪素膜にハロゲン元素が混入されていることを
特徴とする絶縁ゲイト型半導体装置の作製方法である。
が用いられる。従来この絶縁性基板であるガラス基板上
に直接半導体層を形成した例もあるが、ガラス基板から
の不純物(特にナトリウム)の拡散の問題やガラス基板
と半導体層との界面特性の不良等の問題を防止するため
に酸化珪素膜をガラス基板上に設けその上に半導体装置
を形成すると高い信頼性を有するデバイスを得ることが
できる。
膜上に設けられた絶縁ゲイト型電界効果トランジスタの
ゲイト絶縁膜の少なくとも一方にハロゲン元素を混入さ
せることにより半導体層とこれら酸化珪素膜との間の界
面に局在準位のほとんど存在しない構成を得ることがで
きる。
法、光CVD法、PCVD法、熱CVD法等を用いることができ
る。
性気体雰囲気中における基板上へのスパッタ法による半
導体膜の成膜工程と、前記スパッタ法によって得た半導
体膜形成の前後に弗化物気体と酸化物気体または弗化物
気体と酸化物気体を含有した不活性気体の雰囲気により
スパッタ法により酸化珪素膜を形成し前記半導体膜の一
部を絶縁ゲイト型半導体装置のチャネル形成領域として
構成し前記酸化珪素膜の一部をゲイト絶縁膜としたもの
である。
域として構成する手法の一例として、水素または水素を
含有した不活性気体雰囲気中によるスパッタで得られた
非晶質性(アモルファスまたは極めてその状態に近い)
半導体膜(以下a−Siという)を450℃〜700℃
代表的には600℃の温度を半導体膜に与えて少なくと
もチャネル形成領域を結晶化させることにより本発明の
絶縁ゲイト型半導体装置は得られる。
径が5〜400Å程度であり、かつ半導体膜中に存在す
る水素含有量は5原子%以下である。また、この結晶性
を持つ半導体膜は格子歪みを有しておりミクロに各結晶
粒の界面が互いに強く密接し、結晶粒界でのキャリアに
対するバリアを消滅させる効果を持つ。このため、単に
格子歪みの無い多結晶の結晶粒界では、酸素等の不純物
原子が偏析し障壁(バリア)を構成しキャリアの移動を
阻害するが、本発明のように格子歪みを有しているとバ
リアが形成されないか又はその存在が無視できる程度で
あるため、その電子の移動度も5〜300cm2 /V ・S と
非常に良好な特性を有していた。
導体膜はアモルファス成分の存在割合が多く、そのアモ
ルファス成分の部分が自然酸化され内部まで酸化膜が形
成される、一方スパッタ膜は緻密であり自然酸化が半導
体膜の内部にまで進行せず、表面のごく近傍付近しか酸
化されない、この緻密さ故に格子歪みを持つ結晶粒子同
士がお互いに強く押し合うことになり、結晶粒界面付近
でキャリアに対するエネルギーバリアが形成されないと
いう特徴を持つ。
ンジスタの作製工程を示す。まず、ガラス基板(11)上に
SiO2膜(12)を以下の条件においてマグネトロン型RFスパ
ッタ法により200nmの厚さに形成した。 反応ガス O2 95体積% NF3 5体積% 成膜温度 150 ℃ RF(13.56MHz)出力 400W 圧力 0.5 Pa シリコンをターゲットに使用
装置によってチャンネル形成領域となるa-Si膜(13)を10
0nmの厚さに成膜し図1(a)の形状を得た。
水素雰囲気下において、 H2/(H2+Ar)=80% (分圧比) 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa とし、ターゲットは単結晶シリコンターゲットを用い
た。
℃の温度で10時間の時間をかけ水素または不活性気体
中、本実施例においては窒素100%雰囲気中においてa-S
i膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層
を作製した。尚前記チャンネル形成領域となるa-Si膜(1
3)スパッタ法によって成膜する際、非単結晶シリコンタ
ーゲットを用い、投入電力パワーを小さくすると粒径が
無視できるほど小さく、かつ格子歪みを有する緻密な結
晶状態が得られる。
中に存在する酸素不純物の量はSIMS分析により2×
1020cm-3、炭素は5×1018cm-3であり、水素の含有
量は5%以下であった。このSIMSを使用した不純物
濃度の値は半導体膜中で深さ方向にその濃度が変化して
いるので、深さ方向の濃度を調べその最小の値で記述し
た。これは、半導体膜の表面付近には自然酸化膜が存在
しているからである。また、この不純物の濃度の値は結
晶化の処理後であっても、変化はしていなかった。
程、半導体装置として使用する際には有利であることは
明らかであるが、本発明の半導体膜の場合、結晶性を持
つと同時に格子歪みを持っているので結晶粒界でバリア
が形成されず、2×1020cm-3程度の酸素不純物濃度が
存在していても、キャリアの移動を妨害する程度は低
く、実用上の問題は発生しなかった。
析のデータよりわかるように、結晶の存在を示すピーク
の位置が、通常の単結晶シリコンのピーク(520cm-1)の
位置に比べて、低波数側にシフトしており、格子歪みの
存在を裏付けていた。
を使用して本発明の説明をおこなっているが、ゲルマニ
ウム半導体やシリコンとゲルマニウムの混在した半導体
をしようすることも可能であり、その際には熱結晶化の
際に加える温度を100℃程度さげることが可能であっ
た。
素膜を形成するために前記水素雰囲気あるいは水素と不
活性気体との雰囲気中でのスパッタの際、基板あるいは
飛翔中のスパッタされたターゲット粒子に対して1000nm
以下の強力な光またはレーザ照射を連続あるいはパルス
で加えてもよい。
デバイス分離パターニングを行い図1(a)の形状を得、
この半導体膜の一部を絶縁ゲイト型半導体装置のチャネ
ル形成領域として構成させた。
さにマグネトロン型RFスパッタ法により以下の条件で
成膜した。 酸素 95体積% NF3 5体積% 圧力0.5pa 成膜温度100℃ RF(13.56MHz)出力400W ターゲットとしてはシリコンターゲットまたは合成石英
のターゲットを使用した。
を用投入パワーを落とすと、緻密な固定電荷の存在しに
くい酸化珪素膜を得ることができる。
ゲイト絶縁膜の作製をスパッタ法によって行う場合、ハ
ロゲン元素を含む気体と酸化物気体とが不活性気体に対
して50%以内、好ましくは不活性気体を用いない条件下
で成膜するとよい。
に対し2〜20体積%同時に混入することにより、酸化珪
化物に同時に不本意で導入されるアルカリイオンの中
和、珪素不対結合手の中和をも可能とすることができ
る。
パッタ法としてRFスパッタ、直流スパッタ等いずれの方
法も使用できるが、スパッタタ−ゲットが導電率の悪い
酸化物、例えばSiO2等の場合、安定した放電を持続する
ためにRFマグネトロンスパッタ法を用いることが好まし
い。
亜酸化窒素等を挙げることができるが、特にオゾンや酸
素を使用した場合、酸化珪素膜中に取り込まれる不用な
原子が存在しないので、非常に良好な絶縁膜例えばゲイ
ト絶縁膜を得ることができた。
物気体としては弗化窒素(NF3,N2F4)、弗化水素(HF), 弗
素(F2)、フロンガスを用い得る。化学的に分解しやす
く、かつ取り扱いが容易なNF3 が用いやすい。塩化物気
体としては、四塩化炭素(CCl4), 塩素(Cl2),塩化水素(H
Cl) 等を用い得る。またこれら例えば弗化窒素の量は、
酸化物気体例えば酸素に対して2〜20体積%とした。
素中のナトリウム等のアルカリイオンとの中和、珪素の
不対結合との中和に有効であるが、同時に多量すぎる
と、SiF4等珪素主成分を気体とする可能性を内在するた
めよくない。一般には珪素に対して0.1 〜5体積%のハ
ロゲン元素を膜中に混入させた。
は、オゾンがOラジカルに分解されやすく、単位面積当
たりのOラジカル発生量が多く、成膜速度向上に寄与す
ることができた。
よるゲイト絶縁膜の作製においては、不活性ガスである
Arが酸素ガスより多く、通常は酸素が0〜10体積%程度
で作製されていた。すなわち、従来から行われてきたス
パッタ法では、Arがタ−ゲット材料をたたき、その結果
発生したタ−ゲットの粒子を被形成面上に成膜すること
が当然の如く考えられていた。これはAr等の不活性ガス
がタ−ゲット材料を叩きだす確率(スパッタリングイ−
ルド)が高いためであった。
作製されたゲイト絶縁膜の特性について鋭意検討した結
果、ゲイト絶縁膜の性能を示す活性層とゲイト絶縁膜界
面の界面準位、およびゲイト絶縁膜中の固定電荷の数を
反映するフラットバンド電圧の理想値よりのズレが、ス
パッタリング時のArガスの割合に大きく依存することを
見出した。
電荷の影響を打ち消すのに必要な電圧であり低い程絶縁
膜としての特性が良いことを示す。
珪素半導体(13)上に酸化珪素膜(15)を本実施例で示した
方法で形成し(図1(a)の状態)、その上に1mmφのア
ルミニウム電極を電子ビ−ム蒸着し調べた結果における
フラットバンド電圧と(Arガス/酸化性ガス)の体積%
との関係を示す。
ス( 図2では酸素)の量より少なく、50%以下とすると
フラットバンド電圧のズレが減少していることがわか
る。フラットバンド電圧の理想電圧からのズレは、Arガ
スの割合に大きく依存し、Arガスの割合が20%以下の場
合、ほぼ理想電圧に近い値となっている。
成膜時に反応雰囲気下に存在する活性化されたAr原子
が、ゲイト絶縁膜の膜質に影響を与えており、できるだ
けAr原子の存在を減らしてスパッタリング成膜すること
が望ましいことが判明した。
されたAr原子が界面に衝突して、界面での損傷、欠陥を
形成し、固定電荷発生の原因となっていることが考えら
れる。
素半導体(13)上にハロゲン元素が混入された酸化珪素膜
(15)(図1(a)の状態)上にアルミニウム電極(1mmφ)
を形成後、300 ℃にてアニ−ルを行った試料に対しての
特性を示す。
施し、ゲイト電極側に負のバイアス電圧を2×106V/cm
、150 ℃で30分加え、さらに同一条件下で正のバイア
ス電圧を加え、この状態においてそれらの差すなわちフ
ラットバンド電圧のズレ(ΔF FB)の測定値と本実施例に
おけるゲート酸化膜である酸化珪素膜(15)をスパッタ法
によって作製する際における雰囲気中の(酸素/NF3)
の体積%との関係を示したグラフである。
雰囲気中で酸化珪素膜をマグネトロン型RFスパッタ法に
よって形成すると、(ΔFFB)は9Vもあった。しかしこの
成膜中にハロゲン元素である弗素を少しでも添加する
と、その値は急激に減少した。
の混入があったものが弗素を添加することにより、 Na+ + F - → NaF Si- + F - → Si-F となり電気的に中和されるものと推定される。
らも拡散するので、ガラス基板上に弗素原子の混入され
た酸化珪素膜を設けるのは効果がある。
る方法も知られている。しかしこの水素との中和のSi−
H結合は強い電界(BT 処理) で再分離して、再びSiの不
対結合手となり、界面準位成立の原因となるため、弗素
で中和した方が好ましい。
存在しておりこのSi−H結合が再分離した際、弗素原子
が分離した水素を積極的に中和し、界面準位成立を防ぐ
という効果もある。さらに弗素の存在によって、Siと結
合しているHは弗素と水素結合をしておりSiが固定電荷
となることを防いでいる。
いったときの耐圧を示す。耐圧は1mm φのAl電極を用
い、そのリ−ク電流が1μÅを越えたときとの電圧とし
た。
いてはその値をX、σ (分散シグマ値)を示す。この
耐圧は20%以上となると低くなり、またσ値も大きくな
ってきた。そのためハロゲン元素の添加は20体積%以下
とし、一般には0.2 〜10%とした方がよかった。ちなみ
に、SIMS( 二次イオン質量分析器) で弗素の量を調べる
と、成膜時に酸素と比べて1体積%を加えると、1〜2
×1020cm-3を有していた。すなわちスパッタ成膜中に同
時に添加することによりきわめて膜中に取り込まれやす
い元素であることがわかった。しかしあまり多く(20 体
積%以上)なると酸化珪素膜をボソボソにしてしまう傾
向があり、結果として耐圧が悪く、かつバラツキが多く
なってしまった。
高純度のものが好ましい。例えば、スパッタリングタ−
ゲットは4N以上の合成石英、またはLSI の基板に使用さ
れる程度に高純度のシリコン等が最も好ましい。同様に
スパッタリングに使用するガスも高純度 (5N以上) の物
を用い、不純物が酸化珪素膜中に混入することを極力避
けた。
れた酸素雰囲気中におけるスパッタ法で成膜したゲート
絶縁膜である酸化珪素膜にエキシマレーザ光を照射し、
フラッシュアニールを施し、膜中に取り入れた弗素等の
ハロゲン元素を活性化し、珪素の不完全結合手と中和さ
せ、膜中の固定電荷の発生原因を取り除くことは効果が
ある。
数を適当に選ぶことにより上記ハロゲン元素の活性化と
ゲート絶縁膜下の半導体層の活性化を同時に行うことも
できる。
導電型を付与する不純物として本実施例においてはリン
が混入された半導体層を形成し所定のマスクパターンを
使用して、フォトリソグラフィ加工を施し、このドープ
された半導体膜をゲイト電極(20)として形成し図1(c)
の形状を得た。
た半導体層の形成法としてはスパッタ法、CVD法等の成
膜法を用いることができる。
限定されることなくその他の材料を使用可能である。
次にこのゲイト電極(20)またはゲイト電極(20)をエッチ
ングする際に使用したマスク等をマスクとして、セルフ
アラインに不純物領域(14)及び(14')をイオン打ち込み
技術を使用して形成した。
層(17)は絶縁ゲイト型半導体装置のチャンネル領域とし
て構成された。
(18)を形成した後に、ソース、ドレイン電極のコンタク
ト用の穴をあけ、その上面にスパッタ法により金属アル
ミニウムを形成し、所定のパターニングを施し、ソー
ス、ドレイン電極(16)、(16')を構成し、絶縁ゲイト型
半導体装置を完成させた。
る半導体層(17)とソース(14)、ドレイン(14,)を形成す
る半導体層とが同一物で構成されており、工程の簡略化
をはかれる。また同じ半導体層を使用しているため、ソ
ース、ドレインの半導体層も結晶性を持ち、キャリアの
移動度が高いのでより高い電気的特性を持つ絶縁ゲイト
型半導体装置を実現することができた。
の温度で水素熱アニールを30分行い本実施例を完成させ
た。この水素熱アニールは多結晶珪素半導体中の粒界ポ
テンシャを低減させ、デバイス特性を向上させるためで
ある。
ジスタ図1(d)のチャンネル部(17)の大きさは100×100
μmの大きさである。
素半導体層を用いた薄膜トランジスタの作製方法である
が、本実施例における水素を添加した雰囲気中でのa-Si
半導体層( 図1(a)の(13)) の形成とその熱再結晶化に
ついて記載する。
のa-Si層(13)をマグネトロン型RFスパッタ法により成
膜する際の条件である水素の濃度を変化させた参考例5
例を以下に示す。
においてチャンネル形成領域となる図1(a)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=0%(分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。
においてチャンネル形成領域となる図1(a)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=5%(分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。
においてチャンネル形成領域となる図1(a)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=20% (分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。
においてチャンネル形成領域となる図1(a)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=30% (分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。
においてチャンネル形成領域となる図1(a)の(13)を作
製する際のスパッタ時における雰囲気の分圧比を H2/(H2+Ar)=50% (分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。
果を示す。図5は完成した前記1〜6例のチャンネル部
(図1(d) の(17))におけるキャリアの移動度μ(FIELD
MOBILITY)とスパッタ時における水素分圧比比(PH/PTO TA
=H2/(H2+Ar))の関係をグラフ化したものである。図5
におけるプロット点と前記各例との対応関係を以下に表
1として示す。
著に高い移動度μ(FIELD MOBILITY)が得られていること
がわかる。
水素分圧比(PH/PTOTAL=H2/(H2+Ar))の関係を曲線Aと
してグラフ化したものである。
に本実施例において弗素原子の混入されていないゲート
酸化膜を採用した比較例の曲線Aに対応するグラフ曲線
である。
記各例番号の対応関係は表1の場合と同じである。
入されたゲート酸化膜を採用すると、従来のゲート酸化
膜を採用した絶縁ゲイト型電界効果トランジスタに対し
て低いしきい値電圧(スレッシュホールド電圧)を得ら
れることがわかる。
を動作させる動作電圧すなわちゲート電圧が低くてよい
ことになり、デバイスとしての良好な特性が得られるこ
とを考えると図6の結果は、水素の分圧比の高い条件の
スパッタ法によって、スレッシュホールド電圧2V以下
のノーマリオフの状態をえることができる。
(a)の(13)に示されるa-Si膜を得て、このa-Si膜を熱結
晶化させることによって得られる結晶性を持つ半導体層
を用いたデバイスは良好な電気的特性を示すことがわか
る。また図3によると水素分圧比が高い方がしきい値電
圧が低くなっていることがわかる。このことより前記各
例におけるチャンネル形成領域となるa-Si膜のスパッタ
法による作製時において、水素の分圧比を高くするとデ
バイスの電気的特性が高くなっていく傾向があることが
わかる。
図1(a)の(13)のa-Si膜のスパッタ法による作製時にお
ける水素分圧比=H2/(H2+Ar))が0%、5%、20%、30
%、50%の場合における、ドレイン電圧とゲート電圧を
パラメーターとした時のドレイン電流の値の変化を示し
たグラフである。図面の番号と水素分圧の関係と前記例
の番号の関係を表2に示す。
ぞれゲート電圧が20ボルト、25ボルト、30ボルト、であ
るときのドレイン電流(ID)とドレイン電圧(VD)の関係を
示す曲線である。
とゲート電圧の関係を示す。
ドレイン電流とドレイン電圧の関係をしめす曲線の表示
記号との対応関係は、上記表3において表示記号の二桁
めを図面の番号に変換すれば得ることができる。
る表示記号(73)に対応する。またこの場合、図8は表2
から参考例3に対応することがわかる。
9を比較することによって明らかになる。
トにおけるドレイン電圧とドレイン電流の関係を示す曲
線(83)と、図9におけるゲート電圧30ボルトにおけるド
レイン電圧とドレイン電流の関係を示す曲線(93)を比較
すると図9すなわち参考例4(表2参照)の方が図8す
なわち参考例3(表2参照)の場合より10倍以上のドレ
イン電流が得られていることがわかる。
のことは本実施例においてa-Si膜(図1(a)の(13))を
作製する際のスパッタ時に添加する水素の分圧比が5%
から20%になると、完成された薄膜トランジスタの電気
的特性が大幅に向上することを表していることがわか
る。
することができる。図12は本発明の前記例2、3、
4、5のチャネル形成領域となるa−Si膜(図1
(a)の(13))を作製する際のスパッタ時における
水素の分圧比を0%、5%、20%、50%とした場合
において、このa−Si膜を熱結晶化させた結晶性を持
つ珪素半導体層のラマンスペクトルを示したものであ
る。図12に表された表示記号と例番号およびスパッタ
時の水素分圧比との関係を表4に示す。
(123 )、すなわちチャンネル形成領域(図1(d)の(17))
となるa-Si半導体層を作製する際のスパッタ時における
水素の分圧比が5%の場合と20%の場合を比較すると、
熱結晶化させた場合スパッタ時における水素の分圧比が
20%の場合のラマンスペクトルは顕著にその半導体シリ
コンの結晶性が表れていることがわかる。
400Å代表的には50〜300Åである。そしてラマ
ンスペクトルのピークの位置は単結晶シリコンのピーク
の位置である520cm-1よりも低波数側にずれており、
明らかに格子歪を有していた。
る。すなわち水素を添加したスパッタ法によるa-Si膜の
作製の効果は、そのa-Si膜を熱結晶化させて初めて現れ
るものであるということである。
晶粒の各々がお互いに無理に縮んだ状態となっているの
で、お互いの結晶粒界での密接が強くなり、結晶粒界部
分でのキャリアに対するエネルギーバリアも存在せず、
かつ酸素等の不純物の偏析も発生しにくくなり、結果と
して、高いキャリアの移動度を実現することが可能とな
る。
純物の濃度が2×1020cm-3程度存在するものであって
も、キャリアに対するバリアを形成せず、絶縁ゲイト型
半導体装置のチャネル領域として使用することができる
のである。しかし、この不純物濃度は低いにこしたこと
はない。
を比較すると、前記a-Si膜を作製する際のスパッタ時に
おける水素の分圧の割合が高くなるにしたがいドレイン
電流が大きくなっていることがわかる。このことは、図
9(93)、図10(103) 、図11(113) の曲線を比較すれ
ば明らかである。
ランジスタにおいてドレイン電圧VDが低い場合において
は、ドレイン電流IDとドレイン電圧VDとの関係は以下の
式によって表される。
1.Printed in Britain)
幅、Lはチャンネル長、μはキャリアの移動度、Cはゲ
ート酸化膜の静電容量、VGはゲート電圧、VTはしきい値
電圧、である。図7〜図11に示された曲線の原点付近
はこの(イ)式によって表される。
に前記例2〜6に対応しているものであり、前記例2〜
6はチャンネル形成領域となるa-Si膜をスパッタ法によ
り作製する際の水素の分圧比を変えたものである。
度μとしきい値電圧VTは定まり、またW、L、Cは薄膜
トランジスタの構造によって定まる定数であるから
(イ)の変数はID,VG,VDとなる。図7〜図11に示され
ている曲線の原点付近は、変数VGを固定してあるので結
局(16-1)式によって表されることがわかる。なお、
(イ)式は図7〜図11に示されている曲線の原点付近
を表せるにすぎない。これはこの式がドレイン電圧VDが
低い場合において成り立つ近似式にすぎないからであ
る。
く、移動度μが大きいほどグラフの曲線すなわち図7〜
図11に示されている曲線の原点付近の傾きは大きくな
ることが示される。
VTの値の違いに基づき図7〜図11に示される曲線を比
較すれば明らかである。
気的特性はμとVTに依存していることがわかる。よって
図5、図6それぞれから単独にデバイスの特性を決める
ことはできないことになる。そこで、図7〜図11に示
される曲線の原点の傾きを比較すると、明らかにチャン
ネル形成領域となるa-Si膜を形成する際のスパッタ時に
おける水素分圧比は、少なくとも20%以上、可能なら10
0%とすることがよいと結論できる。
ことができる。図7〜図11を比較するとチャンネル形
成領域となる図1(a)の(13)のa-Si膜をスパッタ法によ
って作製する際の水素の100%に近い程、大きなドレイ
ン電流が得られていることがわかる。 このことは曲線
(73)、(83)、(93)、(103) 、(113) を比較すれば明らか
である。
に表5を示す。
施例におけるチャンネル形成領域(図1(d)の(17))とな
るa-Si膜(図1(a)の(13))をマグネトロン型RFスパッ
タ法によって作製する際における雰囲気の条件である。
ート電圧(VG)とドレイン電流(ID)の関係を示すグラフに
おける曲線の立ち上がり部分の[d(ID)/d(VG)]-1の値の
最小値であり、この値が小さい程(VG-ID)特性を示す曲
線の傾きの鋭さが大きく、デバイスの電気的特性が高い
ことを示す。VT はしきい値電圧を示す。μはキャリア
の移動度を示し単位は(cm2/V・s)である。on/off特性と
いうのは、前記(VG-ID)特性を示す曲線におけるVG=30ボ
ルトにおけるIDの値とIDの最小値の値との比の対数値で
ある。
半導体装置を本実施例の方法で得るには、上記水素分圧
比が80%以上の条件を採用するのが適当であることがわ
かる。
に示された構造の絶縁ゲイト型半導体装置を示す。絶縁
基板上に酸化珪素膜をコートすることは実施例1と同じ
であるが、本実施例においては、チャネル領域を構成す
る半導体層の作製の前にゲイト絶縁膜の形成を終える作
製方法を示している。 絶縁膜(12)の上にスパッタ法に
より金属モリブデンを厚さ3000Åに形成し、所定の
パターンニングをして、ゲイト電極(20)を形成した。
さにマグネトロン型RFスパッタ法により以下の条件で
成膜した。 酸素 95% NF3 5% 圧力0.5pa, 成膜温度100℃ RF(13.56MHz)出力400W シリコンターゲットまたは合成石英のターゲットを使用
した。
パッタ装置によってチャンネル形成領域となるa-Si膜(1
3)を100nmの厚さに成膜する。
水素雰囲気下において、 H2/(H2+Ar)=80% (分圧比) 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa とし、ターゲットは多結晶あるいは非単結晶のSiターゲ
ットを用いた。
℃の温度で10時間の時間をかけ水素または不活性気体
中、本実施例においては窒素100%雰囲気中においてa-S
i膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層
を作製した。このような方法により形成された半導体膜
中に存在する酸素不純物の量はSIMS分析により1×
1020cm-3、炭素は4×1018cm-3であり、水素の含有
量は5%以下であった。これによりゲイト電極(20)の上
にチャネル領域(17)を構成させることができた。
ネトロン型RFスパッタ法により50nmの厚さに成膜し
た。
実施例では80%) 、アルゴン分圧比10〜99%(本実施例
では19%)の雰囲気中において、 成膜温度 150 ℃ RF(13.56MHz) 出力 400W 全圧力 0.5Pa でありターゲットとしてリンをドープした単結晶シリコ
ンを使用した。
イン用の電極のためのアルミニウム膜を形成し、パター
ニングを施し、ソース,ドレインの不純物領域(14)(1
4') およびソース、ドレインの電極(16),(16')を形成し
て、半導体装置を完成した。
半導体層形成前にゲイト絶縁が形成されているので、熱
結晶化の処理の際に、ゲイト絶縁膜とチャネル領域の界
面付近が適度に熱アニールされ、界面準位密度をさげる
ことができるという特徴を持つ。 なお、本実施例等に
おいては熱結晶化させる半導体層としてa-Si膜を用いた
が、本発明は他の非単結晶半導体を熱結晶化させる場合
においても有効であることはいうまでもない。
してはArを用いたが、その他Heなどのハロゲン気体、ま
たはSiH4、Si2H6などの反応性気体をプラズマ化させた
ものを用いても良い。また、本実施例のマグネトロン型
RFスパッタ法によるa-Si膜の成膜において、水素濃度は
5〜100%、成膜温度は50〜500℃の範囲、RF出力は500Hz
〜100GHzの範囲において、1W〜10MWの範囲で任意に選ぶ
ことができ、またパルスエネルギー発信源と組み合わせ
てもよい。
ネルギーや、電子サイクロトロン共鳴(ECR)条件を使用
することによって、より水素を高プラズマ化させてスパ
ッタリングを行ってもよい。
マ化させスパッタリングに必要な正イオンを効率よく生
成させてスパッタによって成膜される膜中のマイクロ構
造、本実施例の場合においてはa-Si膜中のマイクロ構造
の発生を防止するためである。また前記他の反応性気体
を上記の手段に応用してもよい。
Si膜として記載した。これは通常はシリコン半導体を
示しているが、その他にゲルマニウムまたはシリコンと
ゲルマニウムの混合SixGe1-X(0<X<1) であってもよい。
レナー型、逆スタガード型、逆コプレナー型の絶縁ゲイ
ト型電界効果トランジスタに適用できることはいうまで
もない。
は絶縁性基板と非単結晶半導体層との間に形成された下
地膜、またはガラス基板上に設けられた酸化珪素膜にハ
ロゲン元素が含まれているため、ハロゲン元素は、ゲイ
ト絶縁膜、あるいは絶縁性基板と非単結晶半導体層との
間に形成された下地膜、またはガラス基板上に設けられ
た酸化珪素膜中のアルカリイオンと中和して、非単結晶
半導体層におけるキャリア移動度の高い電気的特性を有
する絶縁ゲイト型半導体装置が実現できた。 本発明によ
れば、ゲイト絶縁膜、あるいは絶縁性基板と非単結晶半
導体層との間に形成された下地膜、またはガラス基板上
に設けられた酸化珪素膜を形成すると同時に、ハロゲン
元素が添加されているため、ガラス基板上に設けられた
酸化珪素膜と半導体膜、半導体膜とゲイト絶縁膜、ゲイ
ト絶縁膜とゲイト電極、あるいは半導体膜と下地絶縁層
との界面特性が極めてよい絶縁ゲイト型半導体装置を実
現することができた。本発明によれば、非単結晶半導体
層の結晶化をエキシマレーザのパワーとショット数を適
当に選択することによって、下地膜等に添加するハロゲ
ン元素の活性化とゲイト絶縁膜下の非単結晶半導体層の
活性化も同時に行うことができる。
電圧と(Arガス/酸化性ガス) %の関係を示したもので
ある。
囲気中におけるNF3の体積%との関係を示したグラフで
ある。
気中におけるNF3の体積%との関係を示したグラフであ
る。
したものである。
である。
ン電圧とドレイン電流の関係を示すものである
ン電圧とドレイン電流の関係を示すものである
ン電圧とドレイン電流の関係を示すものである
イン電圧とドレイン電流の関係を示すものである
イン電圧とドレイン電流の関係を示すものである
クトルを示したものである。
Claims (8)
- 【請求項1】 絶縁性基板上にハロゲン元素が添加され
た下地絶縁層を形成する工程と、 上記下地絶縁層上にソース領域、ドレイン領域、チャネ
ル形成領域を少なくとも含んで構成する非単結晶半導体
層を形成する工程と、 上記チャネル形成領域上にゲイト絶縁膜を介してゲイト
電極を形成する工程と、 を含む ことを特徴とする絶縁ゲイト型半導体装置の作製
方法。 - 【請求項2】 絶縁性基板上にハロゲン元素が添加され
た下地絶縁層を形成する工程と、 上記下地絶縁層上にソース領域、ドレイン領域、チャネ
ル形成領域を少なくとも含んで構成する非単結晶半導体
層を形成する工程と、 上記非単結晶半導体層を結晶化する工程と、 上記チャネル形成領域上にゲイト絶縁膜を介してゲイト
電極を形成する工程と、 を含む ことを特徴とする絶縁ゲイト型半導体装置の作製
方法。 - 【請求項3】 絶縁性基板上にハロゲン元素が添加され
た酸化珪素からなる下地絶縁層を形成する工程と、 上記下地絶縁層上にソース領域、ドレイン領域、チャネ
ル形成領域を少なくとも含んで構成する非単結晶半導体
層を形成する工程と、 上記非単結晶半導体層を結晶化する工程と、 上記チャネル形成領域上にゲイト絶縁膜を介してゲイト
電極を形成する工程と、 を含む ことを特徴とする絶縁ゲイト型半導体装置の作製
方法。 - 【請求項4】 絶縁性基板上にハロゲン元素が添加され
た酸化珪素からなる下地絶縁層を形成する工程と、 上記下地絶縁層上にソース領域、ドレイン領域、チャネ
ル形成領域を少なくとも含んで構成する非単結晶半導体
層を形成する工程と、 上記非単結晶半導体層をエキシマレーザのパワーおよび
ショット数を選択する ことにより結晶化する工程と、 上記チャネル形成領域上にゲイト絶縁膜を介してゲイト
電極を形成する工程と、 を含む ことを特徴とする絶縁ゲイト型半導体装置の作製
方法。 - 【請求項5】 絶縁性基板上にスパッタ法を用いてハロ
ゲン元素が添加された下地絶縁層を形成する工程と、 上記下地絶縁層上にソース領域、ドレイン領域、チャネ
ル形成領域を少なくとも含んで構成する非単結晶半導体
層を形成する工程と、 上記非単結晶半導体層をエキシマレーザのパワーおよび
ショット数を選択することにより結晶化する工程と、 上記チャネル形成領域上にゲイト絶縁膜を介してゲイト
電極を形成する工程と、 を含む ことを特徴とする絶縁ゲイト型半導体装置の作製
方法。 - 【請求項6】 絶縁性基板上にハロゲン元素が添加され
た酸化珪素からなる下地絶縁層を形成する工程と、 上記下地絶縁層上にソース領域、ドレイン領域、チャネ
ル形成領域を少なくとも含んで構成する非単結晶半導体
層を形成する工程と、 上記チャネル形成領域上にハロゲン元素が添加されたゲ
イト絶縁膜を形成する工程と、 上記非単結晶半導体層をエキシマレーザのパワーおよび
ショット数を選択することにより結晶化する工程と、 上記ゲイト絶縁膜上にゲイト電極を形成する工程と、 を含む ことを特徴とする絶縁ゲイト型半導体装置の作製
方法。 - 【請求項7】 絶縁性基板上にスパッタ法を用いてハロ
ゲン元素が添加された下地絶縁層を形成する工程と、 上記下地絶縁層上にソース領域、ドレイン領域、チャネ
ル形成領域を少なくとも含んで構成する非単結晶半導体
層を形成する工程と、 上記チャネル形成領域上にハロゲン元素が添加されたゲ
イト絶縁膜を形成する工程と、 上記非単結晶半導体層をエキシマレーザのパワーおよび
ショット数を選択することにより結晶化する工程と、 上記ゲイト絶縁膜上にゲイト電極を形成する工程と、 を含む ことを特徴とする絶縁ゲイト型半導体装置の作製
方法。 - 【請求項8】 ガラス基板上にハロゲン元素が添加され
た酸化珪素膜を形成する工程と、 上記酸化珪素膜上にソース領域、ドレイン領域、チャネ
ル形成領域を少なくとも含んで構成する非単結晶半導体
層を形成する工程と、 上記チャネル形成領域上にゲイト絶縁膜をハロゲン元素
を添加して形成する工程と、 上記非単結晶半導体層をエキシマレーザのパワーおよび
ショット数を選択することにより結晶化する工程と、 上記ゲイト絶縁膜上にゲイト電極を形成する工程と、 を含む ことを特徴とする絶縁ゲイト型半導体装置の作製
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11030696A JP2652368B2 (ja) | 1996-04-05 | 1996-04-05 | 絶縁ゲイト型半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11030696A JP2652368B2 (ja) | 1996-04-05 | 1996-04-05 | 絶縁ゲイト型半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2293264A Division JP2652267B2 (ja) | 1990-05-29 | 1990-10-29 | 絶縁ゲイト型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08274345A JPH08274345A (ja) | 1996-10-18 |
JP2652368B2 true JP2652368B2 (ja) | 1997-09-10 |
Family
ID=14532366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11030696A Expired - Lifetime JP2652368B2 (ja) | 1996-04-05 | 1996-04-05 | 絶縁ゲイト型半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2652368B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4663139B2 (ja) * | 2001-02-16 | 2011-03-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP2256814B1 (en) * | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
KR101901361B1 (ko) | 2011-12-02 | 2018-09-27 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법 |
-
1996
- 1996-04-05 JP JP11030696A patent/JP2652368B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08274345A (ja) | 1996-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5523240A (en) | Method of manufacturing a thin film transistor with a halogen doped blocking layer | |
US6586346B1 (en) | Method of forming an oxide film | |
JP2652267B2 (ja) | 絶縁ゲイト型半導体装置 | |
JPH06267849A (ja) | 半導体素子の作製方法 | |
JP2652368B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP2652369B2 (ja) | 半導体装置の作製方法 | |
JPH04152640A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP3308513B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP3308512B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
JP3173757B2 (ja) | 半導体装置の作製方法 | |
JP3397760B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3065528B2 (ja) | 半導体装置 | |
JP3143610B2 (ja) | 薄膜絶縁ゲイト型半導体装置およびその作製方法 | |
JP3614333B2 (ja) | 絶縁ゲイト型電界効果トランジスタ作製方法 | |
JP3153202B2 (ja) | 半導体装置の作製方法 | |
JP3241705B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3051363B2 (ja) | 半導体装置の作製方法 | |
JPH0878695A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
JP3142836B2 (ja) | 半導体装置 | |
JP3160269B2 (ja) | 半導体装置の作製方法 | |
JP2877129B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2000315802A (ja) | 半導体素子の作製方法 | |
JP3614331B2 (ja) | 結晶性珪素膜の形成方法 | |
JP3445573B2 (ja) | 半導体装置 | |
JP2001035791A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100523 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20100523 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20110523 |