JP3614331B2 - 結晶性珪素膜の形成方法 - Google Patents
結晶性珪素膜の形成方法 Download PDFInfo
- Publication number
- JP3614331B2 JP3614331B2 JP31646099A JP31646099A JP3614331B2 JP 3614331 B2 JP3614331 B2 JP 3614331B2 JP 31646099 A JP31646099 A JP 31646099A JP 31646099 A JP31646099 A JP 31646099A JP 3614331 B2 JP3614331 B2 JP 3614331B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- substrate
- sputtering
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は量産性の高い形成方法により作製された半導体層を用いた半導体装置の作製方法に関するものである。
【0002】
【従来の技術】
従来、多結晶半導体装置は、減圧CVDによって550℃〜900℃の温度範囲で形成することにより多結晶半導体膜を得て、この多結晶半導体膜を用いて作製されていた。
【0003】
最近、大面積の液晶ディスプレー等が開発されるようになり、大面積基板上にも多結晶半導体装置を形成する必要が生じてきた。
【0004】
減圧CVD法により直接大面積基板上に多結晶半導体層を形成することは反応温度の問題より、多くの困難を有し、通常は非単結晶半導体膜を形成した後に結晶化処理を施して、大面積基板上に多結晶半導体層を形成していた。
【0005】
減圧CVD法によって非単結晶半導体膜を得る場合、大面積基板に均一に成膜するのは困難であるという問題がある。
【0006】
またプラズマCVD法によって非単結晶半導体膜を得る場合その成膜工程に時間がかかり、大面積基板上での膜厚の均一性が取りにくいという問題があった。
【0007】
この様な問題を解決する手段としてはスパッタ法を用いる方法がある。
特にマグネトロン型スパッタ法は
イ)電子が磁場でターゲット付近に閉じ込められ高エネルギー電子による基板表面への損傷が抑えられる。
ロ)低温で大面積にわたり高速成膜できる。
ハ)危険なガスを使用しないので、安全性と工業性が高い。
などの利点がある。
【0008】
しかし、スパッタ法によって得た半導体膜にはマイクロ構造、すなわち珪素原子の存在に偏りがあり熱結晶化処理が困難であることが知られている。
【0009】
【発明が解決しようとする課題】
本発明はこのような問題点を解決し、より低温にて熱結晶化可能な半導体膜を利用した半導体装置をより効果的に作製する方法を提供するものである。
【0010】
【課題を解決するための手段】
本発明は、水素または水素を含有した不活性気体雰囲気中により基板上へのスパッタ法による半導体膜の成膜工程と、前記スパッタ法によって得た半導体膜形成の前または後に酸素または酸素を含有した不活性気体の雰囲気によりスパッタ法により酸化珪素膜を形成し、その各々の膜を専用の反応室で形成することを特徴とし、かつこれらの膜の形成順序を特定することなく任意に同一装置内にて連続して形成することがでることを特徴とするものである。
【0011】
この各々の膜を専用の反応室にて形成することにより半導体膜中における酸素量を7×1019cm−3以下、最も好ましくは1×1019cm−3以下とすることを特徴とするものであります。
【0012】
また前記半導体膜の一部をチャネル形成領域として構成する手法の一例として、水素または水素を含有した不活性気体雰囲気中によるスパッタで得られた非晶質性(アモルファスまたは極めてそ状態に近い)半導体膜(以下Si膜という)を450℃〜700℃代表的には600℃の温度を半導体膜に与えて少なくともチャネル形成領域を結晶化させることにより本発明の絶縁ゲイト型半導体装置用の活性層は得られる。
【0013】
従来、水素を添加したスパッタ法によって得られたa−Si(アモルファスシリコン)膜を用いて薄膜トランジスタを作製する例が知られているが、その電気的特性は低いことが知られている。そこで、一般的には水素を添加しないスパッタ法によってa−Si膜を得ている。
【0014】
しかしながら本発明者は、スパッタ法において水素を添加することで、成膜されるa−Si膜中にマイクロ構造が出来るのを防止することができ、このa−Si膜を450℃〜700℃好ましは600℃以下の低い温度で熱結晶化できることをつきとめた
。
【0015】
この結晶化の後の半導体膜は平均の結晶粒径が5〜400Å程度であり、かつ半導体膜中に存在する水素含有量は5原子%以下である。また、この結晶性を持つ半導体膜は格子歪みを有しておりミクロに各結晶粒の界面が互いに強く密接し、結晶粒界でのキャリアに対するバリアを消滅させる効果を持つ。
【0016】
このため、単に格子歪みの無い多結晶の結晶粒界では、酸素等の不純物原子が偏析し障壁(バリア)を構成しキャリアの移動を阻害するが、本発明のように半導体膜を専用のスパッタ反応室で形成すると膜中に存在する酸素の量が7×1019cm−3好ましくは1×1019cm−3以下という非常に少ない量まで減らすことができ、さらに形成された半導体膜は、格子歪みを有しているのでバリアが形成されないか又はその存在が無視できる程度であるため、その電子の移動度も50〜300cm2/Vsec と非常に良好な特性を有していた。
【0017】
また、プラズマCVD法により得られた半導体膜はアモルファス成分の存在割合が多く、そのアモルファス成分の部分が自然酸化され内部まで酸化膜が形成される、一方スパッタ膜は緻密であり自然酸化が半導体膜の内部にまで進行せず、表面のごく近傍付近しか酸化されない、この緻密さ故に格子歪みを持つ結晶粒子同士がお互いに強く押し合うことになり、結晶粒界面付近でキャリアに対するエネルギーバリアが形成されないという特徴を持つ。
【0018】
本発明は、このようなスパッタ法により形成された半導体膜の持つ優れた特性を積極的に利用し絶縁ゲイト型半導体装置の作製法を提供するものであり、そのために個々の膜を専用のスパッタ反応室で作製するものであります。
【0019】
このスパッタ法により形成された酸化珪素膜は、基板上の絶縁膜またはゲイト絶縁膜として、利用でき、さらに半導体膜は活性層または不純物層さらにゲイト電極として利用することができる。
【0020】
このように、本発明法によると、絶縁ゲイト型半導体装置に最小限度必要な部分をすべてスパッタ法で作製することができる。このため図1(D) に示されるような絶縁ゲイト型半導体装置において、活性層の下側(18)すなわち下地絶縁膜との接触部分が一部酸化され、SiOxの状態となり、この部分での電気的な特性が若干悪くなる。これによりこの部分に、バックチャネルが発生することができず、逆方向リーク電流を少なくすることができるという特徴を持つ。このことは、この半導体装置をCMOSとして利用するときに非常に有効でありオフ電流の減少におおきな効果を示す。
【0021】
さらにまた、スパッタ法により形成された半導体膜であるのでその粒径は熱結晶化の後で、5〜400Å代表的には50〜200Åであり、このように粒径が小さいのでこの部分での逆方向リークをN+−I(P+−I)接合で小さくすることができる。
以下に実施例を示し本発明を詳細に説明する。
【0022】
【実施例】
〔実施例1〕
本実施例は、図2にその概略を示したようなマルチチャンバー型のマグネトロン型RFスパッタ装置によって作製したSi膜を熱結晶化させ結晶性を持つ珪素半導体層を得、この珪素半導体層を使用して薄膜トランジスタを作製した例である。
【0023】
このマルチチャンバー型のスパッタ装置は図2に示すように予備室(1)と基板通過室(2)と酸化珪素用反応室(3)と半導体膜用反応室(4)がゲート弁(6)(7)(8) に仕切られて接続されており、各々の室は完全に独立して排気及び気体の導入等が行なえるシステムとなっている。
【0024】
この排気系としてはロータリーポンプとターボ分子ポンプを直列に接続した反応及び低真空用排気系とさらにクライオポンプを接続した高真空排気系の2系統を備えており、背圧として1×10−7Paまで排気できる。
【0025】
また各々の部屋に基板をローディングする際には、その間を仕切るゲート弁の開閉を行なった後となるが、この開閉の際には両室の圧力差を少なくし、かつ両室の雰囲気ガスをそろえた後に行なう。これにより、不要な不純物等の混入を極力低減することができる。
【0026】
また、スパッタ用のターゲット近傍に設けられた磁界供給手段は外部からのコントロール(例えば印加電力量またはターゲットとの距離等の可変)によりその強さを可変できるものとした。
【0027】
このスパッタ装置の基板通過室(2)には半導体膜の熱処理が可能なように加熱手段と雰囲気ガス供給手段が設けられており基板を装置外に取り出さなくても半導体膜の熱結晶化が可能である。さらに基板上に膜を形成する前にこの基板通過室にて基板の加熱処理を行ない一度基板を熱収縮させた後にこの基板上に膜形成を行うことができ、基板の際収縮量が減少し膜中に残存する応力を緩和し、更に下地と膜の密着性が良好となる。
【0028】
図1に本実施例において作製した薄膜トランジスタ作製工程を示す。
【0029】
まず、ガラス基板(11)10枚/カセットをゲイト弁(5)より予備室(1)にセットし、このうち1枚を基板通過室(2)を通過して、酸化珪素膜形成用反応室(3)にローディングした。ガラス基板(11)上にSiO2膜(12)を以下の条件においてマグネトロン型RFスパッタ法により200nmの厚さに形成した。
O2 100%雰囲気
成膜温度 150℃
RF 813.56NHz) 出力 400W
圧力 0.5Pa
単結晶シリコンをターゲットに使用
【0030】
形成後反応室を高真空に排気後ゲート弁を開閉し、基板を通過室へ出した後、同様にして半導体膜用反応室(4)に基板を移した後、チャネル形成領域となるSi膜(13)を100nmの厚さに成膜する。
【0031】
この際に、背圧を1×10−7Pa以下とし、排気はタ−ボ分子ポンプとクライオポンプとを用いた。供給する気体の量は5N(99.999%) 以上の純度を有し、添加気体としては必要に応じて用いるアルゴン4N以上を有せしめた。タ−ゲットの単結晶シリコンも5×1018cm−3以下の酸素濃度、例えば1×1018cm−3の酸素濃度とし、形成される被膜中の不純物としての酸素をきわめて少なくした。
【0032】
成膜条件は、不活性気体であるアルゴンと水素雰囲気下において、
H2/(H2+Ar)=80% (分圧比)
成膜温度 150 ℃
RF(13.56MHz) 出力 400W
全圧力 0.5Pa
とし、ターゲットは単結晶Siターゲットを用いた。
【0033】
この後、基板(11)を再び基板通過室に戻しここで450℃〜700℃の温度範囲特に600℃の温度で10時間の時間をかけ水素または不活性気体中、本実施例においては窒素100%雰囲気中においてSi膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層(セミアモルファスまたはセミクリスタル)を作製した。
【0034】
かかる方法にて形成されたアモルファスシリコン膜および熱処理により結晶化後の被膜中の不純物純度をSIMS( 二次イオン等量分析) 法により調べた。すると成膜中の不純物濃度のうち、酸素8×1018cm−3、炭素3×1016cm−3であった。また水素は4×1020cm−3を有し、珪素の密度を4×1022cm−3とすると、1原子%に相当する量であった。これらをタ−ゲットの単結晶シリコンの酸素濃度1×1018cm−3を基準として調べた。またこのSIMS分析は成膜後被膜の深さ方向の分布( デプスプロフィル) を調べ、その最小値を基準とした。なぜなら表面は大気との自然酸化した酸化珪素があるからである。これらの値は結晶化処理後であっても特に大きな変化はなく、酸素の不純物濃度は8×1018cm−3であった。
【0035】
この実施例において、酸素を念のために増やし、例えばN2O を0.1cc/sec 、1cc/secと添加してみた。すると結晶化後の酸素濃度は1×1020cm−3、4×1020cm−3と多くなった。しかしかかる被膜を用いた時、同時に、結晶化に必要な温度を700 ℃以上にするか、または結晶化時間を少なくとも5倍以上にすることによって、初めて結晶化ができた。
【0036】
即ち工業的に基板のガラスの軟化温度を考慮すると、700 ℃以下好ましくは600 ℃以下での処理は重要であり、またより結晶化に必要な時間を少なくすることも重要である。しかし酸素濃度等の不純物をどのように少なくしても、450 ℃以下では熱アニ−ルによるa−Si半導体の結晶化は実験的には不可能であった。
【0037】
また本発明においては、もしかかる高品質のスパッタ装置を用いた結果として、装置からのリ−ク等により成膜中の酸素濃度が1×1020cm−3またはそれ以上となった場合は、かかる本発明の特性を期待することができない。
【0038】
かくの如くにして7×1019cm−3以下の酸素濃度であること、および熱処理温度が450 〜700 ℃であることが決められた。
【0039】
この半導体膜は図6に示すレーザラマン分析のデータよりわかるように、結晶の存在を示すピークの位置が、通常の単結晶シリコンのピークの位置に比べて、低波数側にシフトしており、格子歪みの存在をうらずけていた。
【0040】
また、本実施例においてはシリコン半導体を使用して本発明の説明をおこなっているが、ゲルマニウム半導体やシリコンとゲルマニウムの混在した半導体をしようすることも可能であり、その際には熱結晶化の際に加える温度を 100℃程度さげることが可能であった。
【0041】
次に、基板をこの装置より取り出しこの熱結晶化させた珪素半導体膜に対してデバイス分離パターニングを行い図1(A)の形状を得、この半導体膜の一部を絶縁ゲイト型半導体装置のチャネル形成領域として構成させた。
【0042】
次に、基板を再びこのスパッタ装置に戻し、酸化珪素専用の反応室(3)にてゲイト酸化膜(SiO2)(15)を100nmの厚さにマグネトロン型RFスパッタ法により以下の条件で成膜した。このゲイト絶縁膜形成前に水素100%雰囲気で基板側にバイアスを加えて、半導体(13)の表面をプラズマ水素クリーニングした。
【0043】
ゲイト絶縁膜の作成条件は
酸素 95体積% NF3 5体積%
圧力0.5pa
成膜温度100℃
RF(13.56MHz)出力400W
【0044】
このゲート酸化膜の作成に際して不活性気体に対して酸素の割合を多くもっとも好ましくは100%酸素でスパッタを行なうとゲイト絶縁膜の界面準位密度をさげることができ非常に特性のよいトランジスタを実現できる。
【0045】
また本実施例においては反応中にNF3を反応用気体の一部として、添加したので、ゲイト絶縁膜中にフッ素が添加されている。これにより、膜中の珪素の不対結合手と中和させ、膜中の固定電荷の発生原因を除去することができた。
【0046】
次にマルチチャンバースパッタ装置より、この基板を取り出し減圧CVD法にて、この上にリンが混入された半導体層を形成する。この後所定のマスクパターンを使用してフォトリソ加工を行ないこのリンが混入された半導体膜をゲイト電極(20)として形成した。図1(B)
【0047】
この電極を減圧CVD法にて作成することにより下地のゲイト絶縁膜を損傷せず、良好な特性を得ることができる。
【0048】
このゲイト電極はドープされた半導体層に限定されることなくその他の材料を使用可能である。 次にこのゲイト電極(20)またはゲイト電極(20)をエッチングする際に使用したレジスパターン等をマスクとして、セルファラインに不純物領域(14)及び(14’) をイオン打ち込み技術を使用して形成した。この後、水素雰囲気下400℃で熱アニールを15分行ない活性化した。
【0049】
これにより、ゲイト電極(20)の下の半導体層は絶縁ゲイト型半導体装置のチャネル領域として、構成された。
【0050】
次にこれらの全て上面を覆って層間絶縁膜(17)を形成し、図1(C)の状態を得た。その後、ソース、ドレイン電極のコンタクト用の穴をあけ、その上面にスパッタ法により金属アルミニウムを形成し、所定のパターニングを施し、ソース、ドレイン電極(16)、(16’) を構成し、絶縁ゲイト型半導体装置を完成させた。図1(D)
【0051】
本実施例の場合、チャネル領域を形成する半導体層とソース、ドレインの半導体層とが同一物で構成されており、工程の簡略化をはかれる。また同じ半導体層を使用しているため、ソース、ドレインの半導体層も結晶性を持ち、キャリアの移動度が高いのでより良い電気的特性を持つ絶縁ゲイト型半導体装置を実現することができた。
【0052】
以上が本実施例において作製した熱結晶珪素半導体層を用いた薄膜トランジスタの作製方法であるが、比較の為にチャンネル形成領域である図1(A)のSi層(13)をマグネトロン型RFスパッタ法により成膜する際の条件である水素の濃度および酸素濃度を変化させた参考例を4例を以下に示す。
【0053】
(参考例1)
本参考例は実施例1の作製法においてチャンネル形成領域となる図1(A)の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=0%(分圧比)
とし、他は実施例1と同様な方法によって作製したものである。この時酸素濃度は2×1020cm−3であった。
【0054】
(参考例2)
本参考例は実施例1の作製法においてチャンネル形成領域となる図1(A)の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=20% (分圧比)
とし、他は実施例1と同様な方法によって作製したものである。この時酸素濃度は7×1019cm−3であった。
【0055】
(参考例3)
本実施例は実施例1の作製法においてチャンネル形成領域となる図1(A)の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=50% (分圧比)
とし、他は実施例1と同様な方法によって作製したものである。この時酸素濃度は3×1019cm−3であった。
【0056】
(参考例4)
本参考例は実施例1の作製法においてチャンネル形成領域となる図1(A)の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=70% (分圧比)
とし、他は実施例1と同様な方法によって作製したものである。この時酸素濃度は1×1019cm−3であった。
【0057】
以下上記記載例の電気的特性を比較した結果を示す。
図4は完成した前記実施例1及び参考例1〜4のチャンネル部におけるキャリアの移動度μ(FIELD MOBILITY)とスパッタ時における水素分圧比(PH/PTOTAL=H2/(H2+Ar))の関係をグラフ化したものである。
【0058】
図4におけるプロット点と前記各例との対応関係を以下に表1として示す。
【0059】
【表1】
【0060】
図4によれば水素分圧が0%の時は酸素濃度が2×1020cm−3もあるため、3×10−1cm2V/secときわめて小さく、また他方、本発明の如く20%以上また酸素濃度7×1019cm−3以下において顕著に高い移動度2cm2/Vsec以上μ(FIELD MOBILITY)が得られていることがわかる。
【0061】
これは水素を添加すると、スパッタ内のチャンバ中での酸素を水とし、それをクライオポンプで積極的に除去できたためと推定される。
【0062】
図5はしきい値電圧とスパッタ時における水素分圧比(PH/PTOTAL=H2/(H2+Ar))の関係をグラフ化したものである。
水素分圧比(PH/PTOTAL=H2/(H2+Ar))と前記各例番号の対応関係は表1の場合と同じである。
【0063】
しきい値電圧が低いほど薄膜トランジスタを動作させる動作電圧すなわちゲート電圧が低くてよいことになり、デバイスとしての良好な特性が得られることを考えると図5の結果は、水素の分圧比の高い条件のスパッタ法によって、スレッシュホールド電圧8V以下のノーマリオフの状態をえることができる。すなわち、チャンネル形成領域となる図1(A)の(13)に示されるSi膜を得て、このSi膜を熱結晶化させることによって得られる結晶性を持つ半導体層を用いたデバイスは良好な電気的特性を示すことがわかる。
【0064】
また図5によると水素分圧比が高い方がしきい値電圧が低くなっていることがわかる。このことより前記各例におけるチャンネル形成領域となるa−Si膜のスパッタ法による作製時において、水素の分圧比を高くするとデバイスの電気的特性が高くなっていく傾向があることがわかる。
【0065】
本願発明に用いられるセミアモルファスまたはセミクリスタル半導体について、そのメカニズムを略記する。
【0066】
すなわちスパッタ法において単結晶のシリコン半導体をターゲットとし、水素とアルゴンとの混合気体でスパッタをすると、アルゴンの重い原子のスパッタ(衝撃)によりターゲットからは原子状のシリコンも離れ、被形成面を有する基板上に飛しょうするが、同時に数十〜数十万個の原子が固まった塊がクラスタとしてターゲットから離れ、被形成面に飛しょうする。
【0067】
この飛しょう中は、水素がこのクラスタの外周辺の珪素の不対結合手と結合し、被形成面上に秩序性の比較的高い領域として作られる。
【0068】
すなわち、被膜形成面上には秩序性の高い、かつ周辺にSi−H結合を有するクラスタと純粋のアモルファス珪素との混合物とする。これを450℃〜700℃の非酸化性気体中での熱処理により、クラスタの外周辺のSi−H結合は他のSi−H結合と反応し、Si−Si結合を作る。
【0069】
しかし、この結合はお互い引っぱりあうと同時に、秩序性の高いクラスタはより高い秩序性の高い状態、すなわち結晶化に相を移そうとする。しかし隣合ったクラスタ間は、互いに結合したSi−Siがそれぞれのクラスタ間を引っぱりあう。その結果は、結晶は格子歪を持ちレーザラマンでの結晶ピークは単結晶の520cm−1より低波数側にずれて測定される。
【0070】
また、このクラスタ間のSi−Si結合は互いのクラスタをアンカリング(連結)するため、各クラスタでのエネルギバンドはこのアンカリングの個所を経て互いに電気的に連結しあえる。そのため結晶粒界がキャリアのバリアとして働く多結晶シリコンとは根本的に異なり、キャリア移動度も10〜200cm2/V Secを得ることができる。
【0071】
つまり本発明の如く、かるる定義に基づくセミアモルファスまたはセミクリスタルは見掛け上結晶性を持ちながらも、電気的には結晶粒界が実質的にない状態を予想できる。
【0072】
もちろん、アニール温度がシリコン半導体の場合の450℃〜700℃という中温
アニールではなく、1000℃またはそれ以上の結晶成長をともなう結晶化をさせる時はこの結晶成長により、膜中の酸素等が粒界に折出し、バリアを作ってしまう。これは、単結晶と同じ結晶と粒界のある材料である。
【0073】
またこの半導体におけるクラスタ間のアンカリングの程度を大きくすると、よりキャリア移動度は大きくなる。このためにはこの膜中にある酸素量を7×1019cm−3好ましくは1×1019cm−3以下にすると、さらに600℃よりも低い温度で結晶化ができるに加えて、高いキャリア移動度を得ることができる。
【0074】
図6は本発明の前記参考例1、2、3、4のチャンネル形成領域となるSi膜(13)を作製する際のスパッタ時における水素の分圧比を0%、20%、50%とした場合において、このa−Si膜を熱結晶化させた結晶性を持つ珪素半導体層のラマンスペクトルを示したものである。
【0075】
図6に表された表示記号と例番号およびスパッタ時の水素分圧比との関係を表2に示す。
【0076】
【表2】
【0077】
図6を見ると曲線(61)に比較して曲線(62)、すなわちチャンネル形成領域となるSi半導体層を作製する際のスパッタ時における水素の分圧比が0%の場合と20%の場合を比較すると、熱結晶化させた場合スパッタ時における水素の分圧比が20%の場合のラマンスペクトルは顕著にその半導体シリコンの結晶性が表れていることがわかる。
【0078】
またその平均の結晶粒径は半値幅より5〜400Å代表的には50〜300Åである。そしてラマンスペクトルのピークの位置は単結晶シリコンのピークの位置である 520cm−1よりも低波数側にずれており、明らかに格子歪を有していた。
【0079】
このことは本発明の特徴を顕著に示している。すなわち水素を添加したスパッタ法によるSi膜の作製の効果は、そのSi膜を熱結晶化させて初めて現れるものであるということである。
【0080】
このように、格子歪みを有していると微結晶粒の各々がお互いに無理に縮んだ状態となっているので、お互いの結晶粒界での密接が強くなり、結晶粒界部分でのキャリアに対するエネルギーバリアも存在せず、かつ酸素等の不純物の偏析も発生しにくくなり、結果として、高いキャリアの移動度を実現することが可能となる。
【0081】
本発明でいう粒径とは作製された半導体膜をラマン分光分析を行なった際に得られるラマンスペクトルによって算出される数値であり、実際の膜中に粒界が存在するかどうかは不明であり、むしろ前述のように粒界が存在しないと考えられる。
【0082】
この半導体膜の結晶の粒径を可変する方法としては、スパッタ成膜時に、加えるRFパワーを可変する方法が考えらる。
【0083】
その他の方法としてターゲット近傍に設置されている磁界供給手段の磁界の強さを変化させてもよい。例えば、磁界供給手段が電磁石の場合、コイルに流す電流を多くして磁界を強くすると、基板上に形成される半導体膜の粒径を大きくすることができる。又、その逆も可能である。
【0084】
また本発明の効果を示すデータとして以下に表3を示す。
【0085】
【表3】
【0086】
表3において、水素分圧比というのは本実施例におけるチャンネル形成領域となるSi膜(図1(A) の(13))をマグネトロン型RFスパッタ法によって作製する際における条件である。
【0087】
S値というのは、デバイスの特性を示すゲート電圧(VG)とドレイン電流(ID)の関係を示すグラフにおける曲線の立ち上がり部分の[d(ID)/d(VG)]−1の値の最小値であり、この値が小さい程(VG−ID)特性を示す曲線の傾きの鋭さが大きく、デバイスの電気的特性が高いことを示す。
VTはしきい値電圧を示す。
μはキャリアの移動度を示し単位は(cm2/V・s)である。
on/off特性というのは、前記(VG−ID)特性を示す曲線におけるVG=30ボルトにおけるIDの値とIDの最小値との比の対数値である。
【0088】
本実施例においては下地の酸化珪素膜と半導体膜とを専用の反応室にて、連続的に形成したが特にこの場合に限定されることはなく、作製する半導体装置の構造にもよるが半導体膜とゲイト絶縁膜あるいはゲイト絶縁膜とゲイト電極等を専用の反応室で連続的に形成することも本発明の技術思想の範囲内であることは明らかである。
【0089】
〔実施例2〕
本実施例においては、図3に示された構造の絶縁ゲイト型半導体装置を示す。
【0090】
絶縁基板上に酸化珪素膜をコートすることは実施例1と同じであるが、本実施例においては、チャネル領域を構成する半導体層の作製の前にゲイト絶縁膜の形成を終える作製方法を示している。 絶縁膜(12)の上にスパッタ法により金属モリブデンを厚さ3000Åに形成し、所定のパターンニングをして、ゲイト電極(20)を形成した。
【0091】
次に実施例1にて使用したマルチチャンバー型スパッタ装置の構成にさらにもう1つのN型半導体膜専用の反応室が追加されたスパッタ装置を用いて、ゲート酸化膜(SiO2)(15)を100nmの厚さにマグネトロン型RFスパッタ法により以下の条件で成膜した。
酸化雰囲気 100%
圧力 0.5pa
成膜温度 100℃
RF(13.56MHz)出力400W
シリコンターゲットまたは合成石英のターゲットを使用した。
【0092】
この酸化膜の作成に際して不活性気体に対して酸素の割合を多くもっとも好ましくは100%酸素でスパッタを行なうとゲイト絶縁膜の界面準位密度を下げることができ、非常に特性のよいトランジスタを実現できる。
【0093】
次に基板を半導体膜専用の反応室に移動させてこの酸化珪素膜の上にチャンネル形成領域となるa−Si膜(13)を100nmの厚さに成膜する。
【0094】
成膜条件は、不活性気体であるアルゴンと水素雰囲気下において、
H2/(H2+Ar)=80% (分圧比)
成膜温度 150 ℃
RF(13.56MHz) 出力 400W
全圧力 0.5Pa
とし、ターゲットはSiターゲットを用いた。
【0095】
この後、半導体膜の成膜を終えた基板を反応室より取り出し、基板を装置の外に出さず基板通過室にて450℃〜700℃の温度範囲特に600℃の温度で10時間の
時間をかけ水素または不活性気体中、本実施例においては窒素100%雰囲気中においてa−Si膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層を作製した。この時同時に新たに基板を予備室より酸化珪素膜専用の反応室に移動させて、前述の条件でゲイト絶縁膜を作製した。
【0096】
このような方法により形成された半導体膜中に存在する酸素不純物の量はSIMS分析により1×1019cm−3、炭素は4×1018cm−3であり、水素の含有量は1%以下であった。これによりゲイト電極(20)の上にチャネル領域(22)を構成させることができた。この熱処理の間に後からゲイト絶縁膜作製の為に酸化珪素用の反応室に導入された基板を基板通過室をへて、半導体膜用反応室に移動させ、同じ条件で半導体膜の形成を行った。
【0097】
次に熱処理の終わった基板を通過室からN型半導体膜形成用反応室に移動した後、n+a−Si膜(14)を以下に示す条件でマグネトロン型RFスパッタ法により50nmの厚さに成膜した。また同時に半導体膜の形成が終了した基板を基板通過室にて熱処理し同時に新たな基板をゲイト絶縁膜用反応室に導入し以後は同様にして複数の処理を同時に行なった。
【0098】
成膜条件は、水素分圧比10〜99%以上(本実施例では80%)、アルゴン分圧比10〜99%(本実施例では19%)の雰囲気中において、
成膜温度 150 ℃
RF(13.56MHz) 出力 400W
全圧力 0.5Pa
でありターゲットとしてリンをドープした単結晶シリコンを使用した。
【0099】
次にこの半導体層(14)の上にソース、ドレイン用の電極のためのアルミニウム膜を形成し、パターニングを施し、ソース,ドレインの不純物領域(14)(14’) およびソース、ドレインの電極(16),(16’)を形成して、半導体装置を完成した。
【0100】
本実施例においては、チャネル形成領域の半導体膜形成前にゲイト絶縁膜が形成されているので、熱結晶化の処理の際に、ゲイト絶縁膜とチャネル領域の界面付近が適度に熱アニールされ、界面準位密度をさげることができるという特徴を持つ。
【0101】
また、各々の膜の形成時には背圧を1×10−6Pa以下としかつ排気系をターボ分子ポンプとクライオポンプとを組み合わせているので、オイルフリーな不純物の少ない状態で膜形成を行える。本実施例における活性層(13)中の酸素不純物量は1×1019cm−3であり、その移動度μは41.4であった。
【0102】
なお、本実施例等においては熱結晶化させる半導体層としてa−Si膜を用いたが、本発明は他の非単結晶半導体を熱結晶化させる場合においても有効であることはいうまでもない。
【0103】
また上記スパッタ時における不活性気体としてはArを用いたが、その他の気体としてHeなどのハロゲン気体、またはSiH4、Si2H6などの反応性気体をプラズマ化させたものを用いても良い。また、本実施例のマグネトロン型RFスパッタ法によるa−Si膜の成膜において、水素濃度は5〜100%、成膜温度は50〜500℃の範囲、RF出力は500Hz〜100GHzの範囲において、1W〜10MWの範囲で任意に選ぶことができ、またパルスエネルギー発信源と組み合わせてもよい。
【0104】
さらに強力な光照射(波長1000nm以下) エネルギーや、電子サイクロトロン共鳴(ECR)条件を使用することによって、より水素を高プラズマ化させてスパッタリングを行ってもよい。
【0105】
これは、水素という軽い原子をよりプラズマ化させスパッタリングに必要な正イオンを効率よく生成させてスパッタによって成膜される膜中のマイクロ構造、本実施例の場合においてはa−Si膜中のマイクロ構造の発生を防止するためである。また前記他の反応性気体を上記の手段に応用してもよい。
【0106】
本実施例は非晶質性の半導体膜を単にa−Si膜として記載した。これは通常はシリコン半導体を示しているが、その他にゲルマニウムまたはシリコンとゲルマニウムの混合SixGe1−X(0<X<1) であってもよい。
【0107】
また、本発明の構成はスタガード型、コプレナー型、逆スタガード型、逆コプレナー型の絶縁ゲイト型電界効果トランジスタに適用できることはいうまでもない。
【0108】
【発明の効果】
本発明の構成をとることによって、工業的に有用なスパッタ法により得られた非単結晶半導体を熱結晶化させることによって結晶性を持つ半導体を得る工程において問題となる熱結晶化困難の問題を解決することができ、しかもこの結晶性を持つ半導体層を用いて高性能な薄膜トランジスタを作製することができた。
【0109】
また、本発明法によると、絶縁ゲイト型半導体装置に最小限度必要な部分をすべてスパッタ法で作製することができる。このため図1(D)に示されるような絶縁ゲイト型半導体装置において、活性層の下側(18)すなわち下地絶縁膜との接触部分が一部酸化され、半絶縁性を持つ状態となり、この部分での電気的な特性が若干悪くなる。これによりこの部分に、バックチャネルが発生することができず、逆方向リーク電流を少なくすることができるという特徴を持つ。このことは、この半導体装置をCMOSとして利用するときに非常に有効でありオフ電流の減少におおきな効果を示す。
【0110】
また、半導体膜中に存在する酸素不純物の濃度を少なくでき、結晶粒界付近でのキャリアに対する障壁(バリア)が形成されにくく、非常に高い移動度を持つ絶縁ゲイト型半導体装置を実現することができた。
【0111】
さらに同一装置内で複数の異なる処理を行える為外部の影響を受けることなく連続的な処理を行うことができる。加えて、複数の処理を同時に行なえるので生産性を高めることができる。
【図面の簡単な説明】
【図1】本実施例1の作製工程図
【図2】本発明用のマルチチャンバースパッタ装置の概略図
【図3】本発明の他の実施例の断面図
【図4】水素の分圧比とキャリアの移動度との関係を示したものである。
【図5】水素の分圧比としきい値との関係を示したものである。
【図6】本発明の結晶性を持つ半導体膜のラマンスペクトルを示したものである。
【符号の説明】
(1) ・・・予備室
(2) ・・・基板通過室
(3)(4)・・スパッタ室
(5)(6)(7)(8)・・・ゲイト弁
【発明の属する技術分野】
本発明は量産性の高い形成方法により作製された半導体層を用いた半導体装置の作製方法に関するものである。
【0002】
【従来の技術】
従来、多結晶半導体装置は、減圧CVDによって550℃〜900℃の温度範囲で形成することにより多結晶半導体膜を得て、この多結晶半導体膜を用いて作製されていた。
【0003】
最近、大面積の液晶ディスプレー等が開発されるようになり、大面積基板上にも多結晶半導体装置を形成する必要が生じてきた。
【0004】
減圧CVD法により直接大面積基板上に多結晶半導体層を形成することは反応温度の問題より、多くの困難を有し、通常は非単結晶半導体膜を形成した後に結晶化処理を施して、大面積基板上に多結晶半導体層を形成していた。
【0005】
減圧CVD法によって非単結晶半導体膜を得る場合、大面積基板に均一に成膜するのは困難であるという問題がある。
【0006】
またプラズマCVD法によって非単結晶半導体膜を得る場合その成膜工程に時間がかかり、大面積基板上での膜厚の均一性が取りにくいという問題があった。
【0007】
この様な問題を解決する手段としてはスパッタ法を用いる方法がある。
特にマグネトロン型スパッタ法は
イ)電子が磁場でターゲット付近に閉じ込められ高エネルギー電子による基板表面への損傷が抑えられる。
ロ)低温で大面積にわたり高速成膜できる。
ハ)危険なガスを使用しないので、安全性と工業性が高い。
などの利点がある。
【0008】
しかし、スパッタ法によって得た半導体膜にはマイクロ構造、すなわち珪素原子の存在に偏りがあり熱結晶化処理が困難であることが知られている。
【0009】
【発明が解決しようとする課題】
本発明はこのような問題点を解決し、より低温にて熱結晶化可能な半導体膜を利用した半導体装置をより効果的に作製する方法を提供するものである。
【0010】
【課題を解決するための手段】
本発明は、水素または水素を含有した不活性気体雰囲気中により基板上へのスパッタ法による半導体膜の成膜工程と、前記スパッタ法によって得た半導体膜形成の前または後に酸素または酸素を含有した不活性気体の雰囲気によりスパッタ法により酸化珪素膜を形成し、その各々の膜を専用の反応室で形成することを特徴とし、かつこれらの膜の形成順序を特定することなく任意に同一装置内にて連続して形成することがでることを特徴とするものである。
【0011】
この各々の膜を専用の反応室にて形成することにより半導体膜中における酸素量を7×1019cm−3以下、最も好ましくは1×1019cm−3以下とすることを特徴とするものであります。
【0012】
また前記半導体膜の一部をチャネル形成領域として構成する手法の一例として、水素または水素を含有した不活性気体雰囲気中によるスパッタで得られた非晶質性(アモルファスまたは極めてそ状態に近い)半導体膜(以下Si膜という)を450℃〜700℃代表的には600℃の温度を半導体膜に与えて少なくともチャネル形成領域を結晶化させることにより本発明の絶縁ゲイト型半導体装置用の活性層は得られる。
【0013】
従来、水素を添加したスパッタ法によって得られたa−Si(アモルファスシリコン)膜を用いて薄膜トランジスタを作製する例が知られているが、その電気的特性は低いことが知られている。そこで、一般的には水素を添加しないスパッタ法によってa−Si膜を得ている。
【0014】
しかしながら本発明者は、スパッタ法において水素を添加することで、成膜されるa−Si膜中にマイクロ構造が出来るのを防止することができ、このa−Si膜を450℃〜700℃好ましは600℃以下の低い温度で熱結晶化できることをつきとめた
。
【0015】
この結晶化の後の半導体膜は平均の結晶粒径が5〜400Å程度であり、かつ半導体膜中に存在する水素含有量は5原子%以下である。また、この結晶性を持つ半導体膜は格子歪みを有しておりミクロに各結晶粒の界面が互いに強く密接し、結晶粒界でのキャリアに対するバリアを消滅させる効果を持つ。
【0016】
このため、単に格子歪みの無い多結晶の結晶粒界では、酸素等の不純物原子が偏析し障壁(バリア)を構成しキャリアの移動を阻害するが、本発明のように半導体膜を専用のスパッタ反応室で形成すると膜中に存在する酸素の量が7×1019cm−3好ましくは1×1019cm−3以下という非常に少ない量まで減らすことができ、さらに形成された半導体膜は、格子歪みを有しているのでバリアが形成されないか又はその存在が無視できる程度であるため、その電子の移動度も50〜300cm2/Vsec と非常に良好な特性を有していた。
【0017】
また、プラズマCVD法により得られた半導体膜はアモルファス成分の存在割合が多く、そのアモルファス成分の部分が自然酸化され内部まで酸化膜が形成される、一方スパッタ膜は緻密であり自然酸化が半導体膜の内部にまで進行せず、表面のごく近傍付近しか酸化されない、この緻密さ故に格子歪みを持つ結晶粒子同士がお互いに強く押し合うことになり、結晶粒界面付近でキャリアに対するエネルギーバリアが形成されないという特徴を持つ。
【0018】
本発明は、このようなスパッタ法により形成された半導体膜の持つ優れた特性を積極的に利用し絶縁ゲイト型半導体装置の作製法を提供するものであり、そのために個々の膜を専用のスパッタ反応室で作製するものであります。
【0019】
このスパッタ法により形成された酸化珪素膜は、基板上の絶縁膜またはゲイト絶縁膜として、利用でき、さらに半導体膜は活性層または不純物層さらにゲイト電極として利用することができる。
【0020】
このように、本発明法によると、絶縁ゲイト型半導体装置に最小限度必要な部分をすべてスパッタ法で作製することができる。このため図1(D) に示されるような絶縁ゲイト型半導体装置において、活性層の下側(18)すなわち下地絶縁膜との接触部分が一部酸化され、SiOxの状態となり、この部分での電気的な特性が若干悪くなる。これによりこの部分に、バックチャネルが発生することができず、逆方向リーク電流を少なくすることができるという特徴を持つ。このことは、この半導体装置をCMOSとして利用するときに非常に有効でありオフ電流の減少におおきな効果を示す。
【0021】
さらにまた、スパッタ法により形成された半導体膜であるのでその粒径は熱結晶化の後で、5〜400Å代表的には50〜200Åであり、このように粒径が小さいのでこの部分での逆方向リークをN+−I(P+−I)接合で小さくすることができる。
以下に実施例を示し本発明を詳細に説明する。
【0022】
【実施例】
〔実施例1〕
本実施例は、図2にその概略を示したようなマルチチャンバー型のマグネトロン型RFスパッタ装置によって作製したSi膜を熱結晶化させ結晶性を持つ珪素半導体層を得、この珪素半導体層を使用して薄膜トランジスタを作製した例である。
【0023】
このマルチチャンバー型のスパッタ装置は図2に示すように予備室(1)と基板通過室(2)と酸化珪素用反応室(3)と半導体膜用反応室(4)がゲート弁(6)(7)(8) に仕切られて接続されており、各々の室は完全に独立して排気及び気体の導入等が行なえるシステムとなっている。
【0024】
この排気系としてはロータリーポンプとターボ分子ポンプを直列に接続した反応及び低真空用排気系とさらにクライオポンプを接続した高真空排気系の2系統を備えており、背圧として1×10−7Paまで排気できる。
【0025】
また各々の部屋に基板をローディングする際には、その間を仕切るゲート弁の開閉を行なった後となるが、この開閉の際には両室の圧力差を少なくし、かつ両室の雰囲気ガスをそろえた後に行なう。これにより、不要な不純物等の混入を極力低減することができる。
【0026】
また、スパッタ用のターゲット近傍に設けられた磁界供給手段は外部からのコントロール(例えば印加電力量またはターゲットとの距離等の可変)によりその強さを可変できるものとした。
【0027】
このスパッタ装置の基板通過室(2)には半導体膜の熱処理が可能なように加熱手段と雰囲気ガス供給手段が設けられており基板を装置外に取り出さなくても半導体膜の熱結晶化が可能である。さらに基板上に膜を形成する前にこの基板通過室にて基板の加熱処理を行ない一度基板を熱収縮させた後にこの基板上に膜形成を行うことができ、基板の際収縮量が減少し膜中に残存する応力を緩和し、更に下地と膜の密着性が良好となる。
【0028】
図1に本実施例において作製した薄膜トランジスタ作製工程を示す。
【0029】
まず、ガラス基板(11)10枚/カセットをゲイト弁(5)より予備室(1)にセットし、このうち1枚を基板通過室(2)を通過して、酸化珪素膜形成用反応室(3)にローディングした。ガラス基板(11)上にSiO2膜(12)を以下の条件においてマグネトロン型RFスパッタ法により200nmの厚さに形成した。
O2 100%雰囲気
成膜温度 150℃
RF 813.56NHz) 出力 400W
圧力 0.5Pa
単結晶シリコンをターゲットに使用
【0030】
形成後反応室を高真空に排気後ゲート弁を開閉し、基板を通過室へ出した後、同様にして半導体膜用反応室(4)に基板を移した後、チャネル形成領域となるSi膜(13)を100nmの厚さに成膜する。
【0031】
この際に、背圧を1×10−7Pa以下とし、排気はタ−ボ分子ポンプとクライオポンプとを用いた。供給する気体の量は5N(99.999%) 以上の純度を有し、添加気体としては必要に応じて用いるアルゴン4N以上を有せしめた。タ−ゲットの単結晶シリコンも5×1018cm−3以下の酸素濃度、例えば1×1018cm−3の酸素濃度とし、形成される被膜中の不純物としての酸素をきわめて少なくした。
【0032】
成膜条件は、不活性気体であるアルゴンと水素雰囲気下において、
H2/(H2+Ar)=80% (分圧比)
成膜温度 150 ℃
RF(13.56MHz) 出力 400W
全圧力 0.5Pa
とし、ターゲットは単結晶Siターゲットを用いた。
【0033】
この後、基板(11)を再び基板通過室に戻しここで450℃〜700℃の温度範囲特に600℃の温度で10時間の時間をかけ水素または不活性気体中、本実施例においては窒素100%雰囲気中においてSi膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層(セミアモルファスまたはセミクリスタル)を作製した。
【0034】
かかる方法にて形成されたアモルファスシリコン膜および熱処理により結晶化後の被膜中の不純物純度をSIMS( 二次イオン等量分析) 法により調べた。すると成膜中の不純物濃度のうち、酸素8×1018cm−3、炭素3×1016cm−3であった。また水素は4×1020cm−3を有し、珪素の密度を4×1022cm−3とすると、1原子%に相当する量であった。これらをタ−ゲットの単結晶シリコンの酸素濃度1×1018cm−3を基準として調べた。またこのSIMS分析は成膜後被膜の深さ方向の分布( デプスプロフィル) を調べ、その最小値を基準とした。なぜなら表面は大気との自然酸化した酸化珪素があるからである。これらの値は結晶化処理後であっても特に大きな変化はなく、酸素の不純物濃度は8×1018cm−3であった。
【0035】
この実施例において、酸素を念のために増やし、例えばN2O を0.1cc/sec 、1cc/secと添加してみた。すると結晶化後の酸素濃度は1×1020cm−3、4×1020cm−3と多くなった。しかしかかる被膜を用いた時、同時に、結晶化に必要な温度を700 ℃以上にするか、または結晶化時間を少なくとも5倍以上にすることによって、初めて結晶化ができた。
【0036】
即ち工業的に基板のガラスの軟化温度を考慮すると、700 ℃以下好ましくは600 ℃以下での処理は重要であり、またより結晶化に必要な時間を少なくすることも重要である。しかし酸素濃度等の不純物をどのように少なくしても、450 ℃以下では熱アニ−ルによるa−Si半導体の結晶化は実験的には不可能であった。
【0037】
また本発明においては、もしかかる高品質のスパッタ装置を用いた結果として、装置からのリ−ク等により成膜中の酸素濃度が1×1020cm−3またはそれ以上となった場合は、かかる本発明の特性を期待することができない。
【0038】
かくの如くにして7×1019cm−3以下の酸素濃度であること、および熱処理温度が450 〜700 ℃であることが決められた。
【0039】
この半導体膜は図6に示すレーザラマン分析のデータよりわかるように、結晶の存在を示すピークの位置が、通常の単結晶シリコンのピークの位置に比べて、低波数側にシフトしており、格子歪みの存在をうらずけていた。
【0040】
また、本実施例においてはシリコン半導体を使用して本発明の説明をおこなっているが、ゲルマニウム半導体やシリコンとゲルマニウムの混在した半導体をしようすることも可能であり、その際には熱結晶化の際に加える温度を 100℃程度さげることが可能であった。
【0041】
次に、基板をこの装置より取り出しこの熱結晶化させた珪素半導体膜に対してデバイス分離パターニングを行い図1(A)の形状を得、この半導体膜の一部を絶縁ゲイト型半導体装置のチャネル形成領域として構成させた。
【0042】
次に、基板を再びこのスパッタ装置に戻し、酸化珪素専用の反応室(3)にてゲイト酸化膜(SiO2)(15)を100nmの厚さにマグネトロン型RFスパッタ法により以下の条件で成膜した。このゲイト絶縁膜形成前に水素100%雰囲気で基板側にバイアスを加えて、半導体(13)の表面をプラズマ水素クリーニングした。
【0043】
ゲイト絶縁膜の作成条件は
酸素 95体積% NF3 5体積%
圧力0.5pa
成膜温度100℃
RF(13.56MHz)出力400W
【0044】
このゲート酸化膜の作成に際して不活性気体に対して酸素の割合を多くもっとも好ましくは100%酸素でスパッタを行なうとゲイト絶縁膜の界面準位密度をさげることができ非常に特性のよいトランジスタを実現できる。
【0045】
また本実施例においては反応中にNF3を反応用気体の一部として、添加したので、ゲイト絶縁膜中にフッ素が添加されている。これにより、膜中の珪素の不対結合手と中和させ、膜中の固定電荷の発生原因を除去することができた。
【0046】
次にマルチチャンバースパッタ装置より、この基板を取り出し減圧CVD法にて、この上にリンが混入された半導体層を形成する。この後所定のマスクパターンを使用してフォトリソ加工を行ないこのリンが混入された半導体膜をゲイト電極(20)として形成した。図1(B)
【0047】
この電極を減圧CVD法にて作成することにより下地のゲイト絶縁膜を損傷せず、良好な特性を得ることができる。
【0048】
このゲイト電極はドープされた半導体層に限定されることなくその他の材料を使用可能である。 次にこのゲイト電極(20)またはゲイト電極(20)をエッチングする際に使用したレジスパターン等をマスクとして、セルファラインに不純物領域(14)及び(14’) をイオン打ち込み技術を使用して形成した。この後、水素雰囲気下400℃で熱アニールを15分行ない活性化した。
【0049】
これにより、ゲイト電極(20)の下の半導体層は絶縁ゲイト型半導体装置のチャネル領域として、構成された。
【0050】
次にこれらの全て上面を覆って層間絶縁膜(17)を形成し、図1(C)の状態を得た。その後、ソース、ドレイン電極のコンタクト用の穴をあけ、その上面にスパッタ法により金属アルミニウムを形成し、所定のパターニングを施し、ソース、ドレイン電極(16)、(16’) を構成し、絶縁ゲイト型半導体装置を完成させた。図1(D)
【0051】
本実施例の場合、チャネル領域を形成する半導体層とソース、ドレインの半導体層とが同一物で構成されており、工程の簡略化をはかれる。また同じ半導体層を使用しているため、ソース、ドレインの半導体層も結晶性を持ち、キャリアの移動度が高いのでより良い電気的特性を持つ絶縁ゲイト型半導体装置を実現することができた。
【0052】
以上が本実施例において作製した熱結晶珪素半導体層を用いた薄膜トランジスタの作製方法であるが、比較の為にチャンネル形成領域である図1(A)のSi層(13)をマグネトロン型RFスパッタ法により成膜する際の条件である水素の濃度および酸素濃度を変化させた参考例を4例を以下に示す。
【0053】
(参考例1)
本参考例は実施例1の作製法においてチャンネル形成領域となる図1(A)の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=0%(分圧比)
とし、他は実施例1と同様な方法によって作製したものである。この時酸素濃度は2×1020cm−3であった。
【0054】
(参考例2)
本参考例は実施例1の作製法においてチャンネル形成領域となる図1(A)の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=20% (分圧比)
とし、他は実施例1と同様な方法によって作製したものである。この時酸素濃度は7×1019cm−3であった。
【0055】
(参考例3)
本実施例は実施例1の作製法においてチャンネル形成領域となる図1(A)の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=50% (分圧比)
とし、他は実施例1と同様な方法によって作製したものである。この時酸素濃度は3×1019cm−3であった。
【0056】
(参考例4)
本参考例は実施例1の作製法においてチャンネル形成領域となる図1(A)の(13)を作製する際のスパッタ時における雰囲気の分圧比を
H2/(H2+Ar)=70% (分圧比)
とし、他は実施例1と同様な方法によって作製したものである。この時酸素濃度は1×1019cm−3であった。
【0057】
以下上記記載例の電気的特性を比較した結果を示す。
図4は完成した前記実施例1及び参考例1〜4のチャンネル部におけるキャリアの移動度μ(FIELD MOBILITY)とスパッタ時における水素分圧比(PH/PTOTAL=H2/(H2+Ar))の関係をグラフ化したものである。
【0058】
図4におけるプロット点と前記各例との対応関係を以下に表1として示す。
【0059】
【表1】
【0060】
図4によれば水素分圧が0%の時は酸素濃度が2×1020cm−3もあるため、3×10−1cm2V/secときわめて小さく、また他方、本発明の如く20%以上また酸素濃度7×1019cm−3以下において顕著に高い移動度2cm2/Vsec以上μ(FIELD MOBILITY)が得られていることがわかる。
【0061】
これは水素を添加すると、スパッタ内のチャンバ中での酸素を水とし、それをクライオポンプで積極的に除去できたためと推定される。
【0062】
図5はしきい値電圧とスパッタ時における水素分圧比(PH/PTOTAL=H2/(H2+Ar))の関係をグラフ化したものである。
水素分圧比(PH/PTOTAL=H2/(H2+Ar))と前記各例番号の対応関係は表1の場合と同じである。
【0063】
しきい値電圧が低いほど薄膜トランジスタを動作させる動作電圧すなわちゲート電圧が低くてよいことになり、デバイスとしての良好な特性が得られることを考えると図5の結果は、水素の分圧比の高い条件のスパッタ法によって、スレッシュホールド電圧8V以下のノーマリオフの状態をえることができる。すなわち、チャンネル形成領域となる図1(A)の(13)に示されるSi膜を得て、このSi膜を熱結晶化させることによって得られる結晶性を持つ半導体層を用いたデバイスは良好な電気的特性を示すことがわかる。
【0064】
また図5によると水素分圧比が高い方がしきい値電圧が低くなっていることがわかる。このことより前記各例におけるチャンネル形成領域となるa−Si膜のスパッタ法による作製時において、水素の分圧比を高くするとデバイスの電気的特性が高くなっていく傾向があることがわかる。
【0065】
本願発明に用いられるセミアモルファスまたはセミクリスタル半導体について、そのメカニズムを略記する。
【0066】
すなわちスパッタ法において単結晶のシリコン半導体をターゲットとし、水素とアルゴンとの混合気体でスパッタをすると、アルゴンの重い原子のスパッタ(衝撃)によりターゲットからは原子状のシリコンも離れ、被形成面を有する基板上に飛しょうするが、同時に数十〜数十万個の原子が固まった塊がクラスタとしてターゲットから離れ、被形成面に飛しょうする。
【0067】
この飛しょう中は、水素がこのクラスタの外周辺の珪素の不対結合手と結合し、被形成面上に秩序性の比較的高い領域として作られる。
【0068】
すなわち、被膜形成面上には秩序性の高い、かつ周辺にSi−H結合を有するクラスタと純粋のアモルファス珪素との混合物とする。これを450℃〜700℃の非酸化性気体中での熱処理により、クラスタの外周辺のSi−H結合は他のSi−H結合と反応し、Si−Si結合を作る。
【0069】
しかし、この結合はお互い引っぱりあうと同時に、秩序性の高いクラスタはより高い秩序性の高い状態、すなわち結晶化に相を移そうとする。しかし隣合ったクラスタ間は、互いに結合したSi−Siがそれぞれのクラスタ間を引っぱりあう。その結果は、結晶は格子歪を持ちレーザラマンでの結晶ピークは単結晶の520cm−1より低波数側にずれて測定される。
【0070】
また、このクラスタ間のSi−Si結合は互いのクラスタをアンカリング(連結)するため、各クラスタでのエネルギバンドはこのアンカリングの個所を経て互いに電気的に連結しあえる。そのため結晶粒界がキャリアのバリアとして働く多結晶シリコンとは根本的に異なり、キャリア移動度も10〜200cm2/V Secを得ることができる。
【0071】
つまり本発明の如く、かるる定義に基づくセミアモルファスまたはセミクリスタルは見掛け上結晶性を持ちながらも、電気的には結晶粒界が実質的にない状態を予想できる。
【0072】
もちろん、アニール温度がシリコン半導体の場合の450℃〜700℃という中温
アニールではなく、1000℃またはそれ以上の結晶成長をともなう結晶化をさせる時はこの結晶成長により、膜中の酸素等が粒界に折出し、バリアを作ってしまう。これは、単結晶と同じ結晶と粒界のある材料である。
【0073】
またこの半導体におけるクラスタ間のアンカリングの程度を大きくすると、よりキャリア移動度は大きくなる。このためにはこの膜中にある酸素量を7×1019cm−3好ましくは1×1019cm−3以下にすると、さらに600℃よりも低い温度で結晶化ができるに加えて、高いキャリア移動度を得ることができる。
【0074】
図6は本発明の前記参考例1、2、3、4のチャンネル形成領域となるSi膜(13)を作製する際のスパッタ時における水素の分圧比を0%、20%、50%とした場合において、このa−Si膜を熱結晶化させた結晶性を持つ珪素半導体層のラマンスペクトルを示したものである。
【0075】
図6に表された表示記号と例番号およびスパッタ時の水素分圧比との関係を表2に示す。
【0076】
【表2】
【0077】
図6を見ると曲線(61)に比較して曲線(62)、すなわちチャンネル形成領域となるSi半導体層を作製する際のスパッタ時における水素の分圧比が0%の場合と20%の場合を比較すると、熱結晶化させた場合スパッタ時における水素の分圧比が20%の場合のラマンスペクトルは顕著にその半導体シリコンの結晶性が表れていることがわかる。
【0078】
またその平均の結晶粒径は半値幅より5〜400Å代表的には50〜300Åである。そしてラマンスペクトルのピークの位置は単結晶シリコンのピークの位置である 520cm−1よりも低波数側にずれており、明らかに格子歪を有していた。
【0079】
このことは本発明の特徴を顕著に示している。すなわち水素を添加したスパッタ法によるSi膜の作製の効果は、そのSi膜を熱結晶化させて初めて現れるものであるということである。
【0080】
このように、格子歪みを有していると微結晶粒の各々がお互いに無理に縮んだ状態となっているので、お互いの結晶粒界での密接が強くなり、結晶粒界部分でのキャリアに対するエネルギーバリアも存在せず、かつ酸素等の不純物の偏析も発生しにくくなり、結果として、高いキャリアの移動度を実現することが可能となる。
【0081】
本発明でいう粒径とは作製された半導体膜をラマン分光分析を行なった際に得られるラマンスペクトルによって算出される数値であり、実際の膜中に粒界が存在するかどうかは不明であり、むしろ前述のように粒界が存在しないと考えられる。
【0082】
この半導体膜の結晶の粒径を可変する方法としては、スパッタ成膜時に、加えるRFパワーを可変する方法が考えらる。
【0083】
その他の方法としてターゲット近傍に設置されている磁界供給手段の磁界の強さを変化させてもよい。例えば、磁界供給手段が電磁石の場合、コイルに流す電流を多くして磁界を強くすると、基板上に形成される半導体膜の粒径を大きくすることができる。又、その逆も可能である。
【0084】
また本発明の効果を示すデータとして以下に表3を示す。
【0085】
【表3】
【0086】
表3において、水素分圧比というのは本実施例におけるチャンネル形成領域となるSi膜(図1(A) の(13))をマグネトロン型RFスパッタ法によって作製する際における条件である。
【0087】
S値というのは、デバイスの特性を示すゲート電圧(VG)とドレイン電流(ID)の関係を示すグラフにおける曲線の立ち上がり部分の[d(ID)/d(VG)]−1の値の最小値であり、この値が小さい程(VG−ID)特性を示す曲線の傾きの鋭さが大きく、デバイスの電気的特性が高いことを示す。
VTはしきい値電圧を示す。
μはキャリアの移動度を示し単位は(cm2/V・s)である。
on/off特性というのは、前記(VG−ID)特性を示す曲線におけるVG=30ボルトにおけるIDの値とIDの最小値との比の対数値である。
【0088】
本実施例においては下地の酸化珪素膜と半導体膜とを専用の反応室にて、連続的に形成したが特にこの場合に限定されることはなく、作製する半導体装置の構造にもよるが半導体膜とゲイト絶縁膜あるいはゲイト絶縁膜とゲイト電極等を専用の反応室で連続的に形成することも本発明の技術思想の範囲内であることは明らかである。
【0089】
〔実施例2〕
本実施例においては、図3に示された構造の絶縁ゲイト型半導体装置を示す。
【0090】
絶縁基板上に酸化珪素膜をコートすることは実施例1と同じであるが、本実施例においては、チャネル領域を構成する半導体層の作製の前にゲイト絶縁膜の形成を終える作製方法を示している。 絶縁膜(12)の上にスパッタ法により金属モリブデンを厚さ3000Åに形成し、所定のパターンニングをして、ゲイト電極(20)を形成した。
【0091】
次に実施例1にて使用したマルチチャンバー型スパッタ装置の構成にさらにもう1つのN型半導体膜専用の反応室が追加されたスパッタ装置を用いて、ゲート酸化膜(SiO2)(15)を100nmの厚さにマグネトロン型RFスパッタ法により以下の条件で成膜した。
酸化雰囲気 100%
圧力 0.5pa
成膜温度 100℃
RF(13.56MHz)出力400W
シリコンターゲットまたは合成石英のターゲットを使用した。
【0092】
この酸化膜の作成に際して不活性気体に対して酸素の割合を多くもっとも好ましくは100%酸素でスパッタを行なうとゲイト絶縁膜の界面準位密度を下げることができ、非常に特性のよいトランジスタを実現できる。
【0093】
次に基板を半導体膜専用の反応室に移動させてこの酸化珪素膜の上にチャンネル形成領域となるa−Si膜(13)を100nmの厚さに成膜する。
【0094】
成膜条件は、不活性気体であるアルゴンと水素雰囲気下において、
H2/(H2+Ar)=80% (分圧比)
成膜温度 150 ℃
RF(13.56MHz) 出力 400W
全圧力 0.5Pa
とし、ターゲットはSiターゲットを用いた。
【0095】
この後、半導体膜の成膜を終えた基板を反応室より取り出し、基板を装置の外に出さず基板通過室にて450℃〜700℃の温度範囲特に600℃の温度で10時間の
時間をかけ水素または不活性気体中、本実施例においては窒素100%雰囲気中においてa−Si膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層を作製した。この時同時に新たに基板を予備室より酸化珪素膜専用の反応室に移動させて、前述の条件でゲイト絶縁膜を作製した。
【0096】
このような方法により形成された半導体膜中に存在する酸素不純物の量はSIMS分析により1×1019cm−3、炭素は4×1018cm−3であり、水素の含有量は1%以下であった。これによりゲイト電極(20)の上にチャネル領域(22)を構成させることができた。この熱処理の間に後からゲイト絶縁膜作製の為に酸化珪素用の反応室に導入された基板を基板通過室をへて、半導体膜用反応室に移動させ、同じ条件で半導体膜の形成を行った。
【0097】
次に熱処理の終わった基板を通過室からN型半導体膜形成用反応室に移動した後、n+a−Si膜(14)を以下に示す条件でマグネトロン型RFスパッタ法により50nmの厚さに成膜した。また同時に半導体膜の形成が終了した基板を基板通過室にて熱処理し同時に新たな基板をゲイト絶縁膜用反応室に導入し以後は同様にして複数の処理を同時に行なった。
【0098】
成膜条件は、水素分圧比10〜99%以上(本実施例では80%)、アルゴン分圧比10〜99%(本実施例では19%)の雰囲気中において、
成膜温度 150 ℃
RF(13.56MHz) 出力 400W
全圧力 0.5Pa
でありターゲットとしてリンをドープした単結晶シリコンを使用した。
【0099】
次にこの半導体層(14)の上にソース、ドレイン用の電極のためのアルミニウム膜を形成し、パターニングを施し、ソース,ドレインの不純物領域(14)(14’) およびソース、ドレインの電極(16),(16’)を形成して、半導体装置を完成した。
【0100】
本実施例においては、チャネル形成領域の半導体膜形成前にゲイト絶縁膜が形成されているので、熱結晶化の処理の際に、ゲイト絶縁膜とチャネル領域の界面付近が適度に熱アニールされ、界面準位密度をさげることができるという特徴を持つ。
【0101】
また、各々の膜の形成時には背圧を1×10−6Pa以下としかつ排気系をターボ分子ポンプとクライオポンプとを組み合わせているので、オイルフリーな不純物の少ない状態で膜形成を行える。本実施例における活性層(13)中の酸素不純物量は1×1019cm−3であり、その移動度μは41.4であった。
【0102】
なお、本実施例等においては熱結晶化させる半導体層としてa−Si膜を用いたが、本発明は他の非単結晶半導体を熱結晶化させる場合においても有効であることはいうまでもない。
【0103】
また上記スパッタ時における不活性気体としてはArを用いたが、その他の気体としてHeなどのハロゲン気体、またはSiH4、Si2H6などの反応性気体をプラズマ化させたものを用いても良い。また、本実施例のマグネトロン型RFスパッタ法によるa−Si膜の成膜において、水素濃度は5〜100%、成膜温度は50〜500℃の範囲、RF出力は500Hz〜100GHzの範囲において、1W〜10MWの範囲で任意に選ぶことができ、またパルスエネルギー発信源と組み合わせてもよい。
【0104】
さらに強力な光照射(波長1000nm以下) エネルギーや、電子サイクロトロン共鳴(ECR)条件を使用することによって、より水素を高プラズマ化させてスパッタリングを行ってもよい。
【0105】
これは、水素という軽い原子をよりプラズマ化させスパッタリングに必要な正イオンを効率よく生成させてスパッタによって成膜される膜中のマイクロ構造、本実施例の場合においてはa−Si膜中のマイクロ構造の発生を防止するためである。また前記他の反応性気体を上記の手段に応用してもよい。
【0106】
本実施例は非晶質性の半導体膜を単にa−Si膜として記載した。これは通常はシリコン半導体を示しているが、その他にゲルマニウムまたはシリコンとゲルマニウムの混合SixGe1−X(0<X<1) であってもよい。
【0107】
また、本発明の構成はスタガード型、コプレナー型、逆スタガード型、逆コプレナー型の絶縁ゲイト型電界効果トランジスタに適用できることはいうまでもない。
【0108】
【発明の効果】
本発明の構成をとることによって、工業的に有用なスパッタ法により得られた非単結晶半導体を熱結晶化させることによって結晶性を持つ半導体を得る工程において問題となる熱結晶化困難の問題を解決することができ、しかもこの結晶性を持つ半導体層を用いて高性能な薄膜トランジスタを作製することができた。
【0109】
また、本発明法によると、絶縁ゲイト型半導体装置に最小限度必要な部分をすべてスパッタ法で作製することができる。このため図1(D)に示されるような絶縁ゲイト型半導体装置において、活性層の下側(18)すなわち下地絶縁膜との接触部分が一部酸化され、半絶縁性を持つ状態となり、この部分での電気的な特性が若干悪くなる。これによりこの部分に、バックチャネルが発生することができず、逆方向リーク電流を少なくすることができるという特徴を持つ。このことは、この半導体装置をCMOSとして利用するときに非常に有効でありオフ電流の減少におおきな効果を示す。
【0110】
また、半導体膜中に存在する酸素不純物の濃度を少なくでき、結晶粒界付近でのキャリアに対する障壁(バリア)が形成されにくく、非常に高い移動度を持つ絶縁ゲイト型半導体装置を実現することができた。
【0111】
さらに同一装置内で複数の異なる処理を行える為外部の影響を受けることなく連続的な処理を行うことができる。加えて、複数の処理を同時に行なえるので生産性を高めることができる。
【図面の簡単な説明】
【図1】本実施例1の作製工程図
【図2】本発明用のマルチチャンバースパッタ装置の概略図
【図3】本発明の他の実施例の断面図
【図4】水素の分圧比とキャリアの移動度との関係を示したものである。
【図5】水素の分圧比としきい値との関係を示したものである。
【図6】本発明の結晶性を持つ半導体膜のラマンスペクトルを示したものである。
【符号の説明】
(1) ・・・予備室
(2) ・・・基板通過室
(3)(4)・・スパッタ室
(5)(6)(7)(8)・・・ゲイト弁
Claims (1)
- ゲイト電極の下方にチャネル形成領域が形成される絶縁ゲイト型電界効果トランジスタの作製方法であって、
基板上に、酸素雰囲気において、マグネトロン型RFスパッタ法により、単結晶シリコンのターゲットを用いて、下地として酸化珪素膜を形成する工程と、
前記酸化珪素膜を形成した後、前記基板を大気に曝すことなく、チャネル形成領域を形成するために、前記酸化珪素膜上に、水素を分圧比で20%以上含有する水素とアルゴンの混合気体の雰囲気中で、酸素濃度が5×10 18 cm -3 以下の単結晶シリコンのターゲットを用いたマグネトロン型RFスパッタ法により、酸素濃度が7×10 19 cm -3 以下の非晶質珪素膜を形成する工程と、
前記非晶質珪素膜を形成した後、前記基板を大気に曝すことなく前記マグネトロン型RFスパッタ法によって得た非晶質珪素膜を450〜700℃の温度で熱処理することにより、レーザーラマン分析により520cm -1 よりも低波数側にずれた結晶性を有することを示すピークが測定される結晶性の珪素膜を形成する工程と、
前記結晶性の珪素膜をパターニングし、チャネル形成領域が形成される半導体層を形成する工程とを備えると共に、
前記酸化珪素膜の形成、前記非晶質珪素膜の形成及び前記非晶質珪素膜の加熱は、それぞれ同一の装置の異なる室において行われ、前記酸化珪素膜を形成する反応室及び前記非晶質珪素膜を形成する反応室は、マグネトロン型RFスパッタ法による専用の反応室であって、それぞれ反応室ごとに独立したゲート弁に仕切られて基板通過室に接続され、前記基板通過室において、前記結晶化のための450〜700℃での前記非晶質珪素膜の加熱を行うことを特徴とする絶縁ゲイト型電界効果トランジスタの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31646099A JP3614331B2 (ja) | 1990-11-09 | 1999-11-08 | 結晶性珪素膜の形成方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2305529A JP3054187B2 (ja) | 1990-11-09 | 1990-11-09 | 絶縁ゲイト型半導体装置の作製方法 |
JP31646099A JP3614331B2 (ja) | 1990-11-09 | 1999-11-08 | 結晶性珪素膜の形成方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2305528A Division JP3054186B2 (ja) | 1990-09-11 | 1990-11-09 | 絶縁ゲイト型半導体装置の作製方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34956199A Division JP3614333B2 (ja) | 1999-12-08 | 1999-12-08 | 絶縁ゲイト型電界効果トランジスタ作製方法 |
JP2004264241A Division JP4138719B2 (ja) | 2004-09-10 | 2004-09-10 | 絶縁ゲイト型電界効果トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000150380A JP2000150380A (ja) | 2000-05-30 |
JP3614331B2 true JP3614331B2 (ja) | 2005-01-26 |
Family
ID=34196358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31646099A Expired - Fee Related JP3614331B2 (ja) | 1990-11-09 | 1999-11-08 | 結晶性珪素膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3614331B2 (ja) |
-
1999
- 1999-11-08 JP JP31646099A patent/JP3614331B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000150380A (ja) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6261877B1 (en) | Method of manufacturing gate insulated field effect transistors | |
US5744818A (en) | Insulated gate field effect semiconductor device | |
US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
JP3054187B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP3054186B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
JP3614333B2 (ja) | 絶縁ゲイト型電界効果トランジスタ作製方法 | |
JP4138719B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
EP0481777B1 (en) | Method of manufacturing gate insulated field effect transistors | |
JPH05198507A (ja) | 半導体作製方法 | |
JP3614331B2 (ja) | 結晶性珪素膜の形成方法 | |
JP3241705B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3397760B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3051363B2 (ja) | 半導体装置の作製方法 | |
JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3065528B2 (ja) | 半導体装置 | |
JP3153202B2 (ja) | 半導体装置の作製方法 | |
JP4001281B2 (ja) | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 | |
KR960011105B1 (ko) | 전기광학 장치용 절연게이트 전계효과 트랜지스터의 제조방법 | |
JP3142836B2 (ja) | 半導体装置 | |
JP3030366B2 (ja) | 半導体作製方法 | |
JP3160269B2 (ja) | 半導体装置の作製方法 | |
JP2001035791A (ja) | 半導体装置の作製方法 | |
JP2001053007A (ja) | 半導体装置の作製方法 | |
JP2001053291A (ja) | 半導体および半導体装置 | |
JP2001053289A (ja) | 薄膜トランジスタの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041026 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091112 |
|
LAPS | Cancellation because of no payment of annual fees |