JP3054186B2 - 絶縁ゲイト型半導体装置の作製方法 - Google Patents

絶縁ゲイト型半導体装置の作製方法

Info

Publication number
JP3054186B2
JP3054186B2 JP2305528A JP30552890A JP3054186B2 JP 3054186 B2 JP3054186 B2 JP 3054186B2 JP 2305528 A JP2305528 A JP 2305528A JP 30552890 A JP30552890 A JP 30552890A JP 3054186 B2 JP3054186 B2 JP 3054186B2
Authority
JP
Japan
Prior art keywords
film
sputtering
semiconductor
substrate
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2305528A
Other languages
English (en)
Other versions
JPH04177735A (ja
Inventor
舜平 山崎
宏勇 張
喬 犬島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2305528A priority Critical patent/JP3054186B2/ja
Priority to TW080107165A priority patent/TW237562B/zh
Priority to KR1019910007795A priority patent/KR940003380B1/ko
Priority to EP19910310362 priority patent/EP0485233A3/en
Publication of JPH04177735A publication Critical patent/JPH04177735A/ja
Priority to KR1019940017975A priority patent/KR960011105B1/ko
Priority to US08/310,364 priority patent/US6177302B1/en
Priority to KR1019960000484A priority patent/KR960007720B1/ko
Priority to US08/677,331 priority patent/US6261877B1/en
Application granted granted Critical
Publication of JP3054186B2 publication Critical patent/JP3054186B2/ja
Priority to US09/877,059 priority patent/US6566175B2/en
Priority to US10/401,891 priority patent/US7507615B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 【発明の利用分野】
本発明は量産性の高い形成方法により作製された半導
体層を用いた半導体装置の作製方法に関するものであ
る。
【従来の技術】
従来、多結晶半導体装置は、減圧CVDによって550℃〜
900℃の温度範囲で形成することにより多結晶半導体膜
を得て、この多結晶半導体膜を用いて作製されていた。 最近、大面積の液晶ディスプレー等が開発されるよう
になり、大面積基板上にも多結晶半導体装置を形成する
必要が生じてきた。 減圧CVD法により直接大面積基板上に多結晶半導体層
を形成することは反応温度の問題より、多くの困難を有
し、通常は非単結晶半導体膜を形成した後に結晶化処理
を施して、大面積基板上に多結晶半導体層を形成してい
た。 減圧CVD法によって非単結晶半導体膜を得る場合、大
面積基板に均一に成膜するのは困難であるという問題が
ある。 またプラズマCVD法によって非単結晶半導体膜を得る
場合その成膜工程に時間がかかり、大面積基板上での膜
厚の均一性が取りにくいという問題があった。 この様な問題を解決する手段としてはスパッタ法を用
いる方法がある。 特にマグネトロン型スパッタ法は イ)電子が磁場でターゲット付近に閉じ込められ高エネ
ルギー電子による基板表面への損傷が抑えられる。 ロ)低温で大面積にわたり高速成膜できる。 ハ)危険なガスを使用しないので、安全性と工業性が高
い。 などの利点がある。 しかし、スパッタ法によって得た半導体膜にはマイク
ロ構造、すなわち珪素原子の存在に偏りがあり熱結晶化
処理が困難であることが知られている。
【発明の目的】
本発明はこのような問題点を解決し、より低温にて熱
結晶化可能な半導体膜を利用した半導体装置をより効果
的に作製する方法を提供するものである。
【発明の構成】
本発明は、水素または水素を含有した不活性気体雰囲
気中により基板上へのスパッタ法による半導体膜の成膜
工程と、前記スパッタ法によって得た半導体膜形成の前
または後に酸素または酸素を含有した不活性気体の雰囲
気によりスパッタ法により酸化珪素膜を形成し、その各
々の膜を専用の反応室で形成することを特徴とし、かつ
これらの膜の形成順序を特定することなく任意に同一装
置内にて連続して形成することがでることを特徴とする
ものである。 この各々の膜を専用の反応室にて形成することにより
半導体膜中における酸素量を7×10×19cm-3以下、最も
好ましくは1×1019cm-3以下とすることを特徴とするも
のであります。 また前記半導体膜の一部をチャネル形成領域として構
成する手法の一例として、水素または水素を含有した不
活性気体雰囲気中によるスパッタで得られた非晶質性
(アモルファスまたは極めてそ状態に近い)半導体膜
(以下Si膜という)を450℃〜700℃代表的には600℃の
温度を半導体膜に与えて少なくともチャネル形成領域を
結晶化させることにより本発明の絶縁ゲイト型半導体装
置用の活性層は得られる。 従来、水素を添加したスパッタ法によって得られたa
−Si(アモルファスシリコン)膜を用いて薄膜トランジ
スタを作製する例が知られているが、その電気的特性は
低いことが知られている。 そこで、一般的には水素を添加しないスパッタ法によ
ってa−Si膜を得ている。 しかしながら本発明者は、スパッタ法において水素を
添加することで、成膜されるa−Si膜中にマイクロ構造
が出来るのを防止することができ、このa−Si膜を450
℃〜700℃好ましは600℃以下の低い温度で熱結晶化でき
ることをつきとめた。 この結晶化の後の半導体膜は平均の結晶粒径が5〜40
0Å程度であり、かつ半導体膜中に存在する水素含有量
は5原子%以下である。また、この結晶性を持つ半導体
膜は格子歪みを有しておりミクロに各結晶粒の界面が互
いに強く密接し、結晶粒界でのキャリアに対するバリア
を消滅させる効果を持つ。このため、単に格子歪みの無
い多結晶の結晶粒界では、酸素等の不純物原子が偏析し
障壁(バリア)を構成しキャリアの移動を阻害するが、
本発明のように半導体膜を専用のスパッタ反応室で形成
すると膜中に存在する酸素の量が7×1019cm-3好ましく
は1×1019cm-3以下という非常に少ない量まで減らすこ
とができ、さらに形成された半導体膜は、格子歪みを有
しているのでバリアが形成されないか又はその存在が無
視できる程度であるため、その電子の移動度も50〜300c
m2/V・Sと非常に良好な特性を有していた。 また、プラズマCVD法により得られた半導体膜はアモ
ルファス成分の存在割合が多く、そのアモルファス成分
の部分が自然酸化され内部まで酸化膜が形成される、一
方スパッタ膜は緻密であり自然酸化が半導体膜の内部に
まで進行せず、表面のごく近傍付近しか酸化されない、
この緻密さ故に格子歪みを持つ結晶粒子同士がお互いに
強く押し合うことになり、結晶粒界面付近でキャリアに
対するエネルギーバリアが形成されないという特徴を持
つ。 本発明は、このようなスパッタ法により形成された半
導体膜の持つ優れた特性を積極的に利用し絶縁ゲイト型
半導体装置の作製法を提供するものであり、そのために
個々の膜を専用のスパッタ反応室で作製するものであり
ます。 このスパッタ法により形成された酸化珪素膜は、基板
上の絶縁膜またはゲイト絶縁膜として、利用でき、さら
に半導体膜は活性層または不純物層さらにゲイト電極と
して利用することができる。 このように、本発明法によると、絶縁ゲイト型半導体
装置に最小限度必要な部分をすべてスパッタ法で作製す
ることができる。このため第1図(D)に示されるよう
な絶縁ゲイト型半導体装置において、活性層の下側(1
8)すなわち下地絶縁膜との接触部分が一部酸化され、S
iOxの状態となり、この部分での電気的な特性が若干悪
くなる。これによりこの部分に、バックチャネルが発生
することができず、逆方向リーク電流を少なくすること
ができるという特徴を持つ。このことは、この半導体装
置をCMOSとして利用するときに非常に有効でありオフ電
流の減少におおきな効果を示す。 さらにまた、スパッタ法により形成された半導体膜で
あるのでその粒径は熱結晶化の後で、5〜400Å代表的
には50〜200Åであり、このように粒径が小さいのでこ
の部分での逆方向リークをN+−I(P+−I)接合で小さ
くすることができる。 以下に実施例を示し本発明を詳細に説明する。
【実施例1】 本実施例は、第2図にその概略を示したようなマルチ
チャンバー型のマグネトロン型RFスパッタ装置によって
作製したSi膜を熱結晶化させ結晶性を持つ珪素半導体層
を得、この珪素半導体層を使用して薄膜トランジスタを
作製した例である。 このマルチチャンバー型のスパッタ装置は第2図に示
すように予備室(1)と基板通過室(2)と酸化珪素用
反応室(3)と半導体膜用反応室(4)がゲート弁
(6)(7)(8)に仕切られて接続されており、各々
の室は完全に独立して排気及び気体の導入等が行なえる
システムとなっている。 この排気系としてはロータリーポンプとターボ分子ポ
ンプを直列に接続した反応及び低真空用排気系とさらに
クライオポンプを接続した高真空排気系の2系統を備え
ており、背圧として1×10-7Paまで排気できる。 また各々の部屋に基板をローディングする際には、そ
の間を仕切るゲート弁の開閉を行なった後となるが、こ
の開閉の際には両室の圧力差を少なくし、かつ両室の雰
囲気ガスをそろえた後に行なう。これにより、不要な不
純物等の混入を極力低減することができる。 また、スパッタ用のターゲット近傍に設けられた磁界
供給手段は外部からのコントロール(例えば印加電力量
またはターゲットとの距離等の可変)によりその強さを
可変できるものとした。 このスパッタ装置の基板通過室(2)には半導体膜の
熱処理が可能なように加熱手段と雰囲気ガス供給手段が
設けられており基板を装置外に取り出さなくても半導体
膜の熱結晶化が可能である。さらに基板上に膜を形成す
る前にこの基板通過室にて基板の加熱処理を行ない一度
基板を熱収縮させた後にこの基板上に膜形成を行うこと
ができ、基板の際収縮量が減少し膜中に残存する応力を
緩和し、更に下地と膜の密着性が良好となる。 第1図に本実施例において作製した薄膜トランジスタ
作製工程を示す。 まず、ガラス基板(11)10枚/カセットをゲイト弁
(5)より予備室(1)にセットし、このうち1枚を基
板通過室(2)を通過して、酸化珪素膜形成用反応室
(3)にローディングした。ガラス基板(11)上にSiO2
膜(12)を以下の条件においてマグネトロン型RFスパッ
タ法により200nmの厚さに形成した。 O2 100%雰囲気 成膜温度 150℃ RF 813.56NHz)出力 400W 圧力 0.5Pa 単結晶シリコンをターゲットに使用 形成後反応室を高真空に排気後ゲート弁を開閉し、基
板を通過室へ出した後、同様にして半導体膜用反応室
(4)に基板を移した後、チャネル形成領域にとなるSi
膜(13)を100nmの厚さに成膜する。 この際に、背圧を1×10-7Pa以下とし、排気はタ−ボ
分子ポンプとクライオポンプとを用いた。供給する気体
の量は5N(99.999%)以上の純度を有し、添加気体とし
ては必要に応じて用いるアルゴン4N以上を有せしめた。
ターゲットの単結晶シリコンも5×1018cm-3以下の酸素
濃度、例えば1×1018cm-3の酸素濃度とし、形成される
被膜中の不純物としての酸素をきわめて少なくした。 成膜条件は、不活性気体であるアルゴンと水素雰囲気
下において、 H2/(H2+Ar)=80%(分圧比) 成膜温度 150℃ RF(13.56MHz)出力 400W 全圧力 0.5Pa とし、ターゲットは単結晶Siターゲットを用いた。 この後、基板(11)を再び基板通過室に戻しここで45
0℃〜700℃の温度範囲特に600℃の温度で10時間の時間
をかけ水素または不活性気体中、本実施例においては窒
素100%雰囲気中においてSi膜(13)の熱結晶化を行
い、結晶性の高い珪素半導体層(セミアモルファスまた
はセミクリスタル)を作製した。 かかる方法にて形成されたアモルファスシリコン膜お
よび熱処理により結晶化後の被膜中の不純物純度をSIMS
(二次イオン等量分析)法により調べた。すると成膜中
の不純物濃度のうち、酸素8×1018cm-3、炭素3×1016
cm-3であった。また水素は4×1020cm-3を有し、珪素の
密度を4×1022cm-3とすると、1原子%に相当する量で
あった。これらをタ−ゲットの単結晶シリコンの酸素濃
度1×1018cm-3を基準として調べた。またこのSIMS分析
は成膜後被膜の深さ方向の分布(デプスプロフィル)を
調べ、その最小値を基準とした。なぜなら表面は大気と
の自然酸化した酸化珪素があるからである。これらの値
は結晶化処理後であっても特に大きな変化はなく、酸素
の不純物濃度は8×1018cm-3であった。この実施例にお
いて、酸素を念のために増やし、例えばN2Oを0.1cc/se
c、1cc/secと添加してみた。すると結晶化後の酸素濃度
は1×1020cm-3、4×1020cm-3と多くなった。しかしか
かる被膜を用いた時、同時に、結晶化に必要な温度を70
0℃以上にするか、または結晶化時間を少なくとも5倍
以上にすることによって、初めて結晶化ができた。即ち
工業的に基板のガラスの軟化温度を考慮すると、700℃
以下好ましくは600℃以下での処理は重要であり、また
より結晶化に必要な時間を少なくすることも重要であ
る。しかし酸素濃度等の不純物をどのように少なくして
も、450℃以下では熱アニールによるa−Si半導体の結
晶化は実験的には不可能であった。 また本発明においては、もしかかる高品質のスパッタ
装置を用いた結果として、装置からのリーク等により成
膜中の酸素濃度が1×1020cm-3またはそれ以上となった
場合は、かかる本発明の特性を期待することができな
い。 かくの如くにして7×1019cm-3以下の酸素濃度である
こと、および熱処理温度が450〜700℃であることが決め
られた。 この半導体膜は第6図に示すレーザラマン分析のデー
タよりわかるように、結晶の存在を示すピークの位置
が、通常の単結晶シリコンのピークの位置に比べて、低
波数側にシフトしており、格子歪みの存在をうらずけて
いた。 また、本実施例においてはシリコン半導体を使用して
本発明の説明をおこなっているが、ゲルマニウム半導体
やシリコンとゲルマニウムの混在した半導体をしようと
することも可能であり、その際には熱結晶化の際に加え
る温度を100℃程度さげることが可能であった。 次に、基板をこの装置より取り出しこの熱結晶化させ
た珪素半導体膜に対してデバイス分離パターニングを行
い第1図(A)の形状を得、この半導体膜の一部を絶縁
ゲイト型半導体装置のチャネル形成領域として構成させ
た。 次に、基板を再びこのスパッタ装置に戻し、酸化珪素
専用の反応室(3)にてゲイト酸化膜(SiO2)(15)を
100nmの厚さにマグネトロン型RFスパッタ法により以下
の条件で成膜した。このゲイト絶縁膜形成前に水素100
%雰囲気で基板側にバイアスを加えて、半導体(13)の
表面をプラズマ水素クリーニングした。 ゲイト絶縁膜の作成条件は 酸素 95体積% NF3 5体積% 圧力0.5Pa 成膜温度100℃ RF(13.56MHz)出力400W このゲート酸化膜の作成に際して不活性気体に対して
酸素の割合を多くもっとも好ましくは100%酸素でスパ
ッタを行なうとゲイト絶縁膜の界面準位密度をさげるこ
とができ非常に特性のよいトランジスタを実現できる。 また本実施例においては反応中にNF3を反応用気体の
一部として、添加したので、ゲイト絶縁膜中にフッ素が
添加されている。これにより、膜中の珪素の不対結合手
と中和させ、膜中の固定電荷の発生原因を除去すること
ができた。 次にマルチチャンバースパッタ装置より、この基板を
取り出し減圧CVD法にて、この上にリンが混入された半
導体層を形成する。この後所定のマスクパターンを使用
してフォトリソ加工を行ないこのリンが混入された半導
体膜をゲイト電極(20)として形成した。第1図(B) この電極を減圧CVD法にて作成すことにより下地のゲ
イト絶縁膜を損傷せず、良好な特性を得ることができ
る。 このゲイト電極はドープされた半導体層に限定される
ことなくその他の材料を使用可能である。 次にこのゲイト電極(20)またはゲイト電極(20)を
エッチングする際に使用したレジスパターン等をマスク
として、セルファラインに不純物領域(14)及び(1
4′)をイオン打ち込み技術を使用して形成した。この
後、水素雰囲気下400℃で熱アニールを15分行ない活性
化した。 これにより、ゲイト電極(20)の下の半導体層は絶縁
ゲイト型半導体装置のチャネル領域として、構成され
た。 次にこれらの全て上面を覆って層間絶縁膜(17)を形
成し、第1図(C)の状態を得た。その後、ソース、ド
レイン電極のコンタクト用の穴をあけ、その上面にスパ
ッタ法により金属アルミニウムを形成し、所定のパター
ニングを施し、ソース、ドレイン電極(16)、(16′)
を構成し、絶縁ゲイト型半導体装置を完成させた。第1
図(D) 本実施例の場合、チャネル領域を形成する半導体層と
ソース、ドレインの半導体層とが同一物で構成されてお
り、工程の簡略化をはかる。また、同じ半導体層を使用
しているため、ソース、ドレインの半導体層も結晶性を
持ち、キャリアの移動度が高いのでより良い電気的特性
を持つ絶縁ゲイト型半導体装置を実現することができ
る。 以上が本実施例において作製した熱結晶珪素半導体層
を用いた薄膜トランジスタの作製方法であるが、比較の
為にチャンネル形成領域である第1図(A)のSi層(1
3)をマグネトロン型RFスパッタ法により成膜する際の
条件である水素の濃度および酸素濃度を変化させた参考
例を4例を以下に示す。 (参考例1) 本参考例は実施例1の作製法においてチャンネル形成
領域となる第1図(A)の(13)を作製する際のスパッ
タ時における雰囲気の分圧比を H2/(H2+Ar)=0%(分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は2×1020cm-3であった。 (参考例2) 本参考例は実施例1の作製法においてチャンネル形成
領域となる第1図(A)の(13)を作製する際のスパッ
タ時における雰囲気の分圧比を H2/(H2+Ar)=20%(分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は7×1019cm-3であった。 (参考例3) 本実施例は実施例1の作製法においてチャンネル形成
領域となる第1図(A)の(13)を作製する際のスパッ
タ時における雰囲気の分圧比を H2/(H2+Ar)=50%(分圧比) とし、他は実施例1と同様な方法によって作製したもの
である。この時酸素濃度は3×1019cm-3であった。 (参考例4) 本参考例は実施例1の作製法においてチャンネル形成
領域となる第1図(A)の(13)を作製する際のスパッ
タ時における雰囲気の分圧比を H2/(H2+Ar)=70%(分圧比) とし、他は実施例1と同様は方法によって作製したもの
である。この時酸素濃度は1×1019cm-3であった。 以下、上記記載例の電気的特性を比較した結果を示
す。 第4図は完成した前記実施例1及び参考例1〜4のチ
ャンネル部におけるキャリアの移動度μ(FIELD MOBILI
TY)とスパッタ時における水素分圧比比(PH/PTOTA=H2
/(H2+Ar))の関係をグラフ化したものである。 第4図におけるプロット点と前記各例との対応関係を
以下に第1表として示す。 第4図によれば水素分圧が0%の時は酸素濃度が2×
1020cm-3もあるため、3×10-1cm2V/secときわけて小さ
く、また他方、本発明の如く20%以上また酸素濃度7×
1019cm-3以下において顕著に高い移動度2cm2/Vsec以上
μ(FIELD MOBILITY)が得られていることがわかる。 これは水素を添加すると、スパッタ内のチャンバ中で
の酸素を水とし、それをクライオポンプで積極的に除去
できたためと推定される。 第5図はしきい値電圧とスパッタ時における水素分圧
比(PH/PTOTAL=H2/(H2+Ar))の関係をグラフ化した
ものである。 水素分圧比(PH/PTOTAL=H2/(H2+Ar))と前記各例
番号の対応関係は表1の場合と同じである。 しきい値電圧が低いほど薄膜トランジスタを動作させ
る動作電圧すわなちゲート電圧が低くてよいことにな
り、デバイスとしての良好な特性が得られることを考え
ると第5図の結果は、水素の分圧比の高い条件のスパッ
タ法によって、スレッシュホールド電圧8V以下のノーマ
リオフの状態をえることができる。すなわち、チャンネ
ル形成領域となる第1図(A)の(13)に示されるSi膜
を得て、このSi膜を熱結晶化させることによって得られ
る結晶性を持つ半導体層を用いたデバイスは良好な電気
的特性を示すことがわかる。 また第5図によると水素分圧比が高い方がしきい値電
圧が低くなっていることがわかる。このことより前記各
例におけるチャンネル形成領域となるa−Si膜のスパッ
タ法による作製時において、水素の分圧比を高くすると
デバイスの電気的特性が高くなっていく傾向があること
がわかる。 本願発明に用いられるセミアモルファスまたはセミク
リスタル半導体について、そのメカニズムを略記する。 すなわちスパッタ法において単結晶のシリコン半導体
をターゲットとし、水素とアルゴンとの混合気体でスパ
ッタをすると、アルゴンの重い原子のスパッタ(衝撃)
によりターゲットからは原子状のシリコンも離れ、被形
成面を有する基板上に飛しょうするが、同時に数十〜数
十万個の原子が固まった塊がクラスタとしてターゲット
から離れ、被形成面に飛しょうする。 この飛しょう中は、水素がこのクラスタの外周辺の珪
素の不対結合手と結合し、被形成面上に秩序性の比較的
高い領域として作られる。 すなわち、被膜形成面上には秩序性の高い、かつ周辺
にSi−H結合を有するクラスタと純粋のアモルファス珪
素との混合物とする。これを450℃〜700℃の非酸化性気
体中での熱処理により、クラスタの外周辺のSi−H結合
は他のSi−H結合と反応し、Si−Si結合を作る。 しかし、この結合はお互い引っぱりあうと同時に、秩
序性の高いクラスタはより高い秩序性の高い状態、すな
わち結晶化に相を移そうとする。しかし隣合ったクラス
タ間は、互いに結合したSi−Siがそれぞれのクラスタ間
を引っぱりあう。その結果は、結晶は格子歪を持ちレー
ザラマンでの結晶ピークは単結晶の520cm-1より低波数
側にずれて測定される。 また、このクラスタ間のSi−Si結合は互いのクラスタ
をアンカリング(連結)するため、各クラスタでのエネ
ルギバンドはこのアンカリングの個所を経て互いに電気
的に連結しあえる。そのため結晶粒界がキャリアのバリ
アとして働く多結晶シリコンとは根本的に異なり、キャ
リア移動度も10〜200cm2/V Secを得ることができる。 つまり本発明の如く、かかる定義に基づくセミアモル
ファスまたはセミクリスタルは見掛け上結晶性を持ちな
がらも、電気的には結晶粒界が実質的にない状態を予想
できる。 もちろん、アニール温度がシリコン半導体の場合の45
℃〜700℃という中温アニールではなく、1000℃または
それ以上の結晶成長をともなう結晶化をさせる時はこの
結晶成長により、膜中の酸素等が粒界に析出し、バリア
を作ってしまう。これは、単結晶と同じ結晶と粒界のあ
る材料である。 またこの半導体におけるクラスタ間のアンカリングの
程度を大きくすると、よりキャリア移動度は大きくな
る。このためにはこの膜中にある酸素量を7×1019cm-3
好ましくは1×1019cm-3以下にすると、さらに600℃よ
りも低い温度で結晶化ができるに加えて、高いキャリア
移動度を得ることができる。 第6図は本発明の前記参考例1、2、3、4のチャン
ネル形成領域となるSi膜(13)を作製する際のスパッタ
時における水素の分圧比を0%、20%、50%とした場合
において、このa−Si膜を熱結晶化させた結晶性を持つ
珪素半導体層のラマンスペクトルを示したものである。
第6図に表された表示記号と例番号およびスパッタ時の
水素分圧比との関係を第2表に示す。 第6図を見ると曲線(61)に比較して曲線(62)、す
なわちチャンネル形成領域となるSi半導体層を作製する
際のスパッタ時における水素の分圧比が0%の場合と20
%の場合を比較すると、熱結晶化させた場合スパッタ時
における水素の分圧比が20%の場合のラマンスペクトル
は顕著にその半導体シリコンの結晶性が表れていること
がわかる。 またその平均の結晶粒径は半値幅より5〜400Å代表
的には50〜300Åである。そしてラマンスペクトルのピ
ークの位置は単結晶シリコンのピークの位置である520c
m-1よりも低波数側にずれており、明らかに格子歪を有
していた。 このことは本発明の特徴を顕著に示している。すなわ
ち水素を添加したスパッタ法によるSi膜の作製の効果
は、そのSi膜を熱結晶化させて初めて現れるものである
ということである。 このように、格子歪みを有していると微結晶粒の各々
がお互いに無理に縮んだ状態となっているので、お互い
の結晶粒界での密接が強くなり、結晶粒界部分でのキャ
リアに対するエネルギーバリアも存在せず、かつ酸素等
の不純物の偏析も発生しにくくなり、結果として、高い
キャリアの移動度を実現することが可能となる。 本発明でいう粒径とは作製された半導体膜をラマン分
光分析を行なった際に得られるラマンスペクトルによっ
て算出される数値であり、実際の膜中に粒界が存在する
かどうかは不明であり、むしろ前述のように粒界が存在
しないと考えられる。 この半導体膜の結晶の粒径を可変する方法としては、
スパッタ成膜時に、加えるRFパワーを可変する方法が考
えられる。 その他の方法としてターゲット近傍に設置されている
磁界供給手段の磁界の強さを変化させてもよい。例え
ば、磁界供給手段が電磁石の場合、コイルに流す電流を
多くして磁界を強くすると、基板上に形成される半導体
膜の粒径を大きくすることができる。又、その逆も可能
である。 また本発明の効果を示すデータとして以下に第3表を
示す。 第3表において、水素分圧比というのは本実施例にお
けるチャンネル形成領域となるSi膜(第1図(A)の
(13))をマグネトロン型RFスパッタ法によって作製す
る際における条件である。 S値というのは、デバイスの特性を示すゲート電圧
(VG)とドレイン電流(ID)の関係を示すグラフにおけ
る曲線の立ち上がり部分の[d(ID)/d(VG)]-1の値
の最小値であり、この値が小さい程(VG−ID)特性を示
す曲線の傾きの鋭さが大きく、デバイスの電気的特性が
高いことを示す。 VTはしきい値電圧を示す。 μはキャリアの移動度を示し単位は(cm2/V・s)で
ある。 on/off特性というのは、前記(VG−ID)特性を示す曲
線におけるVG=30ボルトにおけるIDの値とIDの最小値と
の比の対数値である。 本実施例においては下地の酸化珪素膜と半導体膜とを
専用の反応室にて、連続的に形成したが特にこの場合に
限定されることはなく、作製する半導体装置の構造にも
よるが半導体膜とゲイト絶縁膜あるいはゲイト絶縁膜と
ゲイト電極等を専用の反応室で連続的に形成することも
本発明の技術思想の範囲内であることは明らかである。
【実施例2】 本実施例においては、第3図に示された構造の絶縁ゲ
イト型半導体装置を示す。 絶縁基板上に酸化珪素膜をコートすることは実施例1
と同じであるが、本実施例においては、チャネル領域を
構成する半導体層の作製の前にゲイト絶縁膜の形成を終
える作製方法を示している。 絶縁膜(12)の上にスパッタ法により金属モリブデン
を厚さ3000Åに形成し、所定のパターニングをして、ゲ
イト電極(20)を形成した。 次に実施例1にて使用したマルチチャンバー型スパッ
タ装置の構成にさらにもう1つのN型半導体膜専用の反
応室が追加されスパッタ装置を用いて、ゲート酸化膜
(SiO2)(15)を100nmの厚さにマグネトロン型RFスパ
ッタ法により以下の条件で成膜した。 酸化雰囲気 100% 圧力 0.5Pa 成膜温度 100℃ RF(13.56MHz)出力400W シリコンターゲットまたは合成石英のターゲットを使
用した。この酸化膜の作成に際して不活性気体に対して
酸素の割合を多くもっとも好ましくは100%酸素でスパ
ッタを行なうとゲイト絶縁膜の界面準位密度を下げるこ
とができ、非常に特性のよいトランジスタを実現でき
る。 次に基板を半導体膜専用の反応室に移動させてこの酸
化珪素膜の上にチャンネル形成領域となるa−Si膜(1
3)を100nmの厚さに成膜する。 成膜条件は、不活性気体であるアルゴンと水素雰囲気
下において、 H2/(H2+Ar)=80%(分圧比) 成膜温度 150℃ RF(13.56MHz)出力 400W 全圧力 0.5Pa とし、ターゲットはSiターゲットを用いた。 この後、半導体膜の成膜を終えた基板を反応室より取
り出し、基板を装置の外に出さず基板通過室にて450℃
〜700℃の温度範囲特に600℃の温度で10時間の時間をか
け水素または不活性気体中、本実施例においては窒素10
0%雰囲気中においてa−Si膜(13)の熱結晶化を行
い、結晶性の高い珪素半導体層を作製した。この時同時
に新たに基板を予備室より酸化珪素膜専用の反応室に移
動させて、前述の条件でゲイト絶縁膜を作製した。 このような方法により形成された半導体膜中に存在す
る酸素不純物の量はSIMS分析により1×1019cm-3、炭素
は4×1018cm-3であり、水素の含有量は1%以下であっ
た。これによりゲイト電極(20)の上にチャネル領域
(22)を構成させることができた。この熱処理の間に後
からゲイト絶縁膜作製の為に酸化珪素用の反応室に導入
された基板を基板通過室をへて、半導体膜用反応室に移
動させ、同じ条件で半導体膜の形成をこなった。 次に熱処理の終わった基板を通過室からN型半導体膜
形成よう反応室に移動した後、n+a−Si膜(14)を以下
に示す条件でマグネトロン型RFスパッタ法により500nm
の厚さに成膜した。また同時に半導体膜の形成が終了し
た基板を基板通過室にて熱処理し同時に新たな基板をゲ
イト絶縁膜用反応室に導入し以後は同様にして複数の処
理を同時に行なった。 成膜条件は、水素分圧比10〜99%以上(本実施例では
80%)、アルゴン分圧比10〜99%(本実施例では19%)
の雰囲気中において、 成膜温度 150℃ RF(13.56MHz)出力 400W 全圧力 0.5Pa でありターゲットとしてリンをドープした単結晶シリコ
ンを使用した。 次にこの半導体層(14)の上にソース、ドレイン用の
電極のためのアルミニウム膜を形成し、パターニングを
施し、ソース,ドレインの不純物領域(14)(14′)お
よびソース、ドレインの電極(16),(16′)を形成し
て、半導体装置を完成した。 本実施例においては、チャネル形成領域の半導体膜形
成前にゲイト絶縁膜が形成されているので、熱結晶化の
処理の際に、ゲイト絶縁間とチャネル領域の界面付近が
適度に熱アニールされ、界面準位密度をさげることがで
きるという特徴を持つ。 また、各々の膜の形成時には背圧を×10-6Pa以下とし
かつ排気系をターボ分子ポンプとクライオポンプとを組
み合わせているので、オイルフリーな不純物の少ない状
態で膜形成を行える。本実施例における活性層(13)中
の酸素不純物量は1×1019cm-3であり、その移動度μは
41.4であった。 なお、本実施例等においては熱結晶化させる半導体層
としてa−Si膜を用いたが、本発明は他の非単結晶半導
体を熱結晶化させる場合においても有効であることはい
うまでもない。 また上記スパッタ時における不活性気体としてはArを
用いたが、その他の気体としてHeなどのハロゲン気体、
またはSiH4、Si2H6などの反応性気体をプラズマ化させ
たものを用いても良い。また、本実施例のマグネトロン
型RFスパッタ法によるa−Si膜の成膜において、水素濃
度は5〜100%、成膜温度は50〜500℃の範囲、RF出力は
500Hz〜100GHzの範囲において、1W〜10MWの範囲で任意
に選ぶことができ、またパルスエネルギー発信源と組み
合わせてもよい。 さらに強力な光照射(波長1000nm以下)エネルギー
や、電子サイクロトロン共鳴(ECR)条件を使用するこ
とによって、より水素を高プラズマ化させてスパッタリ
ングを行ってもよい。 これは、水素という軽い原子をよりプラズマ化させス
パッタリングに必要な正イオンを効率よく生成させてス
パッタによって成膜される膜中のマイクロ構造、本実施
例の場合においてa−Si膜中のマイクロ構造の発生を防
止するためである。 また前記他の反応性気体を上記の手段に応用してもよ
い。 本実施例は非晶質性の半導体膜を単にa−Si膜として
記載した。これは通常はシリコン半導体を示している
が、その他にゲルマニウムまたはシリコンとゲルマニウ
ムの混合SiXGe1-X(0<X<1)であってもよい。 また、本発明の構成はスタガード型、コプレナー型、
逆スタガード型、逆コプレナー型絶縁ゲイト型電界効果
トランジスタに適用できることはいうまでもない。
【発明の効果】
本発明の構成をとることによって、工業的に有用なス
パッタ法により得られた非単結晶半導体を熱結晶化させ
ることによって結晶性を持つ半導体を得る工程において
問題となる熱結晶化困難の問題を解決することができ、
しかもこの結晶性を持つ半導体層を用いて高性能な薄膜
トランジスタを作製することができた。 また、本発明法によると、絶縁ゲイト型半導体装置に
最小限度必要な部分をすべてスパッタ法で作製すること
ができる。このため第1図(D)に示されるような絶縁
ゲイト型半導体装置において、活性層の下側(18)すな
わち下地絶縁膜との接触部分が一部酸化され、半絶縁性
を持つ状態となり、この部分での電気的な特性が若干悪
くなる。これによりこの部分に、バックチャネルが発生
することができず、逆方向リーク電流を少なくすること
ができるという特徴を持つ。このことは、この半導体装
置をCMOSとして利用するときに非常に有効でありオフ電
流の減少におおきな効果を示す。 また、半導体膜中に存在する酸素不純物の濃度を少な
くでき、結晶粒界付近でのキャリアに対する障壁(バリ
ア)が形成されにくく、非常に高い移動度を持つ絶縁ゲ
イト型半導体装置を実現することができる。 さらに同一装置内で複数の異なる処理を行える為外部
の影響を受けることなく連続的な処理を行うことができ
る。加えて、複数の処理を同時に行なえるので生産性を
高めることができる。
【図面の簡単な説明】
第1図は本実施例1の作製工程をしめす。 第2図は本発明用のマルチチャンバースパッタ装置の概
略図を示す。 第3図は本発明の他の実施例を示す。 第4図は水素の分圧比とキャリアの移動度との関係を示
したものである。 第5図は水素の分圧比としきい値との関係を示したもの
である。 第6図は本発明の結晶性を持つ半導体膜のラマンスペク
トルを示したものである。 (1)……予備室 (2)……基板通過室 (3)(4)……スパッタ室 (5)(6)(7)(8)……ゲイト弁
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/20 H01L 21/203 H01L 21/316 H01L 21/336

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上に絶縁ゲイト型半導体装置を作製す
    る方法であって、 処理装置の第1の反応室において、水素または水素を含
    有した不活性気体雰囲気下でスパッタ法により半導体膜
    を成膜する工程と、 前記半導体膜の形成の前または後に、前記処理装置の第
    2の反応室において、酸素または酸素を含有した不活性
    気体雰囲気下でスパッタ法により酸化珪素膜を成膜する
    工程とを有し、 前記第1の反応室では半導体膜を専用に成膜し、 前記第2の反応室では酸化珪素膜を専用に成膜し、 少なくとも前記2つの工程が終了した後に前記基板は前
    記処理装置より取り出されることを特徴とする絶縁ゲイ
    ト型半導体装置の作製方法。
  2. 【請求項2】特許請求の範囲第1項において、前記半導
    体膜を酸素を含有しない雰囲気中で450℃〜700℃の温度
    で熱処理する工程を有する事を特徴とする絶縁ゲイト型
    半導体装置の作製方法。
JP2305528A 1990-09-11 1990-11-09 絶縁ゲイト型半導体装置の作製方法 Expired - Lifetime JP3054186B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2305528A JP3054186B2 (ja) 1990-11-09 1990-11-09 絶縁ゲイト型半導体装置の作製方法
TW080107165A TW237562B (ja) 1990-11-09 1991-01-29
KR1019910007795A KR940003380B1 (ko) 1990-11-09 1991-05-14 게이트 절연형 전계효과 트랜지스터의 제조방법
EP19910310362 EP0485233A3 (en) 1990-11-09 1991-11-08 A method of manufacturing insulated-gate field effect transistors
KR1019940017975A KR960011105B1 (ko) 1990-11-09 1994-07-25 전기광학 장치용 절연게이트 전계효과 트랜지스터의 제조방법
US08/310,364 US6177302B1 (en) 1990-11-09 1994-09-22 Method of manufacturing a thin film transistor using multiple sputtering chambers
KR1019960000484A KR960007720B1 (ko) 1990-11-09 1996-01-12 게이트 절연형 전계효과 트랜지스터의 제조방법
US08/677,331 US6261877B1 (en) 1990-09-11 1996-07-02 Method of manufacturing gate insulated field effect transistors
US09/877,059 US6566175B2 (en) 1990-11-09 2001-06-11 Method of manufacturing gate insulated field effect transistors
US10/401,891 US7507615B2 (en) 1990-11-09 2003-03-31 Method of manufacturing gate insulated field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2305528A JP3054186B2 (ja) 1990-11-09 1990-11-09 絶縁ゲイト型半導体装置の作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP9278238A Division JP3051363B2 (ja) 1997-09-25 1997-09-25 半導体装置の作製方法
JP31646099A Division JP3614331B2 (ja) 1990-11-09 1999-11-08 結晶性珪素膜の形成方法

Publications (2)

Publication Number Publication Date
JPH04177735A JPH04177735A (ja) 1992-06-24
JP3054186B2 true JP3054186B2 (ja) 2000-06-19

Family

ID=17946237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2305528A Expired - Lifetime JP3054186B2 (ja) 1990-09-11 1990-11-09 絶縁ゲイト型半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3054186B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228751B1 (en) 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3606991B2 (ja) * 1996-02-20 2005-01-05 株式会社半導体エネルギー研究所 被膜作製方法
US5904542A (en) * 1997-03-26 1999-05-18 Advanced Micro Devices, Inc. Performing a semiconductor fabrication sequence within a common chamber and without opening the chamber beginning with forming a field dielectric and concluding with a gate dielectric
US5937308A (en) * 1997-03-26 1999-08-10 Advanced Micro Devices, Inc. Semiconductor trench isolation structure formed substantially within a single chamber
US5891793A (en) * 1997-04-04 1999-04-06 Advanced Micro Devices, Inc. Transistor fabrication process employing a common chamber for gate oxide and gate conductor formation
US7126161B2 (en) 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
US8299467B2 (en) * 2009-12-28 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and fabrication method thereof

Also Published As

Publication number Publication date
JPH04177735A (ja) 1992-06-24

Similar Documents

Publication Publication Date Title
KR940003380B1 (ko) 게이트 절연형 전계효과 트랜지스터의 제조방법
JPH07114184B2 (ja) 薄膜形シリコン半導体装置およびその製造方法
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
JPH04133313A (ja) 半導体作製方法
JP3054186B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3054187B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JPH05198507A (ja) 半導体作製方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
JP4138719B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
JP3051363B2 (ja) 半導体装置の作製方法
JPH04152640A (ja) 絶縁ゲイト型半導体装置の作製方法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP3614331B2 (ja) 結晶性珪素膜の形成方法
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP3535465B2 (ja) 半導体装置の作製方法
JP3065528B2 (ja) 半導体装置
JP3153202B2 (ja) 半導体装置の作製方法
JP3030366B2 (ja) 半導体作製方法
JP2002237598A (ja) 薄膜トランジスタの製造方法
KR960011105B1 (ko) 전기광학 장치용 절연게이트 전계효과 트랜지스터의 제조방법
JP3160269B2 (ja) 半導体装置の作製方法
JP4001281B2 (ja) 絶縁ゲイト型電界効果薄膜トランジスタの作製方法
JP2002237599A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080407

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 11