KR960007720B1 - 게이트 절연형 전계효과 트랜지스터의 제조방법 - Google Patents

게이트 절연형 전계효과 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR960007720B1
KR960007720B1 KR1019960000484A KR19960000484A KR960007720B1 KR 960007720 B1 KR960007720 B1 KR 960007720B1 KR 1019960000484 A KR1019960000484 A KR 1019960000484A KR 19960000484 A KR19960000484 A KR 19960000484A KR 960007720 B1 KR960007720 B1 KR 960007720B1
Authority
KR
South Korea
Prior art keywords
sputtering
film
silicon
substrate
gate
Prior art date
Application number
KR1019960000484A
Other languages
English (en)
Inventor
야마자끼 순페이
쟝 혼기웅
미누시마 타카시
후카다 타케시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
야마자끼 순페이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2305528A external-priority patent/JP3054186B2/ja
Priority claimed from JP2305529A external-priority patent/JP3054187B2/ja
Priority claimed from KR1019910007795A external-priority patent/KR940003380B1/ko
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼, 야마자끼 순페이 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1019960000484A priority Critical patent/KR960007720B1/ko
Application granted granted Critical
Publication of KR960007720B1 publication Critical patent/KR960007720B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

게이트 절연형 전계효과 트랜지스터의 제조방법
제1도는 본 발명의 제1실시형태에 따른 박막 전계효과 반도체 트랜지스터용 시스템을 보인 개략 구성도.
제2a도는 증착 산화물 또는 반도체막에 접합하게 사용되는 플래너형 마그네트론 RF 스퍼터링 장치를 보인 개략 구성도.
제2b도는 제2a도에 도시된 장치에 설치된 자석 배열을 보인 평면도.
제3a도∼제3d도는 본 발명의 제1실시형태에 따른 박막 전개효과 반도체 트랜지스터의 제조방법을 보인 단면도.
제4도는 반도체막이 증착되는 분위기내 수소의 분압과 반도체막의 전계이동성 사이의 관계를 보인 그래프.
제5도는 반도체막이 증착되는 분위기내 수소의 분압과 반도체막을 구성하는 트랜지스터의 한계전압 사이의 관계를 보인 그래프.
제6도는 여러 증착조건하에 증착된 반도체막의 라만 스펙트럼을 보인 그래프.
제7도는 본 발명의 제2실시형태에 따른 박막전계효과 반도체 트랜지스터 제조용 시스템을 보인 개략 구성도.
제8도는 본 발명의 제2실시형태에 따른 박막 전계효과 반도체 트랜지스터 제조방법을 보인 단면도.
제9도는 본 발명의 제3실시형태에 따른 박막 전계효과 반도체 트랜지스터 제조용 시스템을 보인 개략 구성도.
제10a도∼제10e도는 본 발명의 제3실시형태에 따른 박막 전계효과 반도체 트랜지스터 제조방법을 보인 단면도.
제11a도와 제11b도는 본 발명에 따른 박막 전계효과 트랜지스터를 보인 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 예비실 2 : 보조실
3 : 제1스퍼터링 장치 4 : 제2스퍼터링장치
5 : 게이트 밸브 6,7,8 : 밸브
9 : 배기 시스템 10a : 제1배기 시스템
10c : 히터 10b : 제2배기 시스템
11 : 기판 13 : 금속홀더
14 : 타게트 20 : 진공실
33 : 실리콘막 34 : 소오스 영역
34' : 드레인 dd 40 : 게이트 전극
본 발명은 반도체 장치의 제조방법에 관한 것으로, 특히 다결정 반도체막으로 구성되는 박막 게이트 절연형 전계효과 트랜지스터의 제조방법에 관한 것이다.
종래, 다결정 반도체 박막이 550℃∼900℃의 온도 범위에서 증착되는 전압화학 증착 CVD를 이용하는 방법이 알려진 바 있다.
최근에는 대면적의 디스플레이를 갖는 액정판넬의 개발로 기판의 넓은 면적에 걸쳐 다결정 반도체막을 증착하는 증착기술이 요구되고 있다.
넓은 면적에 다결정 막의 직접 증착하는 것은 반응온도의 문제로 어렵기 때문에 통상적으로 다결정막은 전압 CVD에 의하여 아모퍼스(비결정질) 반도체막을 증착하고 난후에 이 아모퍼스 막을 재결정시켜 형성된다.
그러나, 전압 CVD에 의하여 반도체막을 균일하게 증착하는 것이 매우 어렵고 또한 증착시간이 기계 요구되는 문제가 있었다.
다른 한편으로 이러한 점을 감안할때에 스퍼터링 방법은 탁월하다. 특히 막이 마그네트론 스프터링 방법을 증착될때는 다음과 같은 잇점이 있다.
1) 전자가 타게트의 부근으로 몰리므로 기판의 표면이 에너지가 큰 전자에 의하여 손방받는 경우가 적다.
2) 넓은 면적이 저온에서 증착될 수 있다.
3) 유해가스가 사용되지 않으므로 공정이 안전하고 실용성이 있다.
그러나 종래의 스퍼터링은 수소가 첨가된 아모퍼스 반도체의 전기적인 특성이 트랜지스터에 채널을 형성하는 요건을 만족시킬 만큼 좋지 않으므로 수소 도핑없이 수행된다. 그러나 스퍼터링 증착된 반도체막은 그것의 열 결정화가 매우 어려운 결점이 있다.
본 발명의 목적은 결정 경계의 장벽 높이가 실질적으로 감소된 다결정 반도체막을 구성하는 게이트 절연형 전계효과 트랜지스터 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 기판의 넓은 면적에 다결정 반도체막으로 구성된 게이트 절연형 전계효과 트랜지스터 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 막내에 천연산화물의 형성이 용이치 않을 정도로 치밀한 다결정 반도체막으로 구성되는 게이트 절연형 효과 트랜지스터의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 격자왜곡을 갖는 다결정 반도체막으로 구성되는 게이트 절연형 전계효과 트랜지스터의 제조방법을 제공하는데 있다. 본 발명의 또 다른 목적은 기판상에 채널 반도체층을 형성하는 단계; 상기 체널 반도체층의 형성 전 또는 후에 상기 체널 반도체 층과 접촉하는, 실리콘 산화물을 포함하는 게이트 절연물을 형성하는 단계; 상기 게이트 절연물의 형성 전 또는 후에 상기 게이트 절연물과 접촉하는 게이트 전극을 형성하는 단계를 포함하고, 상기 게이트 절연물이 RF 전력에 의해 인공 수정 타케트를 스퍼터링하여 형성되는, 전기 광학 장치용 게이트 절연형 전계효과 트랜지스터 제조방법으로 한다.
본 발명의 또 다른 목적은 기판위에 채널 반도체층을 형성하는 단계; 상기 채널 반도체층의 형성 전 또는 후에 상기 채널 반도체층과 접촉하는 실리콘 산화물을 포함하는 게이트 절연물을 형성하는 단계; 상기 게이트 절연물의 형성 전 또는 후에 상기 게이트 절연물과 접촉하는 게이트 전극을 형성하는 단계를 포함하고, 상기 게이트 절연물이 RF 전력에 의해 인공 수정 타케트를 스퍼터링하여 형성되고, 상기 채널 반도체층이 RF 전력에 의해 실리콘 타케트을 스퍼터링하여 형성되는, 전기 광학 장치용 게이트 절연형 전계효과를 트랜지스터의 제조방법으로 한다.
본 발명의 또 다른 목적은 기판과 접촉하는 실리콘 산화물을 포함하는 절연막을 형성하는 단계; 상기 기판상에 채널 반도체층을 형성하는 단계; 상기 채널 반도체층의 형성 전 또는 후에 상기 채널 반도체층과 접촉하는 실리콘 산화물을 포함하는 게이트 절연물을 형성하는 단계; 상기 게이트 절연물의 형성 전 또는 후에 상기 게이트 절연물과 접촉하는 게이트 전극을 형성하는 단계를 포함하고, 상기 절연막이 RF 전력에 의해 인공 수정 타케트를 스퍼터링하여 형성되고, 상기 채널 반도체층이 RF 전력에 의해 실리콘 타케트를 스퍼터링하여 형성되는, 전기 광학 장치용 게이트 절연형 전계효과 트랜지스터의 제조방법으로 한다.
본 발명의 부가적인 목적, 잇점 및 특유의 구성은 다음의 실시예에서 기술될 것이며, 다음의 실시예에 따라 본 발명의 기술분야에 숙련된 자에게는 명백할 것이며, 본 발명의 실시예 의하여서도 쉽게 이해될 수 있을 것이다.
본 발명의 목적과 잇점은 특히 첨부된 청구범위에서 청구된 수단과 이들의 조합에 의하여 실현되고 달설될 수 있을 것이다.
상기 언급된 목적과 다른 목적이 본 발명에 따라서 성취될 수 있도록 하기 위하여 본 발명에 있어서는 채널을 형성하는 반도체막은 수소로 구성된 분위기에서
스퍼터링으로 기판에 증착되고 게이트 절연막을 형성하기 위한 산화막은 산소로 구성된 분위기에서 스퍼터링으로 증착된다.
반도체막과 산화막은 산화막의 증착을 위한 다른 장치로부터 반도체막의 증착을 하기 위한 장치에서 산소의 누출을 방지하기 위해 또는 그 역을 방지하기 위해 별개의 스퍼터링 장치들에서 차례로 기판상에 증착된다.
어떤 막이 먼저 증착되고 다른 막이 나중에 증착되는 것에 상관없이 반도체막에 존재하는 산소원자의 밀도는 7×101∼cm3이하로 제한되며 바람직하기로는 1×101∼cm-3이하이다.
높은 성능을 갖는 게이트 절연형 전계효과 트랜지스터를 얻기 위해서는 트랜지스터를 구성하는 두종류 이상의 층들이 개별적인 스퍼터링 장치들에 의해 증착되어야 한다. 두개 이상의 스퍼터링 장치들은 트랜지스터의 기판이 이송될 때 기판 및 그 위에 형성된 층들이 공기에 노출되지 않고 이송되도록 연결되어야 한다.
예를들면 게이트 밸브 또는 보조실들은 스퍼터링 장치들 사이에 구비된다. 스퍼터링 장치들이 일렬로 배열된 경우에 있어서, 게이트 절연 전계효과 트랜지스터는 생산성이 높이기 위해 그와같은 장치를 이용하여 파이프라인상에서 형성될 수 있다. 트랜지스터를 구성하는 두종류 이상의 층들은 이렬로 배열된 스퍼터링 장치들에서 스퍼터링되어 파이프라인상에서 형성된다.
본 발명의 바람직한 실시형태에 따른 반도체막은 아모퍼스 상태 또는 유사한 상태로 먼저 증착된다. 이어서 아모퍼스 반도체는 적어도 채널 영역에서 아모퍼스 상태를 다결정 상태로 전환시키기 위해 450℃∼700℃, 전형적으로 600℃에서 열처리된다. 열처리 대신 아모퍼스 반도체는 적어도 채널영역에서 아모퍼스 상태를 다결정 상태로 전환시키기 위해 예를들면 레이져 또는 할로겐 램프 같은 광원으로부터 방사된 광선을 방사받을 수 있다. 이러한 재결정 과정은 상기 언급된 바와같이 수소를 이용하지 않는 종래의 경우에 비하여 쉽게 행하여진다. 그 이유는 다음과 같은 것으로 생각된다.
종래의 경우에 있어서는 a-Si와 같은 아모퍼스 박막 증착되면 실리콘 원자의 분포가 일정치 않은 어떤 형태의 미세구조를 형성한다. 이러한 미세구조는 열처리 또는 광원으로부터 방사된 광선의 방사중 재결정화 과정을 방해가 된다.
본 발명자들은 미세구조의 형성이 반도체막에 수소를 주입함으로서 방지됨을 확인하였다.
열처리 또는 광원으로부터 방사된 광선의 방사후 형성된 다결정 평균 직경은 5Å∼400Å, 전형적으로 50℃∼200Å 정도이다. 다결정내 작은 크기의 입자들은 N+-I와 P+-I 접합을 가로지르는 역류 누출을 방지하는데 특히 효과적이다. 막에 주입되는 수소의 비율은 5원자% 이하이다.
반도체막의 보다 중용한 특징은 그것의 경계면에서 다결정 사이를 근접 연결할 수 있는 격자왜곡이다. 이러한 구성은 경계면에서의 불연속성을 줄이고 장벽의 형성이 방지되도록 하는데 도움이 되는 한편 이러한 격자 왜곡이 없는 경우에 있어서는 산소와 같은 불순물 원소가 경계면에 모여 캐리어의 운반을 방해하는 결정장벽이 형성되는 경향을 보인다.
이러한 것에 더하여, 반도체막내 산소 밀도는 본 발명에 따르면 7×1019cm-3이하이기 때문에 잠재적인 장벽은 실질상으로 형성되지 않는다. 이런 낮은 산소밀도는 각각의 막을 증착하는데에 전적으로 사용하기 위해 제공된 별개의 실(chamber)에서 산화막과 반도체막의 증착을 수행함으로써 실현될 수 있다. 산소밀도는 증착에 앞서 터보 분자 펌프(turbo molecular pump)와 크리오솝션 펌프(cryosorption)의 결합수단으로 고진공 조건에 이르도록 실내의 내부를 배기함으로써 더 감소될 수 있다. 이런 이유로 본 발명에 따라 구성된 반도체에서 전자의 이동도(전계이동도)가 50-300cm2/v·s로 크게 개선되었다.
게다가 스퍼터링으로 증착되는 반도체는 내측에 이르기까지 산화가 이루어지지 않도록 정교하며 다만 그 표면에만 매우 얇은 산화막이 형성될 뿐이다. 반면에 플라즈마 CVD에 의하여 증착된 반도체는 반도체의 내부까지 산호가 진행되는 비교적 높은 비율의 아모퍼스 상태를 포함한다.
본 발명의 이러한 정교한 구조는 격자왜곡과 함께 결정 사이의 경계장벽을 감소시키는데 도움이 된다.
반도체막의 증착을 위한 스퍼터링이 수행되는 분위기는 수소, 이러한 수소와 Ar 및 He과 같은 불활성 기체의 혼합물, 또는 SiH4나 Si2H6와 같이 반도체막의 특성을 변화시키지 않는 수소화합물일 수 있다.
어떻든간에, 분위기내의 수소 밀도는 반도체막 안에 적당한 수소를 도입하고 충분한 격자왜곡을 갖는 반도체막을 얻는데 중요한 역할을 한다. 수소/알곤 혼합물의 경우에 있어서, 수소비율은 5%-100%(따라서 알곤비율은 95%-0%)사이, 전형적으로는 10% 내지 99%(따라서 알곤을 1%-90%), 바람직하게는 25%-95%(따라서 알곤을 75%-55) 사이에서 선택된다.
바람직한 실시형태에 따르면 게이트 절연막을 구성하는 산화막과 채널영역을 구성하는 반도체막으로부터 구성된 게이트 절연형 전계효과 트랜지스터는 전기적 특성이 외적인 방해로부터 영향받지 않고 안정되도록 연속적으로 증착한다. 물론 본 발명은 스태거형(staggered types), 코우플레이너(coplanar)형, 전환 스태거형, 전환 코우플레이너형과 같은 다양한 유형의 트랜지스터에 적응될 수 있다.
본 발명을 첨부도면에 의거하여 보다 상세히 설명하면 다음과 같다.
제1도, 제2a도와 제2b도 및 제3a도-제3d도에는 게이트 절연형 전계효과 트랜지스터 제조방법이 설명될 것이다.
제1도는 본 발명의 제1실시형태에 따른 마그네트론 RF 스퍼터링에 의해 반도체 및 게이트 절연막을 증착하는 다중실 스퍼터링 시스템을 보인 개략도이다.
본 시스템은 게이트 밸브(5)를 구비한 로딩 및 언로딩 예비실(1), 밸브(6)를 통해 예비실(1)과 연결된 보조실(2)과 각각 밸브(7)와 밸브(8)를 통해 보조실(2)과 연결된 제1 및 제2스퍼터링 장치(3), (4)로 구성된다. 상기 예비실(1)은 로터리펌프와 터보분자 펌프가 일렬로 구성된 배기 시스템(9)이 구비된다. 상기 보조실(2)은 로터리 펌프와 터보분자 펌프로 구성되 저진공 배기를 위한 제1배기 시스템(10a), 크리옵션 펌프로 구성되는 고진공 배기를 위한 제2배기 시스템(10b)과 피복되는 기판을 가열하기 위하여 보조실(2)내 위치된 가열기(10c)를 구비하고 있다.
피복되는 유리기판이 상기 보조(2)에서 가열에 의해 미리 열수축되므로 막 증착 중에 상기 유리기판상의 막에서 일어나는 열수축 및 응력은 감소하여 막의 부착력이 개선된다.
스퍼터링 장치(3), (4)는 본 발명에 따라 사용될때 게이트 절연막 반도체막 각각을 증착하는데 전적으로 사용되는데 적합한 개개의 플래너형 마그네트론 RF 스퍼터링 장치이다. 제2a도와 제2b도는 RF 스퍼터링 장치의 세부적인 것을 도시하고, 상기 장치는 진공실(2), 밸브(12a) 밸브(12c)를 각각 구비한 터보 분자 펌프(12b)와 로터리 펌프(12b)로 구성되어 저진공 배기를 위한 제1배기 시스템(12-1), 밸브(12f)를 구비한 크리오솝션 펌프(12e)를 구성되어 고진공 배기를 위한 제2배기 시스템(12-2), 타게트(14)를 냉각시킬 수 있도록 냉각제가 흐르는 내부도관(13a)이 형성되고 전자석과 같은 다수의 자석(13b)이 구비된 타게트(14)를 지지하기 위한 진공실(20)의 하측에 고정된 금속홀더(13), 금속홀더(13)에 RF 에너지를 공급하기 위한 매칭박스(15b)가 구비되어 있는 RF(예를들어 13.56MHz)원을 구성하는 에너지 공급원(15), 피복되는 기판을 지지하기 위하여 진공실(20)의 상측 위치에 배치된 기판홀더(16), 기판(11)와 타게트(14)를 차단하는 슈터(shutter)(17) 및 가스 공급 시스템(18)으로 구성된다. 부호 19는 진공실(20)의 기밀구조를 유지하기 위한 밀봉 수단을 나타낸다. 기판(11)상 실제의 증착에 앞서 타게트에서 발생된 불순물이 스퍼터되어 상기 기판(11) 및 타게트(14)를 차단하는 슈터(17)상에 증착된후 기판(11)상에 정상적으로 증착될 수 있게 슈터(17)가 제거된다.
자석(13b)은 이들의 N극이 상측 단부로 향하고 S극이 하측 단부로 향하여 기판(11)와 트랜지스터(14)사이 스퍼터링 영역내의 전자를 제한하기 위하여 제2b도에 도시된 바와같이, 원내에 수평으로 배열된다.
제1도, 제2a도와, 제2b도와 함께 제3a도 제3b도에서는 본 발명의 제 의 바람직한 실시형태에 따라 박막 전계효과 트랜지스터의 제조방법이 자세히 언급된다.
10장의 유리기판이 카셋트 위에 설치되고 밸브(5)를 통해 로딩 및 언로딩 예비실(1)에 놓인다. 예비실(1)과 보조실(2)의 내부 조건을 서로에 대해 조정한 후, 카셋트 예비실(1)에서 밸브(6)를 통해 보조실(2)에 이송된다. 유리기판중 하나가 이송 메카니즘 (도시안됨)수단에 의해 제2a도에서 보인 바와같이 제1마그네트롬 RF 스퍼터링 장치에 배치되고, 150℃의 기판온도, 100% O2분위기(0.5Pa)에서 SiO2막(32)이 200nm의 두께로 피복된다.
본 장치의 출력은 13.56MHz RF 에너지인 경우에 400W이다.
순도 99.999% 또는 이상인 인공수정 또는 고순도 실리콘, 예를들면 단일 결정 실리콘 또는 다결정 실리콘은 타게트로서 사용된다.
피복된 기판은 동일한 방법으로 SiO2막이 계속해서 증착하는 다른 9개의 잔여기판으로 바뀌게 된다. 카셋트상에 고착되는 모든 기판들은 이런 과정을 반복하므로서 SiO2막이 피복된다. 이런 과정중 예비실(1)과 보조실(2) 사이 기판의 이송은 바람직하지 않은 불순물을 제거하도록 쳄버(1),(2)의 압력 및 분위기를 서로에 대해 조정한 후 실행되어야 한다.
이어서, 아모퍼스 실리콘 막(33)이 제2스퍼터링 장치(4)에서 SiO2막상에 100nm 두께로 증착된다. 10개의 기판이 보조실로부터 동일한 방법으로 연속하여 장치(4)안에 놓이고 그 안에서 아모퍼스 실리콘 막의 증착을 위채 처리된다. 장치(4)와 보조실(2) 사이 각 기판의 이송은 바람직하지 못한 불순물을 제거하도록 쳄버 (2), (4)의 압력 및 내부 분위기를 서로 조정한 후 실행한다. 이런 과정은 이후에서 특히 언급되지 않을지라도 제1스퍼터링 장치 및 제2스퍼터링 장치와 보조실 사이에 기판을 이송하도록 요구될 때 일반적으로 이용된다. 장치(4)내 분위기를 분압이 H2/(H2+Ar)=0.8이 되도록 수소와 알곤으로 구성되는 화합물로 구성된다. 수소와 알곤 가스들은 각각 순도 99.999 및 99.99이며 장치(4)의 내측가 1×10-7Pa로 진공된 후 수소와 알론을 유입한다.
총 압력이 0.5Pa이다. 이 장치의 출력이 13.56MHz RF 에너지인 경우에 400W이다. 5×1018cm-3이하 예를들면 5×1018cm-3인 농도로 산소원자를 포함한 단결정 실리콘이 타게트로서 이용된다.
기판온도는 동일한 방법으로 히터(16a)에 의하여 150℃(증착온도)에서 유지된다.
바람직한 실시형태에서, 혼합물중 수소비율은 5%-100% 사이에서 선택되고 증착 온도를 50∼500℃이며, 출력은 다른 펄스 에너지 공급원과 조합될 수 있는 500MHz∼100HHz 주파수 범위에서 1W-10MW 사이이다.
모든 기판들이 실리콘 산화물과 아모퍼스 실리콘 반도체막으로 피복된 후 막은 수소 또는 불활성 분위기에서 예를들어 100℃ 질소에서 10시간동안 450-700℃, 전형적으로 600℃에서 히터(10c) 수단으로 보조실(2)에서 열처리된다. 막은 이런 처리(열가열 냉각)에 의해 반아모퍼스 또는 반결정 형태로 재결정된다. 실험에 의하면 실리콘 밀도를 4×1022cm-3으로 가정할 때 산소, 탄소 및 수소의 밀도는 1원자%에 상당하는 양의 각각 8×1018cm-3, 3×1010cm-3과 4×1020cm-3임이 SIMS(Secoundary ionmass spectroscopy) 분석에 의해 확인되었다. 이런 밀도의 값을 깊이 방향을 따라 변화하는 각 원소들의 최소값이다. 최소값이 측정된 이유는 천연산화물이 반도체막의 표면에 존재하기 때문이다. 이런 밀도들의 평가는 실리콘 타게트(1×1018cm-3)내 산소밀도와 관련하여 얻어질 수 있다. 이런 불순물 밀도는 재결정화후에도 변경되지 않으므로 산소 밀도가 8×1018cm-3상태로 남아 있게된다. 참고로 실리콘 아모퍼스 막의 형성은 생성반응 가스와 함께 0.1채널/sec와 1채널/sec로 일산화이질소(N2)를 유입함으로써 반복된다. 결과로 재결정화 후 산소 밀도는 각각 1×1020cm-3과 4×1020cm-3으로 증가된다.
이 경우 충분한 재결정을 수행하기 위해서는 열 어닐링 동안에 온도가 700℃ 이상으로 상승되거나, 열 처리시간이 증가되어야 한다. 이런 고온은 유리기판의 낮은 용융온도 때문에 실제로 이용될 수 없다. 또한, 긴 공정시간은 대량 생산 관점에서 바람직하지 못하다.
이런 사실들로부터 기판온도가 700℃ 이하로 제한되고 전형적으로 600℃ 이하로 제한되는 것은 본 발명의 중요특성으로 이해해야 할 것이다. 그러나 아모퍼스 실리콘 반도체막의 재결정화는 열 어닐링이 450℃ 이하에서 수행되거나 아모퍼스 실리콘 반도체막의 산소밀도가 1×1020cm-3도달하거나 시스템에서 산소 누출로 인하여 그 보다 높아질 때 불가능하다. 즉, 반도체막의 산소밀도와 열 어닐링은 온도 범위는 각각 7×1019cm-3이하이고, 450∼730℃ 범위이다. 통상적으로 산소와 같은 불순물을 결정사이의 경계면에 모여 반도체내에서 경계면 장벽을 형성하는 경향이 있다. 그러나 본 발명에 따라 구성되는 반도체막의 경우에는 격자왜곡이 장벽의 형성을 방지한다. 격자왜곡의 존재는 이후 상세히 설명될 것인 제6도에서 보인 바와같이 레이져 라만 스펙트럼의 피이크가 저주파수를 향하여 이동한 것으로 나타낸다.
이어서, 기판들은 시스템으로부터 제거된다. 각 기판의 반도체막은 기판(11)상에 다음 공정에 따라 다수의 트랜지스터가 구성되는데 필요한 패턴을 얻도록 안정된 에칭 장치에서 에칭한다. 제3a도에서 보인 막(33)은 하나의 트랜지스터가 구성되는 것에 해당한다.
기판들은 제조 시스템에 놓이고 다시 제1스퍼터링 장치(3)내에서 반도체막(33)의 표면의 수소 플라즈마 세척이 이어진다. 그리고 전 구조가 제2b도에서 도시된 것처럼 산화분위기내 스퍼터링 되어 두께 100nm 실리콘 산화막(35)으로 피복된다. 분위그는 총 압력 0.5Pa에서 NF3(5%)를 폼한한 고밀도 산소(95%)로 구성된다. 본 장치의 출력은 13.56MHz RF 에너지인 경우에 400W이다. 순도 99.999% 또는 그 이상의 순도를 갖는 인공주성 또는 고순도 실리콘 예를들면 단결정 실리콘 또는 다결정 실리콘과 같은 실리콘이 타게트로서 이용된다. 기판온도는 100℃로 유지된다. 산소와 NF3의 혼합물은 불활성 가스와 산소의 혼합물로 대체될 수 있다. 표면 수준밀도는 훌륭한 트랜지스터의 특성을 얻기 위해서 산소 성분을 100%(바람직하게는 순수한 산소)까지 증가시킴으로써 감소될 수 있다. 이런 공정에 의해, 게이트 절연막이 되는 실리콘 산화막(35)은 고정 전하의 생성이 반도체막(33)과 산화막(35)사이 경계면에서 방지되도록 실리콘 원자의 댄글링결합(dangling bond : 부대결합)을 없애는 기능을 갖는 플루오런 원자를 포함한다.
게이트 전극(40)을 형성하기 위해 적절한 마스크를 갖는 포토리소그래피가 수행되어 인이 높게 주입된 실리콘 반도체막이 실리콘 산화막(35)상에 전압 CVD에 의해 증착된다.
게이트 전극(40) 또는 마스크로서 이러한 게이트 전극을 형성하기 위하여 사용된 마스크에 의해 자체 정렬된 불순물 영역 즉 공급원 및 드레인 영역(34)(34')이 이온 주입에 의해 형성된다. 불순물 영역(34)(34') 사이의 실리콘반도체막(33)의 중간 영역(28)은 제3c도에 도시된 바와같이 채널영역으로서 한정된다. 채널영역은 H2분위기내 100℃-500℃에서 예를들면 0.1-3시간 동안, 예를들면 1시간동안 가열 어닐링된다.
그러면 경계면 상태 밀도는 2×1011cm-3이하이다. 중간층 절연막(37)이 하층의 소오스와 드레인 영역(34)(34')으로 접근이 이루어지도록 중간층 막과 산화물 막(35)을 통하는 접속공(39, 39')을 형성하기 위한 에칭을 수행한 후 구조의 전표면에 걸쳐 피복된다. 끝으로 알루미늄 막이 접속공에 구조물상에 증착되고 제3d도에 도시된 바와같이 드레인 전극(36)(36')과 소오스를 형성하도록 패턴처리된다.
이 실시형태에 따르면 소오스와 드레인 영역과 채널영역은 공정이 간단하도록 같은 반도체막에서 형성되므로 소오스와 드레인영역에서 캐리어의 이동성은 반도체막(33)의 결정성 때문에 개선된다. 반도체막(33)은 스퍼터링에 의해 하층 실리콘 산화막(32)상에 증착되므로 반도체막(33)의 저면은 부호(38)로 표시된 것처럼 그들 사이의 경계면에서 SiOx를 형성하도록 부분적으로 산화된다. SiOx는 역 채널효과(back channel effect)와 역전류누출(reverse current leakage)의 형성을 방지하는 기능을 갖고 있는 까닭에 CMOS를 제조하는데 매우 효과적이고 적절하다.
참고로, 상기 공정은 반도체 막(33)의 증착조건의 변경을 반복한다.
수소/알곤 혼합물 분위기의 수소의 성분은 분압이 각각 H2/(H2+Ar)=0, 0.2, 0.5, 0.7, 0.8이 되도록 바뀐다. 이들 경우에는 측정된 산소 밀도는 2×1020cm-3(0), 7×1029cm-3(0.2), 3×1019cm-3(0.5), 1×1019cm-3(0.7), 8×1018cm-3(0.8)이다.
제4도는 각 경우에서 형성된 트랜지스터들을 사용하여 나타낸 수소의 분압[PH·PTOTAL=H2+Ar]대 전계 이동도를 보여준 그래프이다.
이 그래프에 따라서 높은 값의 전계이동도는 높은 PH/PTOTAL에 의해 얻을 수 있다. 이동도(μ)는 수소비율이 0% 일 때 상기 경우에서 산소밀도가 2×1020cm-3보다 높은 수치이므로 3×10-1cm2/vsec 보다 낮다.
다른 한편으로는 이동도는 수소비율이 도포에서 보인것처럼 20%(7×1019cm-3이하 산소밀도에 상응하는)이상이면 2cm2/vsec 이상으로 제한된다. 이것은 부분적으로 고려될 수 있다. 왜냐하면 수소의 유입은 증착공간에서 발생된 산소가 크리오솝션 펌프에 의해 증착 공간으로부터 효과적으로 제거될 수 있는 물로 전환되는 것을 가능하게 만들기 때문이다.
제5도는 수소의 분압 대 한계전압을 보인 그래프이다. 이런 도표에서 보인 것처럼 보통 오프타입의 전계효과 트랜지스터는 8V 이하의 한계전압을 갖도록 형성될 수 있다. 이 한계전압은 만약 수소가 20% 이상이라면 실질적인 관점에서 바람직하다. 낮은 한계전압은 낮은 전계효과 트랜지스터의 게이트 전압과 합치한다. 이것은 좋은 특성을 갖는 트랜지스터가 적절한 수소비율을 갖는 본 발명에 따른 수소분위기 내에서 실행된 스퍼터링을 통해 증착된 아모퍼스 실리콘 막을 증착하고 그 막을 열처리하여 채널영역을 제작함으로써 형성될 수 있다는 것을 의미한다. 전자 특성은 수소비율이 증가됨에 따라 개선되는 경향이 있다.
참고로 채널영역에 증착된 수소/알곤 혼합물 분위기의 수소비율은 분압인 경우에 각각 H2/(H2+Ar)=0, 0.2, 0.5되도록 변경된다. 제6도는 열처리후 생성된 반도체 막(33)의 라만스펙트럼을 보인 그래프이다. 수소/알곤 혼합물 분위기의 수소비율 즉 수소의 분압 H2/(H2+Ar)이 0(곡선 61), 0.2(곡선 62), 0.5(곡선 63)인 경우에 있어서의 결정도이다. 도표에서 보인것처럼 결정도는 수소비율이 0%(곡선 61)의 경우와 비교해서 20%(곡선 62)로 증가됐을 때 뚜렷하게 증가된다. 20%인 경우에 막의 조직 결정의 평균 직경은 5Å-400Å, 전형적으로 500Å-300Å이다. 라만 스펙트럼의 피크위치는 단결정 실리콘의 스펙트럼의 파크위치, 즉 522cm-1로부터 작은 파수 방향으로 이동되며 이러한 이동이 격자왜곡의 존재를 분명히 나타낸다.
격자왜곡은 각 결정체가 이웃 결정체와 좀더 밀접하게 접촉하게 되고, 산소와 같은 불순물이 경계면 보다 적게 모이게 하여 장벽의 높이를 낮추도록 설정결정들 사이의 경계면의 결정구조의 변화를 적게하는 기능을 한다. 결과로, 높은 캐리어 이동도를 얻을 수 있다.
여기서 표현된 입자직경의 값은 라만 스펙트럼 분석에 의해 측정된 라만 스펙트럼을 기초로 계산된다. 그러나 반도체 막에 분리된 입자가 실제로 존재하는 지는 확실하지 않다. 오히려 입자직경의 값은 아주 작으므로 뚜렷한 입자들은 존재하지 않을 가능성이 있다. 작은 입자의 직경은 증착중 피복되는 기판에 공급되는 입력 RF 파우워 또는 자계의 길이를 조정하여 조절될 수 있다.
반도체는 강자계를 유도하도록 전자기에 큰 전류가 공급될 때 더욱 큰 평균 입경을 증착될 수 있다. 전류가 감소되면 입경도 감소된다.
다음에는 본 발명에 따른 반아모퍼스 또는 반결정 반도체 물질의 생성 메카니즘이 설명된다. 수소와 알곤의 혼합물내의 단결정 실리콘 타게트를 스퍼터링 할때 고에너지의 무거운 알곤 원자들은 타게트의 표면과 충돌하여 수십개에서 수백만개로의 실리콘 원자로 구성된 원자군이 이탈되어 튀어나오고, 타게트로부터 피복될 기판에 원자군을 증착시킨다. 이런 원자군들은 기판상에 증착에 앞서 혼합가스를 통과하고 그들의 댄글린결합을 없애도록 그들의 외부표면에서 수소원자들과 결합된다.
따라서 기판상에 증착될 때 원자군들은 내부 아모퍼스와 Si-H 결합을 포함하는 외부의 정돈된 실리콘으로 구성된다.
Si-H결합은 다른 Si-H결합과 반응하고 예를들면 비산화 분위기에서 레이져, 할로겐램프와 같은 광원으로부터 방출된 방사 또는 450℃-700℃의 열처리에 의해 Si-Si결합으로 전환되었다.
인접한 실리콘 원자와의 이들 결합(Si-Si)은 인접한 원자군을 서로 끌어당기도록 하는 기능을 갖는 반면 이런 원자군은 그들의 상태를 더욱 정돈된 상태(부분적 재결정화)로 변환되는 경향이 있다.
결과로서 이런 원자군들의 결정구조는 격자왜곡이며 그것의 라만 스펙트럼의 피이크가 저주파 방향에 놓이게 된다.
원자군의 에너지 결합은 원자군 사이의 원자군들을 고정시키는 Si-SI결합을 통해 결합된다. 이런 이유 때문에 본 발명에 따른 실리콘의 다결정(반 아모퍼스 또는 반결정)구조는 입자 경계가 캐리어 운반에 반하여 장벽에 제공하는 보통 다결정체와는 달라 캐리어 이동도가 10-200cm2/V.sec이다. 즉 본 발명에 따른 반 아모퍼스 또는 반결정구조는 바람직하지 못한 입자경계를 포함하지 않는다.
물론 반도체가 450℃-700℃의 저온에 놓이지 않고 1000℃ 이상의 고온에서 처리되면 잠재된 산소 원자들이 원자군 사이의 경계면에 출현하게 되어 선행기술과 유사한 장벽을 형성한다. 캐리어의 이동도는 고정력(anchoring strength)을 증가시키므로서 개선될 수 있다. 이런 목적을 위해 반도체 막의 산소 밀도는 재결정화가 600℃ 이하 온도에서 실행되므로서 7×1019cm-3바람직하기는 1×1019cm-3로 감소한다.
아래의 것은 본 발명의 효과를 나타낸 것이다.
H2성분 S VT 온/오프
0 3.1 13.8 0.3 5.4
20 2.4 8.3 2.4 6.7
50 2.0 4.5 10.1 6.9
70 1.7 3.8 22.3 6.9
80 0.97 3.5 40.4 6.2
상기 데이터에 있어서 H2성분비는 앞에서 언급된 것처럼 수소 성분의 비율이다. S는 최초의 게이트 전압 VG의 함수로서 드레인 전류 ID의 [d(ID)/d(VG)]1의 최소값이다.
더작은 S는 VG-ID특성 곡선의 더욱 예리한 상승을 표시하며 보다 좋은 트랜지스터의 전기적 특성을 나타낸다. VT는 한계전압이다. μ는 cm2/v·s의 단위에서 캐리어 이동도이다. 온/오프비는 드레인 전압이 10V에서 고정될 때 30V에서 드레인 전류 ID가 최소값이 되는 드레인 전류 ID와 VG의 비율의 대수비이다.
상기 데이터로부터 분위기내 수소비율이 80% 또는 이상으로 선택되는 것이 좋음을 알 수 있을 것이다.
제8도에 따르면 본 발명의 제2의 바람직한 실시형태에 따른 박막 전계효과 트랜지스터의 제조방법이 설명될 것이다.
이 방법은 제1도와 비교해서 밸브(51)을 구비한 부가의 제3스퍼터링 장치(50)를 구비한 제7도에서 도시된 바와같이 시스템의 수단에 의해 수행된다.
다른 요소들은 제1도에서 도시된 바와같이 상응하는 요소들과 대체로 같다.
절연막(32)의 증착은 제1실시예와 같은 방식으로 수행된다. 그러나, 게이트 전극(40)은 제1실시예의 공정과 다르게 3000Å 두께의 몰리브덴 막을 증착 및 패턴처리에 의해 형성된다.
그후, 상기 구조재의 전표면은 제1스퍼터링 장치(3)에서 마그네트론 RF스퍼터링에 의해 100nm의 두께인 실리콘 산화막으로 피복된다. 상기 분위기는 비활성가스로 희석된 고밀도 산소 바람직하게는 0.5Pa에서 100%인 산소를 포함하며 상기 장치의 출력은 13.56MHz RF에너지인 경우에 400W이고 순도 99.999% 또는 이상인 예를들면 단결정 실리콘 또는 다결정 실리콘과 같은 인공수정 또는 고순도 실리콘이 타게트로서 이용되며 기판온도는 100℃로 유지된다. 순수산소(100% 산소)가 분위기로서 이용될때 게이트 절연막의 표면 수준 밀도는 훌륭한 트랜지스터 특성을 얻도록 감소될 수 있다.
아모퍼스 실리콘 막(33)은 제2스퍼터링 장치(4)에서 100nm의 두께로 실리콘 산화막상에 증착된다. 상기 분위기는 분압이 H2/(H2+Ar)=0.8이 되도록 수소와 알곤으로 구성된 혼합물로 구성된다. 총압력은 0.5Pa이다. 출력장치는 13.56MHz RF에너지인 경우에 400W이며 단결정 실리콘이 타게트로서 이용되며 기판온도는 동일한 방법으로 150℃로 유지된다. 그후 아모퍼스 실리콘 막은 450℃-700℃, 전형적으로 수소 또는 비활성 분위기, 예를들면 질소 100%에서 10시간 동안 600℃인 보조실(2)내에서 열처리가 가해진다. 상기 막은 다결정이 되는 이처리에 의해 재결정화된다. 실험에 따르면, 산소, 탄소 및 수소 원자가 각각 1×1019cm-3, 4×1018cm-3및 1% 이하인 것이 SIMS분석에 의해 확인되었다. 이들 밀도 값은 깊이 방향에 따라 변화되는 각 원소의 최소값이다. 그러므로 채널영역(28)은 게이트 절연막(35)을 통하여 게이트 전극(40)에 형성된다.
다음으로 N+형 아모퍼스 실리콘 반도체 막은 50nm의 두께로 제3마그네트론 RF 스퍼터링 장치(5)에서 막(33)상에 증착된다.
상기 분위기는 분압이 10%-99%, 예를들면 80%의 H2와 10-90%, 예를들어 19% Ar을 포함하는 혼합물로 구성된다. 전체 압력은 0.5Pa이고, 장치의 출력은 13.56MHz RF에너지인 경우에 400W이고, 인이 도핑된 단결정 실리콘이 타게트로서 사용되고 장치내온도가 150℃로 유지된다. 구조의 전표면은 알루미늄으로 피복된다. 알루미늄 막과 N+형 막은 소오스 및 드레인 영역(34), (34')과 소오스드레인 전극(36)(36')을 형성하도록 패턴처리 되었다. 채널영역(28)이 소오스와 드레인 영역(34),(34') 사이의 갭 바로 아래에 한정된다. 상기 갭은 채널영역(28)을 보호하도록 절연물(29)로 채워진다.
제2실시형태에 따르면, 채널(28)을 형성하는 반도체 막(33)의 형성에 앞서 게이트 절연막(35)이 형성되므로 절연막(35)과 채널(38) 사이의 경계면이 쉽게 어닐링되어 표면 레벨의 밀도가 감소될 수 있다. 반도체 막(33)내 산소밀도와 이동도는 각각 1×1019cm-3및 40.8cm2/V sec로 측정되었다.
제9도 및 제10a도-제10e도에 따라, 본 발명의 제3실시형태에 따른 게이트 절연형 전계효과 트랜지스터의 제조방법이 설명될 것이다.
제9도는 마그네트론 RF스퍼터링에 의해 반도체 및 산화막을 증착시키기 위한 다중실 스퍼터링 시스템을 보인 개략도이다. 상기 시스템은 로딩 예비실(41), 제1, 제2 및 제3스퍼터링 장치들(43), (44), (45)와 언로딩 실(46)으로 구성된다. 이런 쳄버들과 스퍼터링 장치들은 각각 게이트 밸브들을 통해 일렬로 결합되었다. 로딩 예비실(41) 및 언로딩실(46)의 구조는 제1실시형태의 로딩 및 언로딩 예비실과 실질적으로 동일하다.
그러므로 그들의 설명은 생략한다.
또한 이런 스퍼터링(43), (44), (45)들의 구조는 상기 언급에서 자세히 설명했던 제2a도와 제2b도에 도시한 바와같이 동일하다.
스퍼터링 장치(43), (45)들은 산화막을 증착하는데 전적으로 사용되기 위해 제공된 플래너형 마그네트론 RF스퍼터링 장치이고, 증착 스퍼터링 장치(44)는 반도체 막을 증착하는데 전적으로 사용하기 위한 것이다.
제9도와 함께 제10a도-제10e도에 따라 본 발명의 제3실시형태에 따른 박막 전계효과 트랜지스터의 제조공정이 자세히 언급될 것이다.
유리기판 10장이 카세트 상에 설치되고 밸브(47)를 통해 로딩 예비실(41)에 놓인다. 예비실(41) 및 제1스퍼터링 장치(43)의 내부조건들이 서로 조절한 후, 유리기판중 하나가 이송 메카니즘 수단(도시되지 않음)에 의해 이송되고 제2a도에서 보인것처럼 제1스퍼터링 장치에 배치되고, 기판온도 150℃ 100% O2분위기(0.5Pa)에서 SiO2막(32)이 두께 200nm로 피복된다. 장치 출력은 13.56MHz RF에너지인 경우에 400W이다. 순도 99.999% 또는 그 이상을 갖는 예를들면 단결정 실리콘 또는 다결정 실리콘과 같은 인공수정 또는 고순도 실리콘이 타게트로서 이용된다. 증착도중에 알칼리 금속원자들이 유리기판에서 막으로 들어오는 것을 효과적으로 방지하는 것이 요구되면 할로겐이 산화막(32)에 주입된다.
그 다음 피복된 기판은 제2스퍼터링 장치(44)에서 SiO2막(32) 위에 100nm의 두께로 아모퍼스 실리콘막이 피복된다. 장치(44)의 분위기는 수소의 분압이 H2/(H2+Ar)=0.8인 수소와 아르곤으로 구성된 혼합물을 포함한다. 수소와 알곤 가스들은 각각 순도 99.999 및 99.99%를 갖고, 상기 장치(44)의 내부가 1×10-7Pa로 진공된 후 주입된다. 총압력은 0.5Pa이다. 장치출력은 13.56MHz RF에너지인 경우 400W이다. 5×1018cm-3예를들면 1×1018cm-3이하의 농도의 산소원자들을 함유한 단결정 실리콘이 타게트로서 이용되고, 기판온도는 동일 방법으로 히터(16a)에 의해 150℃(증착온도)를 유지시킨다.
상기 기판들은 그후 제3스퍼터링 장치(45)에 이송되고 여기서 반도체 막(33)의 표면의 수소 프라즈마 크리닝을 수행한다. 그 다음 전체구조는 산화 분위기에서 제3스퍼터링 장치(45)내 100nm 두께의 실리콘 산화막으로 피복된다. 상기 분위기는 총압력 0.5Pa에서 NF3(5%)를 함유한 고밀도 산소(95%)로 구성된다. 장치출력은 13.56MHz RF 에너지인 경우에 400W이다. 순도 99.999% 또는 이상인 예를들면 단결정 실리콘 또는 다결정 실리콘과 같은 인공수정 또는 고순도 실리콘이 타게트로서 이용된다. 기판온도는 100℃를 유지시킨다. 이 공정에 의해서 게이트 절연막이 되는 실리콘 산화막은 반도체 막(33)과 산화막(35) 사이의 경계면에서 고정전하의 방지될 수 있도록 실리콘 원자의 댄클링 결합을 제거하는 기능을 갖는 플루오르화물 원자를 함유한다.
제3실시형태의 상기 설명은 계속적으로 다음의 기판의 처리를 수행한다. 그러나 제조과정은 파이프라인 형태로 실행된다. 각 스퍼터링 장치들은 선행된 기판이 오른쪽 스퍼터링 장치 또는 언로딩실(46)에 피복되어 이송될 때 다음 기판을 수납하여 모든 10장의 기판 모두가 증착을 완료되지 않는 한 다른 장치들과 동시에 다음 기판상에 증착을 실행한다. 말할 필요도 없이 두 개의 인접한 로딩실(41), 스퍼터링 장치(43), (44), (45) 및 언로딩실(46)의 각 기판의 이송은 전술한 실시형태에서 설명한 것처럼 바람직하지 않은 불순물이 침입하지 못하도록 두 개의 압력 및 내부쪽 분위기를 조정한 후 실행된다.
모든 기판들이 산화 실리콘 및 아모퍼스 실리콘 반도체 막(32), (33), (35)로 피복되고 언로딩실(46)에 모인 후 수소 또는 비활성, 예를들면 100% 질소 분위기의 언로딩실(46)에서 히터수단에 의해 450℃-700℃, 전형적으로 600℃로 10시간 동안 가해지는 열처리가 주어진다.
반도체 막(33)은 이 처리(열어닐링)에 의해 반아모퍼스 또는 반결정 구조의 형태로 재결정화된다. 실험에 따르면 산소, 탄소 및 수소가 실리콘 밀도가 4×1022cm-3인 것으로 가정하여 1원자%에 상당하는 8×1018cm-3, 3×1016cm-3및 4×1020cm-3의 밀도로 각각 포함된 것이 SIMS 분석에 의해 확인되었다. 이들 밀도의 값은 제1실시형태의 경우와 같이 깊이 방향을 따라서 변화된 각 요소들의 최소값이다.
또한 이들 밀도의 평가는 실리콘 타게트(1×1018cm-3)안의 산소밀도에 관련하여 평가되어야 한다. 상기 반도체 막(33)은 예를들어 레이져 또는 할로겐 램프와 같은 광원으로부터 방출되는 빛을 막(33)에 방사함으로써 재결정될 수 있다.
이들 불순물 농도는 산소밀도가 8×1018cm-3으로 남아있으므로 재결정후라도 변화되지 않는다. 참고로 실리콘 아모퍼스막의 형성은 반응가스와 함께 0.1cc/sec 및 1cc/sec로 N20을 주입함으로써 반복된다. 결과로 재결정후의 산소밀도는 각각 1×1022cm-3및 4×1020cm-3으로 증가된다.
이들 경우에 있어서 충분한 재결정화가 실행하기 위해서는 열어닐링 중의 온도가 700℃ 이상으로 증가되어야 하거나 열처리 시간이 증가되어야 한다.
유리기판의 낮은 용융온도 때문에 실제로 이런 고온이 이용될 수는 없다. 또한 긴 공정시간은 대량생산 관점에서 바람직하지 않다. 이런 사실로부터 본 발명의 중요성을 알 수 있을 것이다.
그러나 아모퍼스 실리콘 반도체 막의 재결정화는 열어닐링이 450℃ 이하에서 수행될 때 또는 아모퍼스 실리콘 반도체 막의 산소밀도가 시스템안으로의 산소 누출로 인하여 1×1020cm-3이상으로 된 때에는 불가능하다. 즉 반도체 막 안에서 산소밀도와 열어닐링의 온도 범위는 각각 7×1019cm-3이하이고 450℃-700℃의 범위이다. 그러나 본 발명에 따라 생성된 반도체 막의 경우에 있어서, 격자왜곡은 장벽의 형성을 방지한다. 격자왜곡의 존재는 저주파수 방향으로 레이져 라만 스펙트럼의 피이크가 이동하는 것에 의해 알 수 있다.
그후 상기 기판들은 시스템에서 제거된다. 각 기판의 산화물 및 반도체 막(33), (35)의 기판(11)상의 다음 공정에 따라 많은 트랜지스터를 생산하는데 필요한 패턴을 만들도록 적당한 에칭 장치에서 에칭되었다.
제10a도에서 보인 잔여막(33), (35)는 형성될 트랜지스터중 하나에 상응한다. 산화막(35)은 다음 단계에서 반도체 막(33)내에 형성될 소오스와 드레인 영역이 접근할 수 있도록 다시 에칭된다. 패턴된 구조가 저압력 CVD에 의해 증착되면, 제10c도에 도시된 바와 같이 게이트전극(40)과 소오스 및 드레인 전극(36), (36')를 형성하기 위해 적당한 마스크를 갖는 포토리소그래피에 의해 인으로 높게 도핑된 실리콘 반도체 막을 얻게 된다.
게이트 전극(40) 또는 마스크로서 그것을 형성하는데 이용된 마스크에 의해 자기 정렬된 불순물 영역, 즉 소오스 및 드레인 영역(34), (34')은 이온주입되고 이어서, 수소 분위기에서 100℃-500℃ 상태로 예를들면 300℃ 상태에서 0.1-3시간동안, 예를들면 1시간동안 어닐링되어 생성된다. 그러므로 불순물 영역(34), (34')사이 실리콘 반도체 막(33)의 중간 영역(28)이 제10d도에서 보인 바와 같이 채널영역으로 형성되고 경계면 상태밀도는 2×1011cm-3이하가 된다. 절연 패시베이션(passivation)막(37)이 구조의 전면 위에 피복된다.
이런 실시형태에 따르면 제조량은 모든 스퍼터링 장치가 똑같이 작동할 수 있으므로 실질적으로 증가된다.
선호된 실시형태의 이상과 같은 기술은 본 발명을 기술하고 설명하기 위한 목적으로 개시된 것이다. 이는 본 발명을 상기 언급된 형태로 제한하려는 것이 아니며 상기 교시하는 바에 따라서 다양한 변경이나 수정이 가능하다. 실시형태는 본 발명의 원리를 최상으로 설명하기 위하여 선택된 것이므로 본 발명의 기술분야에 숙련된 자이면 특정용도에 따라 본 발명을 다양한 실시형태와 수정형태로 이용될 수 있을 것이다.
실시예는 다음과 같다.
본 발명은 게르마늄 또는 실리콘/게르마늄(SiXxGel-x)과 같은 다른 형태의 반도체를 이용한 트랜지스터에 적용될 수 있으며 이와 같은 경우에 열처리는 상기 실시형태에 이용된 것보다 낮은 약 100℃의 온도에서 행하여진다. 이러한 반도체의 증착은 광에너지(1000nm 파장보다 짧음)와 전자 싸이클로트론 공명(ECR)에 의한 고에너지 수소 플라즈마에서 스퍼터링으로 수행될 수 있다. 이러한 경우에서 양이온이 효과적으로 발생되어 증착된 반도체 막의 미세구조의 형성이 더욱 방지될 수 있다.
수소 분자를 포함하는 기체 대신에 불순물이 되지 않는한 수소화합물이 스퍼터링의 분위기로 사용될 수 있다. 예를들어 모노실란이나 다실란이 실리콘 반도체 트랜지스터를 형성하는데 사용될 수 있다.
선호된 실시형태에서 비록 산화 및 반도체 막이 분리된 장치에서 각각 증착된다 하더라도 반도체 막 증착의 전적인 이용을 위한 분리된 장치에서 게이트 절연막 또는 게이트 전극의 다른 형태를 증착시키는 것을 분명히 본 특허의 범위내에 있다. 이런 게이트 전극은 단일층의 경우에 있어서, 게이트 전극은 인으로 도핑된 실리콘 전극 또는 알루미늄 전극이다. 다중층의 경우에 있어서 게이트 전극은 크롬하층과 그 위에 형성된 금속성 또는 금속 규화물의 상층으로 구성된 2개층의 전극이다.
알루미늄 단일층 전극과 상측 알루미늄층은 알루미늄 타게트를 스퍼터링하여 형성될 수 있다. 실리콘 단일층 전극과 하측 실리콘층은 제1선호된 실시형태에 따라 저압력 CVD에 의해 형성되거나 인을 도핑한 실리콘 타게트를 스퍼터링하여 형성될 수 있다. 금속층은 몰리브덴 타게트를 스퍼터링에 의하여 형성된 몰리브덴층, 울프럼(wolfram)타게트를 스퍼터링하여 형성된 울프럼층, 티타늄 타게트를 스퍼터링하여 형성된 알루미늄층이 있다.
금속 규화물층은 MOSi2타게트를 스퍼터링에 의해 형성된 MOSi2층 WSi2타게트를 스퍼터링하여 형성된 WSi2층 또는 TiSi2타게트를 스퍼터링하여 형성된 TiSi2층이 있다.
금속성 또는 금속 규화물층은 제2a도에 도시된 마그네트론 RF 스퍼터링 장치에서 형성될 수 있다.
금속성 또는 금속 규화물층은 일렬로 배열된 별개의 스퍼터링 장치를 구비한 다중실에서 게이트 절연형 전계효과 트랜지스터를 제조하기 위한 파이프라인형 공정에서 실행된다. 실리콘 단일층 전극, 알루미늄 단일층 전극, 하측 실리콘층, 하측 크롬층 및 상측 알루미늄층이 또한 파이프 라인형 공정에서 실행될 수 있다. 이런 파이프라인형 공정에서 상측 금속성 또는 금속 규화물층은 하측 실리콘층이 형성되는 스퍼터링 장치와 다른 스퍼터링 장치에서 형성되고 상측 금속성 또는 금속 규화물층은 하측 실리콘층의 형성전 또는 후에도 형성된다. 파이프라인형 공정에 있어서 상측 알루미늄층은 하측 크롬층이 형성되는 스퍼터링 장치와 다른 스퍼터링 장치에서 형성되고, 상측 알루미늄층은 하측 크롬층의 형성전 또는 후에 생성된다.
전술된 실시형태에 있어서 SiO2단일층 막은 게이트 절연막으로서 이용되나, Si3N4단일층막 또는 SiO2층 및 Si3N4층으로 구성된 다중층 막은 상기에서 언급된 것처럼 파이프라인형 공정에서 형성된 것처럼 이용된다.
이런 다중막의 경우에 있어서 SiO2및 Si3N4층중 하나가 스퍼터링 장치에서 스퍼터링하여 생성되고 다른 것은 다른 스퍼터링 장치에서 스퍼터링하여 생성된다. Si3N4단일층막과 Si3N4층이 Si3N4타게트에 스퍼터링에 의해 생성된다. SiO2단일층막은 예를들면 순도 99.999% 또는 이상의 순도를 갖는 단결정 실리콘 타게트 또는 다결정 실리콘 타게트와 같은 인공수정 타게트 또는 고순도 실리콘 타게트를 스퍼터링하여 생성된다. SiO2단일층막은 예를들면 순도 99.999% 또는 이상의 순도를 갖는 단결정 실리콘 타게트 또는 다결정 실리콘 타게트와 같은 인공수정 타게트 또는 고순도 실리콘 타게트를 스퍼터링하여 생성될 수 있다. 제3a도에서 보인 SiO2막(32) 대신에 5×1019-5×1019cm-3의 범위인 농축 상태에서 예를들면 플루오린과 같은 인 또는 할로겐 원소가 도핑된 SiO2막은 기판에서 막으로 이동되는, 예를들면 소디움 이온과 같은 알카리이온을 중화시키도록 기판상에 증착될 수 있다.
플루오린이 도핑된 SiO2막은 NF3가스와 산소를 함유한 분위기에서 순도 99.999% 또는 이상을 갖는 예를들면 단결정 실리콘 타게트 또는 다결정 실리콘 타게트와 같은 인공수정 또는 고순도 실리콘 타게트를 스퍼터링하여 기판상에 증착된다. 인이 첨가된 SiO2막은 산소가 첨가된 PH3또는 PF3를 포함한 분위기에서 순도 99.999% 또는 이상을 갖는 예를들면 단결정 실리콘 타게트 또는 다결정 실리콘 타게트와 같은 인공수정 타게트 또는 고순도 실리콘 타게트를 스퍼터링하여 기판상에 증착된다. 인 또는 할로겐 원소가 도프된 SiO2단일층막은 게이트 절연막으로서 이용된다. 달리는 제11a도에서 보인 바와 같이 인 또는 할로겐 원소가 도핑된 SiO2층(32a)과 그 위에 형성되고 도핑되지 않은 SiO2층(32b)으로 구성된 다중층 SiO2막(32) 또는 제11b도에 보인 바와 같이 도핑되지 않은 SiO2층(32c)과 인 또는 할로겐 원소가 도핑되어 그위에 형성된 SiO2층(32b)으로 구성된 다중층 SiO2막(32)가 기판(31)상에 형성된다.
전술한 언급에 있어서 열처리는 아모퍼스 반도체 막을 어닐링시키는데 이용되나 광학에너지도 아모퍼스 반도체 막을 어닐링시키는데 이용될 수 있다.
제1선호된 실시형태에 있어서, 반도체 막(33)을 수소와 알곤을 함유한 분위기에서 스퍼터링에 의해 아모퍼스 반도체 막을 증착시키고 이어서, 그 아모스퍼 반도체를 어닐링하여 얻은 트랜지스터의 전기적 특성은 그의 수소 성분비가 증가되므로서 개선되는 경향이 있다는 것을 제5도로부터 알 수 있다.
반도체 막이 수소와 아르곤의 혼합물을 함유한 분위기에서 스퍼터링하여 아모퍼스 반도체 막을 증착시키고 그후 레이져 또는 할로겐 램프와 같은 광원으로부터 방사된 빔의 방사에 의해 이들 아모퍼스 반도체 막(채널영역)을 광학적으로 어닐링하여 얻어진 트랜지스터의 전기적 특성(채널영역)은 혼합물의 수소 성분비가 증가함으로서 개선되는 경향이 있다.

Claims (6)

  1. 기판상에 채널 반도체층을 형성하는 단계 ; 상기 채널 반도체층의 형성전 또는 후에 상기 채널 반도체층과 접촉하는, 실리콘 산화물을 포함하는 게이트 절연물을 형성하는 단계, 상기 게이트 절연물의 형성전 또는 후에 상기 게이트 절연물과 접촉하는 게이트 전극을 형성하는 단계를 포함하고, 상기 게이트 절연물이 RF 전력에 의해 인공 수정 타게트를 스퍼터링하여 형성되는, 전기 광학 장치용 게이트 절연형 전계효과 트랜지스터 제조방법.
  2. 기판위에 채널 반도체층을 형성하는 단계 ; 상기 채널 반도체층의 형성전 또는 후에 상기 채널 반도체층과 접촉하는 실리콘 산화물을 포함하는 게이트 절연물을 형성하는 단계; 상기 게이트 절연물의 형성전 또는 후에 상기 게이트 절연물과 접촉하는 게이트 전극을 형성하는 단계를 포함하고, 상기 게이트 절연물이 RF 전력에 의해 인공수정 타게트를 스퍼터링하여 형성되고, 상기 채널 반도체층이 RF 전력에 의해 실리콘 타게트를 스퍼터링하여 형성되는, 전기 광학 장치용 게이트 절연형 전계효과 트랜지스터의 제조방법.
  3. 기판과 접촉하는 실리콘 산화물을 포함하는 절연막 형성단계 ; 상기 기판상에 채널 반도체층을 형성하는 단계 ; 상기 채널 반도체층의 형성전 또는 후에 상기 채널 반도체층과 접촉하는, 실리콘 산화물을 포함하는 게이트 절연물을 형성하는 단계 ; 및 상기 게이트 절연물의 형성전 또는 후에 상기 게이트 절연물과 접촉하는 게이트 전극을 형성하는 단계를 포함하고, 상기 절연막이 RF 전력에 의해 인공수정 타게트를 스퍼터링하여 형성되는, 전기 광학 장치용 게이트 절연형 전계효과 트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 게이트 절연물이 RF 전력에 의해 인공수정 타게트를 스퍼터링하여 형성되는 방법.
  5. 기판과 접촉하는 실리콘 산화물을 포함하는 절연막을 형성하는 단계 ; 상기 기판상에 채널 반도체층을 형성하는 단계; 상기 채널 반도체층의 형성전 또는 후에 상기 채널 반도체층과 접촉하는 실리콘 산화물을 포함하는 게이트 절연물을 형성하는 단계 ; 상기 게이트 절연물의 형성전 또는 후에 상기 게이트 절연물과 접촉하는 게이트 전극을 형성하는 단계를 포함하고, 상기 절연막이 RF 전력에 의해 인공수정 타게트를 스퍼링하여 형성되고, 상기 채널 반도체층이 RF 전력에 의해 실리콘 타게트를 스퍼터링하여 형성되는, 전기광학 장치용 게이트 절연형 전계효과 트랜지스터의 제조방법.
  6. 제5항에 있어서, 상기 게이트 절연물이 RF 전력에 의해 인공수정 타게트를 스퍼터링하여 형성되는 방법.
KR1019960000484A 1990-11-09 1996-01-12 게이트 절연형 전계효과 트랜지스터의 제조방법 KR960007720B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960000484A KR960007720B1 (ko) 1990-11-09 1996-01-12 게이트 절연형 전계효과 트랜지스터의 제조방법

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2305528A JP3054186B2 (ja) 1990-11-09 1990-11-09 絶縁ゲイト型半導体装置の作製方法
JP2305529A JP3054187B2 (ja) 1990-11-09 1990-11-09 絶縁ゲイト型半導体装置の作製方法
JP2-305529 1990-11-09
JP2-305528 1990-11-09
KR1019910007795A KR940003380B1 (ko) 1990-11-09 1991-05-14 게이트 절연형 전계효과 트랜지스터의 제조방법
KR1019960000484A KR960007720B1 (ko) 1990-11-09 1996-01-12 게이트 절연형 전계효과 트랜지스터의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007795A Division KR940003380B1 (ko) 1990-11-09 1991-05-14 게이트 절연형 전계효과 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR960007720B1 true KR960007720B1 (ko) 1996-06-08

Family

ID=27338762

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940017975A KR960011105B1 (ko) 1990-11-09 1994-07-25 전기광학 장치용 절연게이트 전계효과 트랜지스터의 제조방법
KR1019960000484A KR960007720B1 (ko) 1990-11-09 1996-01-12 게이트 절연형 전계효과 트랜지스터의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019940017975A KR960011105B1 (ko) 1990-11-09 1994-07-25 전기광학 장치용 절연게이트 전계효과 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (2) KR960011105B1 (ko)

Also Published As

Publication number Publication date
KR960011105B1 (ko) 1996-08-20

Similar Documents

Publication Publication Date Title
KR940003380B1 (ko) 게이트 절연형 전계효과 트랜지스터의 제조방법
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
US6586346B1 (en) Method of forming an oxide film
US5132754A (en) Thin film silicon semiconductor device and process for producing thereof
KR100348343B1 (ko) 실리콘 산화막 열처리 방법 및 장치
KR960007720B1 (ko) 게이트 절연형 전계효과 트랜지스터의 제조방법
JP3054186B2 (ja) 絶縁ゲイト型半導体装置の作製方法
EP0481777B1 (en) Method of manufacturing gate insulated field effect transistors
JPH04177736A (ja) 絶縁ゲイト型半導体装置の作製方法
JP2840802B2 (ja) 半導体材料の製造方法および製造装置
JP3614333B2 (ja) 絶縁ゲイト型電界効果トランジスタ作製方法
JP4222232B2 (ja) 薄膜トランジスタの製造方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP4138719B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JP3397760B2 (ja) 薄膜トランジスタの作製方法
JP3065528B2 (ja) 半導体装置
JP3051363B2 (ja) 半導体装置の作製方法
JP3153202B2 (ja) 半導体装置の作製方法
JP3160269B2 (ja) 半導体装置の作製方法
JPH0536620A (ja) 半導体表面処理方法及び装置
JPH0766413A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2000058452A (ja) 半導体作製方法
JPH11162858A (ja) 薄膜型半導体装置の作製方法
JP2001053007A (ja) 半導体装置の作製方法
JP2001053291A (ja) 半導体および半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100525

Year of fee payment: 15

EXPY Expiration of term