KR100348343B1 - 실리콘 산화막 열처리 방법 및 장치 - Google Patents

실리콘 산화막 열처리 방법 및 장치 Download PDF

Info

Publication number
KR100348343B1
KR100348343B1 KR1020010033150A KR20010033150A KR100348343B1 KR 100348343 B1 KR100348343 B1 KR 100348343B1 KR 1020010033150 A KR1020010033150 A KR 1020010033150A KR 20010033150 A KR20010033150 A KR 20010033150A KR 100348343 B1 KR100348343 B1 KR 100348343B1
Authority
KR
South Korea
Prior art keywords
heat treatment
chamber
substrate
silicon oxide
atmosphere
Prior art date
Application number
KR1020010033150A
Other languages
English (en)
Inventor
야마자끼순페이
다께무라야스히꼬
사까마미쯔노리
사또토모히꼬
테라모또사또시
사까이시게후미
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP21203294A external-priority patent/JP3565911B2/ja
Priority claimed from JP6212033A external-priority patent/JPH0855848A/ja
Priority claimed from JP21203194A external-priority patent/JP3565910B2/ja
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Application granted granted Critical
Publication of KR100348343B1 publication Critical patent/KR100348343B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PVD 방법 또는 CVD 방법에 의한 실리콘막을 포함하는 활성층상에 형성된 실리콘 산화막을, 일산화이질소 또는 NH3또는 N2H4대기에서 자외광선을 조사하면서 300-700℃로 열처리하여 그 실리콘 산화막내 수소 및 탄소량을 저감하고 특히, 실리콘막과의 경계에 질소를 도입하여. 게이트 절연막으로 양호한 실리콘 산화막을 형성한다. 더욱이, PVD 방법 또는 CVD 방법에 의한 실리콘막을 포함하는 활성층상에 형성된 실리콘 산화막을, N2O (또는 질화 수소) 대기에서 자외광선을 조사하면서 300-700℃로 열처리하고, 다음, 질화 수소(또는 N2O) 대기에서 300-700℃로 열처리하여, 그 실리콘 산화막내 수소 및 탄소량을 저감하고, 특히, 실리콘막과의 경계에 질소를 도입하여, 게이트 절연막으로 양호한 실리콘 산화막을 형성한다.

Description

실리콘 산화막 열처리 방법 및 장치{Method of heat treatment and heat treatment apparatus for silicon oxide films}
본 발명은, 유리와 같은 절연 기판상에 또는 여러 형태의 기판상에 형성되는 절연막상에 설치된 반도체 장치, 예를 들어, 박막 트랜지스터(TFT) 또는 그 박막 트랜지스터를 이용하는 박막 집적 회로, 특히, 액티브형 액정 디스플레이 장치(액정 디스플레이)용 박막 집적 회로의 제조 방법에 관한 것으로, PVD 방법 또는 CVD 방법에 의해 형성되는 실리콘 산화막이 게이트 절연막으로 이용되는 것에 관한 것이다. 특히, 양호한 특성을 갖는 게이트 절연막을 얻기 위하여, 게이트 절연막의 열처리 방법 및 열처리 장치에 관한 것이다.
예를 들어, 화소의 구동을 위해 TFT 가 이용되는 액티브형 액정 디스플레이 장치 및 영상 센서 처럼, 유리와 같은 절연 기판상에 TFT 가 설치된 반도체 장치가 최근에 개발되었다.
일반적으로, 실리콘 반도체가 박막 형태로 이용되는 TFT는 상기와 같은 장치에 이용된다. 이 박막 실리콘 반도체는 크게 두 형태로 분류되는데, 즉, 비정질 실리콘 반도체로 구성되는 것과, 결정성을 갖는 실리콘 반도체로 구성된 형태이다. 그 비정질 실리콘 반도체는 저온 제조에 의한 기상 (gas phase) 방법으로 비교적 쉽게 제조될 수 있으며, 대량 생산에 적당하기 때문에, 가장 일반적으로 널리 이용된다.
그러나, 예를 들어 전기 전도성과 같은 특성면에 있어서, 결정성을 갖는 실리콘 반도체의 특성과 비교해 볼 때 특성이 떨어진다. 미래에 있어서, 빠른 속도를 얻기 위해서는 결정성을 갖는 실리콘 반도체로 구성된 TFT 제조 방법이 필요할 것이다.
게이트 절연막의 특성은 작은 이동도를 갖는 비정질 실리콘이 이용되었던 TFT 경우에 많은 문제점이 나타나지 않았다. 예를 들어, 실리콘 산화물과 비교할 때 형편없는 전기적 특성을 갖는 실리콘 질화막은 비정질 실리콘이 이용되었던 TFT 에서 게이트 절연막으로 이용될 수 있다. 그러나, 높은 이동도를 갖는 결정 실리콘막이 이용된 TFT 에 있어서, 실리콘막 자체의 특성과 동일한 게이트 절연막의 특성이 큰 문제점을 가지고 있다.
게이트 절연막으로는 열산화막이 바람직하다. 예를 들어, 석영 기판과 같이 고온에서 견딜 수 있는 기판이 이용될 때 열산화법을 이용하여 게이트 절연막을 얻을 수 있다(일본 특허 공보 H3-71793 참조).
게이트 절연막으로 이용하기 만족스러운 실리콘 산화막을 얻기 위해 상기 열산화법에는 적어도 950℃ 의 고온이 필요하다. 그러나, 그와 같은 고온 처리를 견딜 수 있는 기판은 석영 기판을 제외하고는 없다. 한편, 석영 기판은 고가이고, 또한, 용해점이 너무 높아 넓은 영역의 생산이 어려운 문제가 있다.
한편, 보다 저렴한 유리 기판 재료는 그 왜곡점이 750℃ 이하(통상 550-650℃)이기 때문에, 통상의 방법을 이용하여 열산화층을 얻기 위한 고온을 견딜수 없는 문제점이 있다. 결과적으로, 게이트 절연막은 물리적 기상 성장법(PVD 방법, 예를 들어 스퍼터 방법) 및 화학적 기상 성장법(CVD 방법, 예를 들어 플라즈마 CVD 및 포토 CVD 방법)으로 저온에서 형성되었다.
그러나, PVD 방법 또는 CVD 방법을 사용하여 제조되었던 절연막은 부대 결합(unpaired bond) 및 높은 수소 농도를 가지며, 특히, 경계면 특성이 양호하지 못하다. 그러므로, 핫 캐리어(hot carriers)의 주입에 대해 약하고, 전하 포획(charge capture)의 중심이 부대 결합 및 수소로 인하여 쉽게 형성된다.
따라서, 그들 절연막이 TFT 의 게이트 절연막으로 이용될 때, 전계 이동도 및 서브-스레스홀드(sub-threshold) 특성값(S 값)이 양호하지 못한 문제점이 있거나, 게이트 전극 누설 전류가 증가하고, ON 전류가 감소(노화, 시간 경과에 따른 변화)되는 문제점이 있다.
예를 들어, 일반적으로 PVD 방법인 스퍼터 방법이 이용되는 경우에, 고순도의 산소 및 실리콘을 포함하는 합성 석영 타겟(target)이 이용되면, 오직 산소와 실리콘으로 구성된 화합물의 막이 주로 형성된다. 그러나, 얻어진 막에서 산소와 실리콘의 비율이 화학량론 비율에 근접하고, 소수의 부대 결합이 있는 실리콘 산화막을 얻기는 어렵다. 예를 들어, 산소는 스퍼터 기체로서 바람직하다. 그러나, 산소는 낮은 원자량을 갖기 때문에 스퍼터 속도(누산 속도)가 낮으며, 대량 생산성을 고려할 때 스퍼터 기체로서 적당치 않다.
또한, 막 형성의 바람직한 속도가 예를 들어 아르곤 대기(atmosphere; 분위기)중에서 얻어질 수 있다해도, 산소와 실리콘의 비율이 화학량론 비율이 다르며, 얻어진 물질은 게이트 절연막으로서 매우 적당치 않다.
더욱이, 스퍼터링 대기의 종류와 상관없이 부대 결합의 수를 감소시키는 것은 어려우며, 부대 실리콘 결합(Si· 또는 SiO·)은 막형성 이후 수소 대기에서의 열처리에 의해 Si-H 또는 Si-OH 로 안정화되어야 한다. 그러나, Si-H 및 Si-OH 결합은 불안정하고, 그들은 가속 전자에 의해 쉽게 절단되어 실리콘 부대 결합으로 반드시 복귀한다. Si-H 및 Si-OH의 약한 결합 때문에 상기 언급한 핫 캐리어 주입에 의한 노화(또는 열화(劣化), 이하 동일 의미로 사용함)가 발생한다.
유사하게, Si-H 및 Si-OH 형태의 다수의 수소(water)가 플라즈마 CVD 방법을 사용하여 제조된 실리콘 산화막에 포함되어 있기 때문에, 많은 부대 결합이 존재하여 상기 언급한 문제를 야기한다. 부가적으로, 비교적 쉽게 취급할 수 있는 테트라에독시 실란(tetraethoxysilane; TEOS)이 실리콘 소스로서 이용되는 경우에, 실리콘 산화막내에 고농도의 탄소가 포함되는 문제가 있다. 본 발명은 상기 기술한 문제점을 해소하는 수단을 제공한다.
저농도 수소를 포함하는 실리콘 산화막은 공지되어 있는데, 여기서, 그 실리콘 산화막내의 질소 농도를 증가시키고, 예를 들어, 열산화로 형성된 실리콘 산화막을 일산화이질소(N2O)의 대기중에서 적어도 900℃ 온도에서 열처리하여 이상적인 게이트 절연막을 얻을 수 있다.
또한, 발명자의 연구에 따르면, TEOS를 원료로한 플라즈마 CVD 방법을 이용하면 비교적 고농도의 탄소가 포함된 실리콘 산화막이 형성되지만, 실리콘 산화물내의 탄소는 상기한 방식으로 N2O 대기에서 적어도 900℃ 의 온도로 열처리시 이산화 탄소 기체로 실리콘 산화막으로부터 산화 및 제거됨이 명백하다.
그러나, 이때 수행되는 열처리는 적어도 900℃ 의 고온에서 이루어지기 때문에, 그 공정은 높은 왜곡점을 갖는, 즉 석영 기판과 같은 기판에만 가능하게 된다.
결과적으로, 750℃ 이하, 일반적으로는 550-650℃의 왜곡점을 갖는 다양한 유리 기판으로 TFT 를 형성하는 저온 공정에 상기 열처리를 도입할 수 없다.
본 발명자는 상기 반응 온도를 낮추기 위한 연구를 하여, 적어도 900℃ 온도의 열처리에서 얻을 수 있는 효과를, N2O 대기에서 열처리동안 자외광선을 방사하여, 300℃-700℃, 바람직하게는 500-600℃의 열처리에서 얻을 수 있음을 발견하였다. 이때 이용된 자외광선의 파장은 100-350nm, 바람직하게는 150-300nm 로 설정되었다.
제 1 발명은 PVD 방법 또는 CVD 방법으로 형성된 실리콘 산화막을 N2O 대기중에 300-700℃, 바람직하게는 500-600℃ 온도에서 열처리하고, 동시에 자외광선을 방사(조사)하여, 게이트 절연막으로서 이용하기 충분하도록 상기 실리콘 산화막의 특성을 개선하는 것이다. 암모니아(NH3) 또는 하이드라진(N2H4) 대기와 같은 수소 대기, 또는 질화 수소 대기에서 300-700℃, 바람직하게는 500-600℃의 열처리는 상기 언급한 열처리/자외광선 방사 공정 이전에 실행될 수 있다. 더욱이, N2O 대기에서와 같은 자외광선의 방사가 수소 또는 질화 수소 대기하의 가열 공정에서 실행될 수 있다.
N2O 대기에서의 열처리 기간은, 예를 들어, 실리콘 산화막, 열처리 온도 및 자외광선의 세기의 특성에 따라 좌우되지만, 대량 생산성을 고려할 때, 30 분에서 6 시간이 바람직하다. 더욱이, 열처리 공정에서 기판 온도의 상승 속도와 냉각 속도는 발명의 실행을 위해 결정되어야 하지만, 대량 생산성을 고려하여, 그 온도의 상승 속도와 냉각 속도는 5 에서 30℃/분이 바람직하다. 더욱이, 온도의 상승과 냉각은 질소 대기에서 실행될 수 있다.
더욱이, 예를 들어 열산화 방법으로 형성된 실리콘 산화막을 암모니아(NH3) 또는 하이드라진(N2H4)과 같은 질화 수소 대기에서 적어도 900℃로 열처리하면, 질화(nitriding)가 실행되어 부대 결합수가 감소되므로, 실리콘 산화막내의 질소 농도를 증가시켜 게이트 절연막에 이상적인 실리콘 산화막을 얻을 수 있음이 알려져 있다.
그러나, 적어도 900℃ 의 고온에서 상기 열처리가 실행되기 때문에, 그 공정은 석영 기판과 같은 고왜곡점을 갖는 기판에만 적용될 수 있다. 결과적으로, 그 열처리는 750℃ 이하, 전형적으로 550-650℃ 온도의 왜곡점을 갖는 다양한 유리 기판을 사용하여 TFT 를 형성하는 저온 공정에 도입될 수 없다.
본 발명자는 상기 반응 온도를 낮추기 위한 연구를 수행하여, 적어도 900℃ 온도의 열처리와 동일한 효과를 NH3또는 N2H4대기에서 300-700℃, 바람직하게는 500-600℃ 온도의 열처리동안 자외광선 방사하여 달성할 수 있음을 발견하였다. 이때 이용된 자외광선의 파장은 100-350nm, 바람직하게는 150-300nm 이다.
제 2 발명은 PVD 방법 또는 CVD 방법에 의해 형성된 실리콘 산화막을 NH3또는 N2H4와 같은 질화 수소 대기에서 300-700℃, 바람직하게는 500-600℃ 온도로 열처리하여, 게이트 절연막으로서 이용하기 충분하도록 상기 실리콘 산화막의 특성을 개선하는 것이다.
질화 수소 대기에서의 열처리 기간은 예를 들어, 실리콘 산화막의 특성, 열처리 온도 및 자외광선의 세기에 좌우되지만, 대량 생산성을 고려하여, 30분 내지 6시간으로 하는 것이 바람직하다. 더욱이, 열처리 공정에서 기판 온도를 상승 및 냉각 속도는 발명의 수행을 위해 결정되어야 하지만, 대량 생산성을 고려하여, 온도의 상승 및 냉각 속도는 5 내지 30℃/min 이 바람직하다. 더욱이, 온도의 상승 및 냉각 처리는 질소 대기에서 실행될 수 있다.
제 3 발명은, CVD 방법 또는 PVD 방법에 의해 활성층에 축적된 실리콘 산화막을 일산화이질소(N2O)의 대기에서 자외광선을 방사하면서, 300-700℃, 바람직하게는 500-600℃ 온도로 열처리를 실행하고, 그 후, 일산화이질소 대기를 예를 들어, 암모니아(NH3) 또는 하이드라진(N2H4)과 같은 질화 수소 대기로 교체한 후, 자외광선을 방사하면서 300-700℃, 바람직하게는 500-600℃ 온도로 열처리를 수행한다. 이때, 자외광선의 파장은 100-350nm, 바람직하게는 150-300nm 이다.
상기 공정들이 단일 반응 챔버에서 실행되는 경우에는 대기를 N2O 에서 질화 수소로 교체할 필요가 있다. 이때, 질화 수소는 N2O 가 매우 저농도로 감소된 이후에 도입되어야 한다. 상기 이유는 N2O 및 질화 수소가 혼합된다면 심각한 폭발의 위험성이 있기 때문이다. 따라서, 챔버로부터 N2O 대기를 먼저 배출한 후 질화 수소를 도입하는 것이 바람직하다. 보다 쉽게는, 질소 대기를 공급하여 N2O의 농도를 충분히 저감하여 N2O를 질소로 대체한 후, 질화 수소를 도입할 수 있다.
상기 2회의 열처리를 포함하는 공정에 있어서, 열처리 공정 각각에서 온도가 상승된 후 냉각되거나, 실질적으로 일정하게 유지될 수 있다. 유사하게, 자외광선의 방사는 열처리 공정 각각에서 개시된 후 종료되거나, 계속될 수 있다.
N2O 및 질화 수소 대기에서 열처리 기간은, 예를 들어, 실리콘 산화막의 특성, 열처리 온도 및 자외광선의 세기에 의존하지만, 대량 생산성을 고려하여, 30 분 내지 6 시간이 바람직하다. 더욱이, 열처리 공정에서 기판 온도의 상승 및 냉각 속도는 본 발명의 실행을 위하여 결정되어야 하지만, 대량 생산성을 고려하여 5 내지 30℃/min 이 바람직하다. 더욱이, 온도의 상승 및 냉각 처리는 질소 대기에서 실행될 수 있다.
제 4 발명은 CVD 방법 또는 PVD 방법에 의해 활성층상에 축적되어 있는 실리콘 산화막을, 질화 수소 대기에서 300-700℃, 바람직하게는 500℃-600℃ 온도로 열처리하면서 자외광선을 방사하고, 그 후 상기 대기를 N2O로 대체하고 300-700℃, 바람직하게는 500-600℃ 온도로 열처리하면서 자외광선을 방사한다.
상기 기술한 제 3 발명과 동일한 예방 조치가 상술한 공정에서 질화 수소 대기를 N2O 대기로 대체할 때 취해져야 한다. 더욱이, 온도의 상승 및 냉각, 자외광선의 방사 및 방사의 중단은 제 3 발명에서와 동일한 방법으로 제어되어야 한다. 열처리의 기간 또한 제 3 발명과 동일하다.
본 발명에 있어서, PVD 방법 및 플라즈마 CVD 방법으로 예를 들어, 스퍼터 방법이 이용되어야 하고, CVD 방법으로 저압 CVD 방법 또는 대기압 CVD 방법이 이용되어야 한다. 막형성의 다른 방법도 이용될 수 있다. 더욱이, 원료로서 TEOS 가 이용되는 방법도 플라즈마 CVD 방법 또는 저압 CVD 방법에서 이용될 수도 있다. 전자의 경우에 있어서, TEOS 및 산소가 원료 기체로서 이용되고, 그 축적은 200-500℃ 기판 온도에서 실행되어야 한다. 후자의 경우에 있어서, 플라즈마에 의해 손상되지 않는 실리콘 산화막이 비교적 낮은 온도(예를 들어, 375℃±20℃)에서 TEOS 및 오존을 원료로 이용하여 얻어질 수 있다.
유사하게, 모노실란(SiH4) 및 산소 기체가 주원료로서 이용되면 저압 CVD 방법으로 활성층의 플라즈마 손상을 감소시킬 수 있다. 더욱이, 플라즈마 CVD 방법중 ECR(전자 사이클로트론 공진) 상태의 방전이 이용되는 ECR-CVD 방법은 플라즈마에 의한 손상을 감소시켜 보다 양호한 게이트 절연막을 형성할 수 있다.
제 5 발명은 상술한 공정의 수행에 적절한 열처리 장치에 관한 것으로, 열처리를 위한 챔버, 열처리 실행 이전에 기판을 유지하고, 열처리 실행 이후에 기판을 유지하는 예비 챔버, 기판의 이동을 위한 수송 장치가 제공된 전면 챔버를 포함하는데, 기판을 가열하는 히터가 제공된 기판 홀더가 열처리를 위한 챔버에 제공되고, 자외광선을 기판에 방사하기 위한 광원이 상술한 기판을 가열하는 챔버 외측 또는 내측에 제공된다.
생산성을 보다 증가시키기 위하여, 상기 장치내 챔버 내측의 기판 홀더는 내열성 금속으로 만들어진 대략 콘베이어와 같은 수송 장치가 될 수 있고, 그 열처리는 기판이 이동되는 동안 실행될 수 있다. 더욱이, 상기 챔버 내, 기판을 가열하는 기판 홀더는 내열성 금속으로 만들어진 대략 콘베이어와 같은 수송 장치 형태를 취할 수 있고, 다수의 기판이 동시에 선택되어 열처리될 수 있다. 더욱이, 상기 히터가 대략 콘베이어와 같은 수송 장치의 하부에 설치될 수 있다.
본 발명의 다른 장치는 원통형 챔버내의 기판을 가열하기 위하여 그 주변에 히터가 설치된 원통형 챔버와, 자외광선을 상기 기판에 방사하도록 상기 원통형 챔버의 중앙에 설치되는 광원을 포함하며, 상기 기판들이 상기 원통형 챔버의 내벽을 따라 배열된다. 이와 같은 배열에 의하여, 자외광선이 효과적으로 이용될 수 있고, 생산성이 개선될 수 있다.
대기를 제어할 수 있는 장치와 자외광선을 방사할 수 있는 장치를 구비한 반응 챔버가 상술한 제 3 및 제 4 발명의 수행에 필요하다. 실제에 있어서, 이것은 열처리용 챔버, 열처리가 실행되기 전에 기판을 보유하고, 열처리가 실행된 이후에 기판을 보유하는 예비 챔버, 및 기판을 이동시키기 위한 수송 장치가 제공된 전면 챔버를 구비한 열처리 장치로, 기판 가열용 히터를 구비한 기판 홀더가 열처리용 챔버에 제공되고, 자외광선을 기판에 방사하기 위한 광원이 기판을 가열하기 위한 챔버 내측 또는 외측에 제공되는 것을 특징으로 한다. 더욱이, 이 장치는 다수의 챔버를 가질 수 있기 때문에, N2O 대기에서의 열처리와 질화 수소 대기에서의 열처리가 서로 다른 챔버에서 실행될 수 있다.
생산성을 보다 증가시키기 위하여, 상기 장치내 챔버 내측의 기판 홀더는 내열성 금속으로 만들어진 대략 콘베이어형 시스템과 같은 수송 장치일 수 있고, 그 열처리는 기판의 이동중에 실행될 수 있다. 더욱이, 기판 가열용 챔버내의 기판 홀더는 내열성 금속으로 만들어진 대략 콘베이어형 수송 장치의 형태로 취할 수 있으며, 다수의 기판이 동시에 선택되어 열처리 될 수 있다. 더욱이 히터가 대략 콘베이어형 수송 장치의 하부에 설치될 수 있다.
CVD 방법 또는 PVD 방법에 의해 형성되어진 실리콘 산화막이 N2O 대기에서 900℃ 이상의 온도에서 열처리될 때, 부대 결합은 질소와 결합하고, 실리콘 산화막내의 Si-H 결합 및 Si-OH 결합이 질화물 또는 산화물로 변환되어 Si≡N 또는 Si2=N-O 결합이 되고, 실리콘 산화막의 수소 성분이 감소된다. 이들 반응은 실리콘 산화물과 실리콘 사이의 경계에서 특히 진행되기 쉽고, 그 결과, 질소가 실리콘 산화물/실리콘 경계부에 농축된다. 이 기법으로 경계부에 인접하여 부가 및 농축된 질소량은 실리콘 산화막내의 평균 질소 농도의 적어도 10 배이다. 게이트 절연막으로, 0.1 내지 10 원자%, 일반적으로는 1 내지 5 원자%의 질소가 포함된 실리콘 산화물이 바람직하다.
결과적으로, 부대 결합 및 약한 결합이어서 게이트 절연막과 활성층간 경계에 있는 핫 캐리어에 의해 쉽게 파괴되는 Si-H 결합 및 Si-OH 결합은, 강한 결합(예를 들어, Si≡N 결합 및 Si2=N-O 결합)으로 변환되어, 핫 캐리어로 인한 화학적 상태의 변화가 크게 감소된다.
이러한 방법으로, 핫 캐리어에 대한 내구성은 실리콘 산화막내(특히, 실리콘막의 경계 부근 영역)의 부대 결합, Si-H 결합 및 Si-OH 결합을 질화물 또는 산화물로 변환시켜 개선되고, 상기 실리콘 산화막이 TFT 용 게이트 절연막으로서 이용될 때, 전계 이동도 및 서브-한계 특성값(S 값)이 개선되고, ON 전류값(노화, 시간 경과에 따른 변화)의 감소가 방지되는 효과가 있다.
상술한 형태의 반응은 적어도 900℃의 열처리에서만 발생한다. 그 주된 이유는 N2O 를 파괴하는데 필요한 온도가 적어도 900℃ 이기 때문이다. 그러나, 그 온도는 자외광선의 방사가 함께 이용될 때 감소될 수 있다. 이때 이용되는 자외광선의 파장은 100-350nm, 바람직하게는 150-300nm 이다. 상술한 고온이 필요치 않은 이유는 N2O 가 자외광선에 의해 파괴되기 때문이며, 상기한 반응은 300-700℃, 바람직하게는 500-600℃의 열처리로 얻을 수 있다. 또한, Si-OH 결합, Si-H 결합 및, 특히 자외광선이 방사되는 실리콘 산화막의 부대 결합은 자외광선을 쉽게 흡수하고, 그 결과, 화학 여기 상태가 그 부분에서 발생하여 화학 반응을 촉진시키는 것으로 생각된다. 상술한 사실은 아래에 설명되는 실험치에 의해 쉽게 확인될 수 있다.
실리콘 웨이퍼상에, TEOS 및 산소를 원료로하여 플라즈마 CVD 방법에 의해 1200Å 두께로 형성된 실리콘 산화막이 이 실험의 시료로 이용되었다. 상기 시료를 N2O 대기중에서 자외광선을 조사하면서 열처리한 후, 2차 이온 질량 분광법(SIMS)을 이용하여 질소 농도를 조사하였다. 얻어진 결과가 도 9 에 도시되어 있다. 여기서, 도 9a 는 자외광선의 조사와 함께 N2O 대기에서 400℃ 온도로 3 시간동안 열처리된 시료의 깊이 방향 농도 분포를 도시한다. 비교를 위하여, 열처리 이전 시료의 깊이 방향으로 농도의 분포가 도 9b 에 도시되어 있다.
자외광선의 조사와 동시에 일산화이질소(N2O) 대기에서 400℃로 열처리된 시료의 분포(도 9a)로부터, 실리콘 산화물과 실리콘 사이의 경계에서 질소 농도가 열처리 이전의 시료와 비교하여 매우 크다는 것을 알 수 있다.
더욱이, 상기 언급한 N2O 대기에서 자외광선의 조사와 열처리로 실리콘의 부대 결합을 질화물 또는 산화물로 변화시키기는 어렵다. 예를 들어, 암모니아(NH3) 또는 하이드라진(N2H4)과 같은 수소 또는 질화 수소의 대기에서 300-700℃ 온도, 바람직하게는 500-600℃ 온도로 열처리하여, 부대 결합(Si·)을 Si-H 결합으로 변환시켜 반응을 촉진시킬 수 있다. 그 반응은 자외광선의 방사가 동시에 실행되면 용이하게 될 수 있다. 그 후, N2O 대기/자외광선 방사 공정에서 열처리가 실행되면 상기 기술한 반응에 의해 안정한 결합을 얻을 수 있다. 더욱이, 질화 수소 대기에서 처리하면, Si-H 결합 및 Si=O 결합이 질화물로 변환되어 Si-N 또는 Si-N=H2결합이 형성된다.
상기 효과는 스퍼터 방법을 사용하여 형성된 실리콘 산화막에 본 발명이 적용될 때 특히 명확하게 나타나는데, 예를 들어 아르곤으로 얻어진 화학량론 비율보다 산소 농도가 적은 실리콘 산화막에 적용될 때 명확히 나타난다. 상기 이유는 N2O 대기에서 그와 같은 막을 열처리하여 산소를 보충할 수 있고, 그 실리콘 혼합물을 화학량론 비율에 접근시킬 수 있기 때문이다.
상기와 같은 형태의 스퍼터 방법을 이용하여 형성된 실리콘 산화막을, 예를 들어 암모니아(NH3) 또는 하이드라진 (N2H4)과 같은 수소 또는 질화 수소 대기에서 적당한 온도로 열처리하여, N2O 대기에서 열처리를 실행하기 이전에 그 부대 결합(Si·)을 Si-H 결합으로 변환시킬 수 있다. 상기 수단에 의해 N2O 대기에서 열처리에 의한 산화가 더욱 촉진된다.
상기 사실은 스퍼터 방법에 의해 실리콘 산화막의 형성이 불리하지 않다는 것을 나타낸다. 즉, 종래에 있어서, 화학량론 비율이 인접한 혼합물을 제공하기 위하여 스퍼터 방법에 의해 실리콘 산화막의 형성은 제한된 대기 상태하에서만 실행되어야 한다. 예를 들어, 대기로써 산소와 아르곤의 혼합물을 고려하면, 산소/ 아르곤 > 1 인 조건이 충족되어야 하고, 보다 바람직하게는, 순수한 산소 대기에서 열처리가 실행되는 것이 바람직하다. 결과적으로, 막형성 속도가 저하되고, 이것은 대량 생산면에서 적당치 못하다. 더욱이, 산소는 반응 기체이고, 예를 들어, 진공 장치와 챔버의 산화로 문제가 야기된다.
그러나, 본 발명에 따라, 화학량론의 구성(composition)과 다른 구성을 갖는 실리콘 산화막이 게이트 절연막에 적당한 실리콘 산화막으로 변환될 수 있고, 그리고, 산소/ 아르곤 비율이 1 이거나, 1 보다 작은 산소/아르곤 혼합 대기에서 실행되어도, 그 반응은 막형성 속도의 관점에서 유용하게 실행될 수 있다. 예를 들어, 막형성의 속도는 순수 아르곤의 대기에서 매우 높고, 그 막형성이 안정적으로 달성될 수 있다.
본 발명은, 예를 들어 TEOS 와 같은 탄소를 포함하는 실리콘 소스를 사용하는 플라즈마 CVD 방법에 의해 형성된 실리콘 산화막에 적용될 때 특별한 효과가 있다. 그들 실리콘 산화막내에 많은 양의 탄소가 포함되고, 특히 실리콘막의 경계에 존재하는 탄소는 TFT 특성을 저하시키는 원인이 된다. 본 발명에서 N2O 대기에서 열처리는 산화를 촉진시키고, 동시에 탄소가 산화되어 이산화탄소 기체로서 시스템으로부터 방출되어, 막의 탄소 성분이 감소될 수 있다.
결과적으로, 본 발명의 이용을 함으로써, 300-700℃ 저온을 유지하면서, 원료 기체로서 TEOS를 이용한 플라즈마 CVD 방법에 의해 형성된 실리콘 산화막 내의 수소 및 탄소 농도는 감소될 수 있고, 질소 농도는 증가될 수 있다. 따라서, 그와 같은 실리콘 산화막이 게이트 절연막으로 이용되는 TFT 는 우수한 특성 및 고 신뢰성을 나타낸다.
CVD 방법 또는 PVD 방법으로 형성된 실리콘 산화막이 900℃ 이상의 온도로 NH3또는 N2H4대기에서 열처리될 때, 부대 결합은 질소와 함께 결합되고, 실리콘 산화막내의 Si-H 결합 및 Si-OH 결합은 질화물 또는 산화물로 변환되어 Si≡N 또는 Si2=N-H 결합이 되며, 그 실리콘 산화막의 질소 성분이 증가된다. 특히, 상기 반응은 실리콘 산화물과 실리콘 사이의 경계에서 발생하기 쉽고, 따라서 질소가 실리콘 산화물과 실리콘 경계에서 농축된다. 상기와 같은 기법으로 경계에 근접하여 부가 및 농축된 질소량은 실리콘 산화막에서 평균 농도의 적어도 10 배가 된다. 게이트 절연막용으로 실리콘 산화물내에 0.1 내지 10 원자 %, 전형적으로는 1 내지 5 원자%의 질소가 포함되는 것이 바람직하다.
결과적으로, 부대 결합 및 약한 결합이어서 게이트 절연막과 활성층간 경계의 핫 캐리어에 의해 및 쉽게 파괴되는 Si-H 결합 및 Si-OH 결합은, 강한 결합, 예를 들어, Si≡N 결합 및 Si2=N-O 결합으로 변환되고, 핫 캐리어로 인한 화학적 상태의 변화는 크게 감소된다.
이러한 방법으로, 핫 캐리어에 대한 내구성은 실리콘 산화막내(특히, 실리콘막과의 경계 영역)의 부대 결합, Si-H 결합 및 Si-OH 결합을, 질화물 또는 산화물로 변환시켜 개선되고, 실리콘 산화막이 TFT 용 게이트 절연막으로 이용될 때, 전계 이동도 및 서브-한계 특성값(S-값)을 개선하고, ON 전류의 감소(노화, 시간 경과에 따른 변화)를 방지하는 효과가 있다.
상술한 형태의 반응은 적어도 900℃의 열처리에서만 발생한다. 그 주된 이유는 NH3및 N2H4를 파괴하는데 필요한 온도가 적어도 900℃ 이기 때문이다. 그러나, 그 온도는 자외광선의 방사가 함께 이용될 때 감소될 수 있다. 이때 이용되는 자외광선의 파장은 100-350nm, 바람직하게는 150-300nm 이다. 상술한 고온이 필요치 않은 이유는 NH3및 N2H4가 자외광선에 의해 파괴되기 때문이며, 상기한 반응은 300-700℃, 바람직하게는 500-600℃의 열처리로 얻을 수 있다. 또한, Si-OH 결합, Si-H 결합 및, 특히 자외광선이 방사되는 실리콘 산화막의 부대 결합은 자외광선을 쉽게 흡수하고, 그 결과, 화학 여기 상태가 그 부분에서 발생하여 화학 반응을 촉진시키는 것으로 생각된다.
상기 효과는 스퍼터 방법을 사용하여 형성된 실리콘 산화막에 본 발명이 적용될 때 특히 명확하게 나타나는데, 예를 들어 아르곤으로 얻어진 화학량론 비율보다 산소 농도가 적은 실리콘 산화막에 적용될 때 명확히 나타난다. 즉, 이와 같은 막은 많은 부대결합을 갖지만, NH3또는 N2H4와 같은 질화 수소 대기에서 자외광선을 방사하면서 300℃-700℃, 바람직하게는 500℃-600℃로 열처리하면, 부대 결합이 질화물로 형성되고, 화학량론 비율의 관점에서 결핍된 산소를 대신하여 질소가 결합되고, 부대 결합이 거의 없는 실리콘 산화막을 형성할 수 있다.
그와 같은 효과는 스퍼터 방법 이외의 PVD 방법 또는 여러 CVD 방법으로 형성된 실리콘 산화막에 대하여도 얻을 수 있다. 상기와 같은 방식으로 본 발명을 이용하여, PVD 방법 또는 CVD 방법으로 형성된 실리콘 산화막내의 부대 결합 수를 감소시키고, 300-700℃의 저온 공정을 이용하여 질소 농도를 상승시킬 수 있다. 따라서, 그와 같은 실리콘 산화막이 게이트 절연막으로 이용된 TFT는 우수한 특성 및 고신뢰도를 나타낸다.
제 3 발명에 기재된 처리가 CVD 방법 또는 PVD 방법으로 형성된 실리콘 산화막에 대하여 실행되면, 그 실리콘 산화막 내의 Si-H 결합 및 Si-OH 결합은 N2O 대기에서의 초기 열처리에 의해 질화물 또는 산화물로 변환되고, 다음 Si≡N 또는 Si2=N-O 결합으로 변환되어, 실리콘 산화막의 수소 성분이 감소된다.
더욱이, 계속적으로 질화 수소 대기에서 열처리하면, 상술한 반응에 참여할 수 없는 부대 결합[dangling bonds]은 질화물 또는 니트로-히드라이드(nitro-hidride)로 변환되어 안정된다.
본 발명에서 자외광선(100-350nm 파장, 바람직하게는 150-300nm 파장)의 방사 효과는 매우 크다. 즉, 상술한 반응은 자외광선의 방사 없이는 발생하지 않는다. 오직 열처리만으로 상기와 같은 반응을 실현하기 위해서는 적어도 900℃ 온도가 필요하다. 이것은 N2O 또는 질화 수소를 열적으로 파괴하기 위해 적어도 900℃의 온도가 필요하기 때문이다.
그러나, 상기 반응은 자외광선의 방사로 보다 낮은 온도에서 실현될 수 있다. 즉, N2O 및 질화 수소가 자외광선에 의해 파괴되어 상기한 온도가 필요치 않음으로, 상기한 반응은 300-700℃, 바람직하게는 500-600℃ 온도의 열처리에 의해 발생할 수 있다.
더욱이, 특히 자외광선으로 조사되는 실리콘 산화막내 Si-OH 결합, Si-H 결합, 부대 결합은 자외광선을 쉽게 흡수하고, 따라서 화학적 여기 상태가 그 부분에서 발생하여 화학 반응을 촉진시키는 것으로 생각된다. 그 반응은 실리콘 산화물과 실리콘간 경계에서 쉽게 발생하여, 질소가 실리콘 산화물과 실리콘 경계에 농축되는 경향이 있다.
이와 같은 기술로 상기 경계 근처에 부가 및 농축되는 질소량은 실리콘 산화막내 평균 농도의 적어도 10 배가 된다. 0.1 내지 10 원자%, 전형적으로는 1 내지 5 원자%의 질소를 포함하는 실리콘 산화막이 게이트 절연막으로 적당하다.
결과적으로, 부대 결합 및 약한 결합이어서 게이트 절연막과 활성층간 경계에 있는 핫 캐리어에 의해 쉽게 파괴되는 Si-H 결합 및 Si-OH 결합은, 강한 결합(예를 들어, Si≡N 결합 및 Si2=N-O 결합)으로 변환되어, 핫 캐리어로 인한 화학적 상태의 변화가 크게 감소된다.
이러한 방법으로, 핫 캐리어에 대한 내구성은 실리콘 산화막내(특히, 실리콘막의 경계 부근 영역)의 부대 결합, Si-H 결합 및 Si-OH 결합을 질화물 또는 산화물로 변환시켜 개선되고, 상기 실리콘 산화막이 TFT 용 게이트 절연막으로서 이용될 때, 전계 이동도 및 서브-한계 특성값(S 값)이 개선되고, ON 전류값(노화, 시간 경과에 따른 변화)의 감소가 방지되는 효과가 있다.
상기 효과는 스퍼터 방법을 사용하여 형성된 실리콘 산화막에 본 발명이 적용될 때 특히 명확하게 나타나는데, 예를 들어 아르곤으로 얻어진 화학량론 비율보다 산소 농도가 적은 실리콘 산화막에 적용될 때 명확히 나타난다. 상기 이유는 N2O 대기에서 그와 같은 막을 열처리하여 불충분한 산소를 보충할 수 있고, 그 실리콘 혼합물을 화학량론 비율에 접근시킬 수 있기 때문이다. N2O 대기에서 열처리로 다루어질 수 없는 부대 결합은 계속되는 질화 수소 대기에서의 열처리에 의해 질화물로 변환된다.
제 4 발명에 기재된 처리가 CVD 방법 또는 PVD 방법으로 형성된 실리콘 산화막에 대하여 실행되면, 그 실리콘 산화막 내의 부대 결합, Si-H 결합 및 Si-OH 결합은 N2O 대기에서의 초기 열처리에 의해 질화물로 변환되고, 다음 Si≡N 또는 Si2=N-O 결합으로 변환된다.
더욱이, 상기 반응에서 형성된 수화 질소(nitrogen hydride) 그룹(예를 들어, NH2그룹)은 계속되는 N2O 대기에서의 열처리에 의해 질화물 또는 산화물로 변환되어, Si≡N 결합 및 Si2=N-O 결합을 형성한다. 상기한 반응에서 자외광선의 방사 효과는 제 3 발명의 경우에서 처럼 매우 크다.
이와 같은 기술로 상기 경계 근처에 부가 및 농축되는 질소량은 실리콘 산화막내 평균 농도의 적어도 10 배가 된다. 0.1 내지 10 원자%, 전형적으로는 1 내지 5 원자%의 질소를 포함하는 실리콘 산화막이 게이트 절연막으로 적당하다.
이러한 방법으로, 핫 캐리어에 대한 내구성은 실리콘 산화막내(특히, 실리콘막의 경계 부근 영역)의 부대 결합, Si-H 결합 및 Si-OH 결합을 질화물 또는 산화물로 변환시켜 개선되고, 상기 실리콘 산화막이 TFT 용 게이트 절연막으로서 이용될 때, 전계 이동도 및 서브-한계 특성값(S 값)이 개선되고, ON 전류값(노화, 시간 경과에 따른 변화)의 감소가 방지되는 효과가 있다.
본 발명이 스퍼터 방법으로 형성된 실리콘 산화막(특히, 스퍼터 기체로 예를 들어 아르곤을 이용하여 화학량론 비율보다 산소 농도가 적은 실리콘 산화막)에 적용될 때의 효과와, 예를 들어 TEOS 와 같은 탄소를 포함하는 실리콘 소스를 사용하는 플라즈마 CVD 방법으로 형성된 실리콘 산화막에 적용될 때의 효과는 제 3 발명에서와 동일하다.
도 1a 및 도 1b 는 제 1 실시예에 따른 열처리 장치를 도시한 도면.
도 2a 및 도 2b 는 제 2 실시예에 따른 열처리 장치를 도시한 도면.
도 3 은 제 3 실시예에 따른 열처리 장치를 도시한 도면.
도 4a 내지 도 4c 는 제 3 실시예에 따른 열처리 장치의 챔버 내부와 가열시 온도 기울기(gradient)를 도시한 도면.
도 5 는 제 4 실시예 및 제 6 실시예에 따른 열처리 장치를 도시한 도면.
도 6a 내지 도 6c 는 제 4 실시예 및 제 6 실시예에 따른 열처리 장치의 내부 및 가열시 온도 기울기를 도시한 도면.
도 7a 내지 도 7e 는 제 1 실시예의 TFT 제조 공정을 도시한 도면.
도 8a 및 도 8b 는 제 5 실시예에 따른 열처리 장치의 챔버 내부를 도시한 도면.
도 9a 및 도 9b 는 SIMS 를 이용하여 얻은 데이타를 도시한 도면.
도 10a 내지 도 10c 는 제 8 실시예에 따른 열처리 장치의 챔버 내부 및 가열시 온도 기울기를 도시한 도면.
도 11a 내지 도 11c 는 제 9 실시예 및 제 10 실시예에 따른 열처리 장치의 챔버 내부 및 가열시 온도 기울기를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
101 : 열처리 챔버 102 : 예비 챔버
109 : 전면 챔버 110 : 수송 장치
701 : 기판 702 : 실리콘 산화막
703 : 실리콘막 704 : 섬-형태 영역
제 1 실시예
제 1 실시예는 플라즈마 CVD 방법으로 형성된 실리콘 산화막을 N2O 대기에서 자외광선을 조사하면서 열처리하여 변경하고, 이 막을 게이트 절연막으로 이용하여 N-채널 TFT를 형성한다. 본 실시예의 TFT 제조 공정은 도 7 에 도시되어 있고, 상기 언급한 실리콘 산화막의 열/자외선 방사 처리에 이용되는 장치의 개요가 도 1 에 도시되어 있다.
우선, 실리콘 산화막(702) 베이스(base)는 기판(701) 상에서 플라즈마 CVD 방법을 사용하여 3000Å 두께로 형성된다. 그후, 플라즈마 CVD 방법으로 비정질 실리콘막이 500Å 두께로 형성된다. 그 이후, N2대기에서 열처리가 실행되고, 그 비정질 실리콘막은 결정화된다. 이 때, 예를 들어 니켈과 같은 비정질 실리콘의 결정화를 촉진시키는 원소가 미량(trace amount) 첨가되어 비정질 실리콘의 결정화를 촉진시킬 수 있다. 또한, 결정화를 개선하기 위해 레이저 어닐 처리가 이용될 수 있다 (도 7a).
다음, 결정화된 실리콘막(703)은 에칭되어, 섬(island) 영역(704)이 형성된다. 상기 섬형태의 영역(704)은 TFT 의 활성층이다. 1000Å 두께의 실리콘 산화막(705)은 후에 게이트 절연막으로 형성된다. 상기 설명한 실시예에 있어서, 실리콘 산화막은 아래에 지적한 3 개의 상이한 방법(1-3)을 이용하여 제조된다(도 7b 도).
방법(1)에 있어서, TEOS를 원료로 이용하는 플라즈마 CVD 방법으로 막이 형성된다. 기화기내에서 기화된 TEOS 및 산소는 나란한 플레이트형 전극을 갖는 챔버로 도입되고, RF 전력(예를 들어, 13.56MHz 주파수)이 도입되어, 플라즈마가 형성되며, 200-500℃ 기판 온도, 바람직하게는 250-400℃ 온도에서 기판상에 축적이 이루어진다. 상기 실시예에 있어서 반응 압력은 4Pa 이고, 전력 입력은 120W 이며, 기판 온도는 350℃ 로 설정된다.
방법(2)은 스퍼터 방법이다. 이 경우에, 합성 석영이 타겟으로 이용되고, 그 막은 1Pa 압력, 100% 산소 대기에서 스퍼터링에 의하여 형성된다. 그 입력 전력은 350W 이고, 기판 온도는 200℃ 로 설정된다.
방법(3)은 ECR-CVD 방법이고, 산소와 모노실란(SiH4)이 원료 기체로서 이용된다. 예를 들어, N2O, NO 및 NO2와 같은 산화 질소(nitrogen oxides)가 산소 대신에 이용되었다. 또한, 이 때 막 형성은 기판을 가열하지 않고 400W 의 마이크로파 전력 입력(2.45MHz 주파수)으로 이루어진다.
다음, 도 1 에 도시된 열처리 장치를 사용하여 N2O 대기에서 열처리가 실행된다. 도 1 에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 열처리를 실행하는 챔버(101), 열처리 이전에 기판을 보유하는 예비 챔버(102), 열처리 이후에 기판을 보유하는 예비 챔버(103)와, 수송 장치(110)가 제공된 전면 챔버(109)를 구비하고, 그 수송 장치(110)에 의해 그들 챔버 사이에 기판(111)이 이동된다. 더욱이, 본 실시예에 있어서, 1회에 1기판이 처리되는 단일 기판형 시스템이 챔버(101)에 이용된다.
또한, 챔버(101)는 기판(105)을 가열하기 위해 하부에 히터가 설치된 기판 홀더(104)를 갖는다. 더욱이, 챔버(101) 외측에는 자외 광원(106)이 설치되어 있다. 본 실시예에서 자외 광원으로 저압 수은(mercury) 램프(246nm 및 185nm 중심 파장)가 이용된다. 자외 광원(106)이 고정된 챔버(101)의 상부는 예를 들어, 석영과 같은 자외광선을 흡수할 수 없는 재료의 윈도우가 형성되어 있기 때문에, 상기 자외광선은 챔버에 인입될 수 있다. 더욱이, 본 실시예에 있어서, 자외 광원은 챔버의 외측에 설치되지만, 챔버의 내측에 설치될 수도 있다.
더욱이, 기체를 배출하기 위한 배기 시스템(108) 및 기체를 도입하기 위한 기체 공급 시스템(107)은 챔버(101) 및 전면 챔버(109)에 설치된다.
우선, 처리 안된 기판이 설정된 다중 기판 카세트가 예비 챔버(102)에 설정된다. 그러면, 수송 장치(110)에 의해 기판이 전면 챔버(109)로 이동되고, 전면 챔버(109)의 압력은 배기 시스템에 의한 배출에 의해 감소되고, 그 이후에, 그 기판은 압력이 이미 감소된 열처리용 챔버로 이동되어, 기판 홀더(104)에 위치하게 된다.
그후, N2O 기체는 기체 공급 시스템(107)을 통해 챔버(101)로 도입되고, 챔버 내측의 압력이 대기압으로 설정되고 실질적으로 100%인 N2O 대기에서 자외광선의 방사와 함께 열처리가 실행된다. 이 때, 열처리 온도는 350-600℃ 인데, 예를 들어, 500℃로 설정되었다. 또한, 열처리 시간은 30분 내지 6 시간이며, 그 열처리 시간은 예를 들어 3 시간으로 설정되었다.
상기와 같은 방식으로 열처리를 실행한 이후에, 처리된 기판은 수송 장치(110)에 의해 전면 챔버(109)로 이동되고, 그후, 기판이 열처리 후에 보유되는 예비 챔버(103)의 카세트에 설정되어, 일 기판의 열처리 공정이 완료된다. 이와 동일한 공정이 반복적으로 실행된다.
상기 약술한 방식으로 본 발명의 열처리를 실행하여, N2O 대기에서 900℃ 열처리를 실행하여 얻어 효과와 동일한 효과를 500℃의 열처리로 얻을 수 있다.
다음, 자외광선을 조사하면서 열처리한 시료를 2 차 이온 질량 분석법(SIMS)으로 검토하면, 실리콘 산화막(특히, 상술한 방법(1; TEOS 를 이용한 플라즈마 CVD 방법)으로 준비된 실리콘 산화막)내 실리콘막과의 경계에서 탄소(C)량이 감소되고, 질소(N)량이 증가되었음을 알 수 있다. 더욱이, 이때 수소(H)의 감소를 확인할 수 있다. 유사하게, 방법(2; 스퍼터 방법) 및 방법(3; ECR-CVD 방법)으로 형성된 실리콘 산화막의 실리콘/실리콘 산화물의 경계에서 질소 농도가 증가되었음을 알 수 있다. 이와 같은 조성의 실리콘 산화막은 게이트 절연막으로서 바람직하다.
상술한 방법(1 내지 3)을 사용하여 형성된 실리콘 산화막이 비교를 위해 N2O 대신에 질소 대기에서 동일한 온도 조건하에 도 1 에 도시된 장치에서 열처리될 때, 질소, 수소 및 탄소 농도의 변화는 관찰되지 않는다.
다음, 5000Å 두께의 알루미늄막(1 중량 % 의 Si 또는 0.1 내지 0.3 중량 % Sc 를 포함)은 스퍼터링 방법에 의해 형성된 후, 에칭되어 게이트 전극(706)이 형성된다. 다음, 상기 기판은 암모니아에 의해 약 7PH 로 조정된, 1-3% 주석산의 에틸렌 글리콜 용액에 침지된 후, 음극으로 백금을 사용하고 양극으로 상기 알루미늄 게이트 전극을 사용하여 양극 산화(anodic oxidation)가 실행된다. 이 양극 산화는 초기 고정 전류에서 120V 까지 전압을 상승시키고, 1 시간 동안 그 상태를 유지하여 완료된다. 이 방식으로 1500Å 두께의 양극 산화물이 형성된다.
이후에, 게이트 전극(706)을 마스크로 이용하고, 자기-정렬 방식의 이온 도핑 방법에 의해 섬-형태 실리콘(704)에 불순물(이 경우에 인)이 주입된다. 이 경우에 있어서, 도핑 범위는 1 x 1014- 5 x 1015원자/cm2이고, 가속 전압은 10 내지 90KV 인데, 예를 들어, 도핑 범위는 1 x 1015원자/cm2이고, 가속 전압은 80KV 로 설정되었다. 상기 절차에 따라서 N-형 불순물 영역(707)이 형성된다(도 7c).
더욱이, 도핑된 불순물 영역(707)이 KrF 엑시머 레이저(248nm 파장, 20 n 초 펄스 폭)의 조사에 의하여 활성화된다. 이 레이저의 적당한 에너지 밀도는 200-400mJ/cm2이고, 바람직하게는 250-300mJ/cm2이다. 상기 공정은 열처리에 의해 실행될 수도 있다.
다음, 4000Å 두께의 실리콘 산화막은 계층 절연막(708; 층간 절연막이라고도 함)용으로 플라즈마 CVD 방법을 통해 형성된다(도 7d).
그후, 계층 절연막(708) 및 게이트 절연막(705)은 에칭되고, 소스/드레인 접촉 홀들이 형성된다. 계속하여, 스퍼터링 방법으로 알루미늄막이 형성되고 패터닝되어, 소스/드레인 전극(708)이 형성되고 N-채널형 TFT 가 완료된다.
상기 실시예에서 형성된 TFT 의 노화를 평가한다. 상기 TFT 제조 공정은 게이트 절연막을 형성하는 방법(상기 방법1 내지 방법3 중 어느 하나)과 게이트 절연막을 열처리하는 방법(N2O 대기/자외광선 방사/ 500℃/3 시간(이하 "N2O 대기"라함) 또는, N2대기/자외광선 방사 없음/500℃/3 시간(이하 "N2대기"라 함))이 아래표에 표시된 것처럼 변화하는 것을 제외하고 모든 경우에 있어 동일하다. 이와 같은 공정에 의하여 얻은 TFT의 드레인 전압을 +14V 로 설정하고, 게이트 전압을 -17V 에서 +17V 까지 변화시키며, 드레인 전류를 측정한다. 10회를 측정하고, 10 회째의 측정에 의하여 얻은 전계 효과 이동도(μ10)를 최초 측정에서 얻어진 전계 효과 이동도(μ0)와 비교하고, 값[1-(μ10/μ0)을 노화율로 정의한다. 얻어진 결과가 아래의 표에 도시되어 있다(노화율의 마이너스 부호는 이동도의 증가를 나타낸다).
시료 막형성 방법 열처리 노화율
A-1 No.1 (TEOS 의 플라즈마 CVD) N2O 대기 3.5%
A-2 No.1 (TEOS 의 플라즈마 CVD) N2대기 50.6%
B-1 No.2 (스퍼터 방법) N2O 대기 -2.6%
B-2 No.2 (스퍼터 방법) N2대기 12.5%
C-1 No.3 (ECR-CVD 방법) N2O 대기 0.8%
C-2 No.3 (ECR-CVD 방법) N2대기 21.6%
상기 모든 시료의 결과로부터, N2O 대기에서 자외광선을 방사하면서 열처리를 실행하는 본 발명의 공정에 의해 노화율이 크게 감소됨을 알 수 있다. 또한, 유사한 실험으로부터 N2O 대기에서 열처리를 수행할 때 자외광선의 방사가 없다면, 노화율면에서 개선점이 없음을 알 수 있다.
본 실시예에서 제조된 TFT 는 PVD 방법 또는 CVD 방법으로 형성된 실리콘 산화막이 게이트 절연막에 이용되더라도 노화가 적고 내구성이 양호하므로, 그 특성이 우수하다. 이것은, 본 발명에 따라서 N2O 대기에서 자외광선을 방사하면서 열처리를 실행하여, 실리콘 산화막내의 탄소 및 수소량을 감소시키고, 질소량을 증가시켰기 때문이다.
제 2 실시예
본 실시예는 원료로서 TEOS 를 이용한 플라즈마 CVD 방법으로 실리콘막상에 형성된 실리콘 산화막이 도 2 에 도시된 열처리 장치로 열처리되는 예이다. 본 실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막(705)을 형성하기 위해 이용된 방법(1)으로 형성된다(도 7b 참조).
도 2 에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 제 1 실시예에 도시된 단일 기판 챔버와 다르며, 본 열처리 장치는 열처리를 수행하는 단일의 챔버로 구성되고, 여러 매의 기판을 동시에 처리될 수 있는 배치(batch) 시스템이다.
본 실시예에 있어서, 챔버(201)는 원통 형태이고, 기판 (203)이 내벽 주위에 배치되도록 되어 있다. 더욱이, 기판(203)은 챔버(201)의 외주에 설치된 히터(202)에 의해 가열될 수 있다. 또한, 상기 자외선 광원(204)은 자외광선이 기판 모두에 동일하게 방사되도록 챔버(201)의 중앙에 설치된다. 본 실시예에서 자외선 광원으로는 저압 수은 램프(246nm 및 185nm 파장)가 이용된다.
또한, 배출을 수행하기 위한 배기 시스템(206) 및 기체를 도입하기 위한 기체 공급 시스템(205)은 챔버에 설치되어 있다.
상기 장치를 이용한 처리 방법은 다음에 설명한다.
우선, 기판(203)은 자외선 광원(204)을 둘러싸는 방식으로 챔버(201)의 내벽 주위에 배치된다. 그후, N2기체는 기체 공급 시스템으로부터 챔버(201)로 도입되고, 그 챔버의 내부는 N2로 치환된다. 동시에, 기체가 배기 시스템(206)을 통해 배출되어, 챔버내 압력은 일반적으로 일정하게 유지된다.
다음, 챔버의 내부가 N2로 치환된 이후에, 히터의 가열과 자외선의 방사가 실행된다. 이때, 가열 온도는 300 내지 700℃이고, 예를 들어, 500℃로 설정된다. 상기한 온도로 기판을 가열한 이후, N2가 N2O 로 치환되고, 자외광선의 방사가 실행된다. 이때, 열처리 기간은 30분 내지 6시간이며, 예를 들어, 열처리가 4시간 동안 실행된다.
상술한 처리를 실행하여 얻은 실리콘 산화막을 2 차 이온 질량 분석법(SIMS)으로 분석하면, 질소량이 초기의 실리콘 산화막내에 포함된 것 이상으로 증가되었고, 탄소 및 수소량이 감소되었으며, 특히, 실리콘막과의 경계에서 질소가 축적되었음을 알 수 있다.
제 3 실시예
본 실시예는 원료로서 TEOS 를 사용하여 플라즈마 CVD 방법을 통해 실리콘막에 형성된 실리콘 산화막이 도 3 에 도시된 열처리 장치를 사용하여 열처리되는 한예이다. 본 실시예에서 이용되는 실리콘 산화막은 설명한 제 1 실시예의 실리콘 산화막(705)(도 7b 참조)에 대해 방법(1)을 이용하여 형성된다.
도 3 에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(301), 열처리 이전에 기판을 보유하는 예비 챔버(302), 열처리 이후에 기판을 보유하는 예비 챔버(303)와 수송 장치(306 및 307)가 제공된 전면 챔버(304 및 305)로 구성되어, 그 수송 장치(306 및 307)에 의해 그들 챔버 사이에 기판(308 및 309)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 열처리를 실행하기 위한 챔버는 그 열처리가 실행하기 위한 챔버는 그 열처리가 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 실행되는 배치 형태로 되어 있다.
챔버(301)의 내부 구조는 도 4a 및 도 4b 에 도시되어 있다. 내열성 금속으로 만들어진 콘베이어(401)는 기판이 이동되는 동안 열처리 될 수 있도록 챔버(301)내에 설치된다. 또한, 기판(402)을 가열하기 위한 히터(406, 407, 408)는 콘베이어(401) 아래에 설치된다. 그 히터는 3 개의 상이한 영역으로 구성되는데, 즉, 기판의 온도가 상승하는 부분(406), 일정한 온도로 가열되는 부분(407) 및 냉각 부분 (408)으로 구성된다. 더욱이, 일정한 온도로 가열되는 콘베이어의 부분을 통해 자외선 광원(409)이 설치된다. 본 실시예에 있어서, 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중앙 파장)가 이용된다.
또한, 기체를 배출하기 위한 배기 시스템(412 및 413)과, 기체를 공급하기 위한 기체 공급 시스템(409, 410 및 411)은 챔버(301)에 설치된다. 본 실시예에 있어서, N2대기는 기판이 가열 및 냉각되는 부분(403 및 405)에 조성되고, N2O 대기는 일정한 온도로 기판이 가열되고, 자외광선이 조사되는 부분(404)에 조성되도록 각각의 부분에 기체 공급 시스템이 설치된다. 더욱이, 도입된 기체를 배출하기 위한 배기 시스템(412 및 413)은 상기 영역들의 경계부 근처에 설치된다. 경계 영역에 배기 시스템(412 및 413)이 설치되어 있어 각 영역 기체의 혼합이 방지된다.
그 동작 공정은 아래에 설명된다. 우선, 다수의 처리 안된 기판은 카세트내에 설정되고, 예비 챔버(302)에 설정된다.
본 실시예에 있어서, 처리 안된 기판을 설정하기 위한 두 예비 챔버와 처리된 기판을 설정하기 위한 두 예비 챔버가 설치되어, 연속 공정을 실행할 때 그 기판이 그 장치의 정지 없이 배치될 수 있기에, 동작 효율을 증가시킨다. 결과적으로, 그 기판은 수송 장치(306)에 의해 전면(304)으로 이동되고, 더욱이, 열처리를 위한 챔버(301)로 이동되어, 콘베이어(401)상에 설치된다.
동시에, 기판(402)은 콘베이어(401)상에 두개의 로우(row)로 배열된다.
그후, 열 공정으로 이동되는 기판과, 콘베이어(401)에 따른 온도 기울기는 도 4c 에 도시되어 있다. 우선, 기판은 가열 영역(403)에서 5-30℃/min, 예를 들어 10℃/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(409)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
결과적으로, 일정한 온도로 가열되는 영역으로 기판이 이동된다. 그 열처리는 컨베이어를 통해 설정된 자외선 광원으로부터 자외광선으로 기판이 방사되면서실행된다.
그 가열 온도는 500-600℃, 예를 들어, 550℃로 설정된다.
동시에, 기체 공급 시스템(410)으로부터 N2O 기체가 공급되어, N2O 대기가 제공된다. 또한, 영역(404)에서 20 개의 기판이 동시에 처리될 수 있다. 또한, 상기 영역을 통과하는데 한 기판에 대해 소요되는 시간, 즉, 한 기판을 열처리하는데 필요한 시간은 30 분에서 6 시간까지; 예를 들어, 3 시간이다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열 때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 반송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
자외선 방사의 이용과 함께 N2O 대기에서 열처리는 상기와 같은 방법으로 실행되고, 동시에 제 1 실시예에 도시된 장치에서 하나의 기판을 처리하는데 소요되는 시간은 약 4 시간이며, 본 실시예에 도시된 장치가 이용될 때 약 10 분이 되어, 생산성이 증가된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
얻어진 결과는 2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에서 특히,실리콘막과의 경계에서 질소량이 자외광선의 이용과 함께 실행되는 열처리의 결과로써 증가되는지를 분석하고, 탄소 및 수소 농도가 감소되는지를 관찰한다. 상기는 N2O 대기에서 900℃ 온도로 열처리를 수행하여 얻은 것과 같은 효과이다.
제 4 실시예
본 실시예는 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 도 5 에 도시된 열처리 장치를 사용하여 열처리되는 예이다. 본 실시예에 이용되는 실리콘 산화막은 설명된 제 1 실시예의 실리콘 산화막(705)(도 7b 참조)에 대해 방법(1)을 사용하여 형성된다.
도 5 에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(501), 열처리 이전에 기판을 보유하는 예비 챔버(502), 열처리 이후에 기판을 보유하는 예비 챔버(505)와 수송 장치(505)가 제공된 전면 챔버(504)로 구성되어, 그 수송 장치(505)에 의해 그들 챔버 사이에 기판 (506)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 챔버(501)는 배치 형태로 되어 있고, 열처리를 실행하기 위한 챔버는 그 열처리가 실행하기 위한 챔버는 그 열처리가 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 실행된다.
챔버(501)의 내부 구조는 도 6a 및 도 6b 에 도시되어 있다. 내열성 금속으로 만들어진 콘베이어(601)는 기판(602)을 장착하기 위한 챔버(501)내에 설치된다. 또한, 기판을 가열하기 위한 히터(603)는 콘베이어(601) 아래에 설치된다. 또한, 자외선 광원(604)은 콘베이어(601)상에 설치된다.
또한, 기체 공급 시스템(605)은, 기판이 가열 및 냉각될 때 N2대기를 제공하고, 기판이 일정한 온도로 가열될 때 N2O 대기를 제공하기 위해 챔버(501)내에 설치된다. 더욱이, 배기 시스템(606)은 도입되는 기체를 배출하기 위해 설치된다.
또한, 자외광선으로 기판을 방사하기 위해 광원(605)이 설치된다. 본 실시예에서 자외선 광원으로 저압 수은 램프 (246nm 및 185nm 중심 파장)가 이용된다.
그 동작 공장은 아래에 설명된다. 다수의 처리 안된 기판은 다수의 기판용 카세트내에 설정되고, 예비 챔버(502)에 설정된다. 그로 인해, 수송 장치(505)에 의해 전면 챔버(504)로 이동되고, 더욱이, 열처리를 위한 챔버(501)로 이동되어, 콘베이어(601)상에 위치하게 된다. 동시에, 기판(602)은 콘베이어(401)상에 이동되어, 그 공정은 전체의 20 개 기판이 두개의 로우에 설정될 때 정지하게 된다.
열처리 동안 시간에 따라 변화하는 방식은 도 6c 에 도시되어 있다. 그 기판은 5-30℃/min, 예를 들어 10℃/min 의 속도로 가열되고, 그 동안 온도는 상승하게 된다. 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어 상부에 설정된 자외선 광원(605)으로부터 방사된다. 그 가열 온도는 500-600℃, 예를 들어, 550℃ 로 설정된다. 동시에, 기체 공급 시스템(605)으로부터 N2O 기체가 공급되는데, 열처리가 실행되는 온도가 도달하기 바로 전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 N2O 대기에서 열처리가 실행될 수 있는 상태이다.
시간은 30 분에서 6 시간까지; 예를 들어, 4 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열할 때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템 (605)으로부터 N2가 도입되고, N2대기가 제공된다.
다음에 , 열처리된 기판은 반송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 그 기판 처리 공정은 완료된다.
본 발명의 열처리는 상기와 방법으로 실행된다. 상기 기술한 열처리에 따라, 2 차 이온 질량 분석(SIMS)에 의해 N2O 대기에서 900℃ 온도로 실행하여 얻은 것과 동일한 량의 질소가 실리콘 산화막에 포함됨을 알 수 있다.
제 5 실시예
본 실시예는 원료로서 모노실란(SiH4) 및 산소 기체 (O2)를 사용하여 저압 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 도 2 에 도시된 열처리 장치를 사용하여 열처리되는 예이다. 본 실시예에 이용된 실리콘 산화막의 형성에 대한 조건은 챔버내의 압력이 0.1-10Torr 이면서, 300- 500℃ 기판 온도, 예를 들어, 400℃ 기판 온도 및 1.5Torr 챔버 내의 압력으로 설정된다.
우선, 자외선 광원(204)을 둘러싸는 방식으로 챔버 (201)의 내벽 주위에 기판(203)이 설정된다. 그후, 기체 공급 시스템으로부터 챔버(201)에 N2기체가 도입되어, 그 챔버의 내부에는 N2로 치환된다. 동시에, 배기 시스템(206)을 통해 기체가 배출되어, 그 챔버내에 일정한 압력이 일반적으로 유지된다.
다음, 챔버의 내부를 N2로 치환한 이후에, 히터는 가열되어 자외선 방사를 실행한다. 이때, 기열 온도는 300- 700℃ 인데, 예를 들어, 500℃ 로 설정된다.
기판을 규정된 온도로 가열한 이후에, N2는 N2O 로 대치되어, 자외광선(246nm 및 185nm 중심 파장)을 이용하는 방사가 실행된다. 이때, 처리의 기간은 30 분에서 6 시간인데, 그 열처리는 예를 들어, 3 시간 동안 실행된다.
상술한 처리를 실행하여 얻은 실리콘 산화막은 2 차 이온 질량 분석(SIMS)을 이용하여 분석되고, 초기의 실리콘 산화막에 포함된 질소 이상으로 질소량이 증가되었는지를 관찰하고, 특히, 실리콘막의 경계에서 질소 축적이 있는지를 관찰한다.
제 6 실시예
본 실시예는 플라즈마 CVD 방법으로 형성된 실리콘 산화막을 NH3대기에서 자외광선을 조사하면서 열처리하여 변경하고, 이 막을 게이트 절연막으로 이용하여 N-채널 TFT를 형성한다. 본 실시예의 TFT 제조 공정은 도 7 에 도시되어 있고, 상기 언급한 실리콘 산화막의 열/자외선 방사 처리에 이용되는 장치의 개요가 도 1 에 도시되어 있다.
우선, 실리콘 산화막(702) 베이스(base)는 기판(701) 상에서 플라즈마 CVD 방법을 사용하여 3000Å 두께로 형성된다. 그후, 플라즈마 CVD 방법으로 비정질 실리콘막이 500Å 두께로 형성된다. 그 이후, N2대기에서 열처리가 실행되고, 그 비정질 실리콘막은 결정화된다. 이 때, 예를 들어 니켈과 같은 비정질 실리콘의 결정화를 촉진시키는 원소가 미량(trace amount) 첨가되어 비정질 실리콘의 결정화를 촉진시킬 수 있다.
또한, 결정화를 개선하기 위해 레이저 어닐 처리가 이용될 수 있다 (도 7a).
다음, 결정화된 실리콘막(703)은 에칭되어, 섬(island) 영역(704)이 형성된다. 상기 섬형태의 영역(704)은 TFT 의 활성층이다. 1000Å 두께의 실리콘 산화막(705)은 후에 게이트 절연막으로 형성된다. 상기 설명한 실시예에 있어서, 실리콘 산화막은 아래에 지적한 3 개의 상이한 방법(1-3)을 이용하여 제조된다(도 7b 도).
방법(1)에 있어서, TEOS를 원료로 이용하는 플라즈마 CVD 방법으로 막이 형성된다. 기화기내에서 기화된 TEOS 및 산소는 나란한 플레이트형 전극을 갖는 챔버로 도입되고, RF 전력(예를 들어, 13.56MHz 주파수)이 도입되어, 플라즈마가 형성되며, 200-500℃ 기판 온도, 바람직하게는 250-400℃ 온도에서 기판상에 축적이 이루어진다. 상기 실시예에 있어서 반응 압력은 4Pa 이고, 전력 입력은 120W 이며, 기판 온도는 350℃ 로 설정된다.
방법(2)은 스퍼터 방법이다. 이 경우에, 합성 석영이 타겟으로 이용되고, 그 막은 1Pa 압력, 100% 산소 대기에서 스퍼터링에 의하여 형성된다. 그 입력 전력은 350W 이고, 기판 온도는 200℃ 로 설정된다.
방법(3)은 ECR-CVD 방법이고, 산소와 모노실란(SiH4)이 원료 기체로서 이용된다. 예를 들어, N2O, NO 및 NO2와 같은 산화 질소(nitrogen oxides)가 산소 대신에 이용되었다. 또한, 이 때 막 형성은 기판을 가열하지 않고 400W 의 마이크로파 전력 입력(2.45MHz 주파수)으로 이루어진다.
다음, 도 1 에 도시된 열처리 장치를 사용하여 NH3대기에서 열처리가 실행된다. 도 1 에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 열처리를 실행하는 챔버(101), 열처리 이전에 기판을 보유하는 예비 챔버(102), 열처리 이후에 기판을 보유하는 예비 챔버(103)와, 수송 장치(110)가 제공된 전면 챔버(109)를 구비하고, 그 수송 장치(110)에 의해 그들 챔버 사이에 기판(111)이 이동된다. 더욱이, 본 실시예에 있어서, 1회에 1기판이 처리되는 단일 기판형 시스템이 챔버(101)에 이용된다.
또한, 챔버(101)는 기판(105)을 가열하기 위해 하부에 설치된 히터를 갖는 기판 홀더(104)를 갖는다. 더욱이, 챔버 (101) 외측에는 자외선 광원(106)이 설치되어 있다. 본 실시예에서 자외선 광원으로 저압 수은(mercury) 램프(246nm 및 185nm 중심 파장)가 이용된다. 자외선 광원(106)이 고정된 챔버(101)의 상부는 예를 들어, 석영과 같은 자외광선을 흡수할 수 없는 재료의 윈도우가 형성되어 있기 때문에, 상기 자외광선은 챔버에 인입될 수 있다. 더욱이, 본 실시예에 있어서, 자외 광원은 챔버의 외측에 설치되지만, 챔버의 내측에도 설치될 수 있다.
더욱이, 기체를 배출하기 위한 배기 시스템(108) 및 기체를 도입하기 위한 기체 공급 시스템(107)은 챔버(10) 및 전면 챔버(109)에 설치된다.
우선, 처리 안된 기판이 설정된 다중 기판 카세트가 예비 챔버(102)에 설정된다. 그러면, 수송 장치(110)에 의해 기판이 전면 챔버(109)로 이동되고, 전면 챔버의 압력은 배기 시스템에 의한 배출에 의해 감소되고, 그 이후에, 그 기판은 압력이 이미 감소된 열처리용 챔버(101)로 이동되어, 기판 홀더(104)에 위치하게 된다.
그후, NH3기체는 기체 공급 시스템(107)을 통해 챔버(101)로 도입되고, 챔버 내측의 압력이 대기압으로 설정된 근본적으로 100% NH3대기에서 자외광선의 방사와 함께 열처리가 실행된다. 이 때, 열처리 온도는 350-600℃ 인데, 예를 들어, 500℃ 로 설정되었다. 또한, 열처리 시간은 30분 내지 6시간이며, 그 열처리 시간은 예를 들어 3 시간으로 설정되었다.
상기와 같은 방법으로 열처리를 실행한 이후에, 처리된 기판은 수송 장치(110)에 의해 전면 챔버(109)로 이동되고, 그후, 기판이 열처리 후에 보유되는 예비 챔버(103)의 카세트로 설정되어, 일 기판의 열처리 공정이 완료된다. 이와 동일한 공정이 그후 반복적으로 실행된다.
상기 약술한 방식으로 본 발명의 열처리를 실행하여, NH3대기에서 900℃ 열처리를 실행하여 얻은 효과와 동일한 효과를 500℃의 열처리로 달성할 수 있다.
다음, 자외광선를 조사하면서 열처리한 시료를 2 차 이온 질량 분석법(SIMS)으로 검토하면, 실리콘 산화막(특히, 상술한 방법(1; TEOS 를 이용한 플라즈마 CVD 방법)으로 준비된 실리콘 산화막)내 실리콘막과의 경계에서 탄소(C)량이 감소되고, 질소(N)량이 증가되었음을 알 수 있다. 더욱이, 이때 수소(H)의 감소를 확인할 수 있다. 유사하게, 방법(2; 스퍼터 방법) 및 방법(3; ECR-CVD 방법)으로 형성된 실리콘 산화막의 실리콘/실리콘 산화물의 경계에서 질소 농도가 증가되었음을 알 수 있다.
이와 같은 조성의 실리콘 산화막은 게이트 절연막으로서 바람직하다.
상술한 방법(1 내지 3)을 사용하여 형성된 실리콘 산화막이 비교를 위해 NH3대신에 질소 대기에서 동일한 온도 조건하에 도 1 에 도시된 장치에서 열처리될 때, 질소, 수소 및 탄소 농도의 변화는 관찰되지 않는다.
다음, 5000Å 두께의 알루미늄막(1 중량 % 의 Si 또는 0.1 내지 0.3 중량 % Sc 를 포함)은 스퍼터링 방법에 의해 형성된 후, 에칭되어 게이트 전극(706)이 형성된다. 다음, 상기 기판은 암모니아에 의해 약 7PH 로 조정된, 1-3% 주석산의 에틸렌 글리콜 용액에 침지된 후, 음극으로 백금을 사용하고 양극으로 상기 알루미늄 게이트 전극을 사용하여 양극 산화(anodic oxidation)가 실행된다.
이 양극 산화는 초기 고정 전류에서 120V 까지 전압을 상승시키고, 1 시간 동안 그 상태를 유지하여 완료된다.
이 방식으로 1500Å 두께의 양극 산화물이 형성된다.
이후에, 게이트 전극(706)을 마스크로 이용하고, 자기-정렬 방식의 이온 도핑 방법에 의해 섬-형태 실리콘(704)에 불순물(이 경우에 인)이 주입된다. 이 경우에 있어서, 도핑 범위는 1 x 1014- 5 x 1015원자/cm2이고, 가속 전압은 10 내지 90KV 인데, 예를 들어, 도핑 범위는 1 x 1015원자/cm2이고, 가속 전압은 80KV 로 설정되었다. 상기 절차에 따라서 N-형 불순물 영역(707)이 형성된다(도 7c).
더욱이, 도핑된 불순물 영역(707)이 KrF 엑시머 레이저(248nm 파장, 20 n 초 펄스 폭)의 조사에 의하여 활성화된다. 이 레이저의 적당한 에너지 밀도는 200-400mJ/cm2이고, 바람직하게는 250-300mJ/cm2이다. 상기 공정은 열처리에 의해 실행될 수도 있다.
다음, 4000Å 두께의 실리콘 산화막은 계층 절연막(708; 층간 절연막이라고도 함)용으로 플라즈마 CVD 방법을 통해 형성된다(도 7d).
그후, 계층 절연막(708) 및 게이트 절연막(705)은 에칭되고, 소스/드레인 접촉 홀들이 형성된다. 계속하여, 스퍼터링 방법으로 알루미늄막이 형성되고 패터닝되어, 소스/드레인 전극(708)이 형성되고 N-채널형 TFT 가 완료된다.
상기 실시예에서 형성된 TFT 의 노화를 평가한다.
상기 TFT 제조 공정은 게이트 절연막을 형성하는 방법(상기 방법1 내지 방법3 중 어느 하나)과 게이트 절연막을 열처리하는 방법(NH3대기/자외광선 방사/ 500℃/3 시간(이하 "NH3대기"라함) 또는, N2대기/자외광선 방사 없음/500℃/3 시간(이하 "N2대기"라 함))이 아래표에 표시된 것처럼 변화하는 것을 제외하고 모든 경우에 있어 동일하다. 이와 같은 공정에 의하여 얻은 TFT의 드레인 전압을 +14V 로 설정하고, 게이트 전압을 -17V 에서 +17V 까지 변화시키며, 드레인 전류를 측정한다. 10회를 측정하고, 10 회째의 측정에 의하여 얻은 전계 효과 이동도(μ10)를 최초 측정에서 얻어진 전계 효과 이동도(μ0)와 비교하고, 값[1-(μ10/μ0)]을 노화율로 정의한다. 얻어진 결과가 아래의 표에 도시되어 있다(노화율의 마이너스 부호는 이동도의 증가를 나타낸다).
시료 막형성 방법 열처리 노화율
A-1 No.1 (TEOS 의 플라즈마 CVD) NH3대기 4.3%
A-2 No.1 (TEOS 의 플라즈마 CVD) N2대기 50.6%
B-1 No.2 (스퍼터 방법) NH3대기 -0.8%
B-2 No.2 (스퍼터 방법) N2대기 12.5%
C-1 No.3 (ECR-CVD 방법) NH3대기 1.2%
C-2 No.3 (ECR-CVD 방법) N2대기 21.6%
상기 모든 시료의 결과로부터, NH3대기에서 자외광선을 방사하면서 열처리를 실행하는 본 발명의 공정에 의하여 노화율을 크게 감소됨을 알 수 있다. 또한, 유사한 실험으로부터 NH3대기에서 열처리를 수행할 때 자외광선의 방사가 없다면, 노화율면에서 개선점이 없음을 알 수 있다.
본 실시예에서 제조된 TFT 는 PVD 방법 또는 CVD 방법으로 형성된 실리콘 산화막이 게이트 절연막에 이용되더라도 노화가 적고 내구성이 양호하므로, 그 특성이 우수하다. 이것은 본 발명에 따라서 부대 결합, Si-H 결합 및 Si-OH 결합이 질화물로 변환되고, NH3대기에서 자외광선을 방사하면서 열처리를 실행하여, 실리콘 산화막내의 질소량을 증가시켰기 때문이다.
제 7 실시예
본 실시예는 원료로서 TEOS 를 이용하여 플라즈마 CVD 방법을 통해 실리콘막상에 형성된 실리콘 산화막이 도 2 에 도시된 열처리 장치을 사용하여 열처리되는 한 예이다. 본 실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막(705)에 대해 방법(1)을 사용하여 형성된다(도 7b 참조).
도 2 에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 제 6 실시예에 도시된 단일 플레이트 챔버와 다르며, 본 경우에 있어서는 열처리를 수행하는 챔버로 구성되고, 다수의 시트로 동시에 처리될 수 있는 배치 시스템을 제공한다.
본 실시예의 챔버(201)는 원통 형태이고, 기판(203)이 내벽 주위에 설치되도록 되어 있다. 더욱이, 기판은 챔버(201)의 환경 주위에 설치된 히터(202)에 의해 가열될 수 있다. 또한, 상기 자외선 광원(204)은 자외광선이 모든 기판에 동일하게 방사되는 방식으로 챔버(201)의 중간에 설치된다. 본 실시예에서 자외선 광원으로는 저압 수은 램프(246nm 및 185nm 파장)가 이용된다.
또한, 배출을 수행하기 위한 배기 시스템(206) 및 기체를 도입하기 위한 기체 공급 시스템(205)은 챔버에 설치되어 있다.
상기 장치를 이용한 처리 실시예는 지금 설명한다. 기판 (203)은 자외선 광원(204)을 포위하는 방식으로 챔버(201)의 내벽 주위에 설정된다. 그후, N2기체는 기체 공급 시스템으로 부터 챔버(201)로 도입되고, 그 챔버의 내부에는 N2로 치환된다. 동시에, 기체는 배기 시스템(206)을 통해 배출되고, 그 챔버내에서 일반적으로 일정한 압력이 유지된다.
다음, 챔버의 내부를 N2로 치환한 이후에, 히터는 가열되고, 자외선 방사가 실행된다. 동시에, 가열 온도는 300-700℃ 로 되고, 예를 들어, 500 C 로 설정된다.
규정된 온도로 기판을 가열한 이후에, N2는 N2H4로 치환되고, 자외광선의 방사가 실행된다. 동시에, 그 열처리 기간은 30 분에서 6 시간까지 실행되는데, 예를 들어, 그 열처리 4 시간 동안 실행된다.
상기 언급한 처리를 실행하여 얻어진 실리콘 산화막은 2 차 이온 질량 분석(SIMS)를 이용하여 분석되고, 질소량이 초기의 실리콘 산화막내에 포함된 질소 농도 이상으로 증가되는지늘 관찰하고, 특히, 실리콘막과의 경계에서 질소의 축적이 있는지를 관찰한다.
제 8 실시예
본 실시예는 타겟용 합성 석영을 사용하여 100% 산소 대기에서 스퍼터 방법에 의해 실리콘막에 형성된 실리콘 산화막이 도 3 에 도시된 열처리 장치를 사용하여 열처리되는 한 예이다. 본 실시예에서 이용되는 실리콘 산화막은 설명한 제 1 실시예의 실리콘 산화막(705)(도 7b 참조)에 대해 방법(2)에 의해 형성된다.
도 3 에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(301), 열처리 이전에 기판을 보유하는 예비 챔버(302), 열처리 이후에 기판을 보유하는 예비 챔버(303)와 수송 장치(306 및 307)가 제공된 전면 챔버(304 및 305)로 구성되어, 그 수송 장치(306 및 307)에 의해 그들 챔버 사이에 기판(308 및 309)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 열처리를 실행하기 위한 챔버는 그 열처리가 실행하기 위한 챔버는 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 그 열처리가 실행되는 배치 형태로 되어 있다.
챔버(301)의 내부 구조는 도 10a 및 도 10b 에 도시되어 있다. 내열성 금속으로 만들어진 콘베이어(401)는 기판이 이동되는 동안 열처리 될 수 있도록 챔버(301)내에 설치된다. 또한, 기판(402)을 가열하기 위한 히터(406, 407, 408)는 콘베이어(401) 아래에 설치된다. 그 히터는 3 개의 상이한 영역으로 구성되는데, 즉, 기판의 온도가 상승하는 부분(406), 일정한 온도로 가열되는 부분(407) 및 냉각 부분(408)으로 구성된다. 더욱이, 일정한 온도로 가열되는 콘베이어의 부분을 통해 자외선 광원(409)가 설치된다.
본 실시예에 있어서, 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중심 파장)가 이용된다.
또한, 기체를 배출하기 위한 배기 시스템(412 및 413)과, 기체를 공급하기 위한 기체 공급 시스템(409, 410 및 411)은 챔버(301)에 설치된다. 본 실시예에 있어서, N2대기는 기판이 가열 및 냉각되는 부분(403 및 405)에 조성되고, NH3대기는 일정한 온도로 기판이 가열되고, 자외광선이 조사되는 부분(404)에 조성되도록 각각의 부분에 기체 공급 시스템이 설치된다. 더욱이, 도입된 기체를 배출하기 위한 배기 시스템(412 및 413)은 상기 영역들의 경계부 근처에 설치된다. 경계 영역에 배기 시스템(412 및 413)이 설치되어 있어 각 영역 기체의 혼합이 방지된다.
그 동작 공정은 아래에 설명된다. 우선, 다수의 처리 안된 기판은 카세트내에 설정되고, 예비 챔버(302)에 설정된다.
본 실시예에 있어서, 처리 안된 기판을 설정하기 위한 두 예비 챔버와 처리된 기판을 설정하기 위한 두 예비 챔버가 설치되어, 연속 공정을 실행할 때 그 기판이 그 장치의 정지 없이 배치될 수 있기에, 동작 효율을 증가시킨다. 다음으로, 그 기판은 수송 장치(306)에 의해 전면 챔버(304)으로 이동되고, 더욱이, 열처리를 위한 챔버(301)로 이동되어, 콘베이어(401)상에 설치된다. 동시에, 기판(402)은 콘베이어(401)상에 두개의 로우로 배열된다.
그후, 열 공정으로 이동되는 기판과, 콘베이어(401)에 따른 온도 기울기는 도 10c 에 도시되어 있다. 우선, 기판은 가열 영역(403)에서 5-30/min, 예를 들어 10℃/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(409)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음으로, 일정한 온도로 가열되는 영역(404)으로 기판이 이동된다. 그 열처리는 콘베이어를 통해 설정된 자외선 광원으로부터 자외광선으로 기판이 방사되면서 실행된다.
그 가열 온도는 500-600℃, 예를 들어, 550℃로 설정된다.
동시에, 기체 공급 시스템(410)으로부터 NH3기체가 공급되어, NH3대기가 제공된다. 더욱이, 영역(404)에서 20 개의 기판이 동시에 처리될 수 있다. 또한, 상기 영역을 통과하는데 한 기판에 대해 소요되는 시간, 즉, 한 기판을 열처리하는데 필요한 시간은 30 분에서 6 시간까지; 예를 들어, 3 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(411)으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 반송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
자외선 방사의 이용과 함께 NH3대기에서 열처리는 상기와 같은 방법으로 실행되고, 동시에 제 1 실시예에 도시된 장치에서 하나의 기판을 처리하는데 소요되는 시간은 약 4 시간이며, 본 실시예에 도시된 장치가 이용될 때 약 10 분이 되어,생산성이 증가된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
얻어진 결과는 2 차 이온 질량 분석(SIMS)을 사용하여 분석에 따라 실리콘막내에서 특히, 실리콘막과의 경계에서 질소량이 증가됨을 나타내었다. 상기는 NH3대기에서 900℃ 온도로 열처리를 수행하여 얻은 것과 같은 효과를 얻는다.
제 9 실시예
본 실시예는 원료 기체로서 모노실란(SiH4) 및 산소를 사용하여 ECR-CVD 방법에 의해 실리콘막에 형성된 실리콘 산화막이 도 3 에 도시된 열처리 장치를 사용하여 열처리되는 한 예이다. 본 실시예에서 이용되는 실리콘 산화막은 설명한 제 1 실시예의 실리콘 산화막(705)(도 7b 참조)에 대해 방법(3)을 이용하여 형성된다.
도 5 에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(501), 열처리 이전에 기판을 보유하는 예비 챔버(502), 열처리 이후에 기판을 보유하는 예비 챔버(503)와 수송 장치(505)가 제공된 전면 챔버(504)로 구성되어, 그 수송 장치(505)에 의해 그들 챔버 사이에 기판(506)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 상기 챔버(501)는 배치 형태로 되어, 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 열처리가 실행될 수 있다.
챔버(501)의 내부 구조는 도 11a 및 도 11b 에 도시되어 있다. 내열성 금속으로 만들어진 콘베이어(601)는 기판(602)을 장착하기 위한 챔버(501)내에 설치된다. 또한, 기판을 가열하기 위한 히터(603)는 콘베이어(601) 아래에 설치된다. 더욱이, 일정한 콘베이어(601) 상부에 자외선 광원(604)가 설치된다. 본 실시예에 있어서, 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중심 파장)가 이용된다.
또한, 기판이 가열 및 냉각될 때 N2대기가 제공되고 기판이 가열될 때 N2H4대기가 제공되도록 기체 공급 시스템(605)은 챔버(501)에 설치된다. 더욱이, 배기 시스템(606)은 도입되는 기체를 배출하기 위해 설치된다. 또한, 상기 광원(605)은 자외광선으로 기파을 방사하도록 설정된다.
그 동작 공정은 아래에 설명된다. 처리 안된 기판들은 다수의 기판용 카세트내에 설정되고, 예비 챔버(302)에 설정된다.
그로 인해, 수송 장치(505)에 의해 전면 챔버(504)으로 이동되고, 더욱이, 열처리를 위한 챔버(501)로 이동되어, 콘베이어(601)상에 위치하게 된다. 동시에, 기판(602)은 콘베이어(601)상에 이동되어, 그 공정은 전체의 20 개 기판이 두개의 로우에 설정될 때 정지하게 된다.
그후, 열 공정으로 이동되는 기판과, 콘베이어(401)에 따른 온도 기울기는 도 4c 에 도시되어 있다. 우선, 기판은 가열 영역(403)에서 5-30/min, 예를 들어 10℃/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(409)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
결과적으로, 일정한 온도로 가열되는 영역으로 기판이 이동된다. 그 열처리는 컨베이어를 통해 설정된 자외선 광원으로부터 자외광선으로 기판이 방사되면서 실행된다.
그 가열 온도는 500-600℃, 예를 들어, 550℃로 설정된다.
동시에, 기체 공급 시스템(410)으로부터 N2O 기체가 공급되어, N2O 대기가 제공된다. 또한, 영역(404)에서 20 개의 기판이 동시에 처리될 수 있다. 또한, 상기 영역을 통과하는데 한 기판에 대해 소요되는 시간, 즉, 한 기판을 열처리하는데 필요한 시간은 30 분에서 6 시간까지; 예를 들어, 3 시간이다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 반송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
자외선 방사의 이용과 함께 N2O 대기에서 열처리는 상기와 같은 방법으로 실행되고, 동시에 제 1 실시예에 도시된 장치에서 하나의 기판을 처리하는데 소요되는 시간은 약 4 시간이며, 본 실시예에 도시된 장치가 이용될 때 약 10 분이 되어, 생산성이 증가된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
얻어진 결과는 2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에서 특히, 실리콘막과의 경계에서 질소량이 자외광선의 이용과 함께 실행되는 열처리의 결과로써 증가되는지를 분석하고, 탄소 및 수소 농도가 감소되는지를 관찰한다. 상기는 N2O 대기에서 900℃ 온도로 열처리를 수행하여 얻은 것과 같은 효과이다.
열처리 동안 시간에 따라 변화하는 방식은 도 11c 에 도시되어 있다. 그 기판은 온도가 상승하는 동안 5-30/min, 예를 들어 10℃/min 의 속도로 가열된다. 그 동안 온도는 상승하게 된다. 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어(601) 상부에 설정된 자외선 광원(605)으로부터 방사된다. 그 가열 온도는 500-600℃, 예를 들어, 550℃로 설정된다. 동시에, 기체 공급 시스템(605)으로부터 N2H4기체가 공급되는데, 열처리가 실행되는 온도가 도달하기 바로 전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 N2H4대기에서 열처리가 실행될 수 있는 상태이다.
시간은 30 분에서 6 시간까지; 예를 들어, 4 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열할 때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 냉각이 실행된다.
다음에 , 열처리된 기판은 반송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 그 기판 처리 공정은 완료된다.
본 발명의 열처리는 상기와 방법으로 실행된다. 상기 기술한 열처리에 따라, 2 차 이온 질량 분석(SIMS)에 의해 N2H4대기에서 900℃ 온도로 실행하여 얻은 것과 동일한 량의 질소가 실리콘 산화막에 포함됨을 알 수 있다.
제 10 실시예
본 실시예는 원료로서 모노실란(SiH4) 및 산소 기체(O2)를 사용하여 저압 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 도 5 에 도시된 열처리 장치를 사용하여 열처리되는 예이다. 본 실시예에 이용된 실리콘 산화막의 형성에 대한 조건은 챔버내의 압력이 0.1-10Torr 이면서, 300-500℃ 기판 온도, 예를 들어, 400℃ 기판 온도 및 1.5Torr 챔버내의 압력으로 설정된다.
우선, 다수의 기판을 보유하는 카세트내에 처리안된 기판들이 설정되면서 예비 챔버(502)에 설정된다. 그후, 한 기판은 수송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후, 열처리를 위한 챔버(501)로 그 기판이 이동되어 콘베이어(601)에 위치하게 된다.
열처리 동안 시간에 따라 변화하는 방식은 도 11c 에 도시되어 있다. 그 기판은 상승 기간 동안 5-30/min, 예를 들어 10℃/min 의 속도로 가열된다. 그 동안 온도는 상승하게 된다.
동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어(601) 상부에 설정된 자외선 광원(604)(264nm, 185nm 중심 파장)으로부터 방사된다. 그 가열 온도는 500- 600℃, 예를 들어, 550℃ 로 설정된다. 동시에, 기체 공급 시스템(605)으로부터 N2H4기체가 공급되는데, 열처리가 실행되는 온도가 도달하기 바로 전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 N2H4대기에서 열처리가 실행될 수 있는 상태이다. 시간은 30 분에서 6 시간까지; 예를 들어, 3 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열할 때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 냉각이 실행된다.
다음에 , 열처리된 기판은 반송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 그 기판 처리 공정은 완료된다.
본 발명의 열처리는 상기와 방법으로 실행된다. 상기 기술한 열처리에 따라, 2 차 이온 질량 분석(SIMS)에 의해 N2O 대기에서 900℃ 온도로 실행하여 얻은 것과 동일한 량의 질소가 실리콘 산화막에 포함됨을 알 수 있다.
제 11 실시예
본 실시예에서는 제 3 및 제 4 발명이 실행되는 한 실시예를 제공한다. 즉, 자외광선을 방사함과 동시에 N2O 대기에서 실리콘 산화막을 열처리하고, 그후 질화 수소 대기(본 실시예에선 암모니아 대기)에서 열처리를 수행하여 막의 품질을 개선시키며, 게이트 절연막으로서 상기를 이용하여 N-채널형 TFT 를 형성하는 실시예와, 지외 광선으로 방사함과 동시에 질화 수소 대기(본 실시예에선 암모니아 대기)에서 실리콘 산화막을 열처리 하고, 그후, N2O 대기에서 열처리를 실행하여 막의 품질을 개선시키며, 게이트 절연막으로서 상기를 이용하여 N-채널형 TFT 를 형성하는 실시예이다. 더욱이, 상기 기술한 열/자외광선 방사 처리를 이용하는 본 장치의 외형은 도 1 에 도시되어 있다.
우선, 실리콘 산화막(702) 베이스는 기판(701)상에서 플라즈마 CVD 방법을 사용하여 3000Å 두께로 형성된다. 그후, 플라즈마 CVD 방법을 사용하여 500Å 두께로 비정질 실리콘막이 형성된다. 그 이후, N2대기에서 열처리가 실행되고, 그 비정질 실리콘막은 결정화된다. 예를 들어 니켈과 같은 비정질 실리콘의 결정화를 촉진시키는 원소의 트레이스 량은 동시에 비정질 실리콘의 결정화를 촉진시키기 위해 부가될 수 있다.
또한, 결정화를 증가시키기 위해 레이저 어니일 처리가 이용될 수 있다(도 7a).
다음, 결정화된 실리콘막(703)은 에칭되어, 섬영역(704)이 형성된다. 상기 섬형태의 영역(704)은 TFT 의 활성층이다. 1000Å 두께의 실리콘 산화막(705)은후에 게이트 절연막으로 형성된다. 상기 설명한 실시예에 있어서, 실리콘 산화막은 아래에 지적한 3 개의 상이한 방법(1-3)을 이용하여 제조된다(도 7b).
방법(1)에 있어서, 원료로서 TEOS 를 이용하여 플라즈마 CVD 방법으로 막이 형성된다. 기화기내에서 기화된 TEOS 및 산소는 나란한 플레이트형 전극을 갖는 챔버에 도입되고, RF 전력(예를 들어, 13.56MHz 주파수)이 도입되며, 플라즈마가 형성되고, 200-500℃ 기판 온도, 바람직하게는 250-400℃ 온도로 축적이 실행된다. 상기 실시예에 있어서 반응 압력은 4Pa 이고, 전력 입력은 120W 이며, 기판 온도는 350℃ 로 설정된다.
방법(2)은 스퍼터 방법이다. 이 경우에, 합성 석영이 타겟으로 이용되고, 그 막은 1Pa 압력으로 100% 산소 대기에서 스퍼터링하여 형성된다. 그 입력 전력은 350W 이고, 기판 온도는 200 C 로 설정된다.
방법(3)은 ECR-CVD 방법이고, 산소와 모노실란(SiH4)이 원료 기체로서 이용된다. 예를 들어, N2O, NO 및 NO2와 같은 질소 산화물은 산호 대신에 이용되었다. 또한, 동시에 막 형성 조건은 기판을 가열하지 않고 400W 의 마이크로파 전력 입력 (2.45MHz 주파수)이다.
다음, 상기 방법으로 형성된 제 3 또는 제 4 발명의 열처리에 따른다. 도 1 에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 열처리를 실행하는 챔버(101), 열처리 이전에 기판을 보유하는 예비 챔버(102), 열처리 이후에 기판을 보유하는 예비 챔버(103)와, 수송 장치(110)가 제공된 전면 챔버(109)를 구비하고,그 수송 장치(110)에 의해 그들 챔버 사이에 기판(111)이 이동된다. 더욱이, 본 실시예에 있어서, 하나의 기판이 한 시점에서 처리되는 단일 기판형 시스템이 챔버(101)에 이용된다.
또한, 챔버(101)는 기판(105)을 가열하기 위해 하부에 설치된 히터를 갖는 기판 홀더(104)를 갖는다. 더욱이, 챔버(101) 외측에는 자외 광원(106)이 설치되어 있다. 본 실시예에서 자외 광원으로 저압 수은(mercury) 램프(246nm 및 185nm 중심 파장)가 이용된다. 자외 광원(106)이 고정된 챔버(101)의 상부는 예를 들어, 석영과 같은 자외광선을 흡수할 수 없는 재료의 윈도우가 형성되어 있기 때문에, 상기 자외광선은 챔버에 인입될 수 있다. 더욱이, 본 실시예에 있어서, 자외 광원은 챔버의 외측에 설치되지만, 챔버의 내측에 설치될 수도 있다.
더욱이, 기체를 배출하기 위한 배기 시스템(108) 및 기체를 도입하기 위한 기체 공급 시스템(107)은 챔버(10) 및 전면 챔버(108)에 설치된다.
제 3 발명의 열처리를 아래에 우선 설명한다. 우선, 처리 않된 기판이 다중 기판 카세트에 설정되고, 예비 챔버(102)에 설정된다. 그러면, 수송 장치(110)에 의해 기판이 전면 챔버(109)로 이동되고, 전면 챔버의 압력은 배기 시스템에 의한 배출에 의해 감소되고, 그 이후에, 그 기판은 압력이 이미 감소된 열처리용 챔버로 이동되어, 기판 홀더(104)에 위치하게 된다.
그후, N2O 기체는 기체 공급 시스템(107)을 통해 챔버(101)로 도입되고, 챔버 내측의 압력이 대기압으로 설정된 근본적으로 100% N2O 대기에서 자외광선이 방사와 함께 열처리가 실행된다. 동시에, 열처리 온도는 350-600℃ 인데, 예를 들어, 500℃ 로 설정되었다. 또한, 열처리 시간은 30 에서 6 시간까지 이며, 그 열처리는, 예를 들어 3 시간 동안 실행되었다.
다음에, 상기 챔버로부터 N2O 가 배출되고 NH3가 도입된다. 동시에 NH3의 도입은 N2O 의 배출이 성공적으로 실행된 이후에 실행되고, 낮은 농도로 있게 된다. NH3는 상기 방법으로 도입되고, 그 열처리는 챔버 내측의 압력이 대기압으로 설정된 근본적으로 100% NH3대기에서 자외광선의 방사와 함께 실행된다. 동시에, 가열 온도는 500℃ 이고, 열 처리는 3 시간 동안 실행된다.
상기와 같은 방법으로 열처리를 실행한 이후에, 처리된 기판은 수송 장치(110)에 의해 전면 챔버(109)로 이동되고, 그후, 기판이 열처리 후에 보유되는 예비 챔버(103)의 카세트로 설정되며, 하나의 기판의 열 공정이 완료된다. 그와 동일한 공정은 그후 반복적으로 실행된다. 제 3 발명의 열처리는 상술한 방법으로 실행된다.
반면에, 상기와 같은 방법으로 준비된 실리콘 산화막의 3 형태는 제 4 발명의 열처리에 따른다.
우선, NH3기체가 기체 공급 시스템(107)을 통해 챔버(101)에 도입되고, 열처리는 챔버의 내측 압력이 대기압으로 설정된 근본적으로 100% NH3대기에서 자외광선과 동시에 방사하면서 실행된다. 동시에, 그 열 처리 온도는 500℃ 이다.
또한, 그 열처리는 3 시간의 열처리 시간 동안 실행된다.
다음에, 상기 챔버로부터 NH3가 배출되고 N2O 가 도입된다. 동시에 N2O 의 도입은 NH3의 배출이 성공적으로 실행된 이후에 실행되고, 낮은 농도로 있게 된다. N2O 는 상기 방법으로 도입되고, 그 열처리는 챔버 내측의 압력이 대기압으로 설정된 근본적으로 100% N2O 대기에서 자외광선의 방사와 함께 실행된다. 동시에, 가열 온도는 500℃ 이고, 열 처리는 3 시간 동안 실행된다.
상기 방법으로 두 열처리를 수행한 이후에, 열처리된 기판은 수송 장치(110)에 의해 전면 챔버(109)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(103)내의 카세트에 설정되고, 기판 처리 공정이 완료된다. 상기 제 4 발명의 열처리는 상기 기술한 방법으로 실행된다.
상기 기술한 막형성 방법의 3 가지 형태를 이용하여 준비된 실리콘 산화막은 열처리의 2 가지 형태로 각각 처리되고, 자외광선의 이용과 함께 열처리된 6 가지 형태의 시료 2 차 이온 질량 분석(SIMS)을 이용하여 분석되고, 그 얻어진 결과는 실리콘 산화막내에서, 특히, 상기 기술한 방법(1)(TEOS 를 이용한 플라즈마 CVD 방법)을 이용하여 준비된 실리콘 산화막에서, 실리콘막과의 경계에서 탄소(C)량이 감소되고, 질소(N)의 량이 증가되었는지를 확인한다. 또한, 동시에 수소(H)가 감소되었는지를 확인한다. 또한, 방법(2)(스퍼터 방법) 및 방법(3)(ECR-CVD 방법)을 이용하여 형성된 실리콘 산화막의 실리콘/실리콘 산화물 경계에서 질소 농도가 증가되었는지를 동일하게 확인한다.
그와같은 혼합물을 갖는 실리콘 산화막은 게이트 절연막으로서 바람직하게 된다.
상술한 방법(1 내지 3)을 사용하여 형성된 실리콘 산화막이 비교를 위해 N2O 또는 NH3대신에 질소 대기에서 동일한 온도 조건하에 도 1 에 도시된 장치에서 열처리될 때, 질소, 수소 및 탄소 농도의 변화는 관찰되지 않는다.
다음, 5000Å 두께의 알루미늄막(1 중량 % 의 Si 또는 0.1 내지 0.3 중량 % Sc 를 포함)은 스퍼터링 방법에 의해 형성된 후, 에칭되어 게이트 전극(706)이 형성된다. 다음, 상기 기판은 암모니아에 의해 약 7PH 로 조정된, 1-3% 주석산의 에틸렌 글리콜 용액에 침지된 후, 음극으로 백금을 사용하고 양극으로 상기 알루미늄 게이트 전극을 사용하여 양극 산화가 실행된다.
이 양극 산화는 초기 고정 전류에서 120V 까지 전압을 상승시키고, 1 시간 동안 그 상태를 유지하여 완료된다.
이 방식으로 1500Å 두께의 양극 산화물이 형성된다.
이후에, 게이트 전극(706)을 마스크로 이용하고, 자기-정렬 방식의 이온 도핑 방법에 의해 섬-형태 실리콘(704)에 불순물(이 경우에 인)이 주입된다. 이 경우에 있어서, 도핑 범위는 1 x 1014- 5 x 1015원자/cm2이고, 가속 전압은 10 내지 90KV 인데, 예를 들어, 도핑 범위는 1 x 1015원자/cm2이고, 가속 전압은 80KV 로 설정되었다. 상기 절차에 따라서 N-형 불순물 영역(707)이 형성된다(도 7c).
더욱이, 도핑된 불순물 영역(707)이 KrF 엑시머 레이저(248nm 파장, 20 n 초 펄스 폭)의 조사에 의하여 활성화된다. 이 레이저의 적당한 에너지 밀도는 200-400mJ/cm2이고, 바람직하게는 250-300mJ/cm2이다. 상기 공정은 열처리에 의해 실행될 수도 있다.
다음, 4000Å 두께의 실리콘 산화막은 계층 절연막(708; 층간 절연막이라고도 함)용으로 플라즈마 CVD 방법을 통해 형성된다(도 7d).
그후, 계층 절연막(708) 및 게이트 절연막(705)은 에칭되고, 소스/드레인 접촉 홀들이 형성된다. 계속하여, 스퍼터링 방법으로 알루미늄막이 형성되고 패터닝되어, 소스/드레인 전극(708)이 형성되고 N-채널형 TFT 가 완료된다.
상기 실시예에서 형성된 TFT 의 노화를 평가한다.
상기 TFT 제조 공정은 게이트 절연막을 형성하는 방법(상기 방법1 내지 방법3 중 어느 하나)과 게이트 절연막을 열처리하는 제 3 발명의 방법(N2O 대기 + NH3대기/자외광선 방사/500℃/3 시간(이하 "N2O/NH3대기"라 함) 또는, 게이트 절연막을 열처리하는 제 4 발명의 방법( NH3대기 + N2O대기/자외광선 방사/500℃/3 시간(이하 "NH3/N2O 대기"라 함) 또는 N2대기/자외광선 방사 없음/500℃/6 시간(이하 "N2대기"라 함))이 아래표에 표시된 것처럼 변화하는 것을 제외하고 모든 경우에 있어 동일하다. 이와 같은 공정에 의하여 얻은 TFT의 드레인 전압을 +14V 로 설정하고, 게이트 전압을 -17V 에서 +17V 까지 변화시키며, 드레인 전류를 측정한다. 10회를 측정하고, 10 회째의 측정에 의하여 얻은 전계 효과 이동도(μ10)를 최초 측정에서 얻어진 전계 효과 이동도(μ0)와 비교하고, 값 [1-(μ10/μ0)]을 노화율로 정의한다. 얻어진 결과가 아래의 표에 도시되어 있다(노화율의 마이너스 부호는 이동도의 증가를 나타낸다).
시료 막형성 방법 열처리 노화율
A-1 No.1 (TEOS 의 플라즈마 CVD) N2O/NH3대기 3.2%
A-2 No.1 (TEOS 의 플라즈마 CVD) NH3/N2O 대기 3.7%
A-3 No.1 (TEOS 의 플라즈마 CVD) N2대기 48.5%
B-1 No.2 (스퍼터 방법) N2O/NH3대기 -2.7%
B-2 No.2 (스퍼터 방법) NH3/N2O 대기 -2.3%
B-3 No.2 (스퍼터 방법) N2대기 11.9%
C-1 No.3 (ECR-CVD 방법) N2O/NH3대기 0.7%
C-2 No.3 (ECR-CVD 방법) NH3/N2O 대기 1.2%
C-3 No.3 (ECR-CVD 방법) N2대기 20.5%
상기 모든 시료의 결과로부터, N2O 대기에서 자외광선을 방사하면서 열처리를 실행하고, 그후, NH3대기에서 자외광선을 방사하면서 열처리를 실행하거나, 또는 역으로, NH3대기에서 자외광선을 방사하면서 열처리를 실행하고, 그후, N2O 대기에서 자외광선을 방사하면서 열처리를 실행하는 본 발명의 공정에 의해 노화율이 크게 감소됨을 알 수 있다.
또한, N2대기에서 자외광선을 조사하면서 열처리를 실행하여도 노화율의 감소 효과가 없음을 알 수 있다.
또한, 유사한 실험으로부터, N2O 대기 또는 NH3대기에서 열처리를 수행할 때 자외광선의 방사가 없다면, 노화율면에서 개선점이 나타나지 않음이 확인되었다.
본 실시예에서 제조된 TFT 는 PVD 방법 또는 CVD 방법으로 형성된 실리콘 산화막이 게이트 절연막으로 이용되더라도 노화가 적고 내구성이 양호하므로, 그 특성이 우수하다. 이것은, 본 발명에 따라서 N2O 대기에서 자외광선을 방사하면서 열처리를 실행한 후, NH3대기에서 자외광선을 방사하면서 열처리하거나, 또는 NH3대기에서 자외광선을 방사하면서 열처리를 실행한 후, N2O 대기에서 자외광선을 방사하면서 열처리하여, 실리콘 산화막내 탄소 및 수소량을 감소시키고, 질소량을 증가시켰기 때문이다.
제 12 실시예
본 실시예는 원료로서 TEOS 를 이용하여 플라즈마 CVD 방법을 통해 실리콘막상에 형성된 실리콘 산화막이 도 2 에 도시된 열처리 장치를 사용하여 열처리되는한 예이다. 본 실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막은 상술한 제 1 실시예에 이용된 실리콘 산화막(705)에 대해 방법(1)을 사용하여 형성된다(도 7b 참조).
도 2 에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 제 11 실시예에 도시된 단일 플레이트 챔버와 다르며, 본 경우에 있어서는 열처리를 수행하는 챔버로 구성되고, 다수의 플레이트가 동시에 처리될 수 있는 배치 시스템을 제공한다.
본 실시예에 있어서, 챔버(201)는 원통 형태이고, 기판(203)이 내벽 주위에 설치되도록 되어 있다. 더욱이, 기판은 챔버(201)의 환경 주위에 설치된 히터(202)에 의해 가열될 수 있다. 또한, 상기 자외선 광원(204)은 자외광선이 모든 기판 전체로 동일하게 방사되는 방식으로 챔버(201)의 중간에 설치된다. 본 실시예에서 자외선 광원으로는 저압 수은 램프(246nm 및 185nm 파장)가 이용된다.
또한, 배출을 수행하기 위한 배기 시스템(206) 및 기체를 도입하기 위한 기체 공급 시스템(205)은 챔버에 설치되어 있다.
상기 장치를 이용한 처리 방법은 지금 설명한다.
우선, 기판(203)은 자외선 광원(204)을 포위하는 방식으로 챔버(201)의 내벽 주위에 설정된다. 그후, N2기체는 기체 공급 시스템으로부터 챔버(201)로 도입되고, 그 챔버의 내부에는 N2로 치환된다. 동시에, 기체는 배기 시스템(206)을 통해 배출되고, 그 챔버내에서 일반적으로 일정한 압력이 유지된다.
다음, 챔버의 내부를 N2로 치환한 이후에, 히터는 가열되고, 자외선 방사가 실행된다. 동시에, 열 처리는 300- 700℃ 로 되고, 예를 들어, 500 ℃ 로 설정된다.
규정된 온도로 기판을 가열한 이후에, N2는 N2O 로 치환되고, 자외광선의 방사가 실행된다. 동시에, 그 열처리 기간은 30 분에서 6 시간까지 실행되는데, 예를 들어, 그 열처리 2 시간 동안 실행된다.
상기 이후에, N2는 챔버로 다시 도입되고, N2H4가 N2로 치환된다. 그후, N2는 N2O 로 치환되고, 자외광선의 방사로 제 2 열처리가 실행된다. 동시에, 열처리온도가 500℃ 이고, 그 열처리는 2 시간 동안 실행된다.
상술한 처리를 실행하여 얻은 실리콘 산화막을 2 차 이온 질량 분석법(SIMS)으로 분석하면, 질소량이 초기의 실리콘 산화막내에 포함된 것 이상으로 증가되었고, 탄소 및 수소량이 감소되었으며, 특히, 실리콘막과의 경계에서 질소가 축적되었음을 알 수 있다.
제 13 실시예
본 실시예는 원료로서 TEOS 를 사용하여 플라즈마 CVD 방법을 통해 실리콘막에 형성된 실리콘 산화막이 도 3 에 도시된 열처리 장치를 사용하여 열처리 되는 한 예이다. 본 실시예에서 이용되는 실리콘 산화막은 설명한 제 1 실시예의 실리콘 산화막(705)(도 7b 참조)에 대해 방법 1 에 의해 형성된다.
도 3 에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(301), 열처리 이전에 기판을 보유하는 예비 챔버(302), 열처리 이후에 기판을 보유하는 예비 챔버(303)와 수송 장치(306 및 307)가 제공된 전면 챔버(304 및 305)로 구성되어, 그 수송 장치(306 및 307)에 의해 그들 챔버 사이에 기판(308 및 309)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 열처리를 실행하기 위한 챔버는 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 그 열처리가 실행되는 배치 형태로 되어 있다.
챔버(301)의 내부 구조는 도 4a 및 도 4b 에 도시되어 있다. 내열성 금속으로 만들어진 콘베이어(401)는 기판이 이동되는 동안 열처리 될 수 있도록 챔버(301)내에 설치된다. 또한, 기판(402)을 가열하기 위한 히터(406, 407.408)는 콘베이어(401) 아래에 설치된다. 그 히터는 3 개의 상이한 영역으로 구성되는데, 즉, 기판의 온도가 상승하는 부분(406), 일정한온도로 가열되는 부분(407) 및 냉각 부분(408)으로 구성된다. 더욱이, 일정한 온도로 가열되는 콘베이어의 부분을 통해 자외선 광원(409)이 설치된다.
본 실시예에 있어서, 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중앙 파장)가 이용된다.
또한, 기체를 배출하기 위한 배기 시스템(412 및 413)과, 기체를 공급하기 위한 기체 공급 시스템(409, 410 및 411)은 챔버(301)에 설치된다. 본 실시예에 있어서, N2대기는 기판이 가열 및 냉각되는 부분(403 및 405)에 조성되고, N2O 대기또는 질화 수소 대기는 일정한 온도로 기판이 가열되고, 자외광선이 조사되는 부분(404)에 조성되도록 각각의 부분에 기체 공급 시스템이 설치된다. 더욱이, 도입된 기체를 배출하기 위한 배기 시스템(412 및 413)은 상기 영역들의 경계부 근처에 설치된다. 경계 영역에 배기 시스템(412 및 413)이 설치되어 있어 각 영역 기체의 혼합이 방지된다.
그 동작 공정은 아래에 설명된다. 우선, 다수의 처리 안된 기판은 카세트내에 설정되고, 예비 챔버(302)에 설정된다.
본 실시예에 있어서, 처리 안된 기판을 설정하기 위한 두개의 예비 챔버와 처리된 기판을 설정하기 위한 두개의 예비 챔버가 설치되어, 연속 공정을 실행할 때 그 기판이 그 장치의 정지 없이 배치될 수 있기에, 동작 효율을 증가시킨다. 다음으로, 그 기판은 수송 장치(306)에 의해 전면(304)으로 이동되고, 더욱이, 열처리를 위한 챔버(301)로 이동되어, 콘베이어(401)상에 설치된다.
동시에, 기판(402)은 콘베이어(401)상에 두개의 로우(row)로 배열된다.
그후, 열 공정으로 이동되는 기판과, 콘베이어(401)에 따른 온도 기울기는 도 4c 에 도시되어 있다. 우선, 기판은 가열 영역(403)에서 5-30/min, 예를 들어 10℃/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(409)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음으로, 일정한 온도로 가열되는 영역(404)으로 기판이 이동된다. 그 열처리는 컨베이어를 통해 설정된 자외선 광원으로부터 자외광선으로 기판이 방사되면서 실행된다.
그 가열 온도는 500-600℃, 예를 들어, 550℃로 설정된다.
동시에, 기체 공급 시스템(410)으로부터 N2O 기체가 공급되어, N2O 대기가 제공된다. 더욱이, 영역(404)에서 20 개의 기판이 동시에 처리될 수 있다. 또한, 상기 영역을 통과하는데 한 기판에 대해 소요되는 시간, 즉, 한 기판을 열처리하는데 필요한 시간은 30 분에서 6 시간까지; 예를 들어, 3 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(411)으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 수송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 제 1 기판 처리 공정이 완료된다.
다음에, 제 1 기판 처리 공정이 완료된 기판은 예비 챔버(302)에서 다시 한번 설정되고, 가열 처리가 실행된다. 그 가열 공정은 이전 공정에서처럼 동일한 방식으로 실행된다.
그로인해, 기판은 일정한 온도로 가열되는 영역(404)으로 이동될 때 콘베이어를 통해 설정된 자외선 광원으로부터 자외광선이 방사되는 동안 열처리된다. 그 가열 온도는 550℃ 로 설정된다. 동시에, NH3가 기체 공급 시스템(410)으로부터 도입되고, NH3대기가 제공된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 냉각 영역(405)에서 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 수송 장치(307)에 의해 전면 챔버(305)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(303)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
자외선 방사의 이용과 함께 N2O 대기에서 열처리는 상기와 같은 방법으로 실행되고, 동시에 제 1 실시예에 도시된 장치에서 하나의 기판을 처리하는데 소요되는 시간은 약 7 시간이며, 본 실시예에 도시된 장치가 이용될 때는 단지 약 20 분이 소요되므로 생산성이 증가된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
얻어진 결과는 2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에서 특히, 실리콘막과의 경계에서 질소량이 자외광선의 이용과 함께 실행되는 열처리의 결과로써 증가되고, 탄소 및 수소 농도가 감소되는지를 관찰한다. 상기는 동일한 대기에서 900℃ 온도로 열처리를 수행하여 얻은 것과 같은 효과가 나타난다.
제 14 실시예
본 실시예는 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 도 5 에 도시된 열처리 장치를 사용하여 열처리되는 예이다.
본 실시예에 이용되는 실리콘 산화막은 설명된 제 1 실시예의 실리콘 산화막(705)(도 7b 참조)에 대해 방법(1)을 사용하여 형성된다.
도 5 에 도시된 것처럼, 본 실시예에서 이용된 열처리 장치는 열처리를 실행하는 챔버(501), 열처리 이전에 기판을 보유하는 예비 챔버(502), 열처리 이후에 기판을 보유하는 예비 챔버(505)와 수송 장치(505)가 제공된 전면 챔버(504)로 구성되어, 그 수송 장치(505)에 의해 그들 챔버 사이에 기판(506)이 이동되도록 되어 있다. 더욱이, 본 실시예에 있어서, 챔버(501)는 배치 형태로 되어 있고, 그 열처리가 콘베이어에 의해 동시에 다수의 기판을 이동시킴과 동시에 실행된다.
챔버(501)의 내부 구조는 도 6a 및 도 6b 에 도시되어 있다. 내열성 금속으로 만들어진 콘베이어(601)는 기판(602)을 장착하기 위한 챔버(501)내에 설치된다. 또한, 기판을 가열하기 위한 히터(603)는 콘베이어(601) 아래에 설치된다. 또한, 자외선 광원(604)은 콘베이어(601)상에 설치된다.
또한, 기체 공급 시스템(605)은, 기판이 가열 및 냉각될 때 N2대기를 제공하고, 기판이 일정한 온도로 가열될 때 N2O 또는 질화 수소 대기를 제공하기 위해 챔버(501)내에 설치된다. 더욱이, 배기 시스템(606)은 도입되는 기체를 배출하기 위해 설치된다. 또한, 자외광선으로 기판을 방사하기 위해 광원(605)가 설치된다. 본 실시예에서 자외선 광원으로 저압 수은 램프(246nm 및 185nm 중심 파장)가 이용된다.
그 동작 공장은 아래에 설명된다. 다수의 처리 안된 기판은 다수의 기판용 카세트내에 설정되고, 예비 챔버(502)에 설정된다. 그로인해, 수송 장치(505)에 의해 전면 챔버(504)으로 이동되고, 더욱이, 열처리를 위한 챔버(501)로 이동되어, 콘베이어(601)상에 위치하게 된다. 동시에, 기판(602)은 콘베이어(401)상에 이동되어, 그 공정은 전체의 20 개 기판이 두개의 로우에 설정될 때 정지하게 된다.
열처리 동안 시간에 따라 변화하는 방식은 도 6c 에 도시되어 있다. 그 기판은 5-30/min, 온도가 상승하는 동안, 예를 들어 10℃/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어 상부에 설정된 자외선 광원(605)으로부터 방사된다. 그 가열 온도는 500-600℃, 예를 들어, 550℃로 설정된다. 동시에, 기체 공급 시스템(605)으로부터 NH3O 기체가 공급되는데, 열처리가 실행되는 온도가 도달하기 바로 전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 NH3O 대기에서 열처리가 실행될 수 있는 상태이다.
그 열 처리 시간은 30 분에서 6 시간까지; 예를 들어, 3 시간으로 설정된다.
다음에, NH3는 N2로 치환되고 그후, N2는 다시 N2O 로 치환되어, 제 2 열처리가 실행된다. 그 열처리 시간은 3 시간으로 설정된다.
상기 방법으로 열처리를 수행한 이후에, 상기 기판은 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다.
더욱이, 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기가 제공된다.
다음으로, 열처리된 기판은 수송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 기판 처리 공정이 완료된다.
본 발명의 열처리는 상기 기술한 방법으로 실행된다.
상기 기술한 열처리를 통해 2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에서 포함된 질소량은 N2O 대기에서 900℃ 온도로 열처리를 수행하여 얻은 것과 같은 것으로 확인되었다.
제 15 실시예
본 실시예는 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 도 8 에 도시된 열처리 장치를 사용하여 열처리되는 예이다.
본 실시예에 이용되는 실리콘 산화막은 설명된 제 1 실시예의 실리콘 산화막(705)(도 7b 참조)에 대해 방법(1)을 사용하여 형성된다.
도 8 에 도시된 것처럼, 본 실시예에 이용된 열처리 장치는 열처리를 수행하는 두개의 챔버, 즉, N2O 대기의 독점 이용을 위한 챔버(801)와, 질화 수소(본 실시예의 경우에는 NH3임)의 독점 이용을 위한 챔버(802)를 갖는다. 또한, 열처리 이전에 기판을 보유하는 예비 챔버(803), 열처리 후에 기판을 보유하는 예비 챔버(804)와, 수송 장치(805)가 제공된 전면 챔버(806)로 구성되어 수송 장치(805)에 의해 그들 챔버 사이에서 기판이 이동된다. 더욱이, 본 실시예는 하나의 기판이 챔버내에서 일괄 처리되는 배치형 시스템이다.
또한, 챔버(801 및 802)는 기판(807 및 808)을 가열하기 위해 하부에 설정된 히터를 갖는 기판 홀더(809 및 810)를 갖는다. 또한, 자외선 광원(811 및 812)은 챔버들 외측에 설치된다. 저압 수은 램프(246nm 및 185nm 중심 파장)는 본 실시예에서 자외선 광원으로 이용된다. 챔버의 상부에는, 예를 들어, 석영과 같은 자외광선을 흡수할 수 없는 재료로 만들어진 윈도우가 형성되고, 자외선 광원이 그 윈도우에 고정되므로, 자외광선은 챔버에 인입될 수 있다. 또한, 본 실시예에 있어서, 자외선 광원이 챔버의 외측에 설치되어 있지만, 챔버의 내측에도 설치될 수 있다.
또한, 기체를 배출하기 위한 배기 시스템(813)과, 기체를 도입하기 위한 기체 공급 시스템(814)은 그들 챔버 및 전면 챔버내에 설치된다.
제 3 발명의 열처리는 상기 장치를 이용하여 실행된다.
우선, 처리 안된 다수의 기판이 설정된 카세트가 예비 챔버(803)에 설정된다. 그후, 기판은 수송 장치(805)에 의해 전면 챔버로 이동되고, 그후, 열처리를 위한 챔버(801)로 이동되어, 기판 홀더(809)에 위치하게 된다.
그후, 기체 공급 시스템(814)으로부터 챔버에 N2O 가 도입되고, 챔버내의 압력이 대기압으로 설정된 근본적으로 100% N2O 대기에서 자외광선을 방사하면서 열처리한다.
이때, 가열 온도는 300-700℃ 인데, 예를 들어, 500℃ 로 설정되었다. 또한, 처리 시간은 30 분에서 6 시간이며, 예를 들어, 그 열처리는 3 시간 동안 실행된다.
다음, 상기 기판은 수송 장치(805)에 의해 전면 챔버 (806)로 다시 이동되어, 제 2 열처리가 실행되는 제 2 챔버 (802)로 이동되어, 상기 기판 홀더(810)에 위치하게 된다.
그후, 챔버에 NH3가 도입되고, 챔버내의 압력이 대기압으로 설정된 근본적으로 100% N2O 대기에서 자외광선을 방사하면서 열처리가 실행된다. 이때, 가열 온도는 500℃ 로 설정되었다. 또한, 그 열처리는 3 시간 동안 실행된다.
상기 방법으로 제 2 열 처리를 수행한 이후에, 열처리된 기판은 수송 장치(805)에 의해 전면 챔버(806)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(804)내의 카세트에 설정되고, 하나의 기판에 대한 처리공정이 완료된다. 그 동일한 공정이 연속으로 반복된다.
본 발명의 열 처리는 상기 기술한 방법으로 실행된다.
2 차 이온 질량 분석(SIMS)을 사용하여 실리콘막내에 포함된 질소량은 N2O 대기에서 900℃ 온도로 열처리를 수행하여 얻은 것과 같은 것으로 확인되었다.
제 16 실시예
본 실시예는 원료로서 모노실란(SiH4) 및 산소 기체 (O2)를 사용하여 저압 CVD 방법에 의해 실리콘막상에 형성된 실리콘 산화막이 도 5 에 도시된 열처리 장치를 사용하여 열처리되는 예이다. 본 실시예에 이용된 실리콘 산화막의 형성에 대한 조건은 챔버내의 압력이 0.1-10torr 이면서, 300-500℃ 기판 온도, 예를 들어, 400℃ 기판 온도 및 1.5torr 챔버내의 압력으로 설정된다.
우선, 처리안된 다수의 기판은 카세트내에 설정되고, 예비 챔버(502)에 설정된다. 기판은 수송 장치(505)에 의해 전면 챔버(504)에 이동되고, 그후, 열처리를 위한 챔버(501)로 이동되어, 기판 홀더(601)에 위치하게 된다.
열처리 동안 시간에 따라 변화하는 방식은 도 6c 에 도시되어 있다. 그 기판은 5-30℃/min, 온도가 상승하는 동안, 예를 들어 10℃/min 의 속도로 가열된다. 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기에서 가열이 실행된다.
다음에, 열처리가 실행되는 온도가 도달할 때, 자외광선은 콘베이어(601) 상부에 설정된 자외선 광원(604)으로 부터 방사된다. 그 가열 온도는 500-600℃, 예를 들어, 550℃ 로 설정된다. 동시에, 기체 공급 시스템(605)으로부터 N2H4기체가공급되는데, 열 처리가 실행되는 온도가 도달하기 바로 전에 공급되고, 열처리가 실행되는 온도가 도달할 때, 그 상태는 완전한 N2H4대기에서 열처리가 실행될 수 있는 상태이다. 그 열처리 시간은 30 분에서 6 시간까지; 예를 들어, 2 시간으로 설정된다.
다음, N2H4가 N2로 치환되고, 그후 N2가 다시 N2O 로 치환되어, 제 2 열처리를 실행한다. 그 열처리 시간은 2 시간으로 설정된다. 상기 방법으로 열처리가 실행된 후에, 그 기판은 250℃ 로 냉각된다. 동시에, 그 냉각 속도는 가열할 때와 마찬가지로 5-30℃/min, 예를 들어, 10℃/min 으로 설정된다. 더욱이, 동시에, 기체 공급 시스템(605)으로부터 N2가 도입되고, N2대기가 제공된다.
다음에, 열처리된 기판은 수송 장치(505)에 의해 전면 챔버(504)로 이동되고, 그후에, 그 기판은 열처리 이후에 기판을 보유하는 예비 챔버(503)내의 카세트에 설정되고, 그 기판 처리 공정은 완료된다.
상기와 같은 방법으로 본 발명의 열처리가 실행된다.
2 차 이온 질량 분석(SIMS)에 의해, 상기 기술한 열처리를 통해, N2O 대기에서 900℃ 온도로 열처리를 실행하여 얻은 것과 같은 질소량이 실리콘 산화막에 포함되어 있음이 확인되었다.
본 발명에 있어서, N2O 대기에서, 자외광선을 방사하면서, 300-700℃ 저온에서, 바람직하게는 500-600℃ 온도에서, PVD 방법 또는 CVD 방법으로 형성된 실리콘 산화막을 열처리하여, 실리콘 산화막내의 탄소 및 수소 농도를 감소시키고, 실리콘 산화물과 실리콘 사이의 경계에서 질소 농도를 증가시킬 수 있다.
상기 기술한 실시예에 있어서, 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법에 의해 형성된 실리콘 산화막을 중심으로 설명하였는데, 그 이유는 상기 방법에 의해 형성된 실리콘 산화막에 다량의 탄소가 포함되어 있고, 본 발명의 효과가 명확하게 나타나기 때문이다. 부대 결합 및 다량의 수소는 예를 들어, 스퍼터 방법, ECR-CVD 방법, 저압 CVD 방법 및 대기압 CVD 방법과 같은 다른 PVD 및 CVD 방법을 사용하여 형성된 실리콘 산화막에 포함될 수 있고, 본 발명의 수행에 의해 수소 농도와 부대 결합을 감소시켜 게이트 절연막에 바람직한 실리콘 산화막을 개선하는 효과를 얻을 수 있다.
본 발명에 따라, NH3또는 N2H4대기에서, 자외광선을 방사하면서, 300-700℃ 저온, 바람직하게는 500-600℃ 온도로, PVD 방법 또는 CVD 방법에 의해 형성된 실리콘 산화막을 처리하여, 실리콘 산화막내(특히, 실리콘 산화물과 실리콘 사이의 경계)의 질소 농도를 증가시킬 수 있다.
상기 여러 실시예에 있어서, 실리콘 산화막을 얻는 방법으로, 원료로서 TEOS 를 사용하는 플라즈마 CVD 방법, 100% 산소 대기에서 타겟으로 합성 석영을 사용하는 스퍼터 방법, 및 원료 가스로서 모노실란(SiH4)과 산소가 이용되는 저압 CVD 방법 및 ECR CVD 방법을 개시하였지만, 다른 PVD 방법 및 CVD 방법을 사용하여 형성된 실리콘 산화막에도 부대 결합과 대량의 수소가 포함되어 있으며, 본 발명을 이 실리콘 산화막에 적용하여 질소 농도를 증가시키고 부대 결합을 감소시켜 그 특성을 개선함으로써 게이트 절연막으로 사용할 수 있다.
상기와 같은 방식으로, 특성이 우수하고 그 특성이 쉽게 노화하지 않는 TFT를, 본 발명에 따라서 처리된 실리콘 산화막을 게이트 절연막으로 사용하여 제조할 수 있으므로, 본 발명은 산업상 이용 가능성이 있는 유용한 발명이다.

Claims (20)

  1. 열처리 장치에 있어서,
    챔버;
    상기 챔버의 원주 주위에 배치되고, 복수의 기판을 가열하는 히터; 및
    상기 챔버의 중앙부에 배치되고 상기 복수의 기판으로 둘러싸여지며, 상기 복수의 기판 상에 자외광선을 조사하는 광원을 포함하고,
    상기 기판들이 상기 챔버의 내벽 주위에 배치되는, 열처리 장치.
  2. 열처리 장치에 있어서,
    원통형 챔버;
    상기 원통형 챔버의 원주 주위에 배치되고, 복수의 기판을 가열하는 히터; 및
    상기 원통형 챔버의 중앙부에 배치되고 상기 복수의 기판으로 둘러싸여지며, 상기 복수의 기판 상에 자외광선을 조사하는 광원을 포함하고,
    상기 기판들이 상기 원통형 챔버의 내벽 주위에 배치되는, 열처리 장치.
  3. 삭제
  4. 반도체 장치 제조 방법에 있어서,
    복수의 기판 각각에 실리콘을 포함하는 반도체막을 형성하는 단계;
    상기 반도체막 상에 실리콘 산화물을 포함하는 절연막을 형성하는 단계;
    챔버의 내벽 상에, 상기 챔버의 둘레를 따라서 상기 복수의 기판을 배치하는 단계;
    상기 챔버 내부로 일산화이질소(dinitrogen monoxide)를 도입하는 단계; 및
    상기 도입 단계에 의해 얻어진 일산화이질소 대기에서, 300 내지 700℃의 온도를 유지하며 상기 일산화이질소와 상기 절연막의 표면에 광원으로부터의 자외광선을 조사하는 단계를 포함하고,
    상기 조사 단계의 300 내지 700℃ 온도는 상기 챔버의 둘레를 따라서 배치된 히터로 상기 복수의 기판을 가열하여 얻어지고,
    상기 광원은 상기 챔버의 중앙부에 배치되고, 상기 복수의 기판으로 둘러싸여지며,
    상기 절연막의 표면은 상기 조사 단계에 의해 질화되는, 반도체 장치 제조 방법.
  5. 삭제
  6. 반도체 장치 제조 방법에 있어서,
    복수의 기판 각각에 실리콘을 포함하는 반도체막을 형성하는 단계;
    상기 반도체막 상에 실리콘 산화물을 포함하는 절연막을 형성하는 단계;
    원통형 챔버의 내벽 상에, 상기 원통형 챔버의 둘레를 따라서 상기 복수의 기판을 배치하는 단계;
    상기 원통형 챔버 내부로 일산화이질소를 도입하는 단계; 및
    상기 도입 단계에 의해 얻어진 일산화이질소 대기에서, 300 내지 700℃의 온도를 유지하며 상기 일산화이질소와 상기 절연막의 표면에 광원으로부터의 자외광선을 조사하는 단계를 포함하고,
    상기 조사 단계의 300 내지 700℃ 온도는 상기 원통형 챔버의 둘레를 따라서 배치된 히터로 상기 복수의 기판을 가열하여 얻어지고,
    상기 광원은 상기 원통형 챔버의 중앙부에 배치되고, 상기 복수의 기판으로 둘러싸여지며,
    상기 절연막의 표면은 상기 조사 단계에 의해 질화되는, 반도체 장치 제조 방법.
  7. 삭제
  8. 제4항에 있어서, 상기 절연막이 게이트 절연막인 반도체 장치 제조 방법.
  9. 삭제
  10. 제4항에 있어서, 상기 절연막이 TEOS를 사용하는 CVD법으로 제조되는 반도체 장치 제조 방법.
  11. 삭제
  12. 제6항에 있어서, 상기 절연막이 게이트 절연막인 반도체 장치 제조 방법.
  13. 삭제
  14. 제6항에 있어서, 상기 절연막이 TEOS를 사용하는 CVD법으로 제조되는 반도체 장치 제조 방법.
  15. 반도체 장치 제조 방법에 있어서,
    복수의 기판 각각에 실리콘을 포함하는 반도체막을 형성하는 단계;
    상기 반도체막 상에 실리콘 산화물을 포함하는 절연막을 형성하는 단계;
    챔버의 내벽 상에, 상기 챔버의 둘레를 따라서 상기 복수의 기판을 배치하는 단계;
    상기 챔버 내부로 질화 수소(hydrogen nitride)을 도입하는 단계; 및
    상기 도입 단계에 의해 얻어진 질화 수소 대기에서, 300 내지 700℃의 온도를 유지하며 상기 질화 수소와 상기 절연막의 표면에 광원으로부터의 자외광선을 조사하는 단계를 포함하고,
    상기 조사 단계의 300 내지 700℃ 온도는 상기 챔버의 둘레를 따라서 배치된 히터로 상기 복수의 기판을 가열하여 얻어지고,
    상기 광원은 상기 챔버의 중앙부에 배치되고, 상기 복수의 기판으로 둘러싸여지며,
    상기 절연막의 표면은 상기 조사 단계에 의해 질화되는, 반도체 장치 제조 방법.
  16. 반도체 장치 제조 방법에 있어서,
    복수의 기판 각각에 실리콘을 포함하는 반도체막을 형성하는 단계;
    상기 반도체막 상에 실리콘 산화물을 포함하는 절연막을 형성하는 단계;
    원통형 챔버의 내벽 상에, 상기 원통형 챔버의 둘레를 따라서 상기 복수의 기판을 배치하는 단계;
    상기 원통형 챔버 내부로 질화 수소를 도입하는 단계; 및
    상기 도입 단계에 의해 얻어진 질화 수소 대기에서, 300 내지 700℃의 온도를 유지하며 상기 질화 수소와 상기 절연막의 표면에 광원으로부터의 자외광선을 조사하는 단계를 포함하고,
    상기 조사 단계의 300 내지 700℃ 온도는 상기 원통형 챔버의 둘레를 따라서 배치된 히터로 상기 복수의 기판을 가열하여 얻어지고,
    상기 광원은 상기 원통형 챔버의 중앙부에 배치되고, 상기 복수의 기판으로 둘러싸여지며,
    상기 절연막의 표면은 상기 조사 단계에 의해 질화되는, 반도체 장치 제조 방법.
  17. 제15항에 있어서, 상기 절연막이 게이트 절연막인 반도체 장치 제조 방법.
  18. 제15항에 있어서, 상기 절연막이 TEOS를 사용하는 CVD법으로 제조되는 반도체 장치 제조 방법.
  19. 제16항에 있어서, 상기 절연막이 게이트 절연막인 반도체 장치 제조 방법.
  20. 제16항에 있어서, 상기 절연막이 TEOS를 사용하는 CVD법으로 제조되는 반도체 장치 제조 방법.
KR1020010033150A 1994-08-11 2001-06-13 실리콘 산화막 열처리 방법 및 장치 KR100348343B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP94-212033 1994-08-11
JP94-212031 1994-08-11
JP94-212032 1994-08-11
JP21203294A JP3565911B2 (ja) 1994-08-11 1994-08-11 半導体装置の作製方法
JP6212033A JPH0855848A (ja) 1994-08-11 1994-08-11 酸化珪素膜の加熱処理方法
JP21203194A JP3565910B2 (ja) 1994-08-11 1994-08-11 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025058A Division KR100313385B1 (ko) 1994-08-11 1995-08-11 실리콘산화막열처리방법및장치

Publications (1)

Publication Number Publication Date
KR100348343B1 true KR100348343B1 (ko) 2002-08-09

Family

ID=27329315

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019950025058A KR100313385B1 (ko) 1994-08-11 1995-08-11 실리콘산화막열처리방법및장치
KR1020010033150A KR100348343B1 (ko) 1994-08-11 2001-06-13 실리콘 산화막 열처리 방법 및 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019950025058A KR100313385B1 (ko) 1994-08-11 1995-08-11 실리콘산화막열처리방법및장치

Country Status (2)

Country Link
US (2) US5970384A (ko)
KR (2) KR100313385B1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052569C (zh) * 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US6417115B1 (en) 1998-05-26 2002-07-09 Axeclis Technologies, Inc. Treatment of dielectric materials
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) * 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6303520B1 (en) * 1998-12-15 2001-10-16 Mattson Technology, Inc. Silicon oxynitride film
KR100713569B1 (ko) * 1999-01-12 2007-05-02 소니 가부시끼 가이샤 정보 신호 분배 시스템
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
CN1263159C (zh) * 1999-06-02 2006-07-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置
US6495800B2 (en) 1999-08-23 2002-12-17 Carson T. Richert Continuous-conduction wafer bump reflow system
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6475930B1 (en) * 2000-01-31 2002-11-05 Motorola, Inc. UV cure process and tool for low k film formation
US6319809B1 (en) 2000-07-12 2001-11-20 Taiwan Semiconductor Manfacturing Company Method to reduce via poison in low-k Cu dual damascene by UV-treatment
US6614181B1 (en) 2000-08-23 2003-09-02 Applied Materials, Inc. UV radiation source for densification of CVD carbon-doped silicon oxide films
US6566278B1 (en) 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
JP2002151526A (ja) * 2000-09-04 2002-05-24 Seiko Epson Corp 電界効果トランジスタの製造方法および電子装置
US6514839B1 (en) * 2001-10-05 2003-02-04 Taiwan Semiconductor Manufacturing Company ESD implantation method in deep-submicron CMOS technology for high-voltage-tolerant applications with light-doping concentrations
KR100418569B1 (ko) * 2001-12-10 2004-02-14 주식회사 하이닉스반도체 단원자층증착을 이용한 고유전체 박막 형성방법
AU2003235305A1 (en) * 2002-04-19 2003-11-03 Tokyo Electron Limited Method of treating substrate and process for producing semiconductor device
JP2003318124A (ja) * 2002-04-23 2003-11-07 Nec Electronics Corp トランジスタ特性の補正方法およびトランジスタの製造方法
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
US6949433B1 (en) * 2003-02-07 2005-09-27 Fasl Llc Method of formation of semiconductor resistant to hot carrier injection stress
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
TWI240959B (en) 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6740605B1 (en) * 2003-05-05 2004-05-25 Advanced Micro Devices, Inc. Process for reducing hydrogen contamination in dielectric materials in memory devices
US7115488B2 (en) 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100854809B1 (ko) * 2003-11-11 2008-08-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법과, 프로그램을 기록한 기억 매체
US6955965B1 (en) 2003-12-09 2005-10-18 Fasl, Llc Process for fabrication of nitride layer with reduced hydrogen content in ONO structure in semiconductor device
US6949481B1 (en) 2003-12-09 2005-09-27 Fasl, Llc Process for fabrication of spacer layer with reduced hydrogen content in semiconductor device
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
TWI311213B (en) * 2004-12-24 2009-06-21 Au Optronics Corp Crystallizing method for forming poly-si films and thin film transistors using same
US20080124815A1 (en) * 2006-11-03 2008-05-29 International Business Machines Corporation Method for post cap ild/imd repair with uv irradiation
JP4852400B2 (ja) * 2006-11-27 2012-01-11 シャープ株式会社 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機
KR100807065B1 (ko) * 2006-12-27 2008-02-25 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
KR101884824B1 (ko) * 2011-09-07 2018-08-03 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR101429009B1 (ko) * 2012-04-26 2014-08-12 강윤규 이차전지 음극재 및 그 제조방법
KR20150048089A (ko) * 2012-04-26 2015-05-06 인테벡, 인코포레이티드 물리 기상 증착 처리용 협소 소스
US20140134838A1 (en) * 2012-11-09 2014-05-15 Primestar Solar, Inc. Methods of annealing a conductive transparent oxide film layer for use in a thin film photovoltaic device
JP6013313B2 (ja) * 2013-03-21 2016-10-25 東京エレクトロン株式会社 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010646A (ko) * 1989-11-20 1991-06-29 고스기 노부미쓰 절연막 형성방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1696625C3 (de) * 1966-10-07 1979-03-08 Syumpei, Yamazaki Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper
JPS6269520A (ja) * 1985-09-21 1987-03-30 Semiconductor Energy Lab Co Ltd 光ｃｖｄ法により凹部を充填する方法
US4724160A (en) * 1986-07-28 1988-02-09 Dow Corning Corporation Process for the production of semiconductor materials
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
GB8628581D0 (en) * 1986-11-28 1987-01-07 Gen Electric Co Plc Material deposition
US5538785A (en) 1990-11-14 1996-07-23 Dingler; Gerhard Construction element
US5198392A (en) * 1989-11-20 1993-03-30 Oki Electric Industry Co., Ltd. Method of forming a nitrided silicon dioxide (SiOx Ny) film
JP2960466B2 (ja) 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
US5219773A (en) * 1990-06-26 1993-06-15 Massachusetts Institute Of Technology Method of making reoxidized nitrided oxide MOSFETs
US5237188A (en) * 1990-11-28 1993-08-17 Kabushiki Kaisha Toshiba Semiconductor device with nitrided gate insulating film
JPH05121568A (ja) 1991-05-21 1993-05-18 Fujitsu Ltd 半導体装置の製造方法
EP0661385A1 (en) 1991-08-19 1995-07-05 OHMI, Tadahiro Method for forming oxide film
JPH0551749A (ja) 1991-08-20 1993-03-02 Tadahiro Omi 真空処理装置
JP3585938B2 (ja) 1991-12-07 2004-11-10 株式会社東芝 半導体装置
JP3166266B2 (ja) * 1992-01-21 2001-05-14 ソニー株式会社 半導体基板の熱処理方法
US5393683A (en) * 1992-05-26 1995-02-28 Micron Technology, Inc. Method of making semiconductor devices having two-layer gate structure
KR950010563B1 (ko) 1992-10-08 1995-09-19 삼성전자주식회사 온도 의존 특성을 가지는 내부전원전압 발생회로
JPH06140392A (ja) 1992-10-27 1994-05-20 Fujitsu Ltd 半導体装置の製造方法
DE4333160A1 (de) * 1993-09-29 1995-03-30 Siemens Ag Herstellverfahren für eine nitridierte Siliziumoxidschicht mit verringerter Temperaturbelastung
US5397720A (en) * 1994-01-07 1995-03-14 The Regents Of The University Of Texas System Method of making MOS transistor having improved oxynitride dielectric
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5510278A (en) * 1994-09-06 1996-04-23 Motorola Inc. Method for forming a thin film transistor
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR970051285A (ko) 1995-12-30 1997-07-29 김주용 센스 증폭기의 차동 전압 증가 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910010646A (ko) * 1989-11-20 1991-06-29 고스기 노부미쓰 절연막 형성방법

Also Published As

Publication number Publication date
KR100313385B1 (ko) 2003-08-06
US6635589B2 (en) 2003-10-21
US5970384A (en) 1999-10-19
US20020160622A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
KR100348343B1 (ko) 실리콘 산화막 열처리 방법 및 장치
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
US5817549A (en) Method for manufacturing a semiconductor device
CN100367461C (zh) 一种制造薄膜晶体管和电子器件的方法
KR100291971B1 (ko) 기판처리장치및방법과박막반도체디바이스제조방법
KR100407392B1 (ko) 반도체장치제작방법
US7820558B2 (en) Semiconductor device and method of producing the semiconductor device
US7033958B2 (en) Semiconductor device and process for producing the same
US5587330A (en) Method for manufacturing semiconductor device
EP0015694A2 (en) Method for forming an insulating film on a semiconductor substrate surface
JP3977455B2 (ja) 半導体装置の作製方法
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP3359794B2 (ja) 半導体装置の作製方法
JP3565910B2 (ja) 半導体装置の作製方法
US6150203A (en) Method for manufacturing a semiconductor device
JP3565911B2 (ja) 半導体装置の作製方法
US6706572B1 (en) Method for manufacturing a thin film transistor using a high pressure oxidation step
JP4001906B2 (ja) 半導体装置の作製方法
JP2840802B2 (ja) 半導体材料の製造方法および製造装置
JPH0855848A (ja) 酸化珪素膜の加熱処理方法
JP3874815B2 (ja) 半導体装置の作製方法
CN100543929C (zh) 一种制造薄膜晶体管和电子器件的方法
JP3173757B2 (ja) 半導体装置の作製方法
JP2860894B2 (ja) 半導体装置作製方法
JP4128552B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee