JP6013313B2 - 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置 - Google Patents

積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置 Download PDF

Info

Publication number
JP6013313B2
JP6013313B2 JP2013262167A JP2013262167A JP6013313B2 JP 6013313 B2 JP6013313 B2 JP 6013313B2 JP 2013262167 A JP2013262167 A JP 2013262167A JP 2013262167 A JP2013262167 A JP 2013262167A JP 6013313 B2 JP6013313 B2 JP 6013313B2
Authority
JP
Japan
Prior art keywords
silicon nitride
silicon oxide
nitride film
oxide film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013262167A
Other languages
English (en)
Other versions
JP2014207426A (ja
Inventor
長谷部　一秀
一秀 長谷部
智行 大部
智行 大部
昌毅 黒川
昌毅 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013262167A priority Critical patent/JP6013313B2/ja
Priority to KR1020140032268A priority patent/KR101686702B1/ko
Priority to US14/220,557 priority patent/US9343292B2/en
Priority to CN201410109233.5A priority patent/CN104064446B/zh
Publication of JP2014207426A publication Critical patent/JP2014207426A/ja
Application granted granted Critical
Publication of JP6013313B2 publication Critical patent/JP6013313B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置に関する。
近年、半導体装置の高集積化が求められ、半導体基板上に、層間絶縁膜及び犠牲膜を交互に配置した積層膜、例えば、シリコン窒化膜／シリコン酸化膜（ＳｉＮ／ＳｉＯ２）の積層膜が形成された積層型半導体素子が提案されている（例えば、特許文献１参照）。
特開２００９−１１７８４３号公報
ところで、積層型半導体素子の製造工程では、層間絶縁膜と犠牲膜とを交互に配置した後、犠牲膜のみを選択的にエッチングする工程がある。このため、層間絶縁膜を構成するシリコン酸化膜には、エッチング耐性、例えば、希フッ酸（ＤＨＦ）耐性を向上させることが求められている。
シリコン酸化膜のＤＨＦ耐性を向上させる方法としては、例えば、トリエトキシシラン（Triethoxysilane）を用いてシリコン酸化膜（ＳｉＯ２膜）を形成する方法がある。トリエトキシシランを用いてシリコン酸化膜を形成することにより、例えば、ジクロロシラン（ＤＣＳ）を用いてＨＴＯ（High Temperature Oxide）膜を形成した場合に比べて、そのＤＨＦ耐性を２倍近く向上させることができる。
しかし、トリエトキシシランにより形成されたシリコン酸化膜は、その膜中の炭素濃度が高く、リーク耐性が悪くなってしまう。かかる場合、シリコン酸化膜中の炭素濃度を低減させる処理を行うと、シリコン酸化膜のＤＨＦ耐性が悪くなってしまう。この様な状況では、良好な特性を有する積層型半導体素子を製造することが困難である。
本発明は、上記実情に鑑みてなされたものであり、良好な特性を有する積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点にかかる積層型半導体素子の製造方法は、
半導体基板上にトリエトキシシラン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、および、ジエチルシランのいずれか一つを用いてシリコン酸化膜を形成するシリコン酸化膜形成工程と、前記シリコン酸化膜形成工程で形成されたシリコン酸化膜上にシリコン窒化膜を形成するシリコン窒化膜形成工程と、を有し、前記シリコン酸化膜形成工程及び前記シリコン窒化膜形成工程を複数回繰り返し、前記半導体基板上に前記シリコン酸化膜と前記シリコン窒化膜とが交互に配置された積層膜を形成する積層膜形成ステップと、
前記積層膜形成ステップで形成された積層膜を構成する前記シリコン窒化膜を除去するシリコン窒化膜除去ステップと、
前記シリコン窒化膜除去ステップで除去されていない前記シリコン酸化膜中の炭素濃度を低減するトリートメントステップと、
前記シリコン窒化膜除去ステップで除去された領域に電極を形成する電極形成ステップと、
を備える、ことを特徴とする。
前記トリートメントステップでは、例えば、前記シリコン酸化膜に水素と酸素とを供給して、当該シリコン酸化膜中の炭素濃度を低減する。
前記トリートメントステップを前記積層型半導体素子の形状加工後に実行することが好ましい。
本発明の第２の観点にかかる積層型半導体素子は、
本発明の第１の観点にかかる積層型半導体素子の製造方法により製造された、ことを特徴とする。
本発明の第３の観点にかかる積層型半導体素子の製造装置は、
複数枚の半導体基板が収容された反応室内にトリエトキシシラン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、および、ジエチルシランのいずれか一つを供給する供給手段と、
前記反応室内にシリコン窒化膜形成用ガスを供給するシリコン窒化膜形成用ガス供給手段と、
前記反応室内にシリコン窒化膜除去用ガスを供給するシリコン窒化膜除去用ガス供給手段と、
前記反応室内にシリコン酸化膜中の炭素濃度を低減するトリートメントガスを供給するトリートメントガス供給手段と、
装置の各部を制御する制御手段と、を備え、
前記制御手段は、
前記供給手段を制御して、前記反応室内にトリエトキシシラン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、および、ジエチルシランのいずれか一つを供給することにより前記複数枚の半導体基板上にシリコン酸化膜を形成する工程と、前記シリコン窒化膜形成用ガス供給手段を制御して、前記反応室内にシリコン窒化膜形成用ガスを供給することにより前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、を複数回繰り返し、前記複数枚の半導体基板上に前記シリコン酸化膜と前記シリコン窒化膜とが交互に配置された積層膜を形成する積層膜形成ステップと、
前記シリコン窒化膜除去用ガス供給手段を制御して、前記反応室内にシリコン窒化膜除去用ガスを供給することにより前記積層膜形成ステップで形成された積層膜を構成するシリコン窒化膜を除去するシリコン窒化膜除去ステップと、
前記トリートメントガス供給手段を制御して、前記反応室内にトリートメントガスを供給することにより前記シリコン窒化膜除去ステップで除去されていない前記シリコン酸化膜中の炭素濃度を低減するトリートメントステップと、
を実行する、ことを特徴とする。
本発明によれば、良好な特性を有する積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置を提供することができる。
本発明の実施の形態の積層型半導体素子の製造方法を説明するための図である。 本発明の実施の形態の積層型半導体素子の製造方法を説明するための図である。 本発明の実施の形態の積層型半導体素子の製造方法を説明するための図である。 本発明の実施の形態の積層型半導体素子の製造方法を説明するための図である。 本発明の実施の形態の積層型半導体素子の製造方法を説明するための図である。 本発明の実施の形態の積層型半導体素子の製造方法を説明するための図である。 本発明の実施の形態の熱処理装置を示す図である。 図７の制御部の構成を示す図である。 積層膜の形成工程を説明するレシピを示した図である。 トリートメント処理を説明するレシピを示した図である。
以下、本発明の積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置について説明する。まず、本発明の積層型半導体素子の製造方法について説明する。図１〜図６は、本発明の積層型半導体素子の製造方法を説明するための図である。なお、本実施の形態では、積層型半導体素子の層間絶縁膜としてのシリコン酸化膜をトリエトキシシランを用いて形成する場合を例に本発明を説明する。
まず、図１に示すように、半導体基板５１上に、トリエトキシシランを用いてシリコン酸化膜（ＳｉＯ２）５２を形成する。シリコン酸化膜５２の形成方法としては、ＣＶＤ（Chemical Vapor Deposition）法を用いることができる。例えば、後述する製造装置の反応室内に半導体基板５１を収容し、この反応室内の温度を６５０〜７５０℃、圧力を１３．３〜１３３Ｐａ（０．１〜１Ｔｏｒｒ）に維持した状態で、反応室内にトリエトキシシランを１０〜３００ｓｃｃｍ供給することにより、半導体基板５１上にシリコン酸化膜５２が形成される。
このように、トリエトキシシランを用いてシリコン酸化膜５２を形成することにより、例えば、ジクロロシランを用いてＨＴＯ膜を形成した場合に比べて、そのＤＨＦ耐性を２倍近く向上させることができる。なお、トリエトキシシランにより形成されたシリコン酸化膜５２は、その膜中の炭素濃度が高く、リーク耐性が悪くなるが、この点については後述する。
次に、図２に示すように、シリコン酸化膜５２上に、犠牲膜としてのシリコン窒化膜（ＳｉＮ）５３を形成する。シリコン窒化膜５３の形成方法としては、ＣＶＤ法を用いることができる。例えば、シリコン酸化膜５２が形成された半導体基板５１が収容された反応室内の温度を７００〜８００℃、圧力を１３．３〜１３３Ｐａ（０．１〜１Ｔｏｒｒ）に維持した状態で、反応室内にジクロロシランを０．１ｓｌｍ、及び、アンモニア（ＮＨ３）を１ｓｌｍ供給することにより、シリコン酸化膜５２上にシリコン窒化膜５３が形成される。
続いて、図３に示すように、さらに、シリコン酸化膜５２とシリコン窒化膜５３とを交互に形成する。これにより、半導体基板５１上に、シリコン酸化膜５２とシリコン窒化膜５３とが交互に配置された積層膜５４が形成される。積層膜５４の形成方法としては、前述のシリコン酸化膜５２、及び、シリコン窒化膜５３の形成方法を連続する方法が挙げられる。
次に、図４に示すように、形成された積層膜５４に、所望のトレンチ、電極等を作成する。例えば、積層膜５４に所定のマスクをした状態で積層膜５４を除去（エッチング）することによりトレンチを形成する。また、形成したトレンチ内に金属、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等からなる導電膜を形成することにより電極を形成する。なお、必要に応じて、さらに、シリコン酸化膜５２とシリコン窒化膜５３とを交互に配置する積層膜５４を形成した後、トレンチ、電極等を作成してもよい。
続いて、図５に示すように、犠牲膜としてのシリコン窒化膜５３を除去（エッチング）する。エッチングは、ウエットエッチングであっても、ドライエッチングであってもよい。ウエットエッチングとしては、例えば、１６０℃程度に加熱されたリン酸溶液（Ｈ３ＰＯ４）中に浸水させる方法が挙げられる。ドライエッチングとしては、例えば、フッ素等のハロゲンガスを含むエッチング用ガスを反応室内に供給することによりシリコン窒化膜５３を除去する方法が挙げられる。
ここで、本実施の形態では、トリエトキシシランを用いてシリコン酸化膜５２を形成しているので、シリコン酸化膜５２のＤＨＦ耐性は高い。このため、シリコン酸化膜５２をエッチングすることなく、シリコン窒化膜５３のみを除去することができる。
次に、シリコン酸化膜５２にトリートメント処理を実行する。トリートメント処理は、シリコン酸化膜５２中の炭素濃度を低減させる改質処理であり、シリコン酸化膜５２のリーク耐性を向上させる処理である。トリートメント処理は、例えば、反応室内の温度を６００〜８００℃、圧力を１３．３〜１．３３ｋＰａ（０．１〜１０Ｔｏｒｒ）に維持した状態で、反応管内に水素（Ｈ２）と酸素（Ｏ２）とを供給し、シリコン酸化膜５２中に含まれる炭素を除去する。これにより、シリコン酸化膜５２中の炭素濃度が低減し、シリコン酸化膜５２のリーク耐性が向上する。
ここで、トリートメント処理によりシリコン酸化膜５２のＤＨＦ耐性が低下する。しかし、この段階では、既にシリコン窒化膜５３を除去し、積層型半導体素子の形状加工が完了しているので、シリコン酸化膜５２が高いＤＨＦ耐性を有している必要はない。このため、トリートメント処理によりシリコン酸化膜５２のＤＨＦ耐性が低下しても、問題は生じない。
続いて、シリコン窒化膜５３が除去された領域に、例えば、タングステン（Ｗ）等の金属からなる電極５５を形成する。これにより、図６に示す積層型半導体素子が形成される。
このように製造された積層型半導体素子では、トリエトキシシランを用いて層間絶縁膜としてのシリコン酸化膜５２を形成し、シリコン窒化膜５３を除去した後、シリコン酸化膜５２にトリートメント処理を行っている。このように、トリエトキシシランを用いて層間絶縁膜としてのシリコン酸化膜５２を形成しているので、シリコン酸化膜５２にＤＨＦ耐性が求められるシリコン窒化膜５３除去時において高いＤＨＦ耐性を有することができる。さらに、積層型半導体素子が製造され、シリコン酸化膜５２にリーク耐性が求められる際には、トリートメント処理によりシリコン酸化膜５２中の炭素濃度を低減させているので、シリコン酸化膜５２のリーク耐性に問題が生じない。このため、良好な特性を有する積層型半導体素子の製造方法、及び、積層型半導体素子を提供することが可能となる。
次に、このような積層型半導体素子の製造装置について説明する。なお、本実施の形態では、積層型半導体素子の製造装置として、図７に示すバッチ式の縦型の熱処理装置１を用いた場合を例に説明する。
図７に示すように、熱処理装置１は、長手方向が垂直方向に向けられた略円筒状の反応管２を備えている。反応管２は、内管３と、内管３を覆うとともに内管３と一定の間隔を有するように形成された有天井の外管４とから構成された二重管構造を有する。内管３及び外管４は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
外管４の下方には、筒状に形成されたステンレス鋼（ＳＵＳ）からなるマニホールド５が配置されている。マニホールド５は、外管４の下端と気密に接続されている。また、内管３は、マニホールド５の内壁から突出するとともに、マニホールド５と一体に形成された支持リング６に支持されている。
マニホールド５の下方には蓋体７が配置され、ボートエレベータ８により蓋体７は上下動可能に構成されている。そして、ボートエレベータ８により蓋体７が上昇すると、マニホールド５の下方側（炉口部分）が閉鎖され、ボートエレベータ８により蓋体７が下降すると、マニホールド５の下方側（炉口部分）が開口される。
蓋体７には、例えば、石英からなるボート９が載置されている。ボート９は、被処理体、例えば、半導体基板１０が垂直方向に所定の間隔をおいて複数枚収容可能に構成されている。
反応管２の周囲には、反応管２を取り囲むように断熱体１１が設けられている。断熱体１１の内壁面には、例えば、抵抗発熱体からなる昇温用ヒータ１２が設けられている。この昇温用ヒータ１２により反応管２の内部が所定の温度に加熱され、この結果、半導体基板１０が所定の温度に加熱される。
マニホールド５の側面には、複数の処理ガス導入管１３が挿通（接続）されている。なお、図７では処理ガス導入管１３を１つだけ描いている。処理ガス導入管１３は、内管３内を臨むように配設されている。例えば、図７に示すように、処理ガス導入管１３は、支持リング６より下方（内管３の下方）のマニホールド５の側面に挿通されている。
処理ガス導入管１３は、図示しないマスフローコントローラ等を介して、図示しない処理ガス供給源に接続されている。このため、処理ガス供給源から処理ガス導入管１３を介して所望量の処理ガスが反応管２内に供給される。処理ガス導入管１３から供給される処理ガスとしては、例えば、積層膜を成膜する成膜用ガス、トリートメント処理を行うトリートメント用ガス等が挙げられる。成膜用ガスとしては、シリコン酸化膜を形成するトリエトキシシラン、シリコン窒化膜を形成するジクロロシラン、及び、アンモニアが挙げられる。トリートメント用ガスとしては、水素及び酸素等が挙げられる。
マニホールド５の側面には反応管２内のガスを排気するための排気口１４が設けられている。排気口１４は支持リング６より上方に設けられており、反応管２内の内管３と外管４との間に形成された空間に連通する。そして、内管３で発生した排ガス等が内管３と外管４との間の空間を通って排気口１４に排気される。
マニホールド５の側面の排気口１４の下方には、パージガス供給管１５が挿通されている。パージガス供給管１５には、図示しないパージガス供給源が接続されており、パージガス供給源からパージガス供給管１５を介して所望量のパージガス、例えば、窒素ガスが反応管２内に供給される。
排気口１４には排気管１６が気密に接続されている。排気管１６には、その上流側から、バルブ１７と、真空ポンプ１８とが介設されている。バルブ１７は、排気管１６の開度を調整して、反応管２内の圧力を所定の圧力に制御する。真空ポンプ１８は、排気管１６を介して反応管２内のガスを排気するとともに、反応管２内の圧力を調整する。
なお、排気管１６には、図示しないトラップ、スクラバー等が介設されており、反応管２から排気された排ガスを、無害化した後、熱処理装置１外に排気するように構成されている。
また、熱処理装置１は、装置各部の制御を行う制御部１００を備えている。図８に制御部１００の構成を示す。図８に示すように、制御部１００には、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、マスフローコントローラ（ＭＦＣ： Mass Flow Controller）制御部１２５、バルブ制御部１２６等が接続されている。
操作パネル１２１は、表示画面と操作ボタンとを備え、オペレータの操作指示を制御部１００に伝え、また、制御部１００からの様々な情報を表示画面に表示する。
温度センサ（群）１２２は、反応管２内、処理ガス導入管１３内、排気管１６内等の各部の温度を測定し、その測定値を制御部１００に通知する。
圧力計（群）１２３は、反応管２内、処理ガス導入管１３内、排気管１６内等の各部の圧力を測定し、その測定値を制御部１００に通知する。
ヒータコントローラ１２４は、昇温用ヒータ１２を個別に制御するためのものであり、制御部１００からの指示に応答して、これらに通電してこれらを加熱し、また、これらの消費電力を個別に測定して、制御部１００に通知する。
ＭＦＣ制御部１２５は、処理ガス導入管１３、及び、パージガス供給管１５に設けられた図示しないＭＦＣを制御して、これらに流れるガスの流量を制御部１００から指示された量にするとともに、実際に流れたガスの流量を測定して、制御部１００に通知する。
バルブ制御部１２６は、各管に配置されたバルブの開度を制御部１００から指示された値に制御する。
制御部１００は、レシピ記憶部１１１と、ＲＯＭ（Read Only Memory）１１２と、ＲＡＭ（Random Access Memory）１１３と、Ｉ／Ｏポート（Input/Output Port）１１４と、ＣＰＵ（Central Processing Unit)１１５と、これらを相互に接続するバス１１６とから構成されている。
レシピ記憶部１１１には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。熱処理装置１の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各熱処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行う熱処理（プロセス）毎に用意されるレシピであり、例えば、反応管２への半導体基板１０のロードから、処理済みの半導体基板１０をアンロードするまでの、各部の温度の変化、反応管２内の圧力変化、処理ガスの供給の開始及び停止のタイミングと供給量などを規定する。
ＲＯＭ１１２は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、フラッシュメモリ、ハードディスクなどから構成され、ＣＰＵ１１５の動作プログラム等を記憶する記録媒体である。
ＲＡＭ１１３は、ＣＰＵ１１５のワークエリアなどとして機能する。
Ｉ／Ｏポート１１４は、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等に接続され、データや信号の入出力を制御する。
ＣＰＵ１１５は、制御部１００の中枢を構成し、ＲＯＭ１１２に記憶された制御プログラムを実行し、操作パネル１２１からの指示に従って、レシピ記憶部１１１に記憶されているレシピ（プロセス用レシピ）に沿って、熱処理装置１の動作を制御する。すなわち、ＣＰＵ１１５は、温度センサ（群）１２２、圧力計（群）１２３、ＭＦＣ制御部１２５等に反応管２内、処理ガス導入管１３内、及び、排気管１６内の各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ１２４、ＭＦＣ制御部１２５、バルブ制御部１２６等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。
バス１１６は、各部の間で情報を伝達する。
次に、以上のように構成された熱処理装置１を用いた積層型半導体素子の製造方法について説明する。本実施の形態では、半導体基板５１上に、シリコン酸化膜５２とシリコン窒化膜５３を交互にした積層膜５４を形成する工程、及び、シリコン窒化膜５３除去後にシリコン酸化膜５２中の炭素濃度を低減させる改質処理（トリートメント処理）を実施する工程を例に説明する。
なお、以下の説明において、熱処理装置１を構成する各部の動作は、制御部１００（ＣＰＵ１１５）により制御されている。また、各処理における反応管２内の温度、圧力、ガスの流量等は、前述のように、制御部１００（ＣＰＵ１１５）がヒータコントローラ１２４（昇温用ヒータ１２）、ＭＦＣ制御部１２５、バルブ制御部１２６等を制御することにより、例えば、図９、及び、図１０に示すようなレシピに従った条件に設定される。図９は、積層膜５４を形成する工程を説明するレシピを示す図である。図１０は、トリートメント処理を説明するレシピを示す図である。
まず、積層膜５４を形成する工程について説明する。
図９（ａ）に示すように、反応管２（内管３）内を所定の温度に設定する。また、図９（ｃ）に示すように、パージガス供給管１５から内管３（反応管２）内に所定量の窒素を供給する。次に、半導体基板５１（半導体基板１０）が収容されているボート９を蓋体７上に載置する。そして、ボートエレベータ８により蓋体７を上昇させ、半導体基板１０（ボート９）を反応管２内にロードする（ロード工程）。
続いて、図９（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図９（ａ）に示すように、７００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図９（ｂ）に示すように、４０Ｐａ（０．３Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（安定化工程）。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、処理ガス導入管１３から反応管２内に所定量のトリエトキシシラン、例えば、図９（ｄ）に示すように、０．１ｓｌｍ供給する。これにより、半導体基板１０の表面にシリコン酸化膜（ＳｉＯ２膜）５２が形成される。
ここで、トリエトキシシランを用いてシリコン酸化膜５２を形成しているので、シリコン酸化膜５２のＤＨＦ耐性を高くすることができる。このため、シリコン窒化膜５３を除去（エッチング）する際に、シリコン酸化膜５２をエッチングすることなく、シリコン窒化膜５３のみを除去することができる。
半導体基板１０に所定量のシリコン酸化膜５２が形成されると、処理ガス導入管１３からのトリエトキシシランの供給を停止する。続いて、図９（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図９（ａ）に示すように、７００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図９（ｂ）に示すように、１３３Ｐａ（１Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（パージ・安定化工程）。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、処理ガス導入管１３から反応管２内に所定量の成膜用ガス、例えば、図９（ｅ）に示すように、シリコンソースとしてのＤＣＳを０．１ｓｌｍ供給するとともに、図９（ｆ）に示すように、窒化剤としてのＮＨ３を１ｓｌｍ供給する（ＳｉＮ膜形成工程）。これにより、シリコン酸化膜５２上にシリコン窒化膜５３が形成される。
シリコン酸化膜５２上に所定量のシリコン窒化膜５３が形成されると、処理ガス導入管１３からの成膜用ガスの供給を停止する。次に、図９（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給して、反応管２内のガスを排出する（パージ工程）。
続いて、再び、安定化工程、ＳｉＯ２膜形成工程、パージ・安定化工程、ＳｉＮ膜形成工程、パージ工程を繰り返し、所望の積層膜５４を形成する。所望の積層膜５４が形成されると、図９（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、図９（ａ）に示すように、反応管２内を所定の温度に設定する。また、反応管２内のガスを排出し、反応管２を常圧に戻す。そして、ボートエレベータ８により蓋体７を下降させることにより、半導体基板１０（ボート９）を反応管２内からアンロードする（アンロード工程）。これにより、積層膜５４の形成が終了する。
次に、トリートメント処理について説明する。
まず、図１０（ａ）に示すように、反応管２（内管３）内を所定の温度に設定する。また、図１０（ｃ）に示すように、パージガス供給管１５から内管３（反応管２）内に所定量の窒素を供給する。次に、積層膜５４が形成された半導体基板１０が収容されているボート９を蓋体７上に載置する。そして、ボートエレベータ８により蓋体７を上昇させ、半導体基板１０（ボート９）を反応管２内にロードする（ロード工程）。
続いて、図１０（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、反応管２内を所定の温度、例えば、図１０（ａ）に示すように、７８０℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図１０（ｂ）に示すように、１３３Ｐａ（１Ｔｏｒｒ）に減圧する。そして、反応管２内をこの温度及び圧力で安定させる（安定化工程）。
反応管２内が所定の圧力および温度で安定すると、パージガス供給管１５からの窒素の供給を停止する。そして、処理ガス導入管１３から反応管２内に所定量のトリートメント用ガス、例えば、図１０（ｄ）に示すように、水素（Ｈ２）１ｓｌｍ供給するとともに、図１０（ｅ）に示すように、酸素（Ｏ２）１．７ｓｌｍ供給する。これにより、シリコン酸化膜５２中に含まれる炭素を除去する（トリートメント工程）。この結果、シリコン酸化膜５２中の炭素濃度が低減し、シリコン酸化膜５２のリーク耐性が向上する。なお、前述のように、このトリートメント処理によりシリコン酸化膜５２のＤＨＦ耐性が低下するが、この段階では、既にシリコン窒化膜５３を除去し、積層型半導体素子の形状加工が完了しているので、シリコン酸化膜５２が高いＤＨＦ耐性を有している必要はない。このため、トリートメント処理によりシリコン酸化膜５２のＤＨＦ耐性が低下しても、問題は生じない。
シリコン酸化膜５２中に含まれる炭素が所望量除去されると、処理ガス導入管１３からの成膜用ガスの供給を停止する。次に、図１０（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給して、反応管２内のガスを排出する（パージ・安定化工程）。そして、図１０（ｃ）に示すように、パージガス供給管１５から内管３内に所定量の窒素を供給するとともに、図１０（ａ）に示すように、反応管２内を所定の温度に設定する。また、反応管２内のガスを排出し、反応管２を常圧に戻す。そして、ボートエレベータ８により蓋体７を下降させることにより、半導体基板１０（ボート９）を反応管２内からアンロードする（アンロード工程）。これにより、トリートメント処理が終了する。
以上説明したように、本実施の形態によれば、トリエトキシシランを用いて層間絶縁膜としてのシリコン酸化膜５２を形成しているので、シリコン酸化膜５２にＤＨＦ耐性が求められるシリコン窒化膜５３除去時において高いＤＨＦ耐性を有することができる。さらに、積層型半導体素子が製造され、シリコン酸化膜５２にリーク耐性が求められる際には、トリートメント処理によりシリコン酸化膜５２中の炭素濃度を低減させているので、シリコン酸化膜５２のリーク耐性に問題が生じない。このため、良好な特性を有する積層型半導体素子の製造方法、及び、積層型半導体素子を提供することが可能となる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、積層型半導体素子の層間絶縁膜としてのシリコン酸化膜５２をトリエトキシシランを用いて形成する場合を例に本発明を説明したが、シリコン酸化膜を形成するガスはトリエトキシシランに限定されるものではなく、例えば、オクタメチルシクロテトラシロキサン（（Ｓｉ（ＣＨ３）２Ｏ）４）、ヘキサメチルジシラザン（（ＣＨ３）３ＳｉＮＨＳｉ（ＣＨ３）３）、または、ジエチルシラン（（ＣＨ３ＣＨ２）２ＳｉＨ２）であってもよい。これらのガスを用いてシリコン酸化膜５２を形成することにより、ジクロロシランを用いてＨＴＯ膜を形成した場合に比べて、そのＤＨＦ耐性を大きく向上させることができる。この結果、シリコン酸化膜５２をエッチングすることなく、シリコン窒化膜５３のみを除去することができる。また、シリコン窒化膜５３を除去した後、シリコン酸化膜５２にトリートメント処理によりシリコン酸化膜５２中の炭素濃度を低減させているので、シリコン酸化膜５２のリーク耐性に問題が生じない。このため、良好な特性を有する積層型半導体素子の製造方法、及び、積層型半導体素子を提供することが可能となる。
上記実施の形態では、反応管２内を７００℃、４０Ｐａ（０．３Ｔｏｒｒ）に設定し、反応管２内にトリエトキシシランを供給することにより半導体基板１０の表面にシリコン酸化膜５２を形成する場合を例に、本発明を説明したが、トリエトキシシラン等のガスを用いてＤＨＦ耐性の向上したシリコン酸化膜が形成できる方法であれば、各種の方法を用いることが可能である。
上記実施の形態では、反応管２内を７００℃、１３３Ｐａ（１Ｔｏｒｒ）に設定し、反応管２内にＤＣＳとＮＨ３を供給することによりシリコン窒化膜５３を形成する場合を例に、本発明を説明したが、シリコン酸化膜５２上にシリコン窒化膜５３を形成可能であれば各種の方法を用いることが可能である。
上記実施の形態では、水素（Ｈ２）及び酸素（Ｏ２）を用いてシリコン酸化膜５２中に含まれる炭素濃度を低減する場合を例に、本発明を説明したが、シリコン酸化膜５２中に含まれる炭素を除去し、シリコン酸化膜５２中の炭素濃度が低減可能であれば、各種の方法を用いることが可能である。
上記実施の形態では、製造装置として二重管構造のバッチ式縦型熱処理装置を用いた場合を例に本発明を説明したが、例えば、本発明を単管構造のバッチ式熱処理装置に適用することも可能である。
本発明の実施の形態にかかる制御部１００は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体（フレキシブルディスク、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）など）から当該プログラムをインストールすることにより、上述の処理を実行する制御部１００を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板（ＢＢＳ：Bulletin Board System）に当該プログラムを掲示し、これをネットワークを介して提供してもよい。そして、このように提供されたプログラムを起動し、ＯＳ（Operating System）の制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明は、積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置に有用である。
１ 熱処理装置
２ 反応管
３ 内管
４ 外管
５ マニホールド
６ 支持リング
７ 蓋体
８ ボートエレベータ
９ ボート
１０ 半導体基板
１１ 断熱体
１２ 昇温用ヒータ
１３ 処理ガス導入管
１４ 排気口
１５ パージガス供給管
１６ 排気管
１７ バルブ
１８ 真空ポンプ
５１ 半導体基板
５２ シリコン酸化膜
５３ シリコン窒化膜
５４ 積層膜
５５ 電極
１００ 制御部
１１１ レシピ記憶部
１１２ ＲＯＭ
１１３ ＲＡＭ
１１４ Ｉ／Ｏポート
１１５ ＣＰＵ
１１６ バス
１２１ 操作パネル
１２２ 温度センサ
１２３ 圧力計
１２４ ヒータコントローラ
１２５ ＭＦＣ制御部
１２６ バルブ制御部

Claims (5)

  1. 半導体基板上にトリエトキシシラン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、および、ジエチルシランのいずれか一つを用いてシリコン酸化膜を形成するシリコン酸化膜形成工程と、前記シリコン酸化膜形成工程で形成されたシリコン酸化膜上にシリコン窒化膜を形成するシリコン窒化膜形成工程と、を有し、前記シリコン酸化膜形成工程及び前記シリコン窒化膜形成工程を複数回繰り返し、前記半導体基板上に前記シリコン酸化膜と前記シリコン窒化膜とが交互に配置された積層膜を形成する積層膜形成ステップと、
    前記積層膜形成ステップで形成された積層膜を構成する前記シリコン窒化膜を除去するシリコン窒化膜除去ステップと、
    前記シリコン窒化膜除去ステップで除去されていない前記シリコン酸化膜中の炭素濃度を低減するトリートメントステップと、
    前記シリコン窒化膜除去ステップで除去された領域に電極を形成する電極形成ステップと、
    を備える、ことを特徴とする積層型半導体素子の製造方法。
  2. 前記トリートメントステップでは、前記シリコン酸化膜に水素と酸素とを供給して、当該シリコン酸化膜中の炭素濃度を低減する、ことを特徴とする請求項１に記載の積層型半導体素子の製造方法。
  3. 前記トリートメントステップを前記積層型半導体素子の形状加工後に実行する、ことを特徴とする請求項１または２に記載の積層型半導体素子の製造方法。
  4. 請求項１乃至３のいずれか１項に記載の積層型半導体素子の製造方法により製造された、ことを特徴とする積層型半導体素子。
  5. 複数枚の半導体基板が収容された反応室内にトリエトキシシラン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、および、ジエチルシランのいずれか一つを供給する供給手段と、
    前記反応室内にシリコン窒化膜形成用ガスを供給するシリコン窒化膜形成用ガス供給手段と、
    前記反応室内にシリコン窒化膜除去用ガスを供給するシリコン窒化膜除去用ガス供給手段と、
    前記反応室内にシリコン酸化膜中の炭素濃度を低減するトリートメントガスを供給するトリートメントガス供給手段と、
    装置の各部を制御する制御手段と、を備え、
    前記制御手段は、
    前記供給手段を制御して、前記反応室内にトリエトキシシラン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、および、ジエチルシランのいずれか一つを供給することにより前記複数枚の半導体基板上にシリコン酸化膜を形成する工程と、前記シリコン窒化膜形成用ガス供給手段を制御して、前記反応室内にシリコン窒化膜形成用ガスを供給することにより前記シリコン酸化膜上にシリコン窒化膜を形成する工程と、を複数回繰り返し、前記複数枚の半導体基板上に前記シリコン酸化膜と前記シリコン窒化膜とが交互に配置された積層膜を形成する積層膜形成ステップと、
    前記シリコン窒化膜除去用ガス供給手段を制御して、前記反応室内にシリコン窒化膜除去用ガスを供給することにより前記積層膜形成ステップで形成された積層膜を構成するシリコン窒化膜を除去するシリコン窒化膜除去ステップと、
    前記トリートメントガス供給手段を制御して、前記反応室内にトリートメントガスを供給することにより前記シリコン窒化膜除去ステップで除去されていない前記シリコン酸化膜中の炭素濃度を低減するトリートメントステップと、
    を実行する、ことを特徴とする積層型半導体素子の製造装置。
JP2013262167A 2013-03-21 2013-12-19 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置 Expired - Fee Related JP6013313B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013262167A JP6013313B2 (ja) 2013-03-21 2013-12-19 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
KR1020140032268A KR101686702B1 (ko) 2013-03-21 2014-03-19 적층형 반도체 소자의 제조 방법, 적층형 반도체 소자 및 그의 제조 장치
US14/220,557 US9343292B2 (en) 2013-03-21 2014-03-20 Stacked semiconductor device, and method and apparatus of manufacturing the same
CN201410109233.5A CN104064446B (zh) 2013-03-21 2014-03-21 层叠型半导体元件的制造方法、层叠型半导体元件及其制造装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013057829 2013-03-21
JP2013057829 2013-03-21
JP2013262167A JP6013313B2 (ja) 2013-03-21 2013-12-19 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置

Publications (2)

Publication Number Publication Date
JP2014207426A JP2014207426A (ja) 2014-10-30
JP6013313B2 true JP6013313B2 (ja) 2016-10-25

Family

ID=51552109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013262167A Expired - Fee Related JP6013313B2 (ja) 2013-03-21 2013-12-19 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置

Country Status (4)

Country Link
US (1) US9343292B2 (ja)
JP (1) JP6013313B2 (ja)
KR (1) KR101686702B1 (ja)
CN (1) CN104064446B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354860B2 (en) 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices
JP6788177B2 (ja) * 2015-05-14 2020-11-25 セントラル硝子株式会社 ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
CN106298502B (zh) * 2015-05-18 2019-04-09 中微半导体设备(上海)股份有限公司 一种利用等离子体对多层材料刻蚀的方法
US10157933B2 (en) 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
JP6419762B2 (ja) * 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1052569C (zh) * 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
JP3103241B2 (ja) * 1993-03-26 2000-10-30 川崎製鉄株式会社 半導体装置の製造方法
US5970384A (en) * 1994-08-11 1999-10-19 Semiconductor Energy Laboratory Co., Ltd. Methods of heat treating silicon oxide films by irradiating ultra-violet light
JPH09134910A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd プラズマ化学気相成長装置および半導体装置の製造方法
US6028014A (en) * 1997-11-10 2000-02-22 Lsi Logic Corporation Plasma-enhanced oxide process optimization and material and apparatus therefor
JP3393469B2 (ja) * 1999-07-15 2003-04-07 日本電気株式会社 薄膜半導体素子の製造方法及び薄膜半導体形成装置
US6863733B1 (en) * 1999-07-15 2005-03-08 Nec Corporation Apparatus for fabricating thin-film semiconductor device
US6602806B1 (en) * 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
JP3245136B2 (ja) * 1999-09-01 2002-01-07 キヤノン販売株式会社 絶縁膜の膜質改善方法
US6716770B2 (en) * 2001-05-23 2004-04-06 Air Products And Chemicals, Inc. Low dielectric constant material and method of processing by CVD
JP4285184B2 (ja) * 2003-10-14 2009-06-24 東京エレクトロン株式会社 成膜方法及び成膜装置
CA2587222C (en) * 2004-11-30 2011-05-10 Space Energy Corporation Process for producing a polycrystalline silicon ingot
US20080124946A1 (en) * 2006-11-28 2008-05-29 Air Products And Chemicals, Inc. Organosilane compounds for modifying dielectrical properties of silicon oxide and silicon nitride films
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101559868B1 (ko) 2008-02-29 2015-10-14 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법.
JP2009295694A (ja) * 2008-06-03 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101732187B1 (ko) * 2009-09-03 2017-05-02 에이에스엠 저펜 가부시기가이샤 플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
KR101757454B1 (ko) * 2010-10-21 2017-07-27 삼성전자주식회사 3차원 반도체 기억 소자의 형성 방법
JP5665627B2 (ja) 2011-03-30 2015-02-04 東京エレクトロン株式会社 シリコン酸化物膜及びシリコン窒化物膜の積層方法、並びに成膜装置及び半導体装置の製造方法
US20130161629A1 (en) * 2011-12-27 2013-06-27 Applied Materials, Inc. Zero shrinkage smooth interface oxy-nitride and oxy-amorphous-silicon stacks for 3d memory vertical gate application

Also Published As

Publication number Publication date
US9343292B2 (en) 2016-05-17
CN104064446A (zh) 2014-09-24
KR101686702B1 (ko) 2016-12-14
US20140284808A1 (en) 2014-09-25
CN104064446B (zh) 2017-11-28
JP2014207426A (ja) 2014-10-30
KR20140116006A (ko) 2014-10-01

Similar Documents

Publication Publication Date Title
JP6017396B2 (ja) 薄膜形成方法および薄膜形成装置
JP4456533B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP5113705B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP2007019145A (ja) シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP2012004542A (ja) シリコン膜の形成方法およびその形成装置
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
JP6013313B2 (ja) 積層型半導体素子の製造方法、積層型半導体素子、及び、その製造装置
JP2008140864A (ja) シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
JP6092040B2 (ja) シリコン膜の形成方法およびその形成装置
JP5925704B2 (ja) シリコン膜の形成方法およびその形成装置
JP2015179729A (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014209558A (ja) シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
KR101594933B1 (ko) 실리콘막의 형성 방법 및 그의 형성 장치
JP2016178224A (ja) シリコン窒化膜の形成方法、および、シリコン窒化膜の形成装置
JP2015173251A (ja) シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
JP2015159212A (ja) カーボンを含むシリコン膜の形成方法、及び、形成装置
JP2014013837A (ja) シリコン酸化膜の形成方法およびその形成装置
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP5922542B2 (ja) 積層膜の形成方法およびその形成装置
JP2014011234A (ja) シリコン酸化膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160921

R150 Certificate of patent or registration of utility model

Ref document number: 6013313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees