JP5692763B2 - シリコン膜の形成方法およびその形成装置 - Google Patents

シリコン膜の形成方法およびその形成装置 Download PDF

Info

Publication number
JP5692763B2
JP5692763B2 JP2013131990A JP2013131990A JP5692763B2 JP 5692763 B2 JP5692763 B2 JP 5692763B2 JP 2013131990 A JP2013131990 A JP 2013131990A JP 2013131990 A JP2013131990 A JP 2013131990A JP 5692763 B2 JP5692763 B2 JP 5692763B2
Authority
JP
Japan
Prior art keywords
film
forming
silicon film
groove
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013131990A
Other languages
English (en)
Other versions
JP2013239717A (ja
Inventor
柿本 明修
明修 柿本
高木 聡
聡 高木
純史 有賀
純史 有賀
法史 木村
法史 木村
長谷部 一秀
一秀 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013131990A priority Critical patent/JP5692763B2/ja
Publication of JP2013239717A publication Critical patent/JP2013239717A/ja
Application granted granted Critical
Publication of JP5692763B2 publication Critical patent/JP5692763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、シリコン膜の形成方法およびその形成装置に関する。
半導体装置等の製造プロセスでは、シリコン基板上の層間絶縁膜にトレンチ、ホール形状の溝(コンタクトホール)を形成し、ポリシリコン膜、アモルファスシリコン膜、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜(Si膜)を埋め込んで電極を形成する工程がある。
このような工程では、例えば、特許文献1に示すように、シリコン基板上の層間絶縁膜にコンタクトホールを形成し、CVD(Chemical Vapor Deposition)法でポリシリコンの成膜と、そのポリシリコンの僅かなエッチングの後に再度ポリシリコンを成膜する方法が開示されている。
特開平10−321556号公報
ところで、半導体装置の微細化に伴い、Si膜を埋め込む溝のアスペクト比が高くなっている。アスペクト比が高くなると、Si膜埋め込み時にボイドが発生しやすく、Si膜の電極としての特性が劣化してしまうおそれがある。このため、アスペクト比が高くなってもボイドの発生を抑制することができるSi膜の形成方法が求められている。
本発明は、上記問題に鑑みてなされたものであり、ボイドの発生を抑制することができるシリコン膜の形成方法およびその形成装置を提供することを目的とする。
上記目的を達成するため、本発明の第1の観点にかかるシリコン膜の形成方法は、
表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成方法であって、
前記被処理体の表面にシード層を形成するシード層形成工程と、
前記シード層が形成された被処理体の溝を埋め込むようにシリコン膜を成膜する第1成膜工程と、
前記第1成膜工程で前記溝に成膜されたシリコン膜をエッチングするエッチング工程と、
前記エッチング工程でエッチングされた溝にシリコン膜を埋め込むように成膜する第2成膜工程と、
を備え
前記シード層形成工程では、350℃〜450℃に維持した反応室内に前記被処理体が収容された状態で、アミノ基を含むシランを前記被処理体に供給して、当該被処理体の表面にシード層を形成する、ことを特徴とする。
本発明の第2の観点にかかるシリコン膜の形成方法は、
表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成方法であって、
前記被処理体の表面にシード層を形成するシード層形成工程と、
前記シード層が形成された被処理体の溝を埋め込むようにシリコン膜を成膜する第1成膜工程と、
前記第1成膜工程で前記溝に成膜されたシリコン膜をエッチングするエッチング工程と、
前記エッチング工程でエッチングされた溝にシリコン膜を埋め込むように成膜する第2成膜工程と、
を備え、
前記シード層形成工程では、高次シランを用いて前記被処理体の表面に1nm〜2nm厚のシード層を形成する、ことを特徴とする。
前記第1成膜工程では、前記被処理体の溝が開口部を有するようにシリコン膜を成膜し、
前記エッチング工程では、前記溝の開口部を広げるように前記第1成膜工程で前記溝に成膜されたシリコン膜をエッチングし、
前記第2成膜工程では、前記エッチング工程で開口部が広げられた溝にシリコン膜を埋め込むように成膜する、ことが好ましい。
前記第1成膜工程では、前記被処理体の溝が開口部を有しないようにシリコン膜を成膜し、
前記エッチング工程では、前記溝が開口部を有するように前記第1成膜工程で前記溝に成膜されたシリコン膜をエッチングし、
前記第2成膜工程では、前記エッチング工程で設けられた開口部にシリコン膜を埋め込むように成膜する、ことが好ましい。
前記被処理体の溝の底部に形成された自然酸化膜を除去する自然酸化膜除去工程をさらに備える、ことが好ましい。
前記第1成膜工程後に、前記エッチング工程、及び、前記第2成膜工程を複数回繰り返す、ことが好ましい
記第1成膜工程及び前記第2成膜工程では、例えば、不純物でドープされたシリコン膜、または、不純物でドープされていないシリコン膜を成膜する。
前記不純物でドープされたシリコン膜に、不純物でドープされたポリシリコン膜、または、不純物でドープされたアモルファスシリコン膜を用い、
前記不純物でドープされていないシリコン膜に、不純物でドープされていないポリシリコン膜、または、不純物でドープされていないアモルファスシリコン膜を用いる、ことが好ましい。
前記不純物に、例えば、PH、または、BClを用いる。
本発明の第の観点にかかるシリコン膜の形成装置は、
表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成装置であって、
前記被処理体の表面にシード層を形成するシード層形成手段と、
前記シード層が形成された被処理体の溝を埋め込むようにシリコン膜を成膜する第1成膜手段と、
前記第1成膜手段で前記溝に成膜されたシリコン膜をエッチングするエッチング手段と、
前記エッチング手段でエッチングされた溝にシリコン膜を埋め込むように成膜する第2成膜手段と、
を備え
前記シード層形成手段は、350℃〜450℃に維持した反応室内に前記被処理体が収容された状態で、アミノ基を含むシランを前記被処理体に供給して、当該被処理体の表面にシード層を形成する、ことを特徴とする。
本発明の第4の観点にかかるシリコン膜の形成装置は、
表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成装置であって、
前記被処理体の表面にシード層を形成するシード層形成手段と、
前記シード層が形成された被処理体の溝を埋め込むようにシリコン膜を成膜する第1成膜手段と、
前記第1成膜手段で前記溝に成膜されたシリコン膜をエッチングするエッチング手段と、
前記エッチング手段でエッチングされた溝にシリコン膜を埋め込むように成膜する第2成膜手段と、
を備え、
前記シード層形成手段は、高次シランを用いて前記被処理体の表面に1nm〜2nm厚のシード層を形成する、ことを特徴とする。
本発明によれば、ボイドの発生を抑制することができる。
本発明の実施の形態の熱処理装置を示す図である。 図1の制御部の構成を示す図である。 本実施の形態のシリコン膜の形成方法を説明するレシピを示した図である。 本実施の形態のシリコン膜の形成方法を説明するための図である。 (a)はシリコン膜の製造条件を示す図であり、(b)はボイド率を示す図である。 他の実施の形態のシリコン膜の形成方法を説明するレシピを示した図である。 他の実施の形態のシリコン膜の形成方法を説明するための図である。 他の実施の形態のシリコン膜の形成方法を説明するレシピを示した図である。
以下、本発明のシリコン膜の形成方法およびその形成装置について説明する。本実施の形態では、シリコン膜の形成装置として、図1に示すバッチ式の縦型の熱処理装置を用いた場合を例に説明する。
図1に示すように、熱処理装置1は、長手方向が垂直方向に向けられた略円筒状の反応管2を備えている。反応管2は、内管3と、内管3を覆うとともに内管3と一定の間隔を有するように形成された有天井の外管4とから構成された二重管構造を有する。内管3及び外管4は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
外管4の下方には、筒状に形成されたステンレス鋼(SUS)からなるマニホールド5が配置されている。マニホールド5は、外管4の下端と気密に接続されている。また、内管3は、マニホールド5の内壁から突出するとともに、マニホールド5と一体に形成された支持リング6に支持されている。
マニホールド5の下方には蓋体7が配置され、ボートエレベータ8により蓋体7は上下動可能に構成されている。そして、ボートエレベータ8により蓋体7が上昇すると、マニホールド5の下方側(炉口部分)が閉鎖され、ボートエレベータ8により蓋体7が下降すると、マニホールド5の下方側(炉口部分)が開口される。
蓋体7には、例えば、石英からなるウエハボート9が載置されている。ウエハボート9は、被処理体、例えば、半導体ウエハ10が垂直方向に所定の間隔をおいて複数枚収容可能に構成されている。
反応管2の周囲には、反応管2を取り囲むように断熱体11が設けられている。断熱体11の内壁面には、例えば、抵抗発熱体からなる昇温用ヒータ12が設けられている。この昇温用ヒータ12により反応管2の内部が所定の温度に加熱され、この結果、半導体ウエハ10が所定の温度に加熱される。
マニホールド5の側面には、複数の処理ガス導入管13が挿通(接続)されている。なお、図1では処理ガス導入管13を1つだけ描いている。処理ガス導入管13は、内管3内を臨むように配設されている。例えば、図1に示すように、処理ガス導入管13は、支持リング6より下方(内管3の下方)のマニホールド5の側面に挿通されている。
処理ガス導入管13は、図示しないマスフローコントローラ等を介して、図示しない処理ガス供給源が接続されている。このため、処理ガス供給源から処理ガス供給管13を介して所望量の処理ガスが反応管2内に供給される。処理ガス導入管13から供給される処理ガスとして、ポリシリコン膜、アモルファスシリコン膜、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜(Si膜)を成膜する成膜用ガスがある。成膜用ガスとしては、例えば、SiH等が用いられる。また、Si膜を不純物でドープする場合には、PH、BCl等の不純物が含まれる。
また、本発明のシリコン膜の形成方法では、後述するように、半導体ウエハ10の表面に形成された溝に第1成膜工程でSi膜を埋め込まれた後、エッチング工程で埋め込まれた溝の開口部が広げられ、第2成膜工程で開口部が広げられた溝にSi膜が埋め込まれる。このため、処理ガス導入管13から供給される処理ガスとして、エッチングガスがある。エッチングガスとしては、例えば、Cl、F、ClFなどのハロゲンガスが用いられる。
また、本発明のシリコン膜の形成方法において、後述するように、第1成膜工程前に溝にシード層を形成する場合には、処理ガス導入管13からシード層形成用ガス、例えば、アミノ基を含むシラン、Si、Si10等の高次シランが反応管2内に供給される。アミノ基を含むシランとしては、例えば、ビスターシャルブチルアミノシラン(BTBAS)、トリ−ジメチルアミノシラン(3DMAS)、テトラ−ジメチルアミノシラン(4DMAS)、ジイソプロピルアミノシラン(DIPAS)、ビスジエチルアミノシラン(BDEAS)、ビスジメチルアミノシラン(BDMAS)等がある。さらに、シリコン膜の形成方法において、後述するように、第1成膜工程前に溝の自然酸化膜を除去する場合には、処理ガス導入管13から自然酸化膜除去用ガス、例えば、アンモニアとHF又はアンモニアとNFとが同時に反応管2内に供給される。
マニホールド5の側面には反応管2内のガスを排気するための排気口14が設けられている。排気口14は支持リング6より上方に設けられており、反応管2内の内管3と外管4との間に形成された空間に連通する。そして、内管3で発生した排ガス等が内管3と外管4との間の空間を通って排気口14に排気される。
マニホールド5の側面の排気口14の下方には、パージガス供給管15が挿通されている。パージガス供給管15には、図示しないパージガス供給源が接続されており、パージガス供給源からパージガス供給管15を介して所望量のパージガス、例えば、窒素ガスが反応管2内に供給される。
排気口14には排気管16が気密に接続されている。排気管16には、その上流側から、バルブ17と、真空ポンプ18とが介設されている。バルブ17は、排気管16の開度を調整して、反応管2内の圧力を所定の圧力に制御する。真空ポンプ18は、排気管16を介して反応管2内のガスを排気するとともに、反応管2内の圧力を調整する。
なお、排気管16には、図示しないトラップ、スクラバー等が介設されており、反応管2から排気された排ガスを、無害化した後、熱処理装置1外に排気するように構成されている。
また、熱処理装置1は、装置各部の制御を行う制御部100を備えている。図2に制御部100の構成を示す。図2に示すように、制御部100には、操作パネル121、温度センサ(群)122、圧力計(群)123、ヒータコントローラ124、MFC制御部125、バルブ制御部126等が接続されている。
操作パネル121は、表示画面と操作ボタンとを備え、オペレータの操作指示を制御部100に伝え、また、制御部100からの様々な情報を表示画面に表示する。
温度センサ(群)122は、反応管2内、処理ガス導入管13内、排気管16内等の各部の温度を測定し、その測定値を制御部100に通知する。
圧力計(群)123は、反応管2内、処理ガス導入管13内、排気管16内等の各部の圧力を測定し、その測定値を制御部100に通知する。
ヒータコントローラ124は、昇温用ヒータ12を個別に制御するためのものであり、制御部100からの指示に応答して、これらに通電してこれらを加熱し、また、これらの消費電力を個別に測定して、制御部100に通知する。
MFC制御部125は、処理ガス導入管13、及び、パージガス供給管15に設けられた図示しないマスフローコントローラ(MFC)を制御して、これらに流れるガスの流量を制御部100から指示された量にするとともに、実際に流れたガスの流量を測定して、制御部100に通知する。
バルブ制御部126は、各管に配置されたバルブの開度を制御部100から指示された値に制御する。
制御部100は、レシピ記憶部111と、ROM112と、RAM113と、I/Oポート114と、CPU115と、これらを相互に接続するバス116とから構成されている。
レシピ記憶部111には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。熱処理装置1の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各熱処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行う熱処理(プロセス)毎に用意されるレシピであり、例えば、反応管2への半導体ウエハ10のロードから、処理済みの半導体ウエハ10をアンロードするまでの、各部の温度の変化、反応管2内の圧力変化、処理ガスの供給の開始及び停止のタイミングと供給量などを規定する。
ROM112は、EEPROM、フラッシュメモリ、ハードディスクなどから構成され、CPU115の動作プログラム等を記憶する記録媒体である。
RAM113は、CPU115のワークエリアなどとして機能する。
I/Oポート114は、操作パネル121、温度センサ122、圧力計123、ヒータコントローラ124、MFC制御部125、バルブ制御部126等に接続され、データや信号の入出力を制御する。
CPU(Central Processing Unit)115は、制御部100の中枢を構成し、ROM112に記憶された制御プログラムを実行し、操作パネル121からの指示に従って、レシピ記憶部111に記憶されているレシピ(プロセス用レシピ)に沿って、熱処理装置1の動作を制御する。すなわち、CPU115は、温度センサ(群)122、圧力計(群)123、MFC制御部125等に反応管2内、処理ガス導入管17内、及び、排気管5内の各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ124、MFC制御部125、バルブ制御部126等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。
バス116は、各部の間で情報を伝達する。
次に、以上のように構成された熱処理装置1を用いたシリコン膜の形成方法について説明する。なお、以下の説明において、熱処理装置1を構成する各部の動作は、制御部100(CPU115)により制御されている。また、各処理における反応管2内の温度、圧力、ガスの流量等は、前述のように、制御部100(CPU115)がヒータコントローラ124(昇温用ヒータ12)、MFC制御部125、バルブ制御部126等を制御することにより、例えば、図3に示すようなレシピに従った条件に設定される。
また、本実施の形態では、被処理体としての半導体ウエハ10には、図4(a)に示すように、基板51上に絶縁膜52が形成されており、被処理体10の表面にはコンタクトホールを形成するための溝53が形成されている。本発明のシリコン膜の形成方法は、この半導体ウエハ10の表面に形成された溝53を埋め込むように、ポリシリコン膜、アモルファスシリコン膜、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜(Si膜)を成膜する第1成膜工程と、成膜されたSi膜をエッチングして溝53の開口部を広げるエッチング工程と、エッチング工程で開口部が広げられた溝53にSi膜を埋め込むように成膜する第2成膜工程と、を備えている。以下、これらの工程を含むシリコン膜の形成方法について説明する。
まず、反応管2(内管3)内を所定の温度、例えば、図3(a)に示すように、300℃に設定する。また、図3(c)に示すように、パージガス供給管15から内管3(反応管2)内に所定量の窒素を供給する。次に、図4(a)に示す半導体ウエハ10が収容されているウエハボート11を蓋体6上に載置する。そして、ボートエレベータ8により蓋体7を上昇させ、半導体ウエハ10(ウエハボート11)を反応管2内にロードする(ロード工程)。
続いて、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図3(a)に示すように、535℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図3(b)に示すように、93Pa(0.7Torr)に減圧する。そして、反応管2内をこの温度及び圧力で安定させる(安定化工程)。
ここで、反応管2内の温度は、450℃〜700℃であることが好ましく、490℃〜650℃であることがさらに好ましい。また、反応管2内の圧力は、1.33Pa〜133Pa(0.01Torr〜1Torr)であることが好ましい。反応管2内の温度及び圧力をかかる範囲にすることにより、Si膜をより均一に成膜することができるためである。
反応管2内が所定の圧力および温度で安定すると、パージガス供給管15からの窒素の供給を停止する。そして、図3(d)に示すように、処理ガス導入管13から反応管2内に所定量の成膜用ガス、例えば、SiHを供給する(第1成膜工程)。この第1成膜工程により、図4(b)に示すように、半導体ウエハ10の絶縁膜52上、及び、溝53内にSi膜54が形成される。
ここで、第1成膜工程では、溝53の開口部を有するように、半導体ウエハ10の絶縁膜52上、及び、溝53内にSi膜54を形成することが好ましい。すなわち、第1成膜工程では、溝53を完全に埋めるようにSi膜54を形成するのではなく、溝53が開口部を有するようにSi膜54を形成することが好ましい。これにより、第1成膜工程で溝53内のボイドが発生することを確実に防止することができる。
半導体ウエハ10に所定量のSi膜が形成されると、処理ガス導入管13からの成膜用ガスの供給を停止する。次に、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図3(a)に示すように、300℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図3(b)に示すように、40Pa(0.3Torr)に減圧する。そして、反応管2内をこの温度及び圧力で安定させる(パージ・安定化工程)。なお、反応管2内のガスを確実に排出するために、反応管2内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
ここで、反応管2内の温度は、100℃〜550℃であることが好ましい。100℃より低いと後述するエッチング工程においてSi膜54をエッチングできないおそれがあり、550℃より高いとSi膜54のエッチング制御が困難となるおそれがあるためである。反応管2内の圧力は、1.33Pa〜133Pa(0.01Torr〜1Torr)であることが好ましい。
反応管2内が所定の圧力および温度で安定すると、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、図3(e)に示すように、処理ガス導入管13から反応管2内に所定量のエッチング用ガス、例えば、Clを供給する(エッチング工程)。このエッチング工程により、図4(c)に示すように、半導体ウエハ10の溝53に形成されたSi膜54がエッチングされる。
このエッチング工程では、第1成膜工程で形成されたSi膜54を溝53の開口部が広がるようにエッチングする。すなわち、図4(c)に示すように、溝53の開口部に形成されたSi膜54のエッチング量を多くするとともに、溝53の底部付近に形成されたSi膜54のエッチング量を少なくする。これにより、後述する第2成膜工程で溝53の底部付近にSi膜54を形成しやすくなる。
また、エッチング用ガスは、Si膜54のエッチング制御が容易なClを用いることが好ましい。エッチング用ガスにClを用いた場合には、反応管2内の温度を250℃〜300℃にすることが好ましい。また、反応管2内の圧力を1.33Pa〜40Pa(0.01Torr〜0.3Torr)にすることが好ましい。反応管2内の温度及び圧力をかかる範囲にすることにより、エッチング均一性を良好にすることができる。
所望のSi膜54がエッチングされると、処理ガス導入管13からのエッチング用ガスの供給を停止する。次に、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図3(a)に示すように、535℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図3(b)に示すように、93Pa(0.7Torr)に減圧する。そして、反応管2内をこの温度及び圧力で安定させる(パージ・安定化工程)。なお、反応管2内のガスを確実に排出するために、反応管2内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。
反応管2内が所定の圧力および温度で安定すると、パージガス供給管15からの窒素の供給を停止する。そして、図3(d)に示すように、処理ガス導入管13から反応管2内に所定量の成膜用ガス、例えば、SiHを供給する(第2成膜工程)。この第2成膜工程により、図4(d)に示すように、半導体ウエハ10の溝53内にSi膜54が形成される。
ここで、エッチング工程により第1成膜工程で形成されたSi膜54を溝53の開口部が広がるようにエッチングされているので、溝53の底部付近にSi膜54を形成しやすくなる。このため、溝53へのSi膜54埋め込み時に、溝53内にボイドが発生することを抑制することができる。
所望のSi膜が形成されると、処理ガス導入管13からの成膜用ガスの供給を停止する。次に、図3(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図3(a)に示すように、300℃に設定する。また、反応管2内のガスを排出し、反応管2を常圧に戻す(パージ工程)。なお、反応管2内のガスを確実に排出するために、反応管2内のガスの排出及び窒素ガスの供給を複数回繰り返すことが好ましい。そして、ボートエレベータ8により蓋体7を下降させることにより、半導体ウエハ10(ウエハボート11)を反応管2内からアンロードする(アンロード工程)。これにより、シリコン膜の形成が終了する。
次に、第1成膜工程後に、エッチング工程、及び、第2成膜工程を実施する本発明のシリコン形成方法の効果を確認するため、エッチング工程における反応管2内の温度を350℃としたこと以外は図3に示すレシピに沿って、図4(a)に示す半導体ウエハ10にSi膜を形成し、溝53中のSi膜のボイド率を求めた(実施例1)。ボイド率は、溝53に形成されたSi膜をSEM観察し、溝53内のSi膜のボイド体積を溝53の埋め込み体積で割ることにより算出した。製造条件を図5(a)に示し、算出したボイド率を図5(b)に示す。なお、図5(a)中の膜厚は、べた基板への堆積膜厚、平坦なSi膜のエッチング膜厚です。また、図5(a)に示すように、実施例2では、第1成膜工程及び第2成膜工程における反応管2内の温度を500℃とした。比較のため、エッチング工程及び第2成膜工程を実施しない場合についても同様に、半導体ウエハ10にシリコン膜を形成し、溝53中のSi膜のボイド率を求めた(比較例1、2)。
なお、本例では、第1成膜工程前に、後述するシード形成工程を実施した。シード形成工程では、シード層形成用ガスとしてDIPASを用い、反応管2内の温度を400℃、圧力を133Pa(1Torr)としてシード層を形成した。
図5(b)に示すように、第1成膜工程後に、エッチング工程、及び、第2成膜工程を実施することにより、溝53中のSi膜のボイド率が大きく低減することが確認できた。
以上説明したように、本実施の形態によれば、半導体ウエハ10の表面に形成された溝53が開口部を有するようにSi膜を成膜する第1成膜工程後に、溝53の開口部を広げるようにエッチングするエッチング工程、及び、再度溝53にSi膜を埋め込むように成膜する第2成膜工程を実施しているので、溝53へのSi膜54埋め込み時に、溝53内にボイドが発生することを抑制することができる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、第1成膜工程、エッチング工程、及び、第2成膜工程を実施した場合を例に本発明を説明したが、例えば、第1成膜工程前に、絶縁膜52及び溝53上にシード(seed)層を形成するシード形成工程を実施してもよい。図6に、シード形成工程を実施するレシピを示す。
まず、反応管2(内管3)内を所定の温度、例えば、図6(a)に示すように、300℃に設定する。また、図6(c)に示すように、パージガス供給管15から内管3(反応管2)内に所定量の窒素を供給する。次に、図7(a)に示す半導体ウエハ10が収容されているウエハボート11を蓋体6上に載置する。そして、ボートエレベータ8により蓋体7を上昇させ、半導体ウエハ10(ウエハボート11)を反応管2内にロードする(ロード工程)。
続いて、図6(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図6(a)に示すように、400℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図6(b)に示すように、93Pa(0.7Torr)に減圧する。そして、反応管2内をこの温度及び圧力で安定させる(安定化工程)。
反応管2内の温度は、350℃〜500℃であることがさらに好ましい。なお、シード層形成用ガスにアミノ基を含むシランを用いた場合には、反応管2内の温度を、350℃〜450℃にすることがより好ましい。また、反応管2内の圧力は、1.33Pa〜133Pa(0.01Torr〜1Torr)であることが好ましい。反応管2内の温度及び圧力をかかる範囲にすることにより、シード膜をより均一に成膜することができるためである。
反応管2内が所定の圧力および温度で安定すると、パージガス供給管15からの窒素の供給を停止する。そして、図6(f)に示すように、処理ガス導入管13から反応管2内に所定量のシード層形成用ガス、例えば、Siを供給する(シード層形成工程)。このシード層形成工程により、図7(b)に示すように、半導体ウエハ10の絶縁膜52、及び、溝53上にシード層55が形成される。本例では、シード層形成用ガスとしてSiという高次シランを用いているので、シード層55は、その厚さが1nm〜2nm程度形成されていることが好ましい。1nm〜2nm程度形成することにより、シード層55上に形成するSi膜54の表面ラフネスを低減することができるためである。また、シード層形成用ガスとしてアミノ基を含むシラン用いる場合には、成膜工程における成膜用ガス(ソースガス)の熱分解が起こらない条件でシード層55を形成することが好ましい。
半導体ウエハ10上に所望厚のシード層55が形成されると、処理ガス導入管13からのシード層形成用ガスの供給を停止する。次に、図6(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図6(a)に示すように、535℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図6(b)に示すように、93Pa(0.7Torr)に減圧する。そして、反応管2内をこの温度及び圧力で安定させる(パージ・安定化工程)。
反応管2内が所定の圧力および温度で安定すると、パージガス供給管15からの窒素の供給を停止する。そして、図6(d)に示すように、処理ガス導入管13から反応管2内に所定量の成膜用ガス、例えば、SiHを供給する(第1成膜工程)。この第1成膜工程により、図7(c)に示すように、半導体ウエハ10のシード層55上にSi膜54が形成される。
ここで、Si膜54は、シード層55上に形成されている。このため、上記実施の形態のように、基板51と絶縁膜52との2種類の材料上に形成される場合に比べて、Si膜54の表面ラフネスを低減することができる。この結果、溝53へのSi膜54埋め込み時に、溝53内にボイドが発生することをさらに抑制することができる。
そして、上記実施の形態と同様に、パージ・安定化工程、エッチング工程(図7(d))、パージ・安定化工程、第2成膜工程(図7(e))、パージ工程、及び、アンロード工程を実施することにより、シリコン膜の形成が終了する。
このように、第1成膜工程前にシード層を形成するシード形成工程を実施することにより、形成されるSi膜54の表面ラフネスを低減することができ、溝53へのSi膜54埋め込み時に、溝53内にボイドが発生することをさらに抑制することができる。
また、上記実施の形態では、第1成膜工程、エッチング工程、及び、第2成膜工程を実施した場合を例に本発明を説明したが、例えば、第1成膜工程前に、溝53の底部に形成された自然酸化膜を除去する自然酸化膜除去工程を実施してもよい。図8に、自然酸化膜除去工程を実施するレシピを示す。なお、本例では自然酸化膜除去用ガスとしてアンモニア(NH)及びHFを用いる場合を例に説明する。
まず、反応管2(内管3)内を所定の温度、例えば、図8(a)に示すように、150℃に設定する。また、図8(c)に示すように、パージガス供給管15から内管3(反応管2)内に所定量の窒素を供給する。次に、半導体ウエハ10が収容されているウエハボート11を蓋体6上に載置する。そして、ボートエレベータ8により蓋体7を上昇させ、半導体ウエハ10(ウエハボート11)を反応管2内にロードする(ロード工程)。
続いて、図8(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図8(a)に示すように、150℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図8(b)に示すように、4Pa(0.03Torr)に減圧する。そして、反応管2内をこの温度及び圧力で安定させる(安定化工程)。
反応管2内の温度は、25℃〜200℃であることがさらに好ましい。また、反応管2内の圧力は、0.133Pa〜133Pa(0.001Torr〜1Torr)であることが好ましい。反応管2内の温度及び圧力をかかる範囲にすることにより、自然酸化膜の除去が容易となるためである。なお、自然酸化膜除去用ガスとしてアンモニアとNFを用いる場合には、半導体ウエハ10の温度が600℃を超える温度にすることが好ましい。
反応管2内が所定の圧力および温度で安定すると、パージガス供給管15からの窒素の供給を停止する。そして、図8(f)に示すように、処理ガス導入管13から反応管2内に所定量のアンモニア及びHFを供給する(自然酸化膜除去工程)。この自然酸化膜除去工程により、半導体ウエハ10の溝53の底部に形成された自然酸化膜を除去することができる。
半導体ウエハ10の溝53の底部の自然酸化膜が除去されると、処理ガス導入管13からの自然酸化膜除去用ガスの供給を停止する。次に、図8(c)に示すように、パージガス供給管15から内管3内に所定量の窒素を供給するとともに、反応管2内を所定の温度、例えば、図8(a)に示すように、535℃に設定する。また、反応管2内のガスを排出し、反応管2を所定の圧力、例えば、図8(b)に示すように、93Pa(0.7Torr)に減圧する。そして、反応管2内をこの温度及び圧力で安定させる(パージ・安定化工程)。なお、アンモニアとHFにより自然酸化膜を除去処理した場合には、ケイフッ化アンモンが基板51上に残ることがあるが、第1成膜工程における反応管2内の温度が535℃であるため、ケイフッ化アンモンは昇華する。
反応管2内が所定の圧力および温度で安定すると、パージガス供給管15からの窒素の供給を停止する。そして、図8(d)に示すように、処理ガス導入管13から反応管2内に所定量の成膜用ガス、例えば、SiHを供給する(第1成膜工程)。この第1成膜工程により、半導体ウエハ10の絶縁膜52上、及び、溝53内にSi膜54が形成される。
そして、上記実施の形態と同様に、パージ・安定化工程、エッチング工程、パージ・安定化工程、第2成膜工程、パージ工程、及び、アンロード工程を実施することにより、シリコン膜の形成が終了する。
このように、第1成膜工程前に溝53の底部に形成された自然酸化膜を除去する自然酸化膜除去工程を実施しているので、形成されるSi膜54の電極としての特性の劣化を抑制することができる。
また、上記実施の形態では、第1成膜工程、エッチング工程、及び、第2成膜工程を実施した場合を例に本発明を説明したが、例えば、第1成膜工程後に、エッチング工程、及び、第2成膜工程を複数回繰り返し実施してもよい。また、第1成膜工程前にシード形成工程や自然酸化膜除去工程を実施した場合にも、第1成膜工程後に、エッチング工程、及び、第2成膜工程を複数回繰り返し実施してもよい。これらの場合、溝53へのSi膜54埋め込み時に、溝53内にボイドが発生することをさらに抑制することができる。
また、自然酸化膜除去工程を実施した後にシード形成工程を実施し、その後、第1成膜工程、エッチング工程、及び、第2成膜工程を実施してもよい。この場合、さらに、溝53へのSi膜54埋め込み時に、溝53内にボイドが発生することを抑制することができる。
上記実施の形態では、第1成膜工程で溝53の開口部を有するように、半導体ウエハ10の絶縁膜52上、及び、溝53内にSi膜54を形成する場合を例に本発明を説明したが、第1成膜工程で溝53が開口部を有しないようにSi膜54を成膜してもよい。この場合、エッチング工程で溝53が開口部を有するようにSi膜54をエッチングすることにより、上記実施の形態と同様の効果を得ることができる。
上記実施の形態では、成膜用ガスとしてSiHを用いた場合を例に本発明を説明したが、Si膜、すなわち、ポリシリコン膜、アモルファスシリコン膜、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜等のシリコン膜を成膜可能なガスであれば、他のガスを用いてもよい。例えば、不純物でドープされたポリシリコン膜及びアモルファスシリコン膜を形成する場合には、PH、BCl等の不純物を含むガスが用いられる。
上記実施の形態では、エッチングガスとして、Clを用いた場合を例に本発明を説明したが、第1成膜工程で形成されたSi膜をエッチング可能なガスであればよく、F、ClFなどの他のハロゲンガスを用いることが好ましい。
上記実施の形態では、シード層形成用ガスとしてSiを用いた場合を例に本発明を説明したが、例えば、アミノ基を含むシラン、Si10等の高次シランであってもよい。例えば、アミノ基を含むシランを用いた場合、Si膜の成長に対してインキュベーションタイムを低減したり、表面ラフネスを改善することができる。また、上記実施の形態では、自然酸化膜除去用ガスとして、アンモニアとHFとをを用いた場合を例に本発明を説明したが、溝53底部の自然酸化膜を除去可能であれば、例えば、アンモニアとNF等の各種のガスを用いてもよい。
上記実施の形態では、熱処理装置として、二重管構造のバッチ式縦型熱処理装置を用いた場合を例に本発明を説明したが、例えば、本発明を単管構造のバッチ式熱処理装置に適用することも可能である。
本発明の実施の形態にかかる制御部100は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体(フレキシブルディスク、CD−ROMなど)から当該プログラムをインストールすることにより、上述の処理を実行する制御部100を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板(BBS)に当該プログラムを掲示し、これをネットワークを介して搬送波に重畳して提供してもよい。そして、このように提供されたプログラムを起動し、OSの制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明は、シリコン膜の形成方法およびその形成装置に有用である。
1 熱処理装置
2 反応管
3 内管
4 外管
5 マニホールド
6 支持リング
7 蓋体
8 ボートエレベータ
9 ウエハボート
10 半導体ウエハ
11 断熱体
11 ウエハボート
12 昇温用ヒータ
13 処理ガス導入管
14 排気口
15 パージガス供給管
16 排気管
17 バルブ
18 真空ポンプ
51 基板
52 絶縁膜
53 溝
54 Si膜
55 シード層
100 制御部
111 レシピ記憶部
112 ROM
113 RAM
114 I/Oポート
115 CPU
116 バス
121 操作パネル
122 温度センサ
123 圧力計
124 ヒータコントローラ
125 MFC制御部
126 バルブ制御部

Claims (11)

  1. 表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成方法であって、
    前記被処理体の表面にシード層を形成するシード層形成工程と、
    前記シード層が形成された被処理体の溝を埋め込むようにシリコン膜を成膜する第1成膜工程と、
    前記第1成膜工程で前記溝に成膜されたシリコン膜をエッチングするエッチング工程と、
    前記エッチング工程でエッチングされた溝にシリコン膜を埋め込むように成膜する第2成膜工程と、
    を備え
    前記シード層形成工程では、350℃〜450℃に維持した反応室内に前記被処理体が収容された状態で、アミノ基を含むシランを前記被処理体に供給して、当該被処理体の表面にシード層を形成する、ことを特徴とするシリコン膜の形成方法。
  2. 表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成方法であって、
    前記被処理体の表面にシード層を形成するシード層形成工程と、
    前記シード層が形成された被処理体の溝を埋め込むようにシリコン膜を成膜する第1成膜工程と、
    前記第1成膜工程で前記溝に成膜されたシリコン膜をエッチングするエッチング工程と、
    前記エッチング工程でエッチングされた溝にシリコン膜を埋め込むように成膜する第2成膜工程と、
    を備え
    前記シード層形成工程では、高次シランを用いて前記被処理体の表面に1nm〜2nm厚のシード層を形成する、ことを特徴とするシリコン膜の形成方法。
  3. 前記第1成膜工程では、前記被処理体の溝が開口部を有するようにシリコン膜を成膜し、
    前記エッチング工程では、前記溝の開口部を広げるように前記第1成膜工程で前記溝に成膜されたシリコン膜をエッチングし、
    前記第2成膜工程では、前記エッチング工程で開口部が広げられた溝にシリコン膜を埋め込むように成膜する、ことを特徴とする請求項1または2に記載のシリコン膜の形成方法。
  4. 前記第1成膜工程では、前記被処理体の溝が開口部を有しないようにシリコン膜を成膜し、
    前記エッチング工程では、前記溝が開口部を有するように前記第1成膜工程で前記溝に成膜されたシリコン膜をエッチングし、
    前記第2成膜工程では、前記エッチング工程で設けられた開口部にシリコン膜を埋め込むように成膜する、ことを特徴とする請求項1または2に記載のシリコン膜の形成方法。
  5. 前記被処理体の溝の底部に形成された自然酸化膜を除去する自然酸化膜除去工程をさらに備える、ことを特徴とする請求項1乃至のいずれか1項に記載のシリコン膜の形成方法。
  6. 前記第1成膜工程後に、前記エッチング工程、及び、前記第2成膜工程を複数回繰り返す、ことを特徴とする請求項1乃至のいずれか1項に記載のシリコン膜の形成方法。
  7. 前記第1成膜工程及び前記第2成膜工程では、不純物でドープされたシリコン膜、または、不純物でドープされていないシリコン膜を成膜する、ことを特徴とする請求項1乃至6のいずれか1項に記載のシリコン膜の形成方法。
  8. 前記不純物でドープされたシリコン膜に、不純物でドープされたポリシリコン膜、または、不純物でドープされたアモルファスシリコン膜を用い、
    前記不純物でドープされていないシリコン膜に、不純物でドープされていないポリシリコン膜、または、不純物でドープされていないアモルファスシリコン膜を用いる、ことを特徴とする請求項に記載のシリコン膜の形成方法。
  9. 前記不純物に、PH、または、BClを用いる、ことを特徴とする請求項またはに記載のシリコン膜の形成方法。
  10. 表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成装置であって、
    前記被処理体の表面にシード層を形成するシード層形成手段と、
    前記シード層が形成された被処理体の溝を埋め込むようにシリコン膜を成膜する第1成膜手段と、
    前記第1成膜手段で前記溝に成膜されたシリコン膜をエッチングするエッチング手段と、
    前記エッチング手段でエッチングされた溝にシリコン膜を埋め込むように成膜する第2成膜手段と、
    を備え
    前記シード層形成手段は、350℃〜450℃に維持した反応室内に前記被処理体が収容された状態で、アミノ基を含むシランを前記被処理体に供給して、当該被処理体の表面にシード層を形成する、ことを特徴とするシリコン膜の形成装置。
  11. 表面に溝が形成された被処理体の溝にシリコン膜を形成するシリコン膜の形成装置であって、
    前記被処理体の表面にシード層を形成するシード層形成手段と、
    前記シード層が形成された被処理体の溝を埋め込むようにシリコン膜を成膜する第1成膜手段と、
    前記第1成膜手段で前記溝に成膜されたシリコン膜をエッチングするエッチング手段と、
    前記エッチング手段でエッチングされた溝にシリコン膜を埋め込むように成膜する第2成膜手段と、
    を備え
    前記シード層形成手段は、高次シランを用いて前記被処理体の表面に1nm〜2nm厚のシード層を形成する、ことを特徴とするシリコン膜の形成装置。
JP2013131990A 2010-05-20 2013-06-24 シリコン膜の形成方法およびその形成装置 Active JP5692763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013131990A JP5692763B2 (ja) 2010-05-20 2013-06-24 シリコン膜の形成方法およびその形成装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010116344 2010-05-20
JP2010116344 2010-05-20
JP2013131990A JP5692763B2 (ja) 2010-05-20 2013-06-24 シリコン膜の形成方法およびその形成装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011093279A Division JP2012004542A (ja) 2010-05-20 2011-04-19 シリコン膜の形成方法およびその形成装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015014507A Division JP2015092630A (ja) 2010-05-20 2015-01-28 シリコン膜の形成方法およびその形成装置

Publications (2)

Publication Number Publication Date
JP2013239717A JP2013239717A (ja) 2013-11-28
JP5692763B2 true JP5692763B2 (ja) 2015-04-01

Family

ID=49764456

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013131990A Active JP5692763B2 (ja) 2010-05-20 2013-06-24 シリコン膜の形成方法およびその形成装置
JP2015014507A Pending JP2015092630A (ja) 2010-05-20 2015-01-28 シリコン膜の形成方法およびその形成装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015014507A Pending JP2015092630A (ja) 2010-05-20 2015-01-28 シリコン膜の形成方法およびその形成装置

Country Status (1)

Country Link
JP (2) JP5692763B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6092040B2 (ja) 2013-08-02 2017-03-08 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP2015179729A (ja) * 2014-03-19 2015-10-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびその形成装置
JP6100854B2 (ja) * 2014-11-19 2017-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP6468955B2 (ja) * 2015-06-23 2019-02-13 東京エレクトロン株式会社 シリコン含有膜の成膜方法及び成膜装置
JP7319288B2 (ja) * 2018-03-09 2023-08-01 アプライド マテリアルズ インコーポレイテッド Pecvdによるsiギャップ充填の方法
JP7213726B2 (ja) 2019-03-13 2023-01-27 東京エレクトロン株式会社 成膜方法及び熱処理装置
JP7407162B2 (ja) 2021-11-17 2023-12-28 株式会社アルバック エッチング方法、および、エッチング装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836371B2 (ja) * 1992-05-18 1998-12-14 日本電気株式会社 半導体装置の製造方法
JP2685028B2 (ja) * 1995-05-31 1997-12-03 日本電気株式会社 半導体装置の製造方法
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
KR101027485B1 (ko) * 2001-02-12 2011-04-06 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
JP4655578B2 (ja) * 2003-10-20 2011-03-23 東京エレクトロン株式会社 成膜装置及び成膜方法

Also Published As

Publication number Publication date
JP2015092630A (ja) 2015-05-14
JP2013239717A (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
JP5864360B2 (ja) シリコン膜の形成方法およびその形成装置
JP2012004542A (ja) シリコン膜の形成方法およびその形成装置
JP5692763B2 (ja) シリコン膜の形成方法およびその形成装置
JP6092040B2 (ja) シリコン膜の形成方法およびその形成装置
JP5113705B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP4918453B2 (ja) ガス供給装置及び薄膜形成装置
JP5925704B2 (ja) シリコン膜の形成方法およびその形成装置
US9343292B2 (en) Stacked semiconductor device, and method and apparatus of manufacturing the same
JP5794949B2 (ja) シリコン膜の形成方法およびその形成装置
JP5658118B2 (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014013837A (ja) シリコン酸化膜の形成方法およびその形成装置
JP2014011234A (ja) シリコン酸化膜の形成方法およびその形成装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150128

R150 Certificate of patent or registration of utility model

Ref document number: 5692763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250