JPH10321556A - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JPH10321556A
JPH10321556A JP9143291A JP14329197A JPH10321556A JP H10321556 A JPH10321556 A JP H10321556A JP 9143291 A JP9143291 A JP 9143291A JP 14329197 A JP14329197 A JP 14329197A JP H10321556 A JPH10321556 A JP H10321556A
Authority
JP
Japan
Prior art keywords
gas
film
film forming
etching
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9143291A
Other languages
English (en)
Inventor
Harunori Ushigawa
治憲 牛川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP9143291A priority Critical patent/JPH10321556A/ja
Publication of JPH10321556A publication Critical patent/JPH10321556A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ステップカバレジを低下させることなく成膜
速度を上げることができる成膜方法を提供する。 【解決手段】 処理容器14内に設置した被処理体Wに
対して所定の成膜を行なう成膜方法において、成膜ガス
を前記処理容器内に供給しつつCVDにより前記被処理
体の表面に成膜を行なう第1の成膜工程と、次に、エッ
チングガスを前記処理容器内に供給しつつ前記第1の成
膜工程にて形成された成膜を僅かにエッチングするエッ
チング工程と、次に、前記第1の成膜工程と同じ成膜ガ
スを前記処理容器内に供給しつつCVDにより前記被処
理体の表面に成膜を行なう第2の成膜工程とを有するよ
うに構成したものである。これにより、成膜速度が大き
いにもかかわらず、例えばビット線のコンタクトホール
等の段部のステップカバレジを良好に維持する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウエハ等の
被処理体に対してゲート電極、或いはビット線等を形成
する成膜を行なうための成膜方法に関する。
【0002】
【従来の技術】一般に、半導体集積回路の製造工程にお
いては、被処理体である半導体ウエハやガラス基板等に
成膜とパターンエッチング等を繰り返し施すことにより
所望の素子を得るようになっている。例えば半導体ウエ
ハを用いてMOSFETのゲート素子を表面に作る場合
には、図4(A)に示すように、ウエハWの表面にソー
ス6とドレイン3となるべき位置に不純物を拡散させ
て、これらの間の表面に例えばSiO2 よりなるゲート
酸化膜4を形成し、この下方にソース−ドレイン間のチ
ャネルを形成する。そして、ゲート酸化膜4上に、導電
性膜のゲート電極5を積層し、1つのトランジスタが構
成される。ゲート電極5としては、単層ではなく、最近
においては導電性等を考慮して、2層構造になされてい
る。例えば、ゲート酸化膜4の上にリンドープのポリシ
リコン層7と金属シリサイド、例えばタングステンシリ
サイド層9を順次積層してゲート電極5を形成してい
る。
【0003】また、ビット線を形成する場合には図4
(B)に示すように、前記図4(A)と同様にウエハW
の表面にソース6とドレイン3となるべき位置に不純物
を拡散させて、これらの間の表面に例えばSiO2 より
なるゲート酸化膜4を形成し、この下方にソース−ドレ
イン間のチャネルを形成する。そして、ソース6上のホ
ールに、導電性膜のビット線のコンタクト8を埋め込ん
で構成される。コンタクト8としては、単層ではなく、
最近においては導電性等を考慮して、2層構造になされ
ている。例えばリンドープのポリシリコン層7と金属シ
リサイド、例えばタングステンシリサイド層9を順次積
層してホールを埋め込んでコンタクト8を形成してい
る。
【0004】ところで、半導体集積回路の微細化及び高
集積化に伴って、加工線幅やゲート幅もより狭くなさ
れ、また、多層化の要求に従って膜厚も薄くなる傾向に
あり、従って、各層或いは各層間の電気的特性は、線幅
等が狭くなっても従来通り、或いはそれ以上の高い性能
が要求される。このような要求に応じて、例えば前述の
ようにゲート電極5もコンタクト8もポリシリコンとタ
ングステンシリサイドの2層構造が採用されることにな
った。
【0005】上記ポリシリコン層7は、通常、多数枚、
例えば150枚を一単位とするバッチ処理で膜付けが行
なわれるのに対して、タングステンシリサイド層9は、
1枚毎に膜付けを行なう枚葉式処理により膜付けされる
ことから、当然、ウエハ毎に大気等に晒される時間も異
なり、自然酸化膜の厚さも異なってくる。そのため、自
然酸化膜の問題をなくすためにポリシリコン層7とタン
グステンシリサイド層9を1つの処理容器内、或いは複
数の処理容器を集合させたクラスタツール内で連続的に
成膜することも提案されている。
【0006】
【発明が解決しようとする課題】ところで、従来におい
ては一度に多数枚のウエハに対してポリシリコン層を形
成した成膜処理を、枚葉式の処理炉で行なうとすると、
従来と同等の或いはそれ以上のスループットを得るため
には、枚葉式処理炉における成膜速度を大幅に向上させ
なければならない。しかしながら、枚葉式の処理炉にお
いては、成膜速度とステップカバレジとは相反する関係
にある。図5はこの状態を示すグラフであり、図示する
ように成膜速度を大きくすると、その分、ステップカバ
レジは大幅に悪くなり、上述したようなコンタクト8の
ホールの埋め込み時に図6に示すようにボイド10が発
生するなど、問題が生じてしまう。特に、埋め込み時に
おけるホールのアスペクト比が大きくなればなる程、更
にステップカバレジが悪化してしまう。
【0007】本発明は以上のような問題点に着目し、こ
れを有効に解決すべく創案されたものである。本発明の
目的は、ステップカバレジを低下させることなく成膜速
度を上げることができる成膜方法を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明者は、成膜プロセ
スについて鋭意研究した結果、成膜処理の途中において
僅かにエッチングを行なうことにより、或いは成膜ガス
とエッチングガスを同時に供給することにより、ステッ
プカバレジを改善することができる、という知見を得る
ことにより、本発明に至ったものである。
【0009】すなわち、第1の方法発明は、処理容器内
に設置した被処理体に対して所定の成膜を行なう成膜方
法において、成膜ガスを前記処理容器内に供給しつつC
VDにより前記被処理体の表面に成膜を行なう第1の成
膜工程と、次に、エッチングガスを前記処理容器内に供
給しつつ前記第1の成膜工程にて形成された成膜を僅か
にエッチングするエッチング工程と、次に、前記第1の
成膜工程と同じ成膜ガスを前記処理容器内に供給しつつ
CVDにより前記被処理体の表面に成膜を行なう第2の
成膜工程とを有するように構成したものである。
【0010】このように、第1の成膜工程と第2の成膜
工程との間に、エッチング工程を行なって、僅かに成膜
をエッチングすることにより、例えばビット線用のコン
タクトホールの開口部の段部などの形態係数が大きくな
る部分の成膜は他の部分と比較して大きくエッチングさ
れることになり、その結果、ホールなどは十分に埋め込
みが行なわれることになり、成膜速度を大きくしてもス
テップカバレジを良好に維持することが可能となる。
【0011】第2の方法発明は、処理容器内に設置した
被処理体に対して所定の成膜を行なう成膜方法におい
て、成膜ガスと、エッチングガスとを前記処理容器内に
同時に供給してCVDにより成膜する成膜処理を行なう
ように構成したものである。このように、成膜ガスとエ
ッチングガスとを同時に供給しつつCVDにより成膜を
行なうことにより、全体としてエッチングしつつ成膜が
行なわれるので、例えばビット線用のコンタクトホール
の開口部近傍の段部などの形態係数が大きくなる部分の
成膜は比較的抑制され、その結果、ホールなどは十分に
埋め込みが行なわれることになり、成膜速度を大きくし
てもステップカバレジを良好に維持することが可能とな
る。以上のような各成膜工程、または成膜処理として、
リンドープのポリシリコン層を形成し、そして、上記第
2の成膜工程の後、或いは上記成膜処理の後にタングス
テンシリサイド層を形成することにより、例えばゲート
電極の形成やコンタクトホールの埋め込みを行なう時の
成膜方法として用いることができる。
【0012】
【発明の実施の形態】以下に本発明に係る成膜方法の一
実施例を添付図面に基づいて詳述する。図1は本発明に
係る成膜方法を実施するための枚葉式の熱処理装置を示
す断面図である。
【0013】この熱処理装置12は、例えばアルミニウ
ム等により円筒状或いは箱状に成形された処理容器14
を有しており、この処理容器14内には、表面がSiC
によりコーティングされた肉厚が例えば数mmのカーボ
ン製の載置台16が、底部より起立させて設けた例えば
石英製の厚さ数十mmの円筒状の断熱性支柱18上に周
縁部を離脱可能に支持して設置されている。この載置台
16の上面に被処理体としての半導体ウエハWが載置さ
れる。
【0014】ウエハWを処理容器14内へ搬出入させる
には、載置台の上方にてウエハを昇降させたり、或いは
ウエハを載置台16上に固定する必要がある。そのた
め、載置台16の外周側には、ウエハリフトアーム66
を有するウエハリフタ68やウエハ押さえアーム70を
有するウエハクランプ72が容器底部を貫通して昇降可
能に設けられている。尚、貫通部には、容器内の気密状
態を維持しつつリフタやクランプの上下動を許容するベ
ローズ(図示せず)が設けられる。
【0015】この場合、上記したウエハリフタ68やウ
エハクランプ72は、比較的熱に弱いことから断熱性支
柱18の外側にリング状の保護リング74を設けて、載
置台16を同心円状に囲んでいる。この保護リング74
は、例えば処理容器14と一体の削り出し加工されてい
る。載置台16の上面はウエハ径よりも僅かに大きく凹
部状に窪ませており、ここに支持凸部76がその周方向
に沿って等間隔で離散的に配置されており、この支持凸
部76が、ウエハWの裏面周縁部と接触することでこれ
を支持するようになっている。
【0016】処理容器14の肉厚な底部には、比較的大
きな開口が形成されており、この開口の外側には、下方
に向けて凸状になされた透明材料、例えば石英製の透過
窓20が気密に取り付けられている。このように透過窓
20を下方に向けて凸状に形成する理由は、真空雰囲気
となる処理室に向けて加わる外部からの圧力に対して断
面円弧状として強度を増すためである。また、この開口
の内側には、多数のガス孔22を有する同じく透明材
料、例えば石英製の薄板状のガス整流板24が設けられ
ている。
【0017】更には、この透過窓20の下方には、水冷
された回転テーブル26上に配置された多数の加熱ラン
プ28が設置されており、このランプ28からの熱線
が、透過窓20及びガス整流板24を透過して載置台1
6を裏面から加熱し、これによりウエハWを間接的に加
熱するようになっている。図示例にあっては、5個の加
熱ランプ28が記載されているが、実際にはウエハサイ
ズにもよるが、例えば8インチサイズのウエハの場合に
は1個650W程度の容量のハロゲンランプを23個程
度設ける。この加熱ランプ28の全体は、ケーシング3
0に覆われており、このケーシング30内は高温になる
ことから、冷却する目的でケーシング内には例えば冷却
風が流通されている。
【0018】一方、この処理容器14の天井部には、上
記載置台16と平行するように対向させて処理室内へ処
理ガス等を供給するためのシャワーヘッド部32が設け
られている。このシャワーヘッド部32は、例えばアル
ミニウムにより全体が円形の箱状に成形されると共にそ
の下面であるガス噴出面34には例えば直径が数mm程
度の多数のガス噴出孔36が形成されており、これより
下方に向けてガスを噴出し得るようになっている。シャ
ワーヘッド部32内には、1枚或いは複数枚(図示例で
は2枚)の整流板38、38が設けられており、各整流
板38、38には多数の拡散孔40が形成されている。
各拡散孔40及びガス噴出孔36は、上下方向に一直線
状に配列しないように例えば上下方向において千鳥状に
配置されており、流れるガスを効果的に拡散して整流し
得るようになっている。
【0019】このシャワーヘッド部32は、配管42及
び複数の分岐管44を介してそれぞれ例えばSiH4
ス、PH3 ガス、WF6 等の成膜ガスを貯留する処理ガ
ス源46、48、50、H2 ガスなどのキャリアガスを
貯留するキャリアガス源52及びClF3 ガスなどのク
リーニングガスを貯留するクリーニングガス源54に接
続されると共に各ガス源は、各分岐管に介設した開閉弁
56によってその供給が制御され、マスフローコントロ
ーラ58によってその流量が制御される。また、処理容
器14の側壁には、冷却を流すための冷媒通路60が設
けられており、これに冷媒として例えばチラーを流すよ
うになっている。また、処理容器14の側壁には、ウエ
ハWを搬入・搬出する際に開閉するゲートバルブ62が
設けられると共に図示しない真空ポンプに接続された排
気口64が設けられる。
【0020】次に、以上のように構成された装置を用い
て行なわれる本発明方法について説明する。まず、一般
的なウエハの流れについて説明すると、図示しないロー
ドロック室から運ばれてきた未処理の半導体ウエハW
は、ゲートバルブ62を介して処理容器14内へ搬入さ
れ、予め加熱ランプ28によりプロセス温度或いはそれ
以下に昇温されている載置台16の所定の位置に、ウエ
ハリフタ68を昇降することにより載置させ、これをウ
エハクランプ72により固定する。
【0021】次に、シャワーヘッド部32より所定のガ
スを供給して、処理室内を真空引きしつつ所定のプロセ
ス圧及びプロセス温度に維持する。これにより、成膜処
理等を行なうことになる。次に、第1の発明方法につい
て図2も参照しつつ説明する。尚、図2において、図4
に示した部分と同一部分については同一符号を付してい
る。この第1の発明の特徴は、ポリシリコン層の成膜途
中において一時的にエッチング工程を繰り込んでホール
などの段部近辺に付着した成膜を僅かに削り取ってステ
ップカバレジを改善する点にある。尚、ここでは例えば
ビット線用のコンタクトホールを埋め込む場合を例にと
って説明する。
【0022】まず、前述のように未処理の例えばシリコ
ン基板製のウエハWを処理容器14内へ導入する。ここ
で未処理のウエハWとは、図2(A)に示すように、例
えばSiO2 よりなる絶縁層80にコンタクト8用の埋
め込みホール78等の段部が、すでに前段の工程で形成
されたものを言う。尚、ここでは拡散層、例えばソース
6がすでに形成されている。
【0023】そして、第1の成膜工程としてウエハWの
温度をプロセス温度、例えば620℃程度に維持し、こ
れと同時に成膜ガスとしてSiH4 ガスとPH3 ガス
(ドーピングガス)をキャリアガスとしてのH2 ガスと
共に供給し、高速でCVDにより成膜を行なう。この時
のプロセス条件は、プロセス圧力が例えば30Torr
程度、SiH4 ガス、PH3 ガス、H2 ガスの流量は、
例えばそれぞれ300sccm、100sccm、50
0sccmである。この成膜処理を例えば1分間程度行
なってリンドープの第1のポリシリコン層7Aを成膜す
る(図2(B)参照)。この時の成膜速度は、例えば1
000Å/minの高いレートである。この場合、図2
(B)に示すように埋め込みホール78等の段部を途中
まで埋め込み、これを完全には埋め込まない状態で第1
の成膜工程を終了する。
【0024】ここで、コンタクト用の埋め込みホール7
8等の段部の近辺、例えば段部の角部82は、他の表面
部分と比較して、処理室に対する立体角が大きいことか
ら、換言すれば形態係数が大きいことから他の表面部分
よりも過剰にポリシリコン膜が付着堆積する傾向にあ
り、図2(B)に示すようにこの角部82には過剰ポリ
シリコン膜84が付着してしまう。このような状態で成
膜処理を継続すると、過剰ポリシリコン膜84同士が接
合してブリッジ状態となり、内部にボイド10(図6参
照)が発生してしまう。しかるに、本発明では、過剰ポ
リシリコン膜84同士が接合してブリッジを形成する前
に第1の成膜工程を中止し、次に、エッチング工程へ移
行する。
【0025】まず、処理容器14内の成膜ガス等を真空
引きした後に、この容器14内にエッチングガスとして
ClF3 ガスをキャリアガスと共に所定の流量で供給
し、第1のポリシリコン層7Aの表面をエッチングす
る。この時の状態は図2(C)に示されており、図中、
一点鎖線は図2(B)における第1のポリシリコン層7
Aの表面を示す。この時のプロセス条件は、プロセス圧
力が例えば1Torr程度、プロセス温度は、第1の成
膜工程と同じ620℃程度とし、ClF3 ガス、キャリ
アガスとしてのH2 ガスの流量は、例えばそれぞれ10
sccm、990sccm程度である。この時のエッチ
ング処理は、例えば10秒間程度行なって例えば500
Å程度の厚みだけ第1のポリシリコン層7Aを削り取
る。この場合、前述したように、コンタクト用の埋め込
みホール78等の段部の近辺、例えば段部の角部82
は、形態係数が大きいことからこの角部82におけるエ
ッチングが特に促進されることとなり、この結果、図2
(B)に示す過剰ポリシリコン膜84は削り取られてし
まう。このように過剰ポリシリコン膜84が削り取られ
ると、このホール78の開口面積、或いは間口が広くな
り、後段の成膜工程において埋め込みを完全に行なうこ
とが可能となる。
【0026】このようにして、エッチング工程が終了し
たならば、次に第2の成膜工程へ移行する。まず、エッ
チングガスを排気した後に、第1の成膜工程と全く同じ
プロセス条件で成膜を行なう。すなわち、プロセス温度
を例えば620℃程度に維持し、これと同時に成膜ガス
としてSiH4 ガスとPH3 ガスをキャリアガスとして
のH2 ガスと共に供給し、高速でCVD成膜を行なう。
この時のプロセス圧力は、例えば30Torr程度、S
iH4 ガス、PH3 ガス、H2 ガスの流量は例えばそれ
ぞれ300sccm、100sccm、500sccm
である。この成膜処理を例えば1分間程度行なって、リ
ンドープの第2のポリシリコン層7Bを成膜する(図2
(D)参照)。この時、前述のように図2(B)に示す
過剰ポリシリコン膜84は取り除かれているので、図2
(C)に示すようにホール78の間口は広くなってお
り、従って、ホール78の底部に十分に成膜ガスが流れ
込むことになり、ボイドが発生することなくここに埋め
込みが行なわれる。従って、成膜速度を上げたにもかか
わらず、ステップカバレジを高く維持することが可能と
なる。
【0027】このようにして、第2の成膜工程が完了し
たならば、次に、更にタングステンシリサイド層の成膜
工程へ移行する。まず、処理容器14内のエッチングガ
スを排気し、次に、WF6 ガスとSiH2 Cl2 ガスを
2 ガスと共に供給し、タングステンシリサイド層9を
成膜し、コンタクト用のホール78などの段部の埋め込
みを完了する(図2(E))。
【0028】一般的には、成膜速度を上げれば、それに
従って、ステップカバレジは次第に低下するが、このよ
うに、第1の発明では、同じ膜種を成膜する第1及び第
2の成膜工程の間に、成膜を僅かに削り取るエッチング
工程を行なうようにしたので、コンタクト用の埋め込み
ホール等の段部の間口を広く維持した状態で第2の成膜
工程を行なうことができる。従って、第1及び第2の成
膜工程の成膜速度を大きくした状態で成膜工程を行なっ
ても、良好なステップカバレジを維持することができ、
また、スループットも向上させることができる。
【0029】上記第1の方法発明においては、成膜工程
を一旦中止し、この時にエッチングを施すようにした
が、次に説明する第2の方法発明のように成膜ガス中に
エッチングガスを含めた状態で成膜を行ない、1ステッ
プで処理を完了するようにしてもよい。すなわち、この
第2の方法発明では、図3(A)に示すような未処理の
ウエハWを処理容器14内に設置したならば、1ステッ
プでリンドープのポリシリコン層7の成膜を行なう。す
なわち、ウエハWの温度をプロセス温度、例えば620
℃程度に維持し、これと同時に成膜ガスとしてSiH4
ガスとPH3 ガス(ドーピングガス)を、エッチングガ
スとしてClF3 ガスをキャリアガスとしてのH 2 ガス
と共に供給し、異方性エッチングを行ないつつ高速でC
VDにより成膜を行ない、リンドープのポリシリコン層
7を形成する(図3(B))。
【0030】この時のプロセス条件としては、プロセス
温度は、例えば620℃程度、プロセス圧力は例えば1
0Torr程度である。成膜ガスのSiH4 ガスとCl
3ガスの比は、例えば99.5対0.5程度として当
然こととして成膜ガスを多量に流す。ガス量に関して
は、SiH4 ガス、PH3 ガス、ClF3 ガス、H2
スの流量は、例えばそれぞれ300sccm、100s
ccm、1.5sccm、500sccmである。
【0031】このように成膜ガスとエッチングガスを同
時に供給して両処理を同時に行なうことにより、図3
(B)に示すようにコンタクト用ホール78等の段部の
角部82のように形態係数の大きい部分は、成膜量及び
エッチング量もともに大きいことから、この間口が過度
に狭くなることなくホール内の埋め込みが行なわれるこ
ととなり、ステップカバレジを高く維持することが可能
となる。この時の成膜ガスとエッチングガスの混合比
は、埋め込みホールの間口の大きさ等により適切に設定
されるものであり、上記した混合比に限定されない。
【0032】このように、リンドープのポリシリコン層
7の形成が完了したならば、先の第1の方法発明の場合
と同じく、タングステンシリサイド層9の成膜を行なっ
て、コンタクト用のホール78などの段部の埋め込みを
完了する(図3(C))。このように、第2の方法発明
においては、成膜ガスとエッチングガスを同時に供給し
つつ、CVD成膜を行なうようにしたので、コンタクト
用のホール等の段部の埋め込みを、成膜速度を高く維持
しつつ、しかもステップカバレジを良好に維持しつつ行
なうことが可能となる。
【0033】また、この第2の方法発明の場合には第1
の方法発明と比較してステップ数が少なくて済むので、
その分、スループットを向上させることが可能である。
尚、上記各方法発明においては、成膜ガスとしてSiH
4 ガスを用いた場合を説明したが、これに代えてSiH
2 Cl2 ガスを用いてもよいし、また、キャリアガスと
してはH2 ガスに限らず、不活性ガス、例えばN2
ス、Heガス、Arガス等を用いてもよい。
【0034】また、ここでは同一処理容器内でポリシリ
コン層とタングステンシリサイド層を成膜した場合を例
にとって説明しているが、これに限らず、複数の処理容
器を連結して各容器間においてウエハを大気に晒すこと
なく搬送できる、いわゆるクラスタツールを用い、別の
処理容器でタングステンシリサイド層を形成するように
してもよい。そしてまた、ここではリンドープのポリシ
リコン層とタングステンシリサイド層について、2層に
成膜した場合を例にとって説明しているが、これに限ら
ず、ポリシリコン層のみの単層の成膜でもよいし、3層
以上の成膜、チタン層、チタンナイトライド層等も成膜
して形成してもよいのは勿論である。
【0035】尚、上記実施例にあっては、リンドープの
場合について説明したが、これに限定されるものではな
く、例えばドーパントとしてボロン、砒素、アンチモン
等も使用できるのは勿論である。更に、ここで説明した
各プロセス条件、例えばプロセス圧力、温度、ガス流
量、成膜量等は、単に一例を示したに過ぎず、これに限
定されないのは勿論である。また、エッチングガスとし
ては、ClF3 ガスに限定されず、他のエッチングガス
としてNF系ガス、例えばNF3 ガス、Cl系ガス、例
えばCl2 ガス等を用いてもよい。
【0036】また更に、ここでは昇降温速度が早い、ラ
ンプ加熱による熱処理装置を例にとって説明したが、抵
抗加熱による熱処理装置でもよいのは勿論である。ま
た、このような成膜方法は、コンタクトホールに限ら
ず、トランジスタのゲート電極の形成、キャパシタ電極
や他の部分の形成の際にも用いることができる。更に
は、被処理体としては半導体ウエハに限定されず、ガラ
ス基板、LCD基板等も用いることができる。
【0037】
【発明の効果】以上説明したように、本発明の成膜方法
によれば、次のように優れた作用効果を発揮することが
できる。第1の発明によれば、同じ膜種のCVD成膜を
行なっている途中で成膜を中止し、成膜をエッチングす
るエッチング工程を行なうことにより、例えばコンタク
トホール等の段部に付着した過剰ポリシリコン膜を除去
してこの間口が過度に狭くなることを防止でき、従っ
て、成膜速度を高くした状態で、しかも、ステップカバ
レジを良好に維持した状態で成膜を行なうことができ
る。第2の発明によれば、成膜ガスとエッチングガスを
同時に供給してエッチングとCVD成膜を同時に行なう
ようにしたので、例えばコンタクトホール等の段部の間
口が過度に狭くなることを防止でき、従って、成膜速度
を高くした状態で、しかも、ステップカバレジを良好に
維持した状態で成膜を行なうことができる。
【図面の簡単な説明】
【図1】本発明に係る成膜方法を実施するための枚葉式
の熱処理装置を示す断面図である。
【図2】第1の方法発明を説明するための工程図であ
る。
【図3】第2の方法発明を説明するための工程図であ
る。
【図4】トランジスタの一般的なゲート電極及びビット
線を模式的に示す図である。
【図5】成膜速度とステップカバレジの関係を示すグラ
フである。
【図6】ボイドが発生する状況を示す図である。
【符号の説明】
3 ドレイン 4 ゲート酸化膜 5 ゲート電極 6 ソース 7 リンドープのポリシリコン層 7A 第1のポリシリコン層 7B 第2のポリシリコン層 8 コンタクト 9 タングステンシリサイド層 12 熱処理装置 14 処理容器 16 載置台 28 加熱ランプ 32 シャワーヘッド部 78 埋め込みホール 80 絶縁層 82 角部 84 過剰ポリシリコン膜 W 半導体ウエハ(被処理体)

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 処理容器内に設置した被処理体に対して
    所定の成膜を行なう成膜方法において、成膜ガスを前記
    処理容器内に供給しつつCVDにより前記被処理体の表
    面に成膜を行なう第1の成膜工程と、次に、エッチング
    ガスを前記処理容器内に供給しつつ前記第1の成膜工程
    にて形成された成膜を僅かにエッチングするエッチング
    工程と、次に、前記第1の成膜工程と同じ成膜ガスを前
    記処理容器内に供給しつつCVDにより前記被処理体の
    表面に成膜を行なう第2の成膜工程とを有することを特
    徴とする成膜方法。
  2. 【請求項2】 処理容器内に設置した被処理体に対して
    所定の成膜を行なう成膜方法において、成膜ガスと、エ
    ッチングガスとを前記処理容器内に同時に供給してCV
    Dにより成膜する成膜処理を行なうようにしたことを特
    徴とする成膜方法。
  3. 【請求項3】 前記各成膜工程または、前記成膜処理
    は、リンドープのポリシリコン層の成膜を行なうことを
    特徴とする請求項1または2記載の成膜方法。
  4. 【請求項4】 前記第2の成膜工程の後、或いは前記成
    膜処理の後に、タングステンシリサイド層の成膜工程を
    行なうことを特徴とする請求項3記載の成膜方法。
  5. 【請求項5】 前記エッチングガスは、ClF系ガス、
    NF系ガス、Cl系ガスの内、いずれか1つであること
    特徴とする請求項2記載の成膜方法。
  6. 【請求項6】 前記成膜方法は、電極の形成及び/又は
    コンタクトホールの埋め込みに用いられることを特徴と
    する請求項1乃至5記載の成膜方法。
JP9143291A 1997-05-17 1997-05-17 成膜方法 Pending JPH10321556A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9143291A JPH10321556A (ja) 1997-05-17 1997-05-17 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9143291A JPH10321556A (ja) 1997-05-17 1997-05-17 成膜方法

Publications (1)

Publication Number Publication Date
JPH10321556A true JPH10321556A (ja) 1998-12-04

Family

ID=15335323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9143291A Pending JPH10321556A (ja) 1997-05-17 1997-05-17 成膜方法

Country Status (1)

Country Link
JP (1) JPH10321556A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960761B1 (ko) 2001-10-09 2010-06-01 어플라이드 머티어리얼스, 인코포레이티드 재료층을 증착하는 방법
CN102543795A (zh) * 2010-10-29 2012-07-04 东京毅力科创株式会社 成膜装置
JP2013033933A (ja) * 2011-06-30 2013-02-14 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
JP2013247332A (ja) * 2012-05-29 2013-12-09 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
KR101366947B1 (ko) * 2011-07-06 2014-02-24 도쿄엘렉트론가부시키가이샤 텅스텐 막의 성막 방법
KR20140093180A (ko) 2013-01-17 2014-07-25 도쿄엘렉트론가부시키가이샤 실리콘막의 형성 방법 및 그 형성 장치
KR20150019307A (ko) * 2013-08-13 2015-02-25 삼성전자주식회사 다중 플러그를 갖는 반도체 소자 형성 방법 및 관련된 장치
JP2015092630A (ja) * 2010-05-20 2015-05-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US9490139B2 (en) 2013-08-02 2016-11-08 Tokyo Electron Limited Method and apparatus for forming silicon film
WO2019003662A1 (ja) * 2017-06-27 2019-01-03 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458525A (ja) * 1990-06-28 1992-02-25 Nec Corp 半導体装置の製造方法
JPH0897281A (ja) * 1994-09-21 1996-04-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08203847A (ja) * 1995-01-25 1996-08-09 Nec Corp 半導体装置の製造方法
JPH1012731A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458525A (ja) * 1990-06-28 1992-02-25 Nec Corp 半導体装置の製造方法
JPH0897281A (ja) * 1994-09-21 1996-04-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH08203847A (ja) * 1995-01-25 1996-08-09 Nec Corp 半導体装置の製造方法
JPH1012731A (ja) * 1996-06-27 1998-01-16 Nec Corp 半導体装置の製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772121B2 (en) 2001-10-09 2010-08-10 Applied Materials, Inc. Method of forming a trench structure
KR100960761B1 (ko) 2001-10-09 2010-06-01 어플라이드 머티어리얼스, 인코포레이티드 재료층을 증착하는 방법
JP2015092630A (ja) * 2010-05-20 2015-05-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
CN102543795A (zh) * 2010-10-29 2012-07-04 东京毅力科创株式会社 成膜装置
JP2013033933A (ja) * 2011-06-30 2013-02-14 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
US8586448B2 (en) 2011-06-30 2013-11-19 Tokyo Electron Limited Method and apparatus for forming silicon film
KR101366947B1 (ko) * 2011-07-06 2014-02-24 도쿄엘렉트론가부시키가이샤 텅스텐 막의 성막 방법
JP2013247332A (ja) * 2012-05-29 2013-12-09 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
US9318328B2 (en) 2012-05-29 2016-04-19 Tokyo Electron Limited Method and apparatus for forming silicon film
JP2014138084A (ja) * 2013-01-17 2014-07-28 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
KR20140093180A (ko) 2013-01-17 2014-07-25 도쿄엘렉트론가부시키가이샤 실리콘막의 형성 방법 및 그 형성 장치
TWI549181B (zh) * 2013-01-17 2016-09-11 東京威力科創股份有限公司 矽膜之形成方法及其形成裝置
US9558940B2 (en) 2013-01-17 2017-01-31 Tokyo Electron Limited Method and apparatus for forming silicon film
US9490139B2 (en) 2013-08-02 2016-11-08 Tokyo Electron Limited Method and apparatus for forming silicon film
KR20150019307A (ko) * 2013-08-13 2015-02-25 삼성전자주식회사 다중 플러그를 갖는 반도체 소자 형성 방법 및 관련된 장치
WO2019003662A1 (ja) * 2017-06-27 2019-01-03 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
KR20200011495A (ko) * 2017-06-27 2020-02-03 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11705326B2 (en) 2017-06-27 2023-07-18 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Similar Documents

Publication Publication Date Title
KR100373790B1 (ko) 성막방법및그장치
KR101263856B1 (ko) 비저항이 감소되고 표면 형태가 개선된 텅스텐 필름을 증착하는 방법
US7211144B2 (en) Pulsed nucleation deposition of tungsten layers
US20120164848A1 (en) Method for forming nitride film
WO2001004376A1 (en) A method of forming a silicon nitride layer on a semiconductor wafer
WO2016178845A1 (en) Methods for selective deposition of metal silicides via atomic layer deposition (ald) cycles
US10090152B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2020506533A (ja) 核形成のない間隙充填aldプロセス
TWI796388B (zh) 減少或消除鎢膜中缺陷的方法
JPH10321556A (ja) 成膜方法
JP3381774B2 (ja) CVD−Ti膜の成膜方法
KR100364257B1 (ko) 텅스텐 화학 기상 퇴적방법 및 텅스텐 플러그 형성방법
US10854511B2 (en) Methods of lowering wordline resistance
JP2021057439A (ja) 成膜方法、及び成膜装置
JP2002289557A (ja) 成膜方法
US11578409B2 (en) Low deposition rates for flowable PECVD
KR20230079221A (ko) 기판 처리 방법 및 기판 처리 장치
JPH0917705A (ja) 連続熱処理方法
JP3551705B2 (ja) 成膜方法
JP3263176B2 (ja) 半導体装置の製造方法、半導体装置の製造装置および自然酸化膜を除去する方法
US20160300731A1 (en) Methods of etchback profile tuning
US20230340661A1 (en) Gapfill Process Using Pulsed High-Frequency Radio-Frequency (HFRF) Plasma
US20210013038A1 (en) Methods of Forming Tungsten Pillars
JPH10321612A (ja) 成膜方法
JP2000340561A (ja) 成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071218