JPH0897281A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0897281A
JPH0897281A JP22635794A JP22635794A JPH0897281A JP H0897281 A JPH0897281 A JP H0897281A JP 22635794 A JP22635794 A JP 22635794A JP 22635794 A JP22635794 A JP 22635794A JP H0897281 A JPH0897281 A JP H0897281A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
impurity
metal compound
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22635794A
Other languages
English (en)
Inventor
Osamu Tanina
修 谷名
Junichi Tsuchimoto
淳一 土本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP22635794A priority Critical patent/JPH0897281A/ja
Publication of JPH0897281A publication Critical patent/JPH0897281A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 熱処理後もポリサイド配線のコンタクトをオ
ーミックに維持する。 【構成】 ポリシリコン層4とタングステンシリサイド
層5で構成されるポリサイド配線は、コンタクトホール
3aにおいてN型拡散層1とコンタクトしている。ポリ
シリコン層4は、減圧熱CVDを用いて"in-situ"にリ
ンがドープされたポリシリコン層として形成する。その
後、リンを高濃度に含有するタングステンシリサイド
(WSi2)をターゲットとしてスパッタを行うことに
よって、リンを1×1020〜10×1020atom/cm3程度
に含んだWSi2層5を形成する。その後、熱処理が行
われても、WSi2層5には高濃度のリンがドープされ
ているために、ポリシリコン層4のリンがWSi2層5
へと拡散することが抑制される。 【効果】 ポリシリコン層4のリンが拡散しないのでコ
ンタクトはオーミックに維持され、実用上十分に低いコ
ンタクト抵抗が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、シリコンを母材とす
る半導体装置の製造に好適な半導体装置の製造方法に関
し、特にポリサイド構造の配線のコンタクトにおけるコ
ンタクト抵抗を低減するための改良に関する。
【0002】
【従来の技術】MOS型LSIなどの半導体装置におい
て、高融点であることが要求されるゲート電極などの配
線材料として従来用いられていたポリシリコン(多結晶
シリコン)は、どんなに不純物を添加しても比抵抗が1
-3Ωcmであって、LSIの高速化の中で配線遅延の
原因となっていた。そのため、これに代わる新たな配線
材料として、ポリシリコンよりも抵抗が1桁ないしそれ
以上に低い高融点金属シリサイドが用いられるようにな
ってきた。
【0003】しかしながら、ゲート酸化膜などの絶縁膜
の上にシリサイドを直接に形成すると、絶縁膜中に金属
原子が侵入することにより耐圧が劣化するなど、安定し
た半導体装置を得ることは困難である。このため、金属
シリサイドを用いた配線では、シリサイドの下にリン等
の不純物をドープしたポリシリコン層を形成して2層構
造、すなわちポリサイド(polycide)構造とするのが通
例である。
【0004】
【発明が解決しようとする課題】ところで、LSIなど
の半導体装置において、このポリサイド構造の配線(以
下に「ポリサイド配線」と略記する)は、シリコン基板
の拡散層へコンタクト(接触)をとる場合も多く、さら
に、他のポリサイド配線あるいはポリシリコンの配線と
のコンタクトが行われることもある。これらの接続にお
いては、ポリサイドの下層をなすポリシリコン層が、拡
散層その他へ直接にコンタクトする。
【0005】ところが、LSIなどの半導体装置の製造
工程の中で、ポリサイド配線が形成された後の工程にお
いて、熱処理が行われるのが通例である。例えば、低融
点のアルミニウム配線を形成する前に、アルミニウム配
線とポリサイド配線など他の配線との間のBPSG(ガ
ラス質の配線間絶縁膜の一種)の平坦化のために熱処理
を要する。また、同じくアルミニウム配線を形成する前
に、アルミニウム配線と半導体基板との接触のためのコ
ンタクトホールを通じてP型あるいはN型の不純物を半
導体基板に選択的に導入した場合、この不純物を活性化
するために熱処理を要する。これらの熱処理では、80
0゜C〜850゜C程度までの昇温が行われる。
【0006】後工程においてこのような熱処理が行われ
ると、ポリサイド配線を構成するポリシリコン層中にド
ープされているリンなどの不純物が、同じくポリサイド
配線を構成するシリサイド層の中に拡散・侵入する。そ
の結果、拡散層、ポリシリコンなどの半導体、あるいは
他のポリサイドを構成するシリサイド層などの半導体金
属化合物とのコンタクトにおいて、これらのコンタクト
が非オーミック接触となり、そのコンタクト抵抗(接触
抵抗)が増大するという問題点があった。
【0007】この発明は、従来の製造方法における上記
した問題点を解消するためになされたもので、ポリサイ
ド配線を形成した後に熱処理が行われても、ポリサイド
配線と半導体あるいは半導体金属化合物とのコンタクト
におけるコンタクト抵抗の上昇を抑えることが可能な半
導体装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】第1の発明にかかる半導
体装置の製造方法は、多結晶半導体層と半導体金属化合
物層とを少なくとも各1層ずつ有する多層構造のポリサ
イド配線が配設され、前記多結晶半導体層と他の半導体
層または半導体金属化合物層とのコンタクトが形成され
た半導体装置の製造方法において、(a)第1不純物が導
入された多結晶半導体層として前記多結晶半導体層を形
成する工程と、(b)前記第1不純物と同一導電形式の第
2不純物が導入された半導体金属化合物層として前記半
導体金属化合物層を形成する工程と、を備える。
【0009】第2の発明にかかる半導体装置の製造方法
は、第1の発明において、前記工程(b)が、半導体金属
化合物を層状に堆積する過程の中で同時に前記第2不純
物の導入を行うことによって、前記半導体金属化合物層
を形成する。
【0010】第3の発明にかかる半導体装置の製造方法
は、第2の発明であって、前記工程(b)において、前記
第2不純物の濃度が、略1×1020atom/cm3以上となる
ように、当該第2不純物の導入が行われる。
【0011】第4の発明にかかる半導体装置の製造方法
は、第3の発明であって、前記工程(b)において、前記
第2不純物の濃度が、略1×1020〜10×1020atom
/cm3の範囲となるように、当該第2不純物の導入が行わ
れる。
【0012】第5の発明にかかる半導体装置の製造方法
は、第1の発明において、前記工程(b)が、半導体金属
化合物を層状に堆積した後に、イオン注入法によって前
記第2不純物を導入することによって、前記半導体金属
化合物層を形成する。
【0013】第6の発明にかかる半導体装置の製造方法
は、第5の発明であって、前記工程(b)において、前記
第2不純物の注入量が、略4×1015atom/cm2以上であ
る。
【0014】第7の発明にかかる半導体装置の製造方法
は、多結晶半導体層と半導体金属化合物層とを少なくと
も各1層ずつ有する多層構造のポリサイド配線が配設さ
れ、前記多結晶半導体層と他の半導体層または半導体金
属化合物層とのコンタクトが形成された半導体装置の製
造方法において、(a)アモルファス半導体を層状に堆積
しつつ同時に不純物を導入することによって、当該アモ
ルファス半導体が多結晶化したときの当該不純物に対す
る固溶限付近ないしそれ以上の濃度で当該不純物を含有
するアモルファス半導体層を形成する工程と、(b)前記
半導体金属化合物層を形成する工程と、(c)加熱処理を
行うことによって前記アモルファス半導体層を前記多結
晶半導体層へと転換する工程と、を備える。
【0015】第8の発明にかかる半導体装置の製造方法
は、第7の発明であって、前記工程(a)において、前記
不純物の濃度が、略1×1021以上となるように、当該
不純物の導入が行われる。
【0016】第9の発明にかかる半導体装置の製造方法
は、第8の発明であって、前記工程(a)において、前記
不純物の濃度が、略1×1021〜5×1021atom/cm3
範囲となるように、当該不純物の導入が行われる。
【0017】第10の発明にかかる半導体装置の製造方
法は、多結晶半導体層と半導体金属化合物層とを少なく
とも各1層ずつ有する多層構造のポリサイド配線が配設
され、前記多結晶半導体層と他の半導体層または半導体
金属化合物層とのコンタクトが形成された半導体装置の
製造方法において、(a)多結晶半導体を層状に堆積した
後に、イオン注入法によって不純物を導入することによ
って、前記多結晶半導体の当該不純物に対する固溶限付
近ないしそれ以上の濃度で当該不純物を含有する層とし
て前記多結晶半導体層を形成する工程と、(b)前記半導
体金属化合物層を形成する工程と、を備える。
【0018】第11の発明にかかる半導体装置の製造方
法は、第10の発明であって、前記工程(a)において、
前記不純物の注入量が、略4×1015atom/cm2以上であ
る。
【0019】
【作用】第1の発明の半導体装置の製造方法では、ポリ
サイド配線を構成する例えばポリシリコン層などの多結
晶半導体層に導入される第1不純物と同一導電形式の第
2不純物が、ポリサイドを配線を構成する例えばシリサ
イド層などの半導体金属化合物層へも導入される。この
ため、ポリサイド配線を形成した後の工程で熱処理が行
われても、多結晶半導体層の第1不純物の半導体金属化
合物層への拡散が緩和ないし抑制される。
【0020】第2の発明の半導体装置の製造方法では、
半導体金属化合物層が含有する第2不純物の導入が、半
導体金属化合物を層状に堆積する過程の中で同時に、い
わゆる"in-situ"に行われる。このため、高価で複雑な
イオン注入法を用いる必要がない。
【0021】第3の発明の半導体装置の製造方法では、
半導体金属化合物層における第2不純物の濃度が、略1
×1020atom/cm3以上となるように第2不純物の導入が
行われるので、ポリサイド配線を形成した後の工程で熱
処理が行われても、多結晶半導体層の第1不純物の半導
体金属化合物層への拡散が十分に抑制される。
【0022】第4の発明の半導体装置の製造方法では、
第2不純物の濃度が、さらに略10×1020atom/cm3
下となるように、半導体金属化合物層への第2不純物の
導入が行われる。半導体金属化合物には不純物に対する
固溶限が存在し、この固溶限のために、半導体金属化合
物へ不純物を過度に高い濃度で導入することは困難であ
る。これに対して、この第4の発明において上限が設定
された第2不純物の濃度範囲では、第2不純物の導入が
容易に行われる。
【0023】第5の発明の半導体装置の製造方法では、
半導体金属化合物を層状に堆積した後にイオン注入法に
よって第2不純物を導入することによって、半導体金属
化合物層が形成される。このため、半導体金属化合物に
その固溶限付近ないしそれを超える高い濃度で第2不純
物を導入することが可能である。
【0024】第6の発明の半導体装置の製造方法では、
第2不純物の注入量が、略4×1015atom/cm2以上に設
定されるので、ポリサイド配線を形成した後の工程で熱
処理が行われても、多結晶半導体層の第1不純物の半導
体金属化合物層への拡散が十分に抑制される。
【0025】第7の発明の半導体装置の製造方法では、
ポリサイド配線を構成する例えばポリシリコン層などの
多結晶半導体層を形成するのに、一旦アモルファスシリ
コンなどのアモルファス半導体層を形成する。そして、
このアモルファス半導体層を形成する際に、アモルファ
ス半導体を層状に堆積しつつ同時に不純物を導入する。
しかも、アモルファス半導体は多結晶半導体よりも不純
物に対する固溶限が高いことを利用して、アモルファス
半導体には、多結晶半導体における固溶限付近ないしそ
れ以上の濃度で不純物が導入される。
【0026】不純物を導入されたアモルファス半導体層
は、後の加熱処理によって多結晶半導体層へと転換され
ると同時に不純物が半導体金属化合物層へと拡散する
が、多結晶半導体における固溶限付近ないしそれ以上の
濃度で不純物が含有されているために、転換後の多結晶
半導体層には、コンタクト抵抗の過度の上昇を抑えるの
に十分な濃度の不純物が残留する。
【0027】第8の発明の半導体装置の製造方法では、
不純物の濃度が、略1×1021以上となるように、アモ
ルファス半導体層への不純物の導入が行われる。この濃
度は、多結晶半導体の不純物に対する固溶限付近ないし
それ以上の濃度に相当する。このため、転換後の多結晶
半導体層には、コンタクト抵抗の過度の上昇を抑えるの
に十分な濃度の不純物が残留することが保証される。
【0028】第9の発明の半導体装置の製造方法では、
不純物の濃度が、さらに略5×1021atom/cm3以下とな
るように、アモルファス半導体層への不純物の導入が行
われる。アモルファス半導体には不純物に対する固溶限
が存在し、この固溶限のために、アモルファス半導体へ
不純物を過度に高い濃度で導入することは困難である。
これに対して、この第9の発明において上限が設定され
た不純物の濃度範囲では、不純物の導入が容易に行われ
る。
【0029】第10の発明の半導体装置の製造方法で
は、一旦多結晶半導体を層状に堆積した後、イオン注入
法によって不純物を導入することによって、ポリサイド
配線を構成する例えばポリシリコン層などの多結晶半導
体層を形成する。その際に、イオン注入法では固溶限付
近ないしそれ以上の濃度で不純物を導入し得ることを利
用して、多結晶半導体の不純物に対する固溶限付近ない
しそれ以上の濃度で不純物が導入される。このため、ポ
リサイド配線を形成した後の工程で熱処理が行われて
も、多結晶半導体層には不純物が十分に残留する。
【0030】第11の発明の半導体装置の製造方法で
は、不純物の注入量が、略4×1015atom/cm2以上に設
定されるので、ポリサイド配線を形成した後の工程で熱
処理が行われても、多結晶半導体層には不純物が十分に
残留することが保証される。
【0031】
【実施例】
<第1実施例>図1〜図4は、第1実施例における半導
体装置の製造方法を示す工程図である。この中で特に図
1は、この実施例の方法終了後の半導体装置の構造を示
している。
【0032】図1において、10はシリコン半導体基
板、1はシリコン半導体基板10の上主面に選択的に形
成されたN型拡散層、2はLOCOSすなわち素子分離
用の酸化膜、3は例えばSi02で構成された絶縁膜、
3aは絶縁膜3に選択的に形成されたコンタクトホー
ル、4はリンをドープされ、コンタクトホール3aを通
じてN型拡散層1の上面とコンタクトするポリシリコン
層、5はポリシリコン層4の上面に形成されポリシリコ
ン層4とともにポリサイドを構成するタングステンシリ
サイド(WSi2)層、そして、11はN型拡散層1の
下層に位置するP型半導体層である。
【0033】ポリシリコン層4とタングステンシリサイ
ド層5とで構成されるポリサイドにおいて、タングステ
ンシリサイド層5は、リンを含有している。その濃度
は、好ましくは1×1020〜10×1020atom/cm3程度
である。タングステンシリサイド層5にリンが含有され
るために、後工程で熱処理が行われても、ポリシリコン
層4の中のリンがタングステンシリサイド層5へと拡散
することが抑制される。
【0034】図1に示した構造のポリサイド配線は、図
2〜図4に示す工程を経ることによって形成可能であ
る。すなわち、まず図2に示すように、N型拡散層1、
LOCOS2、およびP型半導体層11を有するシリコ
ン半導体基板10の上面に絶縁膜3を形成する。
【0035】その後、図3に示すように、N型拡散層1
の上面に選択的に開口するコンタクトホール3aを絶縁
膜3に形成する。コンタクトホール3aを形成するに
は、例えば周知の選択的エッチング技術が用いられる。
【0036】つぎに、図4に示すように、絶縁膜3およ
びコンタクトホール3aを覆うようにポリシリコン層4
を形成する。ポリシリコン層4は、例えば減圧熱CVD
法を用いて、リンを"in-situ"にドープしたポリシリコ
ン層として形成する。そのためには、原料ガスとして、
例えばシランとホスフィンガスとの混合ガスを用いると
よい。
【0037】その後、図1に示すように、リンを含有す
るタングステンシリサイド層5をポリシリコン層4の上
に形成する。タングステンシリサイド層5は、リンを含
有したタングステンシリサイドをターゲットとしてスパ
ッタ法を実行することによって形成する。ターゲットに
おけるリンの濃度を適度に設定することによって、タン
グステンシリサイド層5において、1×1020〜10×
1020atom/cm3程度のリン濃度が得られる。
【0038】タングステンシリサイド層5におけるリン
濃度は1×1020atom/cm3以上であれば、後工程で熱処
理が行われても、ポリシリコン層4に含まれるリンのタ
ングステンシリサイド層5への拡散が十分に抑えられ
る。その結果、ポリシリコン層4とN型拡散層1の間
に、オーミック接触が維持され、製品完成後においても
実用上十分に低いコンタクト抵抗が実現する。
【0039】また、タングステンシリサイドにおけるリ
ンの固溶限のために、リン濃度は10×1020atom/cm3
程度を上限とするのが製造工程の容易さの観点から望ま
しい。すなわち、タングステンシリサイドには不純物に
対する固溶限が存在し、この固溶限のために、タングス
テンシリサイドへリンを導入し得る濃度には限界があ
る。しかしながら、リン濃度が10×1020atom/cm3
度以下の範囲であれば、リンの導入は容易に実行可能で
ある。
【0040】以上の説明では、タングステンシリサイド
層5の中にリンをドープしたが、リンの代わりにヒ素を
ドープしてもよい。その好ましい濃度は、1×1020
10×1020atom/cm3程度である。また、N型拡散層1
とのコンタクトに代わってP型半導体層とのコンタクト
をとる場合には、ポリシリコン層4およびタングステン
シリサイド層5にドープされる不純物としてP型不純物
が選択される。
【0041】さらに、タングステンシリサイド層5を形
成するのに、スパッタ法の代わりに、例えば熱CVD法
を用いてもよい。このとき、原料ガスとして、(1)シ
ランまたはジクロルシラン、(2)六フッ化タングステ
ン、および(3)ホスフィンまたはアルシン、の3種の
ガスの混合ガスを用いるとよい。混合ガスの流量を適切
に制御することによって、リンまたはヒ素が、1×10
20〜10×1020atom/cm3程度の濃度で"in-situ"にド
ープされたタングステンシリサイド層5を形成すること
が可能である。
【0042】また、この実施例の製造方法では、タング
ステンシリサイド層5にドープされるリンなどの不純物
が、イオン注入によらずに、スパッタ法、熱CVD法な
どを用いることによって、"in-situ"に導入されるの
で、イオン注入に要する高価な装置、複雑な工程を省く
ことができ、コストの削減を図ることができる。
【0043】<第2実施例>図5および図6は、第2実
施例の半導体装置の製造方法を示す工程図である。この
実施例では、まず、第1実施例の図3に示す工程までを
実行する。つぎに、図5に示すように、絶縁膜3および
コンタクトホール3aを覆うようにアモルファスシリコ
ン層6を形成する。アモルファスシリコン層6には、リ
ンがドープされており、その濃度はポリシリコンにおけ
るリンの固溶限に近い値ないしそれ以上に設定され、好
ましくは1×1021〜5×1021atom/cm3程度である。
【0044】アモルファスシリコン層6は、例えばプラ
ズマCVDを用いることによって、リンを"in-situ"に
ドープしたアモルファスシリコン層として形成される。
アモルファスシリコンの固溶限は、ポリシリコンの固溶
限よりも高いので、アモルファスシリコン層6にはポリ
シリコンの固溶限付近ないしそれを超えるリンを、"in-
situ"で容易に導入することが可能である。
【0045】その後、図6に示すように、タングステン
シリサイド層7をアモルファスシリコン層6の上に形成
する。これらのアモルファスシリコン層6とタングステ
ンシリサイド層7とでポリサイド配線が構成される。タ
ングステンシリサイド層7は、不純物を含有しなくても
よい。
【0046】アモルファスシリコン層6は、後工程の熱
処理によって多結晶化し、ポリシリコン層となる。この
とき、ポリシリコンにおけるリンはタングステンシリサ
イド層5へと拡散・侵入するが、あらかじめポリシリコ
ン層の固溶限に近い濃度あるいはそれ以上にリンがドー
プされているので、ポリシリコン層には十分な量のリン
が残留する。その結果、アモルファスシリコン層6が転
化したポリシリコン層とN型拡散層1の間のコンタクト
において、オーミック接触が維持され、製品完成後にお
いても実用上十分に低いコンタクト抵抗が実現する。
【0047】アモルファスシリコン層6におけるリン濃
度は1×1021atom/cm3以上であれば、ポリシリコンに
おける固溶限付近ないしそれ以上の濃度に相当するの
で、ポリシリコン層とN型拡散層1の間に、オーミック
接触が保証され、低いコンタクト抵抗が実現する。ま
た、アモルファスシリコン層6におけるリンの固溶限の
ために、リン濃度は、5×1021atom/cm3程度を上限と
するのが製造工程の容易さの観点から望ましい。
【0048】また、この実施例の製造方法では、アモル
ファスシリコン層6にドープされるリンが、イオン注入
によらずに"in-situ"に導入されるので、イオン注入に
要する高価な装置、複雑な工程を省くことができ、コス
トの削減を図ることができる。
【0049】<第3実施例>図7は、第3実施例の半導
体装置の製造方法を示す工程図である。この実施例で
は、まず、第1実施例の図4に示す工程までを実行す
る。つぎに、この工程で形成されたポリシリコン層4、
すなわちリンをドープされたポリシリコン層4に上面か
らイオン注入を実行することによってリンをさらに導入
し、ポリシリコン層4におけるリン濃度をその固溶限付
近ないしそれ以上の高濃度にまで高める。このとき、イ
オン注入量は、好ましくは4×1015atom/cm2程度以上
に設定される。
【0050】その後、図7に示すように、タングステン
シリサイド層8をリン濃度が高濃度に高められたポリシ
リコン層4aの上に形成する。これらのポリシリコン層
4aとタングステンシリサイド層8とでポリサイド配線
が構成される。このタングステンシリサイド層8は、不
純物を含有しなくてもよい。
【0051】後工程で熱処理が行われることによって、
ポリシリコン層4aの中のリンがタングステンシリサイ
ド層8へと拡散するが、あらかじめポリシリコン層の固
溶限に近い濃度あるいはそれ以上にリンがドープされて
いるので、ポリシリコン層4aには十分な量のリンが残
留する。その結果、ポリシリコン層4aとN型拡散層1
の間のコンタクトにおいて、オーミック接触が維持さ
れ、製品完成後においても低いコンタクト抵抗が実現す
る。
【0052】なお、ポリシリコン層4へイオン注入によ
って新たにドープされる不純物は、リンの代わりにヒ素
であってもよい。このときにも、イオン注入量は、好ま
しくは4×1015atom/cm2程度以上に設定される。
【0053】図8は、この実施例および後述する第4実
施例の方法に関する実証試験の結果を示すグラフであ
る。図8において、縦軸はポリサイドとN型拡散層1と
の間のコンタクト抵抗の値を表し、横軸はイオン注入量
を表している。丸印符号がこの実施例の方法に関する実
証試験の結果を表している。各イオン注入量に対して黒
丸印と白丸印とでそれぞれ表される2種類の試料につい
て試験が行われた。2種類の試料に関するデータの間に
わずかながら見られる誤差は、主として製造プロセスに
おけるばらつきを反映したものである。丸印符号が表す
この実施例の実証試験では、ヒ素(As)が注入され
た。
【0054】図8が示すように、イオン注入量が3×1
15atom/cm2であるときには、コンタクト抵抗の値は約
620〜820Ω程度の範囲にある。一方、イオン注入
量が6×1015atom/cm2ないしそれ以上では、コンタク
ト抵抗の値は約360Ω以下の実用上十分に低い値とな
っている。すなわち、イオン注入量が、3×1015atom
/cm2から6×1015atom/cm2へと増加する中で、コンタ
クト抵抗が急激に下降することが読み取られる。図8の
グラフ上で、データ点の間を妥当な曲線で補間すると、
イオン注入量が約4×1015atom/cm2以上であれば、十
分に低いコンタクト抵抗が得られることがわかる。
【0055】<第4実施例>図9は、第4実施例の半導
体装置の製造方法を示す工程図である。この実施例で
は、まず、第1実施例の図4に示す工程までを実行す
る。つぎに、図8に示すように、リンをドープされたポ
リシリコン層4の上にタングステンシリサイド層9を形
成する。これらのポリシリコン層4とタングステンシリ
サイド層9とでポリサイド配線が構成される。タングス
テンシリサイド層9は、形成された時点では不純物を含
有しなくてもよい。
【0056】つぎに、タングステンシリサイド層9に上
面からイオン注入を実行することによってリンを導入す
る。このとき、イオン注入量は、好ましくは4×1015
atom/cm2程度以上に設定される。
【0057】タングステンシリサイド層9にリンが含有
されるために、後工程で熱処理が行われても、ポリシリ
コン層4の中のリンがタングステンシリサイド層9へ拡
散することが抑制される。特に、イオン注入によってリ
ンが導入されるので、タングステンシリサイド層9の不
純物に対する固溶限付近ないしそれ以上の濃度で、リン
を導入することも可能である。
【0058】また、イオン注入量が、4×1015atom/c
m2程度以上に設定されたときには、後工程で熱処理が行
われても、ポリシリコン層4とN型拡散層1の間のコン
タクトにおいて、オーミック接触が維持され、製品完成
後においても実用上十分に低いコンタクト抵抗が実現す
ることが保証される。
【0059】なお、タングステンシリサイド層9へイオ
ン注入によって新たにドープされる不純物は、リンの代
わりにヒ素であってもよい。このときにも、イオン注入
量は、好ましくは4×1015atom/cm2程度以上に設定さ
れる。
【0060】図8に戻って、この実施例の方法に関する
実証試験の結果について説明する。図8において、四角
印符号がこの実施例の方法に関する実証試験の結果を表
している。各イオン注入量に対して黒四角印と白四角印
とでそれぞれ表される2種類の試料について試験が行わ
れた。2種類の試料に関するデータの間にわずかながら
見られる誤差は、主として製造プロセスのおけるばらつ
きを反映したものである。四角印符号が表すこの実施例
の実証試験では、リン(P)が注入された。
【0061】図8が示すように、イオン注入量が2×1
15atom/cm2であるときには、コンタクト抵抗の値は約
600〜720Ω程度の範囲にある。一方、イオン注入
量が4×1015atom/cm2ないしそれ以上では、コンタク
ト抵抗の値は約350Ω以下の実用上十分に低い値とな
っている。すなわち、イオン注入量が、2×1015atom
/cm2から4×1015atom/cm2へと増加する中で、コンタ
クト抵抗が急激に下降することが読み取られる。したが
って、イオン注入量が約4×1015atom/cm2以上であれ
ば、十分に低いコンタクト抵抗が得られることがわか
る。
【0062】<変形例> (1) 以上の各実施例において、N型拡散層1とのコ
ンタクトに代わってP型半導体層とのコンタクトをとる
場合には、ポリシリコン層、アモルファスシリコン層、
およびタングステンシリサイド層などに導入される不純
物には、P型不純物が選択される。
【0063】(2) 以上の各実施例ではポリサイド配
線を構成するシリサイド層として、タングステンシリサ
イド層を例示したが、他のシリサイド層であってもよ
い。
【0064】(3) 以上の各実施例では、ポリサイド
配線がコンタクトする対象として、N型拡散層1を例示
したが、一般に半導体層だけでなく、ポリシリコンの配
線層、あるいは他のポリサイドのシリサイド層であって
もよい。すなわち、一般に、半導体および半導体金属化
合物であってよい。
【0065】(4) 以上の各実施例では、ポリサイド
配線は一層のシリサイドと一層のポリシリコン層とで構
成された二層構造をなしていたが、一般には、シリサイ
ド層とポリシリコン層とを少なくとも各一層ずつ含む多
層構造であってもよい。
【0066】
【発明の効果】第1の発明の半導体装置の製造方法で
は、ポリサイド配線を構成する多結晶半導体層に導入さ
れる第1不純物と同一導電形式の第2不純物が、ポリサ
イドを配線を構成する半導体金属化合物層へも導入され
る。このため、ポリサイド配線を形成した後の工程で熱
処理が行われても、多結晶半導体層の第1不純物の半導
体金属化合物層への拡散が緩和ないし抑制される。その
結果、多結晶半導体層と他の半導体層または半導体金属
化合物層とのコンタクトにおけるコンタクト抵抗の上昇
が緩和ないし抑制される。
【0067】第2の発明の半導体装置の製造方法では、
半導体金属化合物層が含有する第2不純物の導入が、半
導体金属化合物を層状に堆積する過程の中で同時に行わ
れるので、高価で複雑なイオン注入法を用いる必要がな
い。このため、イオン注入に要する高価な装置、複雑な
工程を省くことができ、コストの削減を図ることができ
る。
【0068】第3の発明の半導体装置の製造方法では、
半導体金属化合物層における第2不純物の濃度が、略1
×1020atom/cm3以上となるように第2不純物の導入が
行われるので、ポリサイド配線を形成した後の工程で熱
処理が行われても、多結晶半導体層の第1不純物の半導
体金属化合物層への拡散が十分に抑制される。その結
果、多結晶半導体層と他の半導体層または半導体金属化
合物層とのコンタクトにおいて、オーミック接触が維持
され、実用上十分に低いコンタクト抵抗が実現する。
【0069】第4の発明の半導体装置の製造方法では、
半導体金属化合物層における第2不純物の濃度が、さら
に略10×1020atom/cm3以下となるように上限が設定
されるので、第2不純物の導入が容易に行い得る。
【0070】第5の発明の半導体装置の製造方法では、
半導体金属化合物を層状に堆積した後にイオン注入法に
よって第2不純物を導入することによって、半導体金属
化合物層が形成されるので、半導体金属化合物にその固
溶限付近ないしそれを超える高い濃度で第2不純物を導
入することが可能である。その結果、後工程で熱処理が
行われてもコンタクト抵抗を十分に低く抑えることが可
能である。
【0071】第6の発明の半導体装置の製造方法では、
第2不純物の注入量が、略4×1015atom/cm2以上に設
定されるので、ポリサイド配線を形成した後の工程で熱
処理が行われても、多結晶半導体層の第1不純物の半導
体金属化合物層への拡散が十分に抑制される。その結
果、多結晶半導体層と他の半導体層または半導体金属化
合物層とのコンタクトにおいて、オーミック接触が維持
され、実用上十分に低いコンタクト抵抗が実現する。
【0072】第7の発明の半導体装置の製造方法では、
ポリサイド配線を構成する例えばポリシリコン層などの
多結晶半導体層を形成するのに、一旦アモルファスシリ
コンなどのアモルファス半導体層を形成する。しかも、
アモルファス半導体には、多結晶半導体における固溶限
付近ないしそれ以上の濃度で不純物が導入される。この
ため、後の加熱処理によってアモルファス半導体層が転
換されてなる多結晶半導体層には、十分高い濃度の不純
物が残留する。その結果、多結晶半導体層と他の半導体
層または半導体金属化合物層とのコンタクトにおいて、
オーミック接触が維持され、実用上十分に低いコンタク
ト抵抗が実現する。
【0073】さらに、アモルファス半導体層が含有する
不純物の導入が、アモルファス半導体を層状に堆積する
過程の中で同時に、いわゆる"in-situ"に行われる。こ
のため、高価で複雑なイオン注入法を用いる必要がな
い。このため、イオン注入に要する高価な装置、複雑な
工程を省くことができ、コストの削減を図ることができ
る。
【0074】第8の発明の半導体装置の製造方法では、
不純物の濃度が、多結晶半導体の不純物に対する固溶限
付近ないしそれ以上の濃度に相当する略1×1021以上
となるように、アモルファス半導体層への不純物の導入
が行われる。このため、転換後の多結晶半導体層には、
十分高い濃度の不純物が残留するので、多結晶半導体層
と他の半導体層または半導体金属化合物層とのコンタク
トにおいて、オーミック接触が維持され、実用上十分に
低いコンタクト抵抗が保証される。
【0075】第9の発明の半導体装置の製造方法では、
アモルファス半導体層における不純物の濃度が、さらに
略5×1021atom/cm3以下となるように上限が設定され
るので、不純物の導入が容易に行い得る。
【0076】第10の発明の半導体装置の製造方法で
は、イオン注入法を用いることによって、多結晶半導体
層には固溶限付近ないしそれ以上の濃度で不純物が導入
される。このため、ポリサイド配線を形成した後の工程
で熱処理が行われても、多結晶半導体層には不純物が十
分に残留する。その結果、多結晶半導体層と他の半導体
層または半導体金属化合物層とのコンタクトにおいて、
オーミック接触が維持され、実用上十分に低いコンタク
ト抵抗が実現する。
【0077】第11の発明の半導体装置の製造方法で
は、不純物の注入量が、略4×1015atom/cm2以上に設
定される。このため、ポリサイド配線を形成した後の工
程で熱処理が行われても、多結晶半導体層には不純物が
十分に残留し、その結果、多結晶半導体層と他の半導体
層または半導体金属化合物層とのコンタクトにおいて、
オーミック接触が維持され、実用上十分に低いコンタク
ト抵抗が実現することが保証される。
【図面の簡単な説明】
【図1】 第1実施例の製造方法を示す工程図である。
【図2】 第1実施例の製造方法を示す工程図である。
【図3】 第1実施例の製造方法を示す工程図である。
【図4】 第1実施例の製造方法を示す工程図である。
【図5】 第2実施例の製造方法を示す工程図である。
【図6】 第2実施例の製造方法を示す工程図である。
【図7】 第3実施例の製造方法を示す工程図である。
【図8】 第3実施例の製造方法を実証するグラフであ
る。
【図9】 第4実施例の製造方法を示す工程図である。
【符号の説明】
1 N型拡散層(半導体層)、4 ポリシリコン層(多
結晶半導体層)、5,7,8,9 タングステンシリサ
イド層(半導体金属化合物層)、6 アモルファスシリ
コン層(アモルファス半導体層)。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 多結晶半導体層と半導体金属化合物層と
    を少なくとも各1層ずつ有する多層構造のポリサイド配
    線が配設され、前記多結晶半導体層と他の半導体層また
    は半導体金属化合物層とのコンタクトが形成された半導
    体装置の製造方法において、(a)第1不純物が導入され
    た多結晶半導体層として前記多結晶半導体層を形成する
    工程と、(b)前記第1不純物と同一導電形式の第2不純
    物が導入された半導体金属化合物層として前記半導体金
    属化合物層を形成する工程と、を備える半導体装置の製
    造方法。
  2. 【請求項2】 前記工程(b)が、半導体金属化合物を層
    状に堆積する過程の中で同時に前記第2不純物の導入を
    行うことによって、前記半導体金属化合物層を形成す
    る、請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記工程(b)において、前記第2不純物
    の濃度が、略1×1020atom/cm3以上となるように、当
    該第2不純物の導入が行われる、請求項2に記載の半導
    体装置の製造方法。
  4. 【請求項4】 前記工程(b)において、前記第2不純物
    の濃度が、略1×1020〜10×1020atom/cm3の範囲
    となるように、当該第2不純物の導入が行われる、請求
    項3に記載の半導体装置の製造方法。
  5. 【請求項5】 前記工程(b)が、半導体金属化合物を層
    状に堆積した後に、イオン注入法によって前記第2不純
    物を導入することによって、前記半導体金属化合物層を
    形成する、請求項1に記載の半導体装置の製造方法。
  6. 【請求項6】 前記工程(b)において、前記第2不純物
    の注入量が、略4×1015atom/cm2以上である、請求項
    5に記載の半導体装置の製造方法。
  7. 【請求項7】 多結晶半導体層と半導体金属化合物層と
    を少なくとも各1層ずつ有する多層構造のポリサイド配
    線が配設され、前記多結晶半導体層と他の半導体層また
    は半導体金属化合物層とのコンタクトが形成された半導
    体装置の製造方法において、(a)アモルファス半導体を
    層状に堆積しつつ同時に不純物を導入することによっ
    て、当該アモルファス半導体が多結晶化したときの当該
    不純物に対する固溶限付近ないしそれ以上の濃度で当該
    不純物を含有するアモルファス半導体層を形成する工程
    と、(b)前記半導体金属化合物層を形成する工程と、(c)
    加熱処理を行うことによって前記アモルファス半導体層
    を前記多結晶半導体層へと転換する工程と、を備える半
    導体装置の製造方法。
  8. 【請求項8】 前記工程(a)において、前記不純物の濃
    度が、略1×1021以上となるように、当該不純物の導
    入が行われる、請求項7に記載の半導体装置の製造方
    法。
  9. 【請求項9】 前記工程(a)において、前記不純物の濃
    度が、略1×1021〜5×1021atom/cm3の範囲となる
    ように、当該不純物の導入が行われる、請求項8に記載
    の半導体装置の製造方法。
  10. 【請求項10】 多結晶半導体層と半導体金属化合物層
    とを少なくとも各1層ずつ有する多層構造のポリサイド
    配線が配設され、前記多結晶半導体層と他の半導体層ま
    たは半導体金属化合物層とのコンタクトが形成された半
    導体装置の製造方法において、(a)多結晶半導体を層状
    に堆積した後に、イオン注入法によって不純物を導入す
    ることによって、前記多結晶半導体の当該不純物に対す
    る固溶限付近ないしそれ以上の濃度で当該不純物を含有
    する層として前記多結晶半導体層を形成する工程と、
    (b)前記半導体金属化合物層を形成する工程と、を備え
    る半導体装置の製造方法。
  11. 【請求項11】 前記工程(a)において、前記不純物の
    注入量が、略4×1015atom/cm2以上である、請求項1
    0に記載の半導体装置の製造方法。
JP22635794A 1994-09-21 1994-09-21 半導体装置の製造方法 Pending JPH0897281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22635794A JPH0897281A (ja) 1994-09-21 1994-09-21 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22635794A JPH0897281A (ja) 1994-09-21 1994-09-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0897281A true JPH0897281A (ja) 1996-04-12

Family

ID=16843889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22635794A Pending JPH0897281A (ja) 1994-09-21 1994-09-21 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0897281A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JP2009218610A (ja) * 2009-05-15 2009-09-24 Renesas Technology Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JP2009218610A (ja) * 2009-05-15 2009-09-24 Renesas Technology Corp 半導体装置

Similar Documents

Publication Publication Date Title
CN100336186C (zh) 形成硅化镍层以及半导体器件的方法
JPH088224B2 (ja) 集積回路のコンタクト及び内部接続線の形成方法
JPH0624226B2 (ja) スタック形cmos装置の製造方法
EP0106458B1 (en) Method of manufacturing a semiconductor device including a mis field effect transistor
JPH10163132A (ja) 半導体装置の金属配線およびその形成方法
JPH0750276A (ja) 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法
JP3213909B2 (ja) 抵抗およびその作製方法
JPH07283168A (ja) 半導体装置およびその製造方法
JPH0897281A (ja) 半導体装置の製造方法
US5858868A (en) Method of manufacturing a laminated wiring structure preventing impurity diffusion therein from N+ and P+ regions in CMOS device with ohmic contact
GB2314456A (en) Method of forming a polycide contact layer in a semiconductor device
US6891244B2 (en) Plug structure having low contact resistance and method of manufacturing
JPH0817826A (ja) 内部配線を有する半導体装置およびその製造方法
JPH0855852A (ja) 半導体装置及びその製造方法
KR100645221B1 (ko) 반도체 소자의 제조 방법
CN1220486A (zh) 在半导体器件中形成接触的方法及半导体器件
JPH0582772A (ja) 半導体装置及びその製造方法
JPH0629484A (ja) 半導体記憶装置
JPH08172164A (ja) 半導体装置の製造方法
KR960035888A (ko) 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
KR100331279B1 (ko) 반도체소자의 게이트전극 형성방법
JPH0637108A (ja) 半導体装置の製造方法
JP3394391B2 (ja) 半導体装置及びその製造方法
JPS61174628A (ja) 半導体装置の製造方法
JPH0669445A (ja) 半導体メモリ装置の製造方法