JPH1012731A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1012731A
JPH1012731A JP16768896A JP16768896A JPH1012731A JP H1012731 A JPH1012731 A JP H1012731A JP 16768896 A JP16768896 A JP 16768896A JP 16768896 A JP16768896 A JP 16768896A JP H1012731 A JPH1012731 A JP H1012731A
Authority
JP
Japan
Prior art keywords
film
opening
insulating film
contact plug
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16768896A
Other languages
English (en)
Other versions
JP2842385B2 (ja
Inventor
Hisamitsu Suzuki
久満 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8167688A priority Critical patent/JP2842385B2/ja
Publication of JPH1012731A publication Critical patent/JPH1012731A/ja
Application granted granted Critical
Publication of JP2842385B2 publication Critical patent/JP2842385B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】半導体装置のコンタクトプラグと配線層との接
続を良好にすること。 【解決手段】層間絶縁膜307−2に導電性のバッファ
膜308,絶縁膜309を形成してから開口311を設
ける。コンタクトプラグ312aを形成してから絶縁膜
309を除去し、ドライエッチングで自然酸化膜を除去
する。バッファ膜308から突き出た形状のコンタクト
プラグを形成できる。バッファ膜308と絶縁膜309
とに反射防止作用をもたせることにより形状のよい開口
をひろげることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にコンタクトプラグを有する半導体装置
の製造方法に関する。
【0002】
【従来の技術】近年の、微細化・高集積化技術の進歩に
よって、基板に対し平面方向のスケーリングが進み、ク
ォーターミクロンのコンタクトが形成可能となってきて
いる。ところが、一方で、基板に対し垂直方向のスケー
リングは、基板と配線間での容量や、上層配線と下層配
線間での容量が増加するため、難しいのが現状である。
このため、基板に対し平面方向のスケーリングが進むに
つれ、コンタクト部分のアスペクト比が大きくなり、コ
ンタクト部での確実な接続のためコンタクトプラグの使
用が必須となっている。
【0003】例えば、コンタクトプラグの形成方法とし
ては、特開平1−147843号公報及び、特開昭62
−32630号公報に記載されている。
【0004】まず、特開平1−147843号公報に記
載のものについて説明する。図10(A)に示すよう
に、公知の技術を用い半導体基板101上に素子分離領
域102,第1の電極105,層間絶縁膜107−1,
第2の電極106,層間絶縁膜107−2を形成し、コ
ンタクト用の開口111を所望の位置に形成し、導電膜
112を成長する。この際に、導電膜112の材料には
ノンドープト・ポリシリコンあるいはドープト・ポリシ
リコンを用いる。ただし、ノンドープト・ポリシリコン
の場合にはデポジション後に不純物を添加し導電材料と
すれば問題はない。
【0005】次に、図10(B)に示したように、導電
膜112を層間絶縁膜107−2の表面が露出するまで
公知の技術を用いてエッチバックしてコンタクトプラグ
112aを形成する。このとき、第1のコンタクトプラ
グ112aの表面は、層間絶縁膜107−2の表面より
も下にくる。
【0006】最後に、図10(C)に示したように、導
電膜113を付着することによって、半導体基板101
表面部の拡散層104と導電膜113がコンタクトプラ
グ112aを介して接続される。
【0007】図10(B)において、エッチバックを行
う時のエッチングは、エッチングガスの種類、エッチン
グ時のパワー、圧力等の条件を選択することにより、
層間絶縁膜107−2の方が導電膜112よりも早いエ
ッチングレートを持つ条件層間絶縁膜102−2と導
電膜112が同じエッチングレートを持つ条件層間絶
縁膜102−2の方が導電膜112よりも遅いエッチン
グレートを持つ条件のいずれかを選択することができ
る。
【0008】エッチング条件又はを用いた場合、エ
ッチバックの際のオーバーエッチによって、層間絶縁膜
107−2がエッチングされ、第2の電極106表面が
露出する危険がある。このため、通常エッチング条件
を用いる。
【0009】特開平1−147843号公報において
も、図10(B)と同様の図が示されているので、エッ
チング条件を用いていると考えられる。
【0010】一方、特開昭62−32630号公報で
は、図11(B)に示したように、ポリシリコンプラグ
34の上部が、誘電体層の表面22に突き出ているよう
に見えるが、特開昭62−32630号公報の第5頁左
下欄に、「ポリシリコン層30のエッチバックのために
用いられる方法は、好ましくはポリシリコン層30に下
層の誘電体層20とほぼ同じ速度でエッチングさせるガ
スと方法条件を用いてプラズマ内で達成される。ポリシ
リコン層30と誘電体層20のエッチング速度の、わず
かな相違が、誘電体層20の表面22の位置に対する、
ポリプラグ34の周辺表面36の垂直位置に変動を引き
起こすであろう。典型的エッチング方法は、ポリプラグ
34の周辺表面37を0から0.3ミクロンの間まで誘
電体層20の表面22の上もしくは下のいずれかに位置
されるであろう。」の記載から、エッチング条件を用
いていることが明らかであり、明細書の記述内容からも
エッチング後のポリプラグ34の表面の誘電体層20に
対する位置関係も安定していないことがわかる。
【0011】
【発明が解決しようとする課題】第1の問題点は、前述
したエッチング条件及びでは、コンタクトプラグの
形成を安定的に行うのは難しく、また、エッチング条件
では、コンタクトプラグ112aは層間絶縁膜107
−2よりも下に表面が位置してしまう。この場合、微細
なコンタクトでは、コンタクトプラグとコンタクトプラ
グ上に形成される配線との接触面積が小さいため、接触
抵抗が無視できなくなり問題となっている。
【0012】第2の問題点は、図9(A)に示すよう
に、拡散層204に複数のコンタクト211を設けよう
とするとき、下地に段差のある部分では、コンタクト形
成工程でフォトレジスト膜210に設けるコンタクト用
の開口の形状が半導体基板の上面から見て形状が円形で
はなく楕円形に歪むことである。
【0013】その理由は、下地が平坦な場合、図9
(B),(C)に示すように、第1の開口211−1P
の形状は半導体基板上面から見て円形となるが、下地に
段差のある部分では、露光光が下地の層間絶縁膜207
の反射の影響を受けるため、フォトレジスト膜の第2の
開口211−2Pの形状は半導体基板の上面から見て円
形ではなく形状が歪み楕円形になるためである。
【0014】また、一方で水平方向のスケーリングが進
むと、第2の開口211−2Pに対応するコンタクト部
は、素子分離領域202のバーズビーク部(拡散層20
4の素子分離領域202(フィールド酸化膜)との境界
部)に近づくが、前述のように開口が歪みサイズが大き
くなると、素子分離領域202のバーズビーク部がエッ
チングされ、半導体基板201と拡散層204がコンタ
クトプラグで短絡する危険性が生じる。
【0015】第3の問題は、微細なコンタクトの場合、
コンタクトプラグとコンタクトプラグ上に形成される例
えばアルミニウム、銅、シリサイド等の金属配線との接
触抵抗を低減するために、コンタクトプラグ上への配線
を形成する前に、例えばアルゴン、ヘリウム等の不活性
ガスやHFガス等を用いたドライエッチングによってコ
ンタクトプラグ表面の自然酸化膜をエッチングして清浄
化する場合がある。
【0016】この清浄化処理を行うと層間絶縁膜207
も同時にエッチングされ、エッチングされた層間絶縁膜
の材料が、清浄化処理中にコンタクトプラグ表面に再付
着し、接触抵抗がばらつく原因となる。また、この清浄
化処理を行わないと、コンタクトプラグ表面の自然酸化
膜によって清浄化処理行わない場合に比べ接触抵抗が高
くなる。
【0017】本発明の目的は、第1にコンタクトプラグ
とコンタクトプラグ上に形成される配線との接触面積を
大きくすること、第2にコンタクトプラグとコンタクト
プラグ上に形成される配線との接触抵抗を低減するこ
と、第3にフォトリソグラフィー工程で下地の段差等の
影響により形状が歪んでコンタクトサイズが場所により
所期のものより大きくなることを防ぐことにある。
【0018】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面部に拡散層の形成された半導体基板上の
第1の絶縁膜に、層間絶縁膜、導電性のバッファ膜及び
前記バッファ膜と併せて反射防止作用をもつ第2の絶縁
膜を順次に堆積する工程と、前記拡散層又は前記第1の
絶縁膜を選択的に被覆し前記層間絶縁膜で覆われた第1
の導電膜に達する開口を形成し、前記開口部を第2の導
電膜で埋めるコンタクトプラグを形成し、前記第2の絶
縁膜を除去することにより、前記コンタクトプラグの表
面部を前記反射防止膜の表面より突出させる工程と、第
3の導電膜を堆積しパターニングして前記層間絶縁膜を
露出させて配線層を形成する工程とを含むというもので
ある。
【0019】この場合第2の導電膜を全面に堆積して開
口部を埋めた後、エッチングを行なって前記開口部のみ
に残してコンタクトプラグを形成することができる。
【0020】あるいは、第2の導電膜を開口部に選択的
に成長してこれを埋めるコンタクトプラグを形成しても
よい。第2の導電膜の表面が第2の絶縁膜の表面に達す
る迄選択成長を行なってもよいし、拡散層に達する第1
の開口及び第1の導電膜に達する第2の開口をそれぞれ
形成し、第2の導電膜を形成する際に、前記第1の開口
部及び第2の開口部にそれぞれ選択成長させた後前記第
1の開口部の埋め込みが完了する前に全面成長に切換え
て前記第1の開口部及び第2の開口部を前記第2の導電
膜で埋め、エッチングを行なって前記第1の開口部及び
第2の開口部のみにそれぞれ残して第1のコンタクトプ
ラグ及び第2のコンタクトプラグを形成してもよい。
【0021】更に、バッファ膜はシリコン膜又は窒化チ
タン膜とし、第2の導電膜を全面成長するときは、ポリ
シリコン膜、アモルファスシリコン膜、高融点金属膜又
は高融点金属シリサイド膜とすることができる。又、第
2の導電膜を選択成長するときは、ポリシリコン膜又は
高融点金属膜とすることができる。
【0022】コンタクトプラグを形成した後に第2の絶
縁膜を除去するので、コンタクトプラグをバッファ膜の
表面から突出させることが容易となる。
【0023】コンタクトプラグの表面の清浄化処理とし
てドライエッチングを行なって自然酸化膜の除去を行な
ってもバッファ膜の材料が再付着してもこれは導電性で
あるので問題はない。
【0024】バッファ膜と第1の絶縁膜との複合膜に反
射防止作用をもたせてあるので露光時に下地からの反射
の影響を軽減できる。
【0025】
【発明の実施の形態】次に本発明の第1の実施の形態に
ついて説明する。
【0026】図1(A)に示すように、公知の技術を用
い、半導体基板301(P型シリコン基板)上に素子分
離領域302,ゲート酸化膜303,N+ 型の拡散層3
04,第1の電極305(ゲート電極)、層間絶縁膜3
07−1,第2の電極306,層間絶縁膜307−2を
形成する。次に厚さ30nmのポリシリコン膜又は25
nmの窒化チタン(TiN)膜でなるバッファ膜30
8,厚さ20〜50nmの酸化シリコン膜、窒化シリコ
ン膜等の絶縁膜309を形成し、フォトレジスト膜31
0を塗布法により形成し、i線を用いて露光し、現像し
て所望の位置にコンタクト用の開口311を転写し、公
知のエッチング技術により拡散層304を露出させる。
【0027】次に、図1(B)に示すように、フォトレ
ジスト膜310を除去後に、例えば、200〜1000
nmの導電膜312を全面に堆積する。
【0028】ここで、好適には導電膜312は、ポリシ
リコン、アモルファスシリコン、シリコンや、タングス
テン、モリブデン、等の高融点金属とのシリサイドや、
タングステン、アルミニウム等の金属を用い開口部が導
電膜312で完全に埋め込まれるようにする。
【0029】例えば、導電膜312がポリシリコン、ア
モルファスシリコン等のカバレッジの良い膜であれば、
開口幅の半分以上の膜厚を成長させれば、開口部が完全
に埋め込まれるので、開口寸法に応じて適切な膜厚を決
定すれば良い。
【0030】また、導電膜312としてポリシリコン、
アモルファスシリコン、シリコン等を成長する場合に不
純物をドープしながら成長させてもよいし、ノンドープ
で成長終了後に熱拡散、イオン注入、等の方法によって
不純物を導入してもよい。
【0031】次に、公知のエッチング技術によって第1
の導電膜312をエッチングして図1(c)に示すコン
タクトプラグ312aを形成する。このエッチングとし
ては、好適には導電膜312を第1の絶縁膜309表面
から完全にエッチング除去した時点でエッチングの終点
を検出する(エッチング中のプラズマスペクトルの変化
を検出し、エッチングの終点を検出する)公知の方法
と、前述した、絶縁膜309の方が導電膜312よりも
遅いエッチングレートを持つ条件(例えば、第1の絶縁
膜309が酸化シリコン膜、第1の導電膜312がポリ
シリコン膜ならHClとO2 の混合ガスを用いた反応性
イオンエッチング)を併用して用いると、コンタクトプ
ラグ312aは、第1の絶縁膜309の表面よりも10
〜20nm下の位置に表面がするように安定的に形成で
きる。
【0032】次に、図2(A)に示すように、公知のエ
ッチング技術によって、絶縁膜309を除去する。例え
ば、絶縁膜309が酸化シリコン膜であれば、好適には
バッファードフッ酸によるウェットエッチを用いるのが
良い。
【0033】これによってコンタクトプラグ312aの
表面を、バッファ膜308の表面よりも10〜30nm
上にすることができる。
【0034】次に、図2(B)に示すように、例えば、
アルゴン、ヘリウム等の不活性ガスや、HFガスの自然
酸化膜を除去する。このとき、反射防止膜308の材料
がコンタクトプラグ312aに再付着しても導電性であ
るので問題は生じない。この表面処理によって、最終的
に、コンタクトプラグ312bの表面は、薄くなったバ
ッファ膜308aの表面より上でかつ層間絶縁膜307
−2の表面よりも20〜40nm上の位置にくるように
安定的に形成できる。
【0035】次に、図2(C)に示すように、導電膜3
13を成長する。この導電膜313にはアモルファスシ
リコン、ポリシリコン、ドープトポリシリコンや、タン
グステン、モリブデン等の高融点金属とのシリサイド
や、シリサイドとポリシリコンの複合膜であるポリサイ
ド、アルミニウム、銅、金等の金属や、シリコンを数%
含んだアルミニウム、銅、金等が適用できる。
【0036】また、好適には清浄化処理工程(図1
(B))及び導電膜形成工程(図1(C))は連続的に
行われ、清浄化処理の後は、コンタクトプラグの表面に
自然酸化膜が再び出来ないような、例えば減圧された状
況や、窒素、アルゴン、ヘリウム、等の不活性ガス雰囲
気等の状況で、第2の導電膜313の形成が例えばCV
D法やスパッタ法等により始まることが望ましい。
【0037】次に、導電膜313とバッファ膜308a
の2層膜をパターニングしてコンタクトプラグ312b
に接続する配線層を形成する。
【0038】尚、下地が平坦な拡散層上に開口を設けて
コンタクトプラグを形成する場合について説明したが、
図9に示したような状況や、第1の電極や第2の電極上
に開口を設ける場合でも、バッファ膜308及び第1の
絶縁膜309が反射防止作用をもっているのでフォトレ
ジスト膜310が下地からの反射の影響を受けることが
少なくなるので、コンタクト用の開口の形状の歪は少な
くなりほぼ円形に形成出来る。
【0039】なお、バッファ膜は露光光(本実施の形態
ではi線)に対して透明である必要はなく寧ろ吸収があ
る方が好ましい。レンズなどの光学部分に使用される反
射防止膜は透明性が要請されるが、ここではその目的か
らいってもその必要は全くない。
【0040】次に、本発明の第2の実施の形態について
説明する。
【0041】第1の実施の形態と同様にして、図3
(A)に示すように、半導体基板401上に素子分離領
域402,ゲート酸化膜403,拡散層404,第1の
電極405,層間絶縁膜407−1,第2の電極40
6,層間絶縁膜407−2,バッファ膜408(例えば
25nmの窒化チタン膜)、第1の絶縁膜409(例え
ば20〜50nmの酸化シリコン膜)、フォトレジスト
膜410を形成し、i線による露光を行ない、現像して
開口411を形成し、エッチングを行なって拡散層40
4を露出させ、図3(B)に示すように、導電膜412
を形成する。
【0042】尚、好適には導電膜412(200〜10
00nm)は、ポリシリコン、アモルファスシリコン、
シリコンや、タングステン、モリブデン、等の高融点金
属とのシリサイドや、タングステン、アルミニウム等の
金属を用い開口部が導電膜412で完全に埋め込まれる
ようにする。
【0043】例えば、導電膜412がポリシリコン、ア
モルファスシリコン、等のカバレッジの良い膜であれ
ば、開口幅の半分以上の膜厚を成長させれば、開口部が
完全に埋め込まれるので、開口寸法に応じて適切な膜厚
を決定すれば良い。
【0044】また、導電膜412としてポリシリコン、
アモルファスシリコン、シリコン等を成長する場合に不
純物をドープしながら成長させてもよいし、ノンドープ
で成長終了後に熱拡散、イオン注入等の方法によって不
純物を導入してもよい。
【0045】次に、エッチングの終点を検出する公知方
法と、前述した、絶縁膜409の方が導電膜412より
も早いエッチングレートを持つ条件(例えば、第1の絶
縁膜が酸化シリコン膜、第1の導電膜がポリシリコン膜
ならCHF3 とCF4 の混合ガスを用いた反応性イオン
エッチング)を併用して用いると、図3(c)に示すよ
うにコンタクトプラグ412aはその表面が絶縁膜40
9の表面よりも10〜20nm上になるように形成でき
る。
【0046】次に、公知のエッチング技術によって、図
4(A)に示すように、絶縁膜409を除去する。例え
ば、絶縁膜409が酸化シリコン膜であれば、好適には
バッファードフッ酸によるウェットエッチを用いるのが
良い。これによってコンタクトプラグ412bの表面
は、バッファ膜408の表面よりも30〜70nm上に
することができる。
【0047】次に、例えば、アルゴン、ヘリウム等の不
活性ガスや、HFガス等を用いてドライエッチングを行
ないコンタクトプラグ412aの表面の自然酸化膜を除
去する。この表面処理によって、図4(B)に示すよう
に、最終的に、導電膜412で形成されたコンタクトプ
ラグ412bは、薄くなったバッファ膜408aの表面
よりは上でかつ層間絶縁膜407−2の表面よりも40
〜80nm上の位置に表面がくるように安定的に形成で
きる。
【0048】ここで、前述した第1の実施の形態では、
導電膜で形成されたコンタクトプラグは、層間絶縁膜の
表面よりも20〜40nm上であったのに対し、本実施
の形態では、層間絶縁膜の表面よりも40〜80nm上
にまで突起させることができるので、第1の実施の形態
より配線層との接触面積が増加し、接触抵抗が低減する
のは言うまでもない。
【0049】次に、図4(C)に示すように、第1の実
施の形態と同様に導電膜413を成長する。この導電膜
413としては、第1の実施の形態と同様に、アモルフ
ァスシリコン、ポリシリコン、ドープトポリシリコン
や、タングステン、モリブデン等の高融点金属とのシリ
サイドや、シリサイドとポリシリの複合膜であるポリサ
イド、アルミニウム、銅、金等の金属や、シリコンを数
%含んだアルミニウム、銅、金等が適用でき、更に、好
適には、第1の実施の形態と同様に、清浄化処理工程
(図4(B))及び第2の導電膜形成工程の作業が連続
的に行なわれるのが望ましく、清浄化処理の後は、コン
タクトプラグの表面に再び自然酸化膜が出来ないよう
な、例えば減圧された状況や、窒素、アルゴン、ヘリウ
ム、等の不活性ガス雰囲気等の状況で、導電膜413の
形成が例えばCVD法やスパッタ法等により始まること
が望ましいことは言うまでもない。
【0050】次に、導電膜413とバッファ膜48aの
積層膜をパターニングしてコンタクトブロック412b
に接続する配線層を形成する。
【0051】尚、第1の実施の形態と同様に、下地が平
坦な拡散層上に開口を設けてコンタクトプラグを形成す
る場合について説明したが、図9に示したような状況
や、第1の電極や第2の電極上に開口を設ける場合で
も、バッファ膜408により、フォトレジスト膜409
が下地からの反射の影響を受けることが少なくなるの
で、コンタクト用の開口の形状の歪は少なくなりほぼ円
形に形成出来る。
【0052】更に、第1及び第2の実施の形態の変形と
して、コンタクトプラグ形成の際に、エッチングの終点
を判断する公知方法を用いるとともに絶縁膜と導電膜が
ほぼ同じエッチングレートを持つ条件を用いても良い。
この場合には、従来技術でも述べたように、導電膜で形
成されたコンタクトプラグの表面の位置が、エッチング
の際に若干ばらつくが、絶縁膜の表面とほぼ同じ位置で
形成でき、最終的に、コンタクトプラグは、層間絶縁膜
の表面よりも40〜60nm上にできる。
【0053】次に、本発明の第3の実施の形態について
説明する。
【0054】第1,第2の実施の形態と同様にして、図
5(A)に示すように、半導体基板501上に素子分離
領域502,ゲート酸化膜503,拡散層504,第1
の電極505,層間絶縁膜507−1,第2の電極50
6,層間絶縁膜507−2,バッファ膜508(例えば
25nmの窒化チタン膜)、絶縁膜509(例えば20
〜50nmの酸化シリコン膜)、フォトレジスト膜50
1を形成し、i線による露光を行ない、現像して開口5
11を形成し、エッチングを行なって拡散層504を露
出させる。
【0055】次に、フォトレジスト膜510を除去し、
例えば特開平4−58525号公報に記載されている、
図5(B)に示すように、ポリシリコンを選択的にコン
タクト内に成長させる選択CVD技術を用いて、例え
ば、200〜1000nmの導電膜512を成長させ
る。
【0056】上記公報記載の方法は、成長ガス(SiH
2 Cl2 )とエッチングガス(HCl)を同時に流して
ポリシリコン層をコンタクトホール内に選択形成させる
成長工程と、成長ガスを止めてエッチングガス(HC
l)を流して絶縁膜上に形成される好ましくないシリコ
ン塊を除去するエッチング工程とを順次設けることによ
り、コンタクトホール内に多結晶リコン膜を選択的に成
長する方法である。
【0057】尚、好適には導電膜512は、ポリシリコ
ンの他に、ドープトポリシリコン、シリコンやタングス
テン等の金属でも選択成長できるので使用できる。ま
た、導電膜512としてポリシリコンやシリコンを成長
する場合には不純物をドープしながら成長させてもよい
し、ノンドープで成長終了後に熱拡散、イオン注入等の
方法によって不純物を導入してもよい。
【0058】次に、公知のエッチング技術によって、図
5(C)に示すように、絶縁膜509を除去する。例え
ば、絶縁膜509が酸化シリコン膜であれば、好適には
酸化膜ウェットエッチ(バッファードフッ酸)を用いる
のが良い。
【0059】これによって導電膜512で形成されたコ
ンタクトプラグの表面は、ッファ膜508の表面よりも
30〜70nm上にすることができる。
【0060】次に、例えば、アルゴン、ヘリウム等の不
活性ガスや、HFガス等を用いて、ドライエッチングを
行ない導電膜512の表面の自然酸化膜を除去して、図
6(A)に示すように、コンタクトプラグ512aを形
成する。この表面処理によって、最終的に、コンタクト
プラグ512aは、層間絶縁膜507−2の表面よりも
40〜80nm上にできる。
【0061】ここで、前述した第1の実施の形態では、
コンタクトプラグは、層間絶縁膜の表面よりも20〜4
0nm上であったのに対し、本実施の形態では、前述し
た第2の実施の形態と同様、層間絶縁膜507−2の表
面よりも40〜80nm上とすることができるので、第
1の実施の形態より配線層との接触面積が増加し、接触
抵抗が低減するのは言うまでもない。
【0062】次に、図6(B)に示すように、第1の実
施の形態と同様に導電膜513を成長する。この第2の
導電膜513には、第1の実施の形態と同様に、アモル
ファスシリコン、ポリシリコン、ドープトポリシリコン
や、タングステン、モリブデン等の高融点金属とのシリ
サイドや、シリサイドとポリシリコンの複合膜であるポ
リサイド、アルミニウム、銅、金等の金属や、シリコン
を数%含んだアルミニウム、銅、金等が適用でき、更
に、好適には、第1の実施の形態と同様に、清浄化処理
(図6(A))と第2の導電膜の形成作業が連続的に行
なわれるのが望ましく、清浄化処理の後は、コンタクト
プラグの表面に自然酸化膜が再び出来ないような、例え
ば減圧された状況や、窒素、アルゴン、ヘリウム、等の
不活性ガス雰囲気等の状況で、第2の導電膜513の形
成が例えばCVD法やスパッタ法等により始まることは
望ましいことは言うまでもない。
【0063】次に、導電膜513とバッファ膜508a
の積層膜をパターニングしてコンタクトプラグ512a
と接続する配線層を形成する。
【0064】更に、第1の実施の形態と同様に、下地が
平坦な拡散層上に開口を形成する場合について説明した
が、図9に示したような状況や、第1の電極や第2の電
極上に開口を設ける場合でも、バッファ膜508によ
り、フォトレジスト膜510が下地からの反射の影響を
受けることが少なくなるので、コンタクト用の開口の形
状の歪は少なくなりほぼ円形に形成出来る。
【0065】次に、本発明の第4の実施の形態について
説明する。図7(A)に示すように、第1〜第3の実施
の形態と同様にしてフォトレジスト膜610の形成まで
を行なう。次に、i線による露光、現像を行ない開口6
11−1,611−2を形成し、エッチングを行なって
拡散層604及び第2の電極606をそれぞれ露出させ
る。
【0066】次に、第3の実施の形態と同様な選択成長
法により、図7(B)に示すように、浅い方の開口の入
口まで導電膜612−2を埋め込む。このとき、深い方
の開口には途中まで導電膜612−1が形成されてい
る。次に、選択性のない全面成長に切り換えて、図7
(C)に示すように、導電膜612を形成する。
【0067】次に、第1の実施の形態と同様にして、図
8に示すように、コンタクトプラグ612a,612b
を形成する。第2の実施の形態と同様にしてもよい。以
下の工程は第1,第2の実施の形態と同じである。
【0068】これは、深さの違うコンタクト用の開口が
存在する場合、選択成長のみを用いると、浅い方の開口
部に埋め込まれたコンタクトプラグの表面の位置と深い
開口部に埋め込まれたコンタクトプラグの表面の位置で
は、前者の方が、層間絶縁膜の表面から出っ張る量が大
きくなるのを防止するための方法である。
【0069】
【発明の効果】以上説明したように、本発明は層間絶縁
膜上にバッファ膜及び第2の絶縁膜を堆積してからコン
タクト用の開口を設けて、コンタクトプラグを形成した
のち第2の絶縁膜を除去することにより、コンタクトプ
ラグをバッファ膜から突き出た状態にすることが確実に
行えるので配線層との接触面積を大きくできる。第2の
絶縁膜がコンタクトプラグの表面の位置を決める際のク
ッションの役割を果たすこと、第2の絶縁膜を除去する
ときのエッチング阻止層の役割をバッファ層が果たすの
で層間絶縁膜の厚さに影響を及ぼすことを防止できるこ
とによる。従って電気的特性や信頼性の向上を図れる。
【0070】また、コンタクトプラグ表面の自然酸化膜
を除去するときに絶縁物が再付着するのを導電性のバッ
ファ膜が防止するので配線層との接触抵抗を低減でき
る。
【0071】更に、層間絶縁膜の表面にバッファ層と第
2の絶縁膜を設けてあるのでその反射防止の作用により
下地からの反射の悪影響を抑制できるので、コンタクト
プラグを開ける位置による形状のばらつきを少なくする
ことができる。従って高集積化及び信頼性の向上が図れ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態について説明するた
めの(A)〜(C)に分図して示す工程順断面図。
【図2】図1に続いて(A)〜(C)に分図して示す工
程順断面図。
【図3】本発明の第2の実施の形態について説明するた
めの(A)〜(C)に分図して示す工程順断面図。
【図4】図3に続いて(A)〜(C)に分図して示す工
程順断面図。
【図5】本発明の第3の実施の形態について説明するた
めの(A)〜(C)に分図して示す工程順断面図。
【図6】図5に続いて(A),(B)に分図して示す工
程順断面図。
【図7】本発明の第4の実施の形態について説明するた
めの(A)〜(C)に分図して示す工程順断面図。
【図8】図7に続いて示す断面図。
【図9】従来技術の問題点の説明のための目的とする形
状を示す平面図(図9(A)),図9(A)のA−A線
断面図に相当する部分の実際の形状を示す断面図(図9
(B))、図9(B)に対応する平面図(図9
(C))。
【図10】特開平1−147843号公報に記載の技術
について説明するための(A)〜(C)に分図して示す
工程順断面図。
【図11】特開昭62−32630号公報に記載の技術
について説明するための(A),(B)に分図して示す
工程順断面図。
【符号の説明】
101,201,301,401,501,601
半導体基板 102〜602 素子分離領域 303〜603 ゲート酸化膜 104〜604 拡散層 105〜605 第1の電極 106,206〜606 第2の電極 107−1,207,207−1〜607−1,107
−2〜607−2層間絶縁膜 308〜608 バッファ膜 309〜609 絶縁膜 310〜610 フォトレジスト膜 211,211−1P,211−2P,311〜61
1,611−1,611−2 開口 312〜612,612−1,612−2 導電膜 312a〜612a コンタクトプラグ 312b,412b,612b コンタクトプラグ 10 ウェハのサブストレート 12 拡散領域 14 ウェハの表面 16 フィールド酸化物領域 18 ポリシリコンゲート 20 二酸化シリコン層 22 誘電体層の表面 24 コンタクト穴 30 ポリシリコン層 32 ポリシリコン層の表面 34 ポリプラグ 36 周辺表面 37 ポリプラグの表面

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 表面部に拡散層の形成された半導体基板
    上の第1の絶縁膜に、層間絶縁膜、導電性のバッファ膜
    及び前記バッファ膜と併せて反射防止作用をもつ第2の
    絶縁膜を順次に堆積する工程と、前記拡散層又は前記第
    1の絶縁膜を選択的に被覆し前記層間絶縁膜で覆われた
    第1の導電膜に達する開口を形成し、前記開口部を第2
    の導電膜で埋めるコンタクトプラグを形成し、前記第2
    の絶縁膜を除去することにより、前記コンタクトプラグ
    の表面部を前記反射防止膜の表面より突出させる工程
    と、第3の導電膜を堆積しパターニングして前記層間絶
    縁膜を露出させて配線層を形成する工程とを含むことを
    特徴とする半導体装置の製造方法。
  2. 【請求項2】 第2の導電膜を全面に堆積して開口部を
    埋めた後、エッチングを行なって前記開口部のみに残し
    てコンタクトプラグを形成する請求項1記載の半導体装
    置の製造方法。
  3. 【請求項3】 第2の導電膜を開孔部に選択的に成長さ
    せてこれを埋めるコンタクトプラグを形成する請求項1
    記載の半導体装置の製造方法。
  4. 【請求項4】 第2の導電膜の表面が第2の絶縁膜の表
    面に達する迄選択成長を行なう請求項3記載の半導体装
    置の製造方法。
  5. 【請求項5】 拡散層に達する第1の開口及び第1の導
    電膜に達する第2の開口をそれぞれ形成し、第2の導電
    膜を形成する際に、前記第1の開口部及び第2の開口部
    にそれぞれ選択成長させた後前記第1の開口部の埋め込
    みが完了する前に全面成長に切換えて前記第1の開口部
    及び第2の開口部を前記第2の導電膜で埋め、エッチン
    グを行なって前記第1の開口部及び第2の開口部のみに
    それぞれ残して第1のコンタクトプラグ及び第2のコン
    タクトプラグを形成する請求項1記載の半導体装置の製
    造方法。
  6. 【請求項6】 バッファ膜はシリコン膜又は窒化チタン
    膜であり、第2の導電膜は、ポリシリコン膜、アモルフ
    ァスシリコン膜、高融点金属膜又は高融点金属シリサイ
    ド膜である請求項1又は2記載の半導体装置の製造方
    法。
  7. 【請求項7】 バッファ膜はシリコン膜又は窒化チタン
    膜であり、第2の導電膜はポリシリコン膜又は高融点金
    属膜である請求項3,4又は5記載の半導体装置の製造
    方法。
JP8167688A 1996-06-27 1996-06-27 半導体装置の製造方法 Expired - Fee Related JP2842385B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8167688A JP2842385B2 (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8167688A JP2842385B2 (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1012731A true JPH1012731A (ja) 1998-01-16
JP2842385B2 JP2842385B2 (ja) 1999-01-06

Family

ID=15854395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8167688A Expired - Fee Related JP2842385B2 (ja) 1996-06-27 1996-06-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2842385B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JP2010056242A (ja) * 2008-08-27 2010-03-11 Shimadzu Corp 反射防止膜成膜方法および反射防止膜成膜装置
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
CN107507514A (zh) * 2017-10-12 2017-12-22 惠科股份有限公司 一种显示装置
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02277254A (ja) * 1989-04-18 1990-11-13 Nec Corp 半導体装置
JPH03208545A (ja) * 1990-01-08 1991-09-11 Daishowa Seiki Co Ltd 工作機械用監視装置
JPH08125013A (ja) * 1994-10-20 1996-05-17 Kawasaki Steel Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02277254A (ja) * 1989-04-18 1990-11-13 Nec Corp 半導体装置
JPH03208545A (ja) * 1990-01-08 1991-09-11 Daishowa Seiki Co Ltd 工作機械用監視装置
JPH08125013A (ja) * 1994-10-20 1996-05-17 Kawasaki Steel Corp 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JP2010056242A (ja) * 2008-08-27 2010-03-11 Shimadzu Corp 反射防止膜成膜方法および反射防止膜成膜装置
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
CN107507514A (zh) * 2017-10-12 2017-12-22 惠科股份有限公司 一种显示装置

Also Published As

Publication number Publication date
JP2842385B2 (ja) 1999-01-06

Similar Documents

Publication Publication Date Title
US6077733A (en) Method of manufacturing self-aligned T-shaped gate through dual damascene
US5747379A (en) Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back
US6770516B2 (en) Method of forming an N channel and P channel FINFET device on the same semiconductor substrate
US5156994A (en) Local interconnect method and structure
US5838051A (en) Tungsten policide contacts for semiconductor devices
EP0517368B1 (en) Local interconnect for integrated circuits
US5861671A (en) Process for removing seams in tungsten plugs
EP0571108B1 (en) Semiconductor contact via structure and method
USRE45232E1 (en) Method of forming a contact plug for a semiconductor device
JP3102405B2 (ja) 半導体装置の製造方法
JP3953726B2 (ja) 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法
US5801096A (en) Self-aligned tungsen etch back process to minimize seams in tungsten plugs
US20100173491A1 (en) Method of manufacturing a semiconductor device
US7557038B2 (en) Method for fabricating self-aligned contact hole
JP2842385B2 (ja) 半導体装置の製造方法
US20040155277A1 (en) Method for manufacturing a semiconductor device including a PIP capacitor and a MOS transistor
JP2002026135A (ja) 半導体素子のキャパシタ製造方法
US6194294B1 (en) Method of forming gate electrode in semiconductor device
US6703297B1 (en) Method of removing inorganic gate antireflective coating after spacer formation
KR100563095B1 (ko) 반도체 소자의 실리사이드 형성방법
US20040157469A1 (en) Semiconductor device and method of fabricating the same
KR100505407B1 (ko) 반도체 소자의 하드 마스크막 식각방법
US20010016416A1 (en) Method for fabricating contact plug
JP2940492B2 (ja) 半導体装置およびその製造方法
JPH10256187A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980922

LAPS Cancellation because of no payment of annual fees