JPH02277254A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体装置の配線構造
に関する。

〔従来の技術〕

半導体集積回路の配線材としてアルミニウムは、低抵抗
で低コストの上顎工性に優れ、微細パターンを形成可能
である為、従来から一般に使われてきた。

近年の半導体！Ａ積回路の大規模化に伴い、アルミニウ
ム配線幅が微細化する一方、半導体チップ上のアルミニ
ウム配線被覆面積も増加し、総配線長が長くなってきて
いる。これに呼応しアルミニウム配線に要求される信頼
性は年々増大してきている。

しかしアルミニウム配線の微細化は°、ＥＭ（エレクト
ロマイグレーション）やＳＭ（ストレスマイグレーショ
ン）耐性を著しく低下させ、配線の断線や短絡が発生す
る等信頼性を大きく損なう結果となる。

この為、第３図に示すように、ＥＭおよび３Ｍ耐性に優
れたＷＳｉ２膜７のような高融点金属膜をアルミニウム
膜１３下に敷いた２層膜配線構造が出現している。

〔発明が解決しようとする課題〕

上述した従来の半導体装置の２層膜配線は、配線そのも
ののＥＭ、３Ｍ耐性が高い反面、拡散層やトランジスタ
のゲート電極等の下層配線と高融点金属膜の接触部で不
純物が高融点金属側に偏析する為コンタクト抵抗が増大
したり、抵抗値が大きくばらつき、均一な特性の半導体
装置が得られないという欠点がある。

〔課題を解決するための手段〕

本発明は、高融点金属股上に堆積したアルミニウム膜を
少なくとも含む多層膜配線を有する半導体装置において
、前記多層膜配線がその下方の層間絶縁膜のコンタクト
孔に埋め込まれた導電体を介して下方に配置された配線
層と接触する接続部では前記アルミニウム膜が前記導電
体と直接接触しているというものである。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｆ＞は本発明の第１の実施例をその製
造方法にそって説明するための工程順に配置した半導体
チップの断面図である。

まず、第１図（ａ）に示すように、Ｐ型シリコン基板に
厚さ５０ｎｍのバッファ用酸化膜（図示しない）および
耐酸化性の図示しないシリコン窒化膜（厚さ１５０ｎｍ
）を順次堆積した後パターニングして、シリコン窒化膜
パターンを形成した後全面を高温水蒸気中で酸化し厚さ
８００　ｎ　ｍのフィールド絶縁膜４を選択的に成長し
て素子形成領域を区画する。次にフィールド絶縁膜４で
島状に分離された基板領域（素子形成領域）表面を熱酸
化し、厚さ４５　ｎ　ｒｎのゲート絶縁Ｍ３を形成する
。次に全面にゲート電極材である多結晶シリコンを厚さ
５００ｎｍ堆積し、リンドープを行った後パターニング
しゲート電極５を形成する。続いて、ゲート電極５およ
びフィールド酸化膜４をマスクにＮ型不純物であるヒ素
をイオン注入し活性化してＮ＋型のソース・ドレイン領
域（Ｎ＋型型数散層２を形成する。続いて層間絶縁膜６
としてＰＳＧ（リンケイ酸ガラス）を全面に厚さ１．０
μｍ堆積した後、タングステンシリサイドをスパッタに
より堆積させて厚さ１００　ｎ　ｍのｗｓｉ２Ｊｌ！７
を形成する。続いて、酸化シリコンＭ８を厚さ３０ｎｍ
堆積させる。次に、第１図（ｂ）に示すように、下層配
線であるＮ＋型型数散層２上よびゲート配線上（図示し
ない）等にコンタクト孔９をパターニングする。このコ
ンタクト開孔は、上層の酸化シリコン膜９．中間層のタ
ングステンシリサイド膜７．下層のＰＳＧ膜（６）をそ
れぞれエツチングガスをＦＨ系のＣＦ４＋ｌ＋２、Ｆ系
のＣＦ４、ＣＦ４＋ｌＩ□として順次エツチングする、
３ステツプのＲＩＥ　（リアクティブ・イオン・エツチ
ング）による。次に、第１図（ｃ）に示すように、全面
に厚い多結晶シリコン１０を堆積することで、コンタク
ト孔９中を多結晶シリコンで埋設する。続いて、第１図
（ｄ）に示すように、全面の多結晶シリコンをエッチバ
ックし、コンタクト孔９中のみに多結晶シリコンを埋め
込み導電体１１として残す、この時コンタクト孔９以外
の領域のタングステンシリサイドは上層の酸化シリコン
膜がマスクとなってエツチングされない。次に前記酸化
膜をバフアートフッ酸溶液中で除去する。続いて、第１
図（ｅ）に示すように、全面にＪフさ１，０μｍのアル
ミニウム膜１２をスパッタにより堆積させたのち、第１
図（ｆ゛）に示すように、パターニングする。この際ア
ルミニウム膜１２のパターニングを第１ステツプのＲＩ
　）Ｅ　（エツチングガスＣＣｆｆ４）でエツチングし
、引き続いて第２ステツプのＲＩＥ（エツチングガスｃ
ｃｅ、＋）でタングステンシリサイド膜をエツチングす
ることにより２層１模配線１３を形成する。以上の工程
により下層配線（２）と２層膜配線１３の接続するコン
タクト部分のみ、タングステンシリサイドが除去された
構造となる。

以上の説明では、Ｎ＋型型数散層上２層膜配線とのコン
タクト部のみを示しであるが、それ以外のゲート配線お
よびグランド配線等半導体装置の配線として２層膜配線
より眉間絶縁膜を介して下方にある配線とのコンタクト
部はすべて同様に形成できる。また−例としてＮ＋型領
領域のコンタクト部を掲げたが、Ｐ型頭域とのコンタク
トであっても全く同様に、本発明の構造を採用てきる。

また、本実施例は高融点金属としてタングステンシリサ
イドを用いたが、モリブデン、チタン、ジルコニウム、
コバルト等の高融点金属のシリサイドでも良いし、シリ
サイドでない純粋な高融点金属であってもよい、即ち本
発明で高融点金属なる語はＷＳｉ２．ＭｏＳｉ２．Ｚｒ
Ｓｉ２．ＣｏＳｉ２．ＴｉＳｉ２．Ｗ、Ｍｏ。

Ｚｒ、Ｃｏ、Ｔｉ等を含むものとして使用されている。

第２図（ａ）、（ｂ）は本発明の第２の実施例をその製
法に沿って説明するための工程順に配置した半導体チッ
プの縦断面図である。第２の実施例の第１と異なる点は
、アルミニウム膜／高融点金属シリサイド膜の上に更に
高融点金属シリサイド膜をつけた３層膜配線である点に
ある。

第１の実施例と同様に、第２図（ａ）に示すように、フ
ィールド絶縁膜４で分離されたＮ１型拡散層２上にゲー
ト絶縁膜３を介してゲート電極５を配線し層間絶縁膜６
としてＰＳＧ膜を形成した後、多結晶シリコンで埋設さ
れたコンタクト孔を形成し、アルミニウムｙ！Ａ１２／
タングステンシリサイドＭ７をスパッタによって形成す
る。続いて、第２図（ｂ）に示すように、前記アルミニ
ウム膜／タングステンシリサイド膜上にスパッタによっ
て更にタングステンシリサイド膜１５を形成し、３ステ
ツプのＲＩＥによってタングステンシリサイド、アルミ
ニウム、タングステンシリサイドの順にエツチングし、
配線パターンを形成する。

上述のように３層構造にすることで、ＥＭ。

３Ｍ耐性がさらに強化される上に、アルミニウム股上を
タングステンシリサイド膜が被覆しているため、アルミ
ニウムのヒロック成長を抑制する効果が付加される。

〔発明の効果〕

以上説明したように本発明はアルミニウム膜の下層に高
融点金属１模を敷いた多層膜配線と下層配線とのコンタ
クト部のみ高融点金属膜が除去されているので、コンタ
クト抵抗の増大を防止し、同時に配線部での高いＥＭ、
３Ｍ耐性を維持できるという効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の第１の実施例をその製
法に沿って説明するための工程順に配置した半導体チッ
プの断面図、第２図（ａ）。 （ｂ）は本発明の第２の実施例をその製法に沿って説明
するための工程順に配置した半導体チップの断面図、第
３図（ａ）は従来例のパターン図、第３図（ｂ）は第３
図（ａ）のｘ−ｘ’線相当部で切断した半導体チップの
断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ＋型型数散層３
・・・ゲート絶縁膜、４・・・フィールド絶縁膜、５・
・・ゲート電極、６・・・層間絶縁膜、７・・・ＷＳｉ
２膜、８・・・酸化シリコン膜、９・・・コンタクト孔
、１ｏ・・・多結晶シリコン、１１・・・埋め込み導電
体、１２・・・アルミニウム）Ｉ５！、１３　・２層膜
配線、１４　＝−ＷＳｉ２膜、１５・・・３層膜配線。 代理人　弁理士　　内　原　　晋 肩　　１　　図 〜−１１埋め仄涛−ｍ電・体 市 図 丙 ？ ヅ

Claims (1)

【特許請求の範囲】
1. 高融点金属膜上に堆積したアルミニウム膜を少なくとも
   含む多層膜配線を有する半導体装置において、前記多層
   膜配線がその下方の層間絶縁膜のコンタクト孔に埋め込
   まれた導電体を介して下方に配置された配線層と接触す
   る接続部では前記アルミニウム膜が前記導電体と直接接
   触していることを特徴とする半導体装置。