JPS6173370A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPS6173370A
JPS6173370A JP60200390A JP20039085A JPS6173370A JP S6173370 A JPS6173370 A JP S6173370A JP 60200390 A JP60200390 A JP 60200390A JP 20039085 A JP20039085 A JP 20039085A JP S6173370 A JPS6173370 A JP S6173370A
Authority
JP
Japan
Prior art keywords
metal silicide
semiconductor device
metal
region
nitrided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60200390A
Other languages
English (en)
Inventor
ピーター　デニス　スコベル
ポール　ジヨン　ロツサー
ゲイリー　ジヨン　トムキンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STC PLC
Original Assignee
STC PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STC PLC filed Critical STC PLC
Publication of JPS6173370A publication Critical patent/JPS6173370A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置及びその製造方法、特にケイ化物を
含む半導体装置に関りる。
従来の技術 従来ポリシリコンが集積回路中のゲート及び相互接続部
に用いられている。しかし小形で高速の集積回路では金
属ケイ化物の如き低い抵抗値を有する別の物質を用いる
のが望ましい。本出願人の、出願に係る英国特許出願第
８３２８５５２号及び第８３１２２８１号は金属ケイ化
物要素を形成する方法を示している。
発明が解決しようとする問題点 現在二ケイ化チタンが１ミクロンに達する小形ＭＯ８装
置の相互接続部の高温度にドープさ９たポリシリコンを
代替する最も望ましい物質の一つである。ニケイ化チタ
ンは数多くの有用な特質を有する。すなわち、それは耐
熱金属であり、また耐熱ケイ化物中最も低い薄膜抵抗値
を有する。また容易にエツチングできる。ケイ化物上の
金属は非常に選択的にエツチングでき、高品質の二酸化
ケイ素層を揮発性金属酸化物を形成するおそれ４【しに
成長さぜることができる。この材料の一つの大きな問題
点はこれがニケイ化物下部からのシリコンの拡散に対し
ｌｌａ壁とならないことである。従ってアルミニウムが
ニケイ化物上にｆＪ着・Ｉｆ　Ｔｉｉされている場合シ
リコンがアルミニウムの位置まで拡散して来てそこで析
出し、高抵抗層を形成する可能性があり、この拡散が故
障の茗しい原因となっている。本発明の目的はこの問題
点を克服することである。
問題点を解決するための手段 本発明は金属ケイ化物要素と、これに金属ケイ化物要素
の窒化領域を介して電気的に接触している釜屈要素とを
含む半導体装置を提供する。
本発明はさらに、半導体ウニハトに金属ケイ化物要素を
形成する段階と、ウェハ上に電気絶縁層を設ける段階と
、金属ケイ化物要素の一領域を電気絶縁層中の孔を介し
て露出する段階と、ウェハを窒素中でアニールし、露出
された金属ケイ化物領域を局部的に窒化する段階と、ウ
ェハを金属被覆する段階と、金属被覆にパターンを設け
、金属要素を形成する段階とを含み、金属ケイ化物要素
を金戊要索と局部的に窒化された金属ケイ化物領域を介
して電気的に接触させる、半導体装置を製造する方法を
提供する。
本発明はまた、ニケイ化チタン相互接続部を形成する段
階と、相互接続部の一領域を局部的に窒化する段階と、
アルミニウム要素を窒化域に電気的に接続させて設ける
段階とを含む、半導体装置を製造する方法を提供する。
実施例 以下図面を参照して本発明による半導体装置の実施例を
説明する。
窒化ケイ素は許容し得る低い固有抵抗を有する一方でシ
リコンの拡散に対する良好な障壁をなすことが知られて
いる。そこで、本発明はアルミニウム金属被覆とその下
のチタンケイ化物との電気接続が必要とされる位置に選
択的に窒化チタンを形成することを提案する。ケイ化１
ｔＡは低固有抵抗相互接続部を提供し、また窒化物ｔよ
低い接触抵抗を有しまたアルミニウムへのシリコンの拡
散を防止する、アルミニウムに対する理想的な接触材料
を提、供する。
窒化ケイ本は従来のＭＯ−８過程を極くわずか、変更す
るだけで簡単に形成できる。
図中、参照符号１は集積回路の能動成分（図示せず）を
含む基板２（ウェハ）上に延在する、ニケイ化チタン相
互接続部を示す。かかる相互接続部１は基板２上にニケ
イ化チタンの層を形成し、これにパターンを設けること
で製造される。ケイ化物にパターンを設けた後厚い酸化
物（二ｌ′ｌ！２１ヒリイ素）の居３がウェハ全面に設
けられる。次いで４の如き穴が層３中に刻設（エツチン
グ）され、ケイ化物１が露出される。上記処理ステップ
（よ通常のＭＯ３過程のものである。次のスデップは通
常のＭＯ８過稈の一部ではなく、ウェハを窒素中でアニ
ールすることを含んでいる。窒素は穴４により露出され
たケイ化物と反応し、そこに窒化チタン領域（接触部）
５を形成する。露出されるケイ化物は接触穴４内のもの
のみである。このアニールに引続き、アルミニウムが通
常のＭＯ８過程で堆積・付着され、パターンがその後の
通常の過程で設番プられ層６が形成される。
窒素中でのアニールは例えば温度１０００″Ｃで１時間
、あるいは１１００℃で数秒間でもよい。どららの処理
でも適当な窒化チタン領域５が形成される。
本発明で提案する方法は低固有抵抗ケイ化物相互接続部
を局部的に窒化して、シリコンの拡散に対し障壁を形成
する低固有抵抗窒化物領域を形成することを含む。窒化
物層を形成するのに用いられる過程は簡単であるが真に
自己整列したＩ４９を与える。
上述の如く、本発明では下側のニケイ化チタン相互接続
部（１）よりその上に延在り−るアルミニウム層（６）
へのシリコンの拡散を防止するため、ニケイ化物はニケ
イ化物とアルミニウムとの相互接続が必要とされる位置
で二酸化ケイ素層ａ中の孔（４）を介して窒化される。
かくて窒化ブタン接触部（５））が真に自己整列した状
態で形成され、４容し１”７る低い固有抵抗を有するシ
リコンの拡散に対ηる良好４ｇ障壁が１！′？られる。
【図面の簡単な説明】
図は本発明による半導体装置の一部を承り１ｇｉ面図で
ある。 １・・・ニケイ化チタン相互接続部、２・・・ｙｌ（仮
（ウェハ）、３・・・二酸化ケイ素層、４・・・穴、５
・・・窒化チタン領域、６・・・アルミニウム装置。

Claims (10)

    【特許請求の範囲】
  1. （１）金属ケイ化物要素と、これに金属ケイ化物要素の
    窒化領域を介して電気的に接触している金属要素とを含
    む半導体装置。
  2. （２）金属ケイ化物要素は金属要素に対し該窒化領域を
    除き二酸化ケイ素層により電気的に絶縁されており、窒
    化領域は二酸化ケイ素層中の貫通孔を通して形成される
    特許請求の範囲第１項記載の半導体装置。
  3. （３）該金属ケイ化物は二ケイ化チタンである特許請求
    の範囲第１項記載の半導体装置。
  4. （４）金属要素はアルミニウムである特許請求の範囲第
    １項記載の半導体装置。
  5. （５）窒化領域は貫通孔を通して露出された二ケイ化チ
    タンを窒素中でアニールすることで形成された窒化チタ
    ンよりなる特許請求の範囲第３項記載の半導体装置。
  6. （６）半導体ウェハ上に金属ケイ化物要素を形成する段
    階と、ウェハ上に電気絶縁層を設ける段階と、金属ケイ
    化物要素の一領域を電気絶縁層中の孔を介して露出する
    段階と、ウェハを窒素中でアニールし露出された金属ケ
    イ化物領域を局部的に窒化する段階と、ウェハを金属被
    覆する段階と、金属被覆にパターンを設け金属要素を形
    成する段階とを含み、金属ケイ化物要素を金属要素と局
    部的に窒化された金属ケイ化物領域を介して電気的に接
    触させる、半導体装置を製造する方法。
  7. （７）絶縁層は二酸化ケイ素よりなる特許請求の範囲第
    ６項記載の方法。
  8. （８）金属ケイ化物は二ケイ化チタンである特許請求の
    範囲第７項記載の方法。
  9. （９）金属被覆はアルミニウムよりなる特許請求の範囲
    第６項記載の方法。
  10. （１０）二ケイ化チタン相互接続部を形成する段階と、
    相互接続部の一領域を局部的に窒化する段階と、アルミ
    ニウム要素を窒化域に電気的に接続させて設ける段階と
    を含む、半導体装置を製造する方法。
JP60200390A 1984-09-14 1985-09-10 半導体装置及びその製造方法 Pending JPS6173370A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8423265 1984-09-14
GB08423265A GB2164491B (en) 1984-09-14 1984-09-14 Semiconductor devices

Publications (1)

Publication Number Publication Date
JPS6173370A true JPS6173370A (ja) 1986-04-15

Family

ID=10566719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60200390A Pending JPS6173370A (ja) 1984-09-14 1985-09-10 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US4772571A (ja)
EP (1) EP0174773B1 (ja)
JP (1) JPS6173370A (ja)
AT (1) ATE60853T1 (ja)
DE (1) DE3581682D1 (ja)
GB (1) GB2164491B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3685449D1 (ja) * 1985-03-15 1992-07-02 Fairchild Semiconductor Corp., Cupertino, Calif., Us
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
US4931411A (en) * 1985-05-01 1990-06-05 Texas Instruments Incorporated Integrated circuit process with TiN-gate transistor
JPS6358927A (ja) * 1986-08-29 1988-03-14 Mitsubishi Electric Corp 半導体装置の製造方法
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
US4897287A (en) * 1988-10-06 1990-01-30 The Boc Group, Inc. Metallization process for an integrated circuit
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
EP0430403B1 (en) * 1989-11-30 1998-01-07 STMicroelectronics, Inc. Method for fabricating interlevel contacts
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5172211A (en) * 1990-01-12 1992-12-15 Paradigm Technology, Inc. High resistance polysilicon load resistor
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
KR920005242A (ko) * 1990-08-20 1992-03-28 김광호 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법
US5369302A (en) * 1990-10-22 1994-11-29 Sgs-Thomson Microelectronics, Inc. Method to improve step coverage by contact reflow
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
US5389575A (en) * 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
JP2756886B2 (ja) * 1991-08-30 1998-05-25 三菱電機株式会社 半導体装置およびその製造方法
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs Thomson Microelectronics Methode zur Herstellung eines Metallkontaktes
US5652180A (en) * 1993-06-28 1997-07-29 Kawasaki Steel Corporation Method of manufacturing semiconductor device with contact structure
US6001729A (en) * 1995-01-10 1999-12-14 Kawasaki Steel Corporation Method of forming wiring structure for semiconductor device
JPH08191054A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
US6271120B1 (en) * 1995-03-10 2001-08-07 Advanced Micro Devices, Inc. Method of enhanced silicide layer for advanced metal diffusion barrier layer application
US5956611A (en) * 1997-09-03 1999-09-21 Micron Technologies, Inc. Field emission displays with reduced light leakage
US6365488B1 (en) * 1998-03-05 2002-04-02 Industrial Technology Research Institute Method of manufacturing SOI wafer with buried layer
US6238737B1 (en) * 1999-06-22 2001-05-29 International Business Machines Corporation Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7829875B2 (en) * 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7824956B2 (en) * 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US20090104756A1 (en) * 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US8233308B2 (en) * 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
KR200465941Y1 (ko) * 2011-11-11 2013-03-19 박혜원 쿠션 쇼파
US9761461B2 (en) * 2014-04-16 2017-09-12 Cirrus Logic, Inc. Systems and methods for fabricating a polycrystaline semiconductor resistor on a semiconductor substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701931A (en) * 1971-05-06 1972-10-31 Ibm Gold tantalum-nitrogen high conductivity metallurgy
US3879746A (en) * 1972-05-30 1975-04-22 Bell Telephone Labor Inc Gate metallization structure
US4332839A (en) * 1978-12-29 1982-06-01 Bell Telephone Laboratories, Incorporated Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
DE3027954A1 (de) * 1980-07-23 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben
US4622735A (en) * 1980-12-12 1986-11-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device utilizing self-aligned silicide regions
JPS58103168A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置
GB2114809B (en) * 1982-02-04 1986-02-05 Standard Telephones Cables Ltd Metallic silicide production
US4429011A (en) * 1982-03-29 1984-01-31 General Electric Company Composite conductive structures and method of making same
JPS58175846A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 半導体装置の製造方法
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
FR2544909B1 (fr) * 1983-04-21 1985-06-21 Commissariat Energie Atomique Procede de conditionnement de dechets contamines en milieu acide, notamment de materiaux echangeurs de cations
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
US4567058A (en) * 1984-07-27 1986-01-28 Fairchild Camera & Instrument Corporation Method for controlling lateral diffusion of silicon in a self-aligned TiSi2 process

Also Published As

Publication number Publication date
GB8423265D0 (en) 1984-10-17
EP0174773A3 (en) 1987-01-21
EP0174773A2 (en) 1986-03-19
US4772571A (en) 1988-09-20
DE3581682D1 (de) 1991-03-14
ATE60853T1 (de) 1991-02-15
GB2164491A (en) 1986-03-19
GB2164491B (en) 1988-04-07
EP0174773B1 (en) 1991-02-06

Similar Documents

Publication Publication Date Title
JPS6173370A (ja) 半導体装置及びその製造方法
US4648175A (en) Use of selectively deposited tungsten for contact formation and shunting metallization
US6522001B2 (en) Local interconnect structures and methods for making the same
US4392150A (en) MOS Integrated circuit having refractory metal or metal silicide interconnect layer
EP0517368B1 (en) Local interconnect for integrated circuits
JPS6260812B2 (ja)
JP3626773B2 (ja) 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法
KR910006700B1 (ko) Mos형 반도체장치의 제조방법
JPH1041465A (ja) 抵抗およびその作製方法
KR100328905B1 (ko) 내화성금속실리사이드층형성방법
JPH10209299A (ja) 半導体装置およびその製造方法
JPH05121727A (ja) 半導体装置及びその製造方法
JPH02170424A (ja) 半導体装置の製造方法
JPH0637108A (ja) 半導体装置の製造方法
JPS61156885A (ja) 半導体装置の製造方法
JPS5858752A (ja) 半導体装置
JP2797367B2 (ja) 半導体集積回路装置の製造方法
JPH03276763A (ja) 半導体装置
JPH07111969B2 (ja) 半導体装置の製造方法
JPH07249684A (ja) 半導体装置及びその製造方法
JPS639748B2 (ja)
JPH0513364A (ja) 半導体素子の製造方法
JPH0734441B2 (ja) 半導体装置の製造方法
JPH0613605A (ja) 半導体装置及びその製造方法
JPH0159731B2 (ja)