DE3027954A1 - Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben - Google Patents
Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselbenInfo
- Publication number
- DE3027954A1 DE3027954A1 DE19803027954 DE3027954A DE3027954A1 DE 3027954 A1 DE3027954 A1 DE 3027954A1 DE 19803027954 DE19803027954 DE 19803027954 DE 3027954 A DE3027954 A DE 3027954A DE 3027954 A1 DE3027954 A1 DE 3027954A1
- Authority
- DE
- Germany
- Prior art keywords
- metal
- silicide
- level
- conductor track
- wiring plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
- Integrierte MOS-Schaltung mit mindestens einer zusätz-
- lichen Leiterbahnebene sowie ein Verfahren zur Herstellung derselben.
- Die vorliegende Patentanmeldung betrifft integrierte MOS-Schaltungen mit mindestens einer zusätzlichen, die übliche Metallebene ergänzenden Leiterbahnebene, sowie ein Verfahren zur Herstellung derselben.
- Ein wirksames Mittel, um den Flächenanteil der inaktiven Bereiche von Halbleiterschaltungen zugunsten der aktiven Bereiche zu verkleinern, ist die Nutzung mehrerer Leiterbahnebenen. Beim Übergang vom Siliziumgateprozeß zum Doppel-Siliziumgateprozeß gewinnt man u. a. Fläche durch Verlagerung des Kontaktloches in die zweite Polysiliziumebene. Die damit verbundene Verkürzung der Leiterbahnen bedeutet geringeren Bahnwiderstand, kleinere Bahnkapazität und damit kürzere Schaltzeit.
- Eine integrierte MOS-Schaltung der eingangs genannten Art, bei der die zusätzliche Leiterbahnebene aus der zweiten Polysiliziumebene besteht, ist z. B. aus dem IEEE Transactions on Electron Devices, Vol. ED-26, No. 6, June 1979, auf den Seiten 853 - 860, insbesondere 855 bekannt.
- Der Nachteil dabei ist der vergleichsweise hohe Widerstand der Polysiliziumbahnen, der bei einer Schichtdicke von 500 nm im Bereich von 20 bis 3OQIC(= Flächeneinheit) liegt.
- Aus dem IBM Technical Disclosure Bulletin, Vol. 17, No. 6, November 1974, auf den Seiten 1831 bis 1833 ist außerdem zu entnehmen, daß zur Herabsetzung des Schichtwidersiandes von Polysiliziumbereichen das Polysiliziumgate von MOS-Transistoren mit einer oberflächlichen Metallsilizidschicht, vorzugsweise aus-Hafnium-silizid versehen wird, wobei der Schichtwiderstand des Polysiliziums um etwa eine Größenordnung reduziert wird. Das Metall wird dabei in einer Schichtdicke von 500 AO auf das Polysilizium aufgebracht und anschließend durch Legierung in eine 750 AO dicke Metallsilizidschicht übergeführt. Die restliche Metallschicht auf der Substratoberfläche wird durch selektives Ätzen entfernt.
- Die Aufgabe, die der Erfindung zugrundeliegt, besteht nun darin, bei integrierten MOS-Schaltungen eine zusätzliche, völlig unabhängige Leiterbahnebene oder Verdrahtungsebene zu bilden, welche sich durch folgende Eigenschaften auszeichnet: a) der spezifische elektrische Widerstand soll im Bereich von wenigen a lq 0 liegen, b) die Herstellung dieser Leiterbahnebene soll mit den Prozeß schritten zur Herstellung von MOS-Schaltungen weitgehend kompatibel sein.
- Diese Aufgabe wird bei einer integrierten MOS-Schaltung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die zusätzliche Leiterbahnebene aus dem Silizid eines hochschmelzenden Metalls wie Molybdän, Wolfram, Tantal oder Titan besteht.
- Zur Realisierung dieser Aufgabe wird ein Verfahren vorgeschlagen, welches erfindungsgemäß dadurch gekennzeichnet ist, daß die zusätzliche Leiterbahnebene durch direktes Abscheiden eines Silizids hochschmelzender Metalle auf dem bereits teilweise mit MOS-Strukturen versehenen Halbleitersubstrat hergestellt wird. Dabei liegt es im Rahmen der Erfindung, die Dicke der Metallsilizidschicht auf 200 bis 500 nm und damit den Schichtwiderstand auf 1 bis 31r E7 (= Flächeneinheit) einzustellen. Das direkte Abscheiden des Molybdän-, Wolfram, Tantal oder Titansilizids kann entweder durch lonenzerstäuben (Aufsputtern) aus einem zusammengesetzten oder zwei einzelnen Targets erfolgen, oder aber durch Simult#anbedampfung aus zwei Verdampferquellen.
- Gemäß einem Ausführungsbeispiel nach der Lehre der Erfindung wird nach Fertigstellung der Poly-Si-I-Ebene, der Erzeugung der n+-Bereiche, dem Aufbringen eines Isolationsoxids und dem Öffnen der gewünschten Kontaktlöcher das Metallsilizid ganzflächig aufgebracht, strukturiert und mit einem weiteren Isolationsoxid abgedeckt. Anschließend werden die Kontaktlöcher für Kontakte aus der oberen Metalleiterbahnebene geöffnet und letztere standardmäßig hergestellt.
- Weitere Ausgestaltungen der Erfindung sind aus den Unteransprüchen zu entnehmen.
- Folgende Vorteile ergeben sich durch die Verwendung der Metallsilizide als zusätzliche Leiterbahnebene in einer integrierten MOS-Schaltung: 1. Der spezifische Widerstand ist ca. 1 - 2 Größenordnungen niedriger als bei dotiertem Polysilizium.
- 2. Die zusätzlichen Leiterbahnen können weitgehend beliebig liegen und beliebige Gebiete kontaktieren.
- 3. Aufgrund der Ätzungseigenschaften (guter Ätzstopp) des Silizids sind im Gegensatz zur Zweilagenmetallisiebung (Aluminium/Aluminium) trotz u. U. unterschiedlicher Dicken des durchzuätzenden Isolationsoxids Kontakte nicht nur zwischen den beiden Verdrahtungs- ebenen ("via holzes11), sondern von der Aluminium-Ebene auch zu den n+ -Diffusions- und Polysilizium-Gebieten möglich.
- 4. Die vorgeschlagenen Silizide (MoSi2, V.Si2, TaSi2, TiSi2) sind mit dem bestehenden MOS-Prozeßschritten weitgehend kompatibel, insbesondere was die Stabilität bei hohen Temperaturen und ihr Ätzverhalten betrifft.
- 5. Die genannten Silizide sind selbstpassivierend, d. h., in oxidierender Atmosphäre bildet sich an ihrer Oberfläche thermisches SiO2.
- Die Erfindung ist anwendbar auf alle integrierten MOS-Schaltungen, bei denen mindestens eine zusätzliche Leiterbahnebene mit möglichst niedrigem Schichtwiderstand erwünscht ist.
- Anhand eines Ausführungsbeispiels und der Figuren 1 bis 4, welche im Schnittbild die beim Prozeß in den verschiedenen Stadien entstehenden Strukturen schematisch darstellen, wird im folgenden die Erfindung fur eine n-Kanal-MOS-Prozeßfolge noch näher erläutert.
- Figur 1: Auf einer einkristallinen, p-dotierten, (100)-orientierten Siliziumsubstratscheibe 1 mit einem spezifischen Widerstand zwischen 2 und 50 Q cm werden mit Hilfe der bekannten LOCOS-Technik nach erfolgter Feldimplantation Feldoxidbereiche 2 (dox = 700 nm) und aktive Bereiche (ohne Oxid) definiert. Durch Auf oxidation wird in den aktiven Bereichen das Gateoxid 3 mit 50 nm Dicke erzeugt. Darauf wird durch einen CVD-Prozeß (= chemical vapor deposition) ganzflächig eine 500 nm dicke Polysiliziumschicht 4 abgeschieden, n+-dotiert und strukturiert.
- Es folgt eine Arsen-Ionenimplantation zur Erzeugung der n+-dotierten Bereiche 5. Abschließend wird die gesamte Anordnung in feuchter Atmosphäre bei 800 bis 900 0C oxidiert. Das so gebildete Isolationsoxid 6 hat über den Poly-Si-Bereichen 4 eine Dicke von ca. 200 nm. Die gesamte, aus Gateoxid 3, Feldoxid 2 und Isolationsoxid 6 bestehende Oxidschicht wird der besseren Übersicht wegen in den Figuren 2 bis 4 mit 7 bezeichnet.
- Figur 2: Ansonsten gelten die gleichen Bezugszeichen wie in Figur 1. In die Oxidschicht(en) 7 werden nun die Löcher 8 für Kontakte aus der zusätzlichen Leiterbahnebene in die gewünschten darunterliegenden Bereiche mittels eines fotolithografischen Ätzprozesses geöffnet.
- Dann wird ganzflächig das Molybdänsilizid 9 als Leiterbahnmaterial in einer Schichtstärke von 200 bis 500 nm mit einem Schichtwiderstand von 9 = 1 bis 3£LIO abgeschieden. Dies geschieht entweder durch Aufsputtern aus einem Molybdän und Silizium enthaltenden Target oder durch Simultanbedampfung bzw. -besputtern aus zwei, äeweils eine Komponente enthaltenden Quellen.
- Figur 3: Die in Figur 2 ganzflächig aufgebrachte Molybdän-Silizidschicht 9 wird dann, wie in Figur 3 dargestellt'entsprechend strukturiert, so daß z. B. das Polysiliziumgebiet 4 (über dem Feldoxid 2 siehe Figur 1) mit der n+-diffundierten Zone 5 im Substrat 1 leitend verbunden ist. Die Strukturierung erfolgt durch reaktives Sputterätzen unter Verwendung einer Fotolackmaske. Nach der Strukturierung der Molybdän-Silizidschicht 9 wird auf die gesamte Anordnung eine isolierende Zwischenschicht aus Phosphorglas 10 in einer Schichtdicke von 1000 nm aufgebracht.
- Figur 4: Die Kontaktlochätzung für die Kontakte Aluminium-Molybdänsilizid (11), Aluminium-Polysilizium (12) und Aluminium-n+-dotierte Gebiet (13) erfolgt in bekannter Weise nach Durchführung einer Fotolacktechnik. Bevor die Metallisierung (Al-Si) und Strukturierung der Metallebene durchgeführt wird, erfolgt ein sogenannter Flow-glass-Schritt bei 10000C Minuten, der zur Vermeidung von Abrissen in der Aluminium-Leiterbahnebene auftretende Oxidkanten (z. B. an den Kontaktlöchern) abrundet und dadurch entschärft.
- 11 Patentansprüche 4 Figuren
Claims (11)
- Patentansprüche.Integrierte MOS-Schaltung mit mindestens einer zusätzlichen, die übliche Metallebene ergänzenden Leiterbahnebene, d a d u r c h gekennzeichnet, daß die zusätzliche Leiterbahnebene aus dem Silizid eines hochschmelzenden Metalls wie Molybdän, Wolfram, Tantal oder Titan besteht.
- 2. Verfahren zum Herstellen einer integrierten MOS-Schaltung mit mindestens einer zusätzlichen, die übliche Metallebene ergänzenden Leiterbahnebene nach Anspruch 1, dadurch g e k e n n z e i c h n e t , daß mindestens eine zusätzliche Leiterbahnebene durch direktes Abscheiden eines Silizids hochschmelzender Metalle auf dem bereits teilweise mit MOS-Strukturen versehenen Halbleitersubstrat hergestellt wird.
- 3. Verfahren nai Anspruch 2, d a d u r c h g e -k k e n n z e i c h n e t , daß die Abscheidung durch lonenzerstäuben (Aufsputtern) erfolgt.
- 4. Verfahren nach Anspruch 2, d a d u r c h g e -k e n n z e i c h n e t , daß die Abscheidung durch Simultanbedampfung aus zwei Verdampferquellen erfolgt.
- 5. Verfahren nach Anspruch 2 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß als Metallsilizide die Silizide von Molybdän, Wolfram, Tantal und Titan verwendet werden.
- 6. Verfahren nach Anspruch 2 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß die Dicke der Metallsilizidschicht auf 200 bis 500 nm und damit der Schichtwiderstand auf 1 - 3# |# (Flächeneinheit) eingestellt wird.
- 7. Verfahren nach Anspruch 2 bis 6, d a d u r c h g e k e n n z e i c h n e t , - daß nach Fertigstellung der Poly-Si-Ebene, der Erzeugung der n+-Bereiche, dem Aufbringen eines Isolationsoxids und dem Öffnen der gewünschten Kontaktlöcher das Metallsilizid ganzflächig aufgebracht, strukturiert und mit einem weiteren Isolationsoxid abgedeckt wird, worauf Kontaktlöcher für Kontakte aus der oberen Metalleiterbahnebene geöffnet werden.
- 8. Verfahren nach Anspruch 2 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß die Strukturierung der Metallsilizidschicht mit Hilfe eines fotolithografischen Trockenätzprozesses durchgeführt wird.
- 9. Verfahren nach Anspruch 8, d Q d u r c h g e -k e n n z e i c h n e t , daß die Strukturierung durch reaktives Sputterätzen unter Verwendung einer Ätzmaske durchgeführt wird.
- 10. Verfahren nach Anspruch 2 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß als isolierende Zwischenschicht eine Phosphorglasschicht in einer Dicke von 1000 nm aufgebracht wird.
- 11. Verfahren nach Anspruch 2 bis 10, d a d u r c h g e k e n n z e i c h n e t , daß die Metallkontaktbahnen durch Aufdampfen und Strukturieren von Aluminium oder Aluminium/Silizium oder Aluminium/Silizium/Titan gebildet werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803027954 DE3027954A1 (de) | 1980-07-23 | 1980-07-23 | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803027954 DE3027954A1 (de) | 1980-07-23 | 1980-07-23 | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3027954A1 true DE3027954A1 (de) | 1982-02-25 |
Family
ID=6107939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803027954 Ceased DE3027954A1 (de) | 1980-07-23 | 1980-07-23 | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3027954A1 (de) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3218309A1 (de) * | 1982-05-14 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von integrierten mos-feldeffekttransistoren mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene |
EP0100454A1 (de) * | 1982-07-05 | 1984-02-15 | Kabushiki Kaisha Toshiba | Halbleiterbauelement mit einer leitenden Schicht aus einem hochschmelzenden Metallsilizid und ein Verfahren zur Herstellung eines derartigen Halbleiterbauelementes |
DE3323433A1 (de) * | 1982-06-29 | 1984-02-23 | Mitsubishi Denki K.K., Tokyo | Integrierter halbleiterbaustein |
EP0112034A2 (de) * | 1982-12-03 | 1984-06-27 | Fujitsu Limited | MIS-integrierte Schaltungsanordnung geschützt vor statischen Ladungen |
US4462149A (en) * | 1981-08-19 | 1984-07-31 | Siemens Aktiengesellschaft | Method for producing integrated MOS field effect transistors with an additional track level of metal silicides |
EP0116333A2 (de) * | 1983-02-10 | 1984-08-22 | Siemens Aktiengesellschaft | Dynamische Halbleiterspeicherzelle mit wahlfreiem Zugriff (DRAM) und Verfahren zu ihrer Herstellung |
EP0116332A2 (de) * | 1983-02-10 | 1984-08-22 | Siemens Aktiengesellschaft | Integrierte Halbleiter mit Bipolartransistor-Strukturen und Verfahren zu ihrer Herstellung |
DE3423211A1 (de) * | 1983-06-24 | 1985-01-03 | Mitsubishi Denki K.K., Tokio/Tokyo | Halbleiterbauteil |
EP0134571A1 (de) * | 1983-09-02 | 1985-03-20 | Siemens Aktiengesellschaft | Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminium-Legierung bestehenden Mehrlagenverdrahtung und Verfahren zu ihrer Herstellung |
EP0136350A1 (de) * | 1983-03-09 | 1985-04-10 | Advanced Micro Devices, Inc. | Umgekehrte polycid-sandwich-struktur und verfahren |
EP0174773A2 (de) * | 1984-09-14 | 1986-03-19 | Stc Plc | Halbleiteranordnung mit Verbindungsschichten |
FR2578272A1 (fr) * | 1985-03-01 | 1986-09-05 | Centre Nat Rech Scient | Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres. |
EP0463373A2 (de) * | 1990-06-29 | 1992-01-02 | Texas Instruments Incorporated | Lokalverbindungen unter Verwendung von Wolfram enthaltendem Material |
-
1980
- 1980-07-23 DE DE19803027954 patent/DE3027954A1/de not_active Ceased
Non-Patent Citations (3)
Title |
---|
US-Z.: "IBM Technical Disclosure Bulletin", Vol. 17, No. 6 November 1974, S. 1831-1833 * |
US-Z.: "IBM Technical Disclosure Bulletin", Vol. 21, No. 3, August 1978, S. 1250-1251 * |
US-Z.: "IEEE Transactions on Elektron Devices", Vol. ED-26, No. 6, Juni 1979, S. 853-860 * |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4462149A (en) * | 1981-08-19 | 1984-07-31 | Siemens Aktiengesellschaft | Method for producing integrated MOS field effect transistors with an additional track level of metal silicides |
DE3218309A1 (de) * | 1982-05-14 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von integrierten mos-feldeffekttransistoren mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene |
EP0094559B1 (de) * | 1982-05-14 | 1988-03-02 | Siemens Aktiengesellschaft | Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren mit einer aus Metallsiliziden bestehenden zusätzlichen Leiterbahnebene |
DE3323433A1 (de) * | 1982-06-29 | 1984-02-23 | Mitsubishi Denki K.K., Tokyo | Integrierter halbleiterbaustein |
EP0100454A1 (de) * | 1982-07-05 | 1984-02-15 | Kabushiki Kaisha Toshiba | Halbleiterbauelement mit einer leitenden Schicht aus einem hochschmelzenden Metallsilizid und ein Verfahren zur Herstellung eines derartigen Halbleiterbauelementes |
EP0112034A3 (en) * | 1982-12-03 | 1985-06-12 | Fujitsu Limited | A mis integrated circuit device protected from static charge |
EP0112034A2 (de) * | 1982-12-03 | 1984-06-27 | Fujitsu Limited | MIS-integrierte Schaltungsanordnung geschützt vor statischen Ladungen |
EP0116333A2 (de) * | 1983-02-10 | 1984-08-22 | Siemens Aktiengesellschaft | Dynamische Halbleiterspeicherzelle mit wahlfreiem Zugriff (DRAM) und Verfahren zu ihrer Herstellung |
EP0116333A3 (de) * | 1983-02-10 | 1986-02-05 | Siemens Aktiengesellschaft | Dynamische Halbleiterspeicherzelle mit wahlfreiem Zugriff (DRAM) und Verfahren zu ihrer Herstellung |
EP0116332A2 (de) * | 1983-02-10 | 1984-08-22 | Siemens Aktiengesellschaft | Integrierte Halbleiter mit Bipolartransistor-Strukturen und Verfahren zu ihrer Herstellung |
EP0116332A3 (de) * | 1983-02-10 | 1987-01-28 | Siemens Aktiengesellschaft | Integrierte Halbleiter mit Bipolartransistor-Strukturen und Verfahren zu ihrer Herstellung |
EP0136350A4 (de) * | 1983-03-09 | 1987-08-24 | Advanced Micro Devices Inc | Umgekehrte polycid-sandwich-struktur und verfahren. |
EP0136350A1 (de) * | 1983-03-09 | 1985-04-10 | Advanced Micro Devices, Inc. | Umgekehrte polycid-sandwich-struktur und verfahren |
DE3423211A1 (de) * | 1983-06-24 | 1985-01-03 | Mitsubishi Denki K.K., Tokio/Tokyo | Halbleiterbauteil |
EP0134571A1 (de) * | 1983-09-02 | 1985-03-20 | Siemens Aktiengesellschaft | Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminium-Legierung bestehenden Mehrlagenverdrahtung und Verfahren zu ihrer Herstellung |
EP0174773A2 (de) * | 1984-09-14 | 1986-03-19 | Stc Plc | Halbleiteranordnung mit Verbindungsschichten |
EP0174773A3 (en) * | 1984-09-14 | 1987-01-21 | Standard Telephones And Cables Public Limited Company | Semiconductor device having interconnection layers |
FR2578272A1 (fr) * | 1985-03-01 | 1986-09-05 | Centre Nat Rech Scient | Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres. |
EP0195700A1 (de) * | 1985-03-01 | 1986-09-24 | Centre National De La Recherche Scientifique (Cnrs) | Verfahren zur Herstellung einer von einer isolierenden Schicht bedeckten Schicht aus einem feuerfesten Metallsilizid auf einem Substrat, insbesondere geeignet für die Herstellung von Schichten zur Verbindung integrierter Schaltungen |
EP0463373A2 (de) * | 1990-06-29 | 1992-01-02 | Texas Instruments Incorporated | Lokalverbindungen unter Verwendung von Wolfram enthaltendem Material |
EP0463373A3 (en) * | 1990-06-29 | 1992-03-25 | Texas Instruments Incorporated | Local interconnect using a material comprising tungsten |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69901657T2 (de) | Herstellungsverfahren für selbstjustierende lokale Zwischenverbindung | |
DE69503396T2 (de) | Herstellungsverfahren für MOS-Transistor | |
EP0600063B2 (de) | Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects' | |
EP0000327B1 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik | |
DE3530065C2 (de) | Verfahren zur Herstellung eines Halbleiters | |
DE69505048T2 (de) | Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat | |
DE19727212C2 (de) | Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel | |
DE3872803T2 (de) | Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung. | |
EP0072522B1 (de) | Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistoren, insbesondere von komplementären MOS-Feldeffekttransistorschaltungen mit einer aus Metallsiliziden bestehenden zusätzlichen Leiterbahnebene | |
EP0049392A2 (de) | Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik | |
EP0090318A2 (de) | Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistorschaltungen in Siliziumgate-Technologie mit Silizid beschichteten Diffusionsgebieten als niederohmige Leiterbahnen | |
EP0272433B1 (de) | Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung | |
EP0118709A2 (de) | Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene | |
DE19525069C1 (de) | Verfahren zur Herstellung einer integrierten CMOS-Schaltung | |
EP0163871A1 (de) | Verfahren zum Herstellen von aus Doppelschichten aus hochschmelzenden Metallsiliziden und dotiertem polykristallinem Silizium bestehenden Gate-Elektroden | |
DE3027954A1 (de) | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
DE69420791T2 (de) | Dünnfilm-Halbleiteranordnung für Anzeigetafel mit aktiver Matrix und Verfahren zur Herstellung | |
EP0183138A1 (de) | Verfahren zum Herstellen von Hochintegrierten MOS-Transistorschaltungen | |
EP0159617A1 (de) | Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren | |
DE69226212T2 (de) | Herstellungsverfahren einer integrierten Schaltung mit einer Ladungsverschiebeanordnung | |
EP1181723A1 (de) | Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung | |
EP0396802B1 (de) | Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor | |
DE3850599T2 (de) | Halbleiteranordnung mit einer Elektrode, die eine gemischte Struktur aufweist. | |
DE2703618A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |