DE3423211A1 - Halbleiterbauteil - Google Patents
HalbleiterbauteilInfo
- Publication number
- DE3423211A1 DE3423211A1 DE19843423211 DE3423211A DE3423211A1 DE 3423211 A1 DE3423211 A1 DE 3423211A1 DE 19843423211 DE19843423211 DE 19843423211 DE 3423211 A DE3423211 A DE 3423211A DE 3423211 A1 DE3423211 A1 DE 3423211A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal
- vertical
- contacting
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title description 5
- 239000004020 conductor Substances 0.000 claims description 77
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000003921 oil Substances 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 description 38
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 38
- 239000012535 impurity Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003306 harvesting Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
mxcauuxsni υβΐΐΛχ Κ.Κ.
.-Fj-JJi 86-θ·2:
BESCHREIBUNG
Die Erfindung betrifft ein Halbleiterbauteil mit mehreren Kontaktierschichten gemäß dem Oberbegriff des Hauptanspruchs.
Ein derartiges Bauteil wird z. B. bei sehr hoch integrierten Schaltkreisen (VLSI) verwendet. Durch die mehreren Kontaktierschichten
ist hohe Schaltgeschwindigkeit und hohe Integrierbarkeit möglich. Es erfordert immer längere Zeit und
immer höhere Kosten, um eine logische LSI-Schaltung "von
Hand" zu entwickeln. Rein manuelle Entwürfe werden daher nur noch für einen kleinen Teil allgemein verwendbarer
LSI-Schaltungen erstellt, die dann in großen Stückzahlen
gefertigt werden können. Im allgemeinen werden derartige Schaltungsentwürfe automatisch erstellt. Dabei wird
ausgehend von Standardzellen die Anordnung und Verdrahtung von Elementen automatisch entwickelt. Die zunächst hergestellten
Standardzellen werden einzeln funktionsüberprüft.
Der Aufbau solcher Schaltungen wird allgemein als Gate-Array-System
oder auch als Standardzellensystem bezeichnet.
Bei der automatischen Schaltungsentwicklung ist es jedoch recht schwierig, durch ein Anordnungs- und Verdrahtungsprogramm eine so hohe Verdrahtungsdichte zu erreichen, wie
sie bei manuellem Entwurf erzielbar ist. Um hier Verbesserungen zu erzielen, werden herkömmlicherweise zwei Kontaktierschichten
für vertikale bzw. horizontale Leiterbahnen verwendet. Bei der automatischen Entwicklung von Siliziumgate-MOS-Bauteilen
für hohe Integration und niedrige Leistungsaufnahme werden zwei Leiterbahnsysteme verwendet,
die im folgenden anhand der Fig. 1 und 2 näher erläutert werden.
35
35
Beim ersten System wird eine Gatemetallschicht aus Polysilizium oder dergleichen, die Gates eines MOS-Transistors
bildet/ als erste (z.B. vertikale) Kontaktierschicht ver-
'"-JJtttsutttchi Denki K.K.
wendet. Eine Kontaktierschicht aus einem Metall niedrigen Widerstandes, z. B. aus Aluminium oder dergleichen, für
zuführende Sources oder Drains von MOS-Transistoren wird als zweite (z. B. horizontale) Kontaktierschicht verwendet.
Dieses erste System ist in Fig. 1 dargestellt. In einer Zellenanordnung
1 sind Standardzellen, deren Aufbau weiter unten beschrieben wird, angeordnet. Es liegt ein horizontaler Kontaktierkanal
2 vor. Eine Standardzelle ~j> weist ein logisches
Tor, z. B. einen Inverter, ein NOR-Glied mit zwei Eingängen und ein NAND-Glied mit drei Eingängen auf. Vertikale Leiterbahnen
4 bestehen aus einer Gntemetallschlcht. Horizontale Leiterbahnen 5 im horizontalen Kontaktierkanal 2 bestehen
aus einer Aluminiumkontaktierschicht. Weiterhin sind eine Leistungszufuhrleiterbahn 6 und eine Erdungsleiterbahn 7
vorhanden. Eine Drainelektrode wird durch eine Aluminiumleiterbahn 8 kontaktiert. Ein Kontakt 9 stellt den Kontakt
zwischen dem eindiffundierten Bereich und der Aluminiumschicht bzw. der Gatemetallschicht und der Aluminiumschicht
her. Es liegen weiterhin ein P-Typ Verunreinigungsbereich 10, ein N-Typ Verunreinigungsbereich 11 und ein P-Grabenbereich
vor.
Bei dieser Leiterbahnanordnung sind die Eingangs- und AusgangsanschlUsse
der Zellen durch die vertikalen Leiterbahnen 4 und die horizontalen Leiterbahnen 5 abhängig von herzustellenden
Verbindungen zwischen den Zellen verdrahtet. Die Leiterbahnen 6 und 7 für Spannungszufuhr und-Erdung in
der Standardzelle verlaufen horizontal und sind aus Aluminium gebildet. Der Ausgangsanschluß eines logischen Tores ist
durch eine vertikale Leiterbahn 4 aus der Gatemetallschicht und eine Aluminiumleiterbahn 8 kontaktiert, die die Drains
eines P-Kanal-Transistors und eines N-Kanal-Transistors mit-*
".. -Mit quib i;shi Denk! K.K.
einander verbindet. Der Drain des P-Kanal-Transistors besteht
aus dem Bereich 10, der durch Eindiffundieren von P-Typ Verunreinigungen in das N-Typ Halbleitersubstrat gebildet ist. Der Drain des N-Kanal-Transistors besteht aus
dem Bereich 11, der durch Eindiffundieren von N-Typ Verunreinigungen
in den P-Grabenbereioh 4o gebildet ist, der wiederum durch Eindiffundieren von P-Typ Verunreinigungen
in das Halbleitersubstrat hergestellt worden ist. Eine logische LSI-Schaltung wird mit Hilfe von Sta.ndardzellen und
Kontaktierbereichen des genannten Aufbaus hergestellt. Mit diesem Aufbau ist es möglich, Bauteile durch herkömmliche
Kontaktierprozesse von Polysiliziumgates und Aluminiumeinzelschichten herzustellen.
Das zweite, eingangs erwähnte Kontaktiersystem benutzt
zwei Aluminiumschichten, Insbesondere dazu, um die Schaltgeschwindigkeit
zu erhöhen. Ein entsprechender Aufbau ist in Pig. 2 dargestellt.
Beim Aufbau gemäß Fig. 2 sind horizontale Leiterbahnen
durch eine erste Kontaktlerschicht 5 (eine erste Kontaktierschicht
aus Aluminium) aus einem Metall niedrigen Widerstandes gebildet. Vertikale Leiterbahnen sind durch eine zweite
Kontaktierschicht (13) (eine zweite Kontaktierschicht aus Aluminium) aus einem Metall niedrigen Widerstandes gebildet.
Durch diese Leiterbahnen werden Standardzellen miteinander verbunden. Darüberhinaus liegt eine Kontaktierschicht 4 aus
einem Gatemetall mit hohem Widerstand im Vergleich zu dem Widerstand der Schichten 5 und IJ vor. Die Gatemetallschicht
dient nur für Leiterbahnen innerhalb der Standardgelle, wird also nicht im Verdrahtungsbereich zwischen den Zellen verwendet.
Durch ein Durchgangsloch 12 hindurch werden die ersten
und die zweiten Leiterbahnen aus Aluminium miteinander verbunden.
- Mitsubishi -Desiki K.K.
Ein Vorteil dieses Systems besteht darin, daß die Verdrahtung durch Kontaktierschichten niedrigen Widerstandes gebildet
ist, was zu hoher Schaltgeschwindigkeit des Tores führt. Ein weiterer Vorteil des Systems besteht darin, daß
die Verzö'gerungszeit eines Tores, das für zeitlich und logisch
richtiges Arbeiten einer LSI-Schaltung nur von Kapazitäten,
z. B. Schaltungskapazitäten, Eingangskapazitäten
zu schaltender logischer Tore usw. herrühren sollte, berechnet werden kann.
Ein Nachteil besteht jedoch darin, daß eine Gatemetallschicht mit einem verhältnismäßig hohen Widerstand pro
Längeneinheit als vertikale Kontaktierschicht verwendet wird, was zu geringer Schaltgeschwindigkeit der gesamten
LSI-Schaltung verglichen mit herkömmlichen Anordnungen, insbesondere der eingangs beschriebenen Doppelschichtkontaktier struktur führt. Bei der Doppelschichtkontaktierstruktur
ist es grundsätzlich erforderlich, eine Durchkontaktierung (in Fig. 1 nicht dargestellt) in Form einer
vertikalen Leiterbahn anzubringen, die in Form einer Gatemetallkontaktierschicht
durch die Zelle verläuft. Dies führt zu erhöhter Länge der Gatemetallleiterbahn. Deren Länge wird
auch dann groß, wenn eine vertikale Leiterbahn zum Erhöhen der Verdrahtungsdichte verwendet wird. Dadurch entsteht
ein hoher Widerstand in der Verdrahtung, was sich deutlich auf die Schaltgeschwindigkeit des logischen Tores in Form
einer Erniedrigung auswirkt. Es ist also erforderlich, eine Gatemetalleiterbahn durch eine Aluminiumleiterbahn in demjenigen
Bereich zu ersetzen, in dem sich eine lange Gatemetalleiterbahn nicht mit einer Aluminiumleiterbahn überkreuzt,
um durch'das Anordnungs/Verdrahtungs-Programm zu erreichen, daß die erwähnte Absenkung der Schaltgeschwin-
Mitsubishi. JDenki K.K.
digkeit kleiner bleibt. Ohne diese Möglichkeit 1st es nicht möglich, das Programm beim Entwerfen einer Hochgesehwindigkeits-LSI-Schaltung
zu verwenden. Darüberhinaus ist es schwierig,wegen des Widerstandes des logischen Tores dessen
Verzögerungszeit vorherzusagen oder zu berechnen. Es muß
dann die Herstellung abgewartet werden.
Bei der oben als zweites beschriebenen Doppelschicht-Kontaktieranordnung
besteht der Nachteil, daß die Gatemetallleiterbahn nur zum Herstellen von Gateelektroden und nicht
zugleich für die Verdrahtung dient. Darüberhinaus ist es erforderlich, zusätzliche Bereiche aus der horizontalen Kontaktierschicht
des ersten Metalles zu schaffen, um das Gatemetall mit er zweiten vertikalen Kontaktiwrschicht verbinden
zu können, was schnelle Schaltgeschwindigkeiten und hohe Integration der LS!-Schaltungen verhindert. Die Schwierigkeit
rührt daher, daß es nicht möglich ist, die zweite Metallkontaktierschicht direkt mit dem Gatemetall in Kontakt zu
bringen, da auf Grund einer zwischen den Schichten beim Herstellprozeß für MOS- oder ähnliche Bauteile angeordneten
Isolierschicht Dickenunterschiede bestehen. Dadurch, daß zusätzliche Bereiche aus der ersten Metallkontaktierschicht
bereitgestellt werden müssen, 1st es auch nicht möglich, eine Durchkontaktierung mit Hilfe der zweiten Metallschicht in
den zusätzlichen Bereichen durchzuführen.
Der Erfindung liegt die Aufgabe zugrunde, ein Bauteil der eingangs genannten Art anzugeben, das so aufgebaut ist, daß
hohe Verdrahtungsdichte in einer logischen hochintegrierten Schaltung ohne Verringerung der Schaltgeschwindigkeit erzielt
werden kann.
Die Erfindung ist durch die Merkmale des Hauptanspruchs gegeben.
Vorteilhafte Ausgestaltungen sind Gegenstand von
Mitsubishi Derlei K.K.
Unteransprüchen. Die Erfindung zeichnet sich dadurch aus, daß eine in einer Richtung verlaufende Kontaktierschicht
einfach vorhanden ist, und in der rechtwinklig dazu verlaufenden Richtung zwei Kontaktierschichten angebracht
sind« Die eine der beiden in einer Richtung verlaufenden Kontaktierschichten besteht aus einem Gatemetall. Die Gatemetallschicht
dient also nicht nur zum Herstellen von Gates, sondern auch zum Herstellen von Verbindungen.
Die Erfindung wird im folgenden an Hand von Figuren näher
erläutert. In der folgenden Figurenkurzbeschreibung sind aber auch die bereits erläuterten Figuren 1 und 2 zum Stand
der Technik aufgeführt:
Fig. 1 ein Muster der Leiterbahnanordnung bei einem bekannten Halbleiterbauteil;
Fig. 2 ein Muster gemäß Fig. 1, jedoch für eine andere
bekannte AusfUhrungsform;
Fig. J5 ein Muster gemäß Fig. 1, jedoch für eine erfindungsgemäße
Ausführungsform;
4 eine Anordnung mehrerer Muster gemäß Fig. 2 nebeneinander und übereinander; und .
Fig. 5 ein Ersatzschaltbild des Schaltmusters gemäß
Big. 4. ■ . '
Das !fester gemäß Fig. 3 zeigt eine Anordnung 14 von Standardzellen
16, die horizontal nebeneinander angeordnet sind. Weiterhin ist ein horizontaler Kanal als Kontaktierbereich
vorhanden. Die Standardzelle 16 weist ein CMOS-NOR-Glled mit
zwei Eingängen, dar, mit einem Polyslllzlumgate in einem CMOS-
Mitsubishi Denk! K.K.
- 10 -
Prozeß hergestellt ist, und ein Kontaktiersystem mit einer doppelten Aluminiumsohicht auf. Vertikale Leiterbahnen 17
bestehen aus einer Polysiliziumschicht, in die N-Typ Verunreinigungen
eindiffundiert sind, um die Gates einee P-Kanal-Transistors und eines N-Kanal-Transistors zu bilden,
was weiter unten erläutert wird. Die Leiterbahnen 17 bilden
auch Eingangsanschlüsse des NOR-Gliedes mi't zwei Eingängen, Horizontale Leiterbahnen 18 bestehen aus einer ersten
Aluminiumkontaktierschicht. Aus der ersten Aluminiumkontaktierschicht
sind auch eine Spannungszufuhrleiterbahn 19 und eine Erdungsleiterbahn 20 gebildet. Eine Leiterbahn 21, die ebenfalls aus der ersten Aluminiumkontaktierschicht
gebildet 1st, kontaktiert eine Drainelektrode. Kontakte 22 verbinden den diffundierten Bereich mit der ersten
Aluminiumkontaktierschicht bzw. die Polysiliziumschicht mit der ersten Aluminiumkontaktierschicht. Ein diffundierter
P-Typ Verunreinigungsbereich 23» bildet die Source oder den
Drain eines P-Kanal-Transistors. Ein diffundierter N-Typ Verunreinigungsbereich 24 bildet die Source oder den Drain
eines N-Kanal-Transistors. Dieser Bereich ist durch Eindiffundieren von N-Typ Verunreinigungen in den P-Typ Grabenbereloh
40 gebildet. Ein Durchgangsloch 25 dient zum Verbinden
der ersten Aluminiumschicht mit der zweiten Aiuminiumachicht.
Eine Leiterbahn 26 bildet den Ausgangsan-Schluß des NOR-Gliedes mit zwei Eingängen. Diese Leiterbahn
ist aus einer zweiten Aluminiumkontaktierschicht gebildet. Die Drains der beiden Transistoren 23 und 24 sind
also miteinander über die erste Aluminiumleiterbann 21 ver- *.
bunden, und diese wiederum ist mit der zweiten Alumlniumleiterbahn
26 über das Durchgangsloch 25 verbunden.
In der Standardzelle 16, die ein NOR-Glied mit nur einem
Ausgang bildet, ist es möglich, zwei vertikale Leiterbahnen anzuordnen, die durch die Zelle oberhalb der zwei Lei-
„, .. Mits.ub4.-shi -Genkl K. K.
" „:~ ,-F-3186^ >*.;,:.
- 11 -
terbahnen 17 aus Gatemetall durchlaufen, die Eingangsanschlüsse
der Zelle bilden. Die durchlaufenden Leiterbahnen werden als Durchkontaktierung bezeichnet. Es ist also ein
breiter Durohkontaktierbereich gebildet. Die Eingangs* und
Ausgangsanschlüsse liegen auf den Linien eines Verdi1ahtungsrasters
(entsprechend den Linien 27 und 28 in Fig. &)>
das passend für die GatemetalleiterbaJinen und die zweite Aluminiumkontaktierschicht
ausgebildet ist. Die horizontale Länge der Standardzelle 16 ist ein ganzzahliges Mehrfaches des
Intervalles jedes vertikalen Verdrahtungsrasters. Das linke
und das rechte Ende einer jeden Zelle liegen jeweils auf den .Linienleitungen des Rasters für einen Eingangsanschluß.
Ein erstes wichtiges Merkmal der Verdrahtungs- und Z<ällsti»tik.tvtt*
der vorliegenden Ausführungsform liegt Stisö in
dem Vorhandensein von drei KontaktiersOhlchten. Di£ eine
Sohichfc ist die iiatemetallkontaktierschicht 17 aus-'PoIysilizittriK.
Die nächste Schicht ist die zweite Kontaktiersehicht
26 aus dem Metall niedrigen Widerstandes, bSftillch
am& Aluminium, d\ip^h 4ie vertikale Leiterbahnen gebildet
sind. Die letzte Sehioht ist schließlich die erste1 Kontakt!erschlicht.
18 a.us einem Metall niedrigen Widerstaiidee, aus
der horizontale Leiterbahnen gebildet sind. Insgesamt führt der Aufbau dazu; daß auch die GatemetallkontalctierSehicht
wii»kujjgsvoll für Verdrahtungen zwischen den Standardzellen
.25 verwendbar ist.
Ein zweites wesentliches Merkmal der erläuterten AusfUhrungsform
besteht darin, daß die Gatemetalleiterbahnen,
die aus der ersten vertikalen Kontaktierschicht gebildet sind, Eingangsanschlüsse für ein logisches Tor bilden, und
daß di^zweiten Aluminiumleiterbahnen, die aus der zweiten
vertikalen Kontaktierschicht gebildet sind, Ausgangsan-
. Mttsuiiishi.Dsnki K.K.
rf WWW w »/ V W*!1- , .
- 12 -
Schlüsse der logischen Tore oder eine Durchkontaktierung
bilden, und daß diese Gatemetalleiterbahnen und die zweiten Aluminiumleiterbahnen abwechselnd entlang der Leitungslinien der vertikalen Verdrahtungsraster angeordnet sind.
Die Linien der unterschiedlichen Raster sind also abwechselnd angeordnet, was insgesamt zu hoher Verdrahtungsdichte
führt. '
Bei der in Fig. 3 dargestellten Ausführungsform sind die
horizontalen Leiterbahnen 18 entlang der Linien des horizontalen Verdrahtungsrasters angeordnet, das für die horizontale
Kontaktierschicht ausgebildet 1st und dasselbe Intervall aufweist wie die Leiterbahnen 18. Dieses Verdrahtungsraster
ist jedoch nur ein imaginäres. Es ist nämlich nicht nur möglich, sondern selbstverständlich im
Hinblick auf ein Erhöhen der Leiterbahndichte im Verdrahtungsbereich
15 wünschenswert, ein horizontales Verdrahrungsraster
nicht anzubringen. Es liegt dann ein in Y-Richtung rasterfreies System vor. In einem derartigen System
sind horizontale Leiterbahnen mit dem geringstmöglichen gegenseitigen Abstand oder mit dem geringstmöglichen Abstand
zu/einem benachbarten Kontakt zum Verbinden einer horizontalen Leiterbahn und einer ersten oder zweiten
vertikalen Leiterbahn angeordnet, was insgesamt zu hoiher Leiterbahndichte führt.
Beider iMusteranordnung gemäß Fig. 4, die von einer Dreischicäit-Iieiterbahnstruktur
gemäß Fig. j5 Gebrauch macht, ist ein erstes
Verdrahtungsraster 27 für die erste vertikale Kortfcaktierschicht
(die Gatemetallkontaktierschlcht) und ein zweites
Verdröhtungsraster 28 für die zweite vertikale Kontaktierschicht
(die zweite Aluminiumkontaktierschicht) vorhanden. Ein als vertikaler KontaKtierkaiial ausgeführter Kontakt!er-
W-t;cHi)ish* Benki K. K.
- 13 -
bereich 29 ist vorhanden. Ebenfalls vertikal verlaufen
D^rchkontaktiersperrbereichc 30, die schraffiert dargestellt
sind. Durch einen Kontakt 21 sind die Gatemetallleiterbahn und die erste Aluminiumleiterbahn, und durch
einen Kontakt 32 die erste Aluminiumleiterbahn und die
zweite Aluminiumleiterbahn miteinander verbunden. Bei dieser Dreischicht-Kontaktleranordnung liegen erste und
zweite vertikale Leiterbahnen entlang dem ersten vertikalen Verdrahtungsraster 27 bzw. dem zweiten vertikalen
Verdrahtungsraster 28 sowie horizontale Leiterbahnen (erste Aluminiumleiterbahnen) vor. Die Leiterbahnen im Kontaktierbereich
29 sind durch eine Doppelschicht-Kontaktieranordnung
gebildet, die aus den zweiten vertikalen Leiterbahnen und den horizontalen Leiterbahnen gebildet ist, also nicht
von der Kontaktierschicht hohen Widerstandes (der Gatemetall kontaktierschicht) Gebrauch macht. Insgesamt ist dadurch
hohe Verdrahtungsdichte bei ausreichendem Preiraum zwischen den Leiterbahnen Jeder Schicht bei minimalem Entwicklungsaufwand gewährleistet. Urn die Kontaktierschichten mitein-
ander zu verbinden, sind zwei Arten von Kontakten erforderlich, nämlich die Kontakte Jl zum Verbinden der Gatemetalleiterbahnen
mit den ersten Aluminiurnleiterbahnen, und die Kontakte 32 zum Verbinden der ersten Aluminiumleiterbahnen
mit den zweiten Aluminiumleiterbahnen. Das Ausgangssignal vom logischen Tor wird über die zweite Aluminiumleiterbahn
(zweite vertikale Leiterbahn) 26 ausgegeben und auf dem Chip mittels einer horizontalen Leiterbahn 18 und
der zweiten vertikalen Leiterbahn 26 (zweite Aluminiumleiterbahn) weitergeleitet. Nur derjenige Bereich, der zum
Eingangsanschluß des logischen Tores führt, ist durch die erste vertikale Leiterbahn (die Gatemetalleiterbahn) gebildet.
Die Leiterbahnen, die entlang der Linien des vertikalen Verdrahtungsrasters angeordnet sind, mit Ausnahme
derjenigen Bereiche, die in den Standardzellen 16 in Fig. 4
Mitsubishi De*iki K.K.
schraffiert dnr/'.e.'-te 111 sind, können für Durohkontaktierungon
verwendet werdon, was hoho LoJ.torbahrid i.ohto ermöglicht.
Bei der Loj t^rbahnanordnung dar beschriebenen Ausführungsform dient nicht eine GatemetaLleiterbahn in einer Zelle,
sondern die zweite vertikale Leiterbahn zum Durchkontaktieren, obwohl die Gatemetalleiterbahn sich zwischen dem
oberen und dem unteren Ende einer Zelle erstreckt.
Im Ersatzschaltbild der Struktur von Fig. 4 liegen Inverter
33 und 34, durch die Gatemetalleiterbahnen hervorgerufene
Widerstände 33a - j55c, den Eingangsanschlüssen der
Gates zugeordnete Kapazitäten ^ba - JGq, ein NAND-Glied 37,
ein NOR-Glied 38 uiui eine Leiterbahn 39 vor, die durch die
ernte und d.i.ο /.weite A 1 uminium.l.e I.terbahn gebildet 1st.
Innerhalb diesem Ersatzschaltbild liegt keinerlei Widerstand an den) Ausg?in/;üanscliJui3 des durch den Inverter 23
wiodergef.;('berieii Ton,';. Üur Widerstand 35 liegt lediglich
am rilngangfjijnsohluß des Tore;;. Darüberhlnaus ist die Länge
der Gatometaileiterbahn, die zum Erhöhen der Widerstandskomporiente
führt, auf einen Wert begrenzt, der geringer ist
als die Höhe des horizontalen Kanals, was zum erheblichen Verringern des Widerstands der Gatemetalleiterbahn beiträgt.
Wenn /,um Beispiel die Höhe der Zelle etwa 50 um ist, ist die
Höhe des horizontalen Verdrahtungskanales etwa I50 pm. Der
Flächenwiderstand des Gatemetalls ist 4o Ohm/a . Die Breite
einer Gatemetalleiterbahn ist 3 um. Der Widerstand wird dann maximal 2000 Ohm (= i\0 Ohm Ό x 150 jJm/3 um). Es wird angenommen,
daß die Einrangskapazität ~$G des Tores etwa 0,1 pF
ist. Auf Grund der1 l'idorsUmdskomponerite wird dann ein Signal
um 0,20 ns verzögert, was gegenüber der Verzögerungszeit eines Tores vernachlässigbar ist, die etwa 2 - 5 ns
beträgt.
MJ.tsuhlsh.1 Denkl K. K.
- 13 -
Bei der dargestellten Ausführun^sform wurde davon ausgegangen,
daß er. niob um CM08-Bnuteile handelt. En ist aber
auch möclichj die Anordnung auf NE.'D-Bauteile (N-Kanal
Enhancement Depletion MOS-Bauteile) anzuwenden.
- Leerseite -
Claims (5)
- TER MEER-MULLER-STEINMEISPATENTANWÄLTE — EUROPEAN PATENT ATTORNEYSDipl.-Ghem. Dr. N. ter Meer Dipl.-Ing. H. SteinmeisterDipl.-Ing. F. E. Müller Artur-Ladebeck-StrasseTnftstrasse 4,D-80OO MÜNCHEN 22 D-4800 BIELEFELD 122. Juni im*BENKI KABOSHlKI KAISHA 2-3> Marunouchi 2-chome, Chlyoda-ku Tokyo, JapanHa !bleiterbautei1Priorität: 24. Juni 1983, Japan, Nr. 58-1U602ANSPRÜCHEmehreren5 ■-vertikalen Lei terfeahnen (17^>,: die aus einer verfcika· leix Kontaktierseiiieht gebildet sind, und .;-■- horizontalen Leiterbahnen (3.8), die aus einer horizontalen Kontaktierschicht gebildet sind, '; d ad u r c h gekennzeichnet, 'daß - entweder mehrere vertikale.'oder mehrere horizontale .Kontaktierschichten vorliegen, - aus einer (It) der mehreren Kontaktierschiqhten Ein gangsanschlüsse für logische Tore gebildet sind,m «Mitsu^leixirDenki K1. K.■ - 2 - . . ■ "■;■-■■■ ,;- aus der anderen (26) der mehreren Kontakfeierschiohten Ausgsfngsansohltls&e von logischen Toren gebildet Sind, und ;- die Leiterbahnen (I7, 26) der beiden Kontaktierschlch» ten jeweils entlang den Linien eines imaginären Verdtahtungs-rasters laufen, das jeweils für eine Kontaktierschloht ,·■ so ausgebildet ist, dal3 die Linien der Baster, abwechselnd angeordnet sind. ' ;
- 2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß es drei Schichten aufweist, mit einer ersten vertikalen Kontaktiersohicht (17) aus einem. Einfach- oder Mehrschichtgatemetall zum Herstellen von Leiterbahnen,die Gates eines Siliziumgate-MOS-'Trsiiisistors entsprechen, welche Gates ElngangsanschlUsse logischer Tore sind, mit einer horizontalen Kontaktlerschicht (18), die aus einer ersten Schicht eines Metalls mit niedrigem·. Widerstand gebildet ist und Leiterbahnen liefert, die die Sources oder Drains von Siliziumgate-MOS-Tran&istoren miteinander verbinden, und mit einer zweiten vertikalen Kontaktierschioht (26) aus einer zweiten Schicht eines Metalls mit niedrigem Widerstand, aus der Leiterbahnen gebildet sind, die Ausgangsanschlüsse logischer Tore bilden, welche Schicht über der ersten Schicht, eines Metalles mit niedrigem Widerstand unter Zwischenlage '; einer Isolierschicht ausgeblldetrist;* r l ,
- 3. Bauteil nach Anspiruoh 2, d a d u r -c h ge k e η η * :; zeichnet, daß sie eine Stondardzeljt« (Ϊ6) mit drQi Kontaktierschichten aufweist, bei der eine Öate-~ ; metallleiterbahn, die den Eingangsanschluß eines logi-JO sehen Tores bildet, entlang der Anschlußlinie für. die'-Mitsubishi Denk! K.K.erste vertikale Kontaktierschicht (18) angeordnet ist, und bei der eine Drainelektrode eines MOS-Transistors, die aus der zweiten Kontaktierschicht mit niedrigem Widerstand gebildet ist, den Ausgangsanschluß eines logischen Tores bildet und entlang der Kontaktlerlinie für die zweite vertikale Kontaktierschicht (26) angeordnet ist.
- 4. Bauteil nach Anspruch 3, gekennzeichnet durch eine Leiterbahn (18, 17), die am Ausgangsanschluß eines logischen Tores in der Standardzelle (16) beginnt, welcher Anschluß durch die zweite Kontaktierschicht (26) aus dem Metall mit niedrigem Widerstand gebildet ist, welche Leiterbahn durch die erste Kontaktierschicht (18) aus einem Metall mit niedrigem Widerstand und der zweiten Kontaktierschicht (26) aus einem Metall niedrigen Widerstandes gebildet ist, wobei der mit dem Eingangsanschluß einer anderen Standardzelle zu verbindende Teil der Leiterbahn durch die Kontaktierschicht (17) aus dem Gatemetall gebildet ist.
- 5. Bauteil nach Anspruch 4, dadurch gekenn-zeichnet, daß die horizontalen Leiterbahnen (18) mit dem minimal zulässigen gegenseitigen Abstand oder so angeordnet sind, daß zwischen einer Jeweiligen Bahn und einem benachbarten Kontakt zum Kontaktleren der horizontalen Leiterbahn (18) und der ersten (If) oder zweiten (26) vertikalen Leiterbahn der minimal zulässige Abstand vorliegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58114602A JPS607147A (ja) | 1983-06-24 | 1983-06-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3423211A1 true DE3423211A1 (de) | 1985-01-03 |
DE3423211C2 DE3423211C2 (de) | 1995-06-01 |
Family
ID=14641956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3423211A Expired - Fee Related DE3423211C2 (de) | 1983-06-24 | 1984-06-22 | Halbleiterbauteil |
Country Status (3)
Country | Link |
---|---|
US (1) | US4893170A (de) |
JP (1) | JPS607147A (de) |
DE (1) | DE3423211C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0199875A1 (de) * | 1985-03-29 | 1986-11-05 | Kabushiki Kaisha Toshiba | Integrierte Halbleiter-Schaltungsvorrichtung mit Mehrschichtverdrahtung |
DE4124877A1 (de) * | 1990-07-27 | 1992-02-20 | Mitsubishi Electric Corp | Integrierte halbleiterschaltungsvorrichtung und verfahren zum anordnen und verdrahten von zellen |
FR2773264A1 (fr) * | 1997-12-30 | 1999-07-02 | St Microelectronics Sa | Portion de circuit integre |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62293642A (ja) * | 1986-06-12 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 集積回路 |
JP2739958B2 (ja) * | 1988-06-28 | 1998-04-15 | 株式会社東芝 | スタンダードセル |
JPH02106968A (ja) * | 1988-10-17 | 1990-04-19 | Hitachi Ltd | 半導体集積回路装置及びその形成方法 |
JPH02163960A (ja) * | 1988-12-16 | 1990-06-25 | Toshiba Corp | 半導体装置 |
JPH02198154A (ja) * | 1989-01-27 | 1990-08-06 | Hitachi Ltd | 配線の形成方法及びこれを利用した半導体装置 |
EP0387812A3 (de) * | 1989-03-14 | 1992-08-05 | Fujitsu Limited | Bipolarer integrierter Schaltkreis mit einer Einheitsblock-Struktur |
GB8906145D0 (en) * | 1989-03-17 | 1989-05-04 | Algotronix Ltd | Configurable cellular array |
JPH0329342A (ja) * | 1989-06-26 | 1991-02-07 | Toshiba Corp | 半導体装置 |
JPH0851159A (ja) * | 1994-08-05 | 1996-02-20 | Mitsubishi Electric Corp | 半導体集積回路 |
US6086238A (en) * | 1996-10-07 | 2000-07-11 | International Business Machines Corporation | Method and system for shape processing within an integrated circuit layout for parasitic capacitance estimation |
US5858817A (en) * | 1996-10-10 | 1999-01-12 | Lockheed Martin Corporation | Process to personalize master slice wafers and fabricate high density VLSI components with a single masking step |
JPH11135634A (ja) * | 1997-10-28 | 1999-05-21 | Nec Ic Microcomput Syst Ltd | 半導体装置配線の処理方法、および、半導体装置配線の処理プログラムを記録した記録媒体 |
US6262487B1 (en) | 1998-06-23 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method |
US6331733B1 (en) * | 1999-08-10 | 2001-12-18 | Easic Corporation | Semiconductor device |
US6744082B1 (en) * | 2000-05-30 | 2004-06-01 | Micron Technology, Inc. | Static pass transistor logic with transistors with multiple vertical gates |
JP2002009160A (ja) * | 2000-06-26 | 2002-01-11 | Nec Microsystems Ltd | 半導体集積回路の自動レイアウト方法、この方法で製造した半導体集積回路及びこの方法を記録した記録媒体 |
US6567966B2 (en) * | 2001-02-14 | 2003-05-20 | Agilent Technologies, Inc. | Interweaved integrated circuit interconnects |
US6502231B1 (en) * | 2001-05-31 | 2002-12-31 | Applied Micro Circuits Corporation | Integrated circuit template cell system and method |
US7770141B2 (en) * | 2007-01-29 | 2010-08-03 | United Microelectronics Corp. | Computer recording medium for storing program of checking design rule of layout |
TWI573496B (zh) * | 2009-08-05 | 2017-03-01 | 薄膜電子Asa公司 | 印刷電子之印刷相容設計及佈局方式 |
US9911693B2 (en) * | 2015-08-28 | 2018-03-06 | Micron Technology, Inc. | Semiconductor devices including conductive lines and methods of forming the semiconductor devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0026233A1 (de) * | 1979-02-27 | 1981-04-08 | Fujitsu Limited | Integrierte halbleiterschaltung und verdrahtungsverfahren dafür |
DE3027954A1 (de) * | 1980-07-23 | 1982-02-25 | Siemens AG, 1000 Berlin und 8000 München | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben |
DE3223276A1 (de) * | 1981-06-22 | 1983-01-05 | Hitachi Microcomputer Engineering Ltd., Tokyo | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5925381B2 (ja) * | 1977-12-30 | 1984-06-16 | 富士通株式会社 | 半導体集積回路装置 |
JPS5866343A (ja) * | 1981-10-16 | 1983-04-20 | Hitachi Ltd | 半導体集積回路装置 |
-
1983
- 1983-06-24 JP JP58114602A patent/JPS607147A/ja active Pending
-
1984
- 1984-04-11 US US06/599,064 patent/US4893170A/en not_active Expired - Fee Related
- 1984-06-22 DE DE3423211A patent/DE3423211C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0026233A1 (de) * | 1979-02-27 | 1981-04-08 | Fujitsu Limited | Integrierte halbleiterschaltung und verdrahtungsverfahren dafür |
DE3027954A1 (de) * | 1980-07-23 | 1982-02-25 | Siemens AG, 1000 Berlin und 8000 München | Integrierte mos-schaltung mit mindestens einer zusaetzlichen leiterbahnebene sowie ein verfahren zur herstellung derselben |
DE3223276A1 (de) * | 1981-06-22 | 1983-01-05 | Hitachi Microcomputer Engineering Ltd., Tokyo | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0199875A1 (de) * | 1985-03-29 | 1986-11-05 | Kabushiki Kaisha Toshiba | Integrierte Halbleiter-Schaltungsvorrichtung mit Mehrschichtverdrahtung |
US4746965A (en) * | 1985-03-29 | 1988-05-24 | Kabushiki Kaisha Toshiba | Integrated semiconductor circuit device |
DE4124877A1 (de) * | 1990-07-27 | 1992-02-20 | Mitsubishi Electric Corp | Integrierte halbleiterschaltungsvorrichtung und verfahren zum anordnen und verdrahten von zellen |
US6121644A (en) * | 1990-07-27 | 2000-09-19 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device and method of arranging and wiring cells |
FR2773264A1 (fr) * | 1997-12-30 | 1999-07-02 | St Microelectronics Sa | Portion de circuit integre |
EP0930652A1 (de) * | 1997-12-30 | 1999-07-21 | STMicroelectronics SA | Teilstück der Metallisierung einer integrierten Schaltung |
Also Published As
Publication number | Publication date |
---|---|
JPS607147A (ja) | 1985-01-14 |
DE3423211C2 (de) | 1995-06-01 |
US4893170A (en) | 1990-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3423211A1 (de) | Halbleiterbauteil | |
DE2021824C3 (de) | Monolithische Halbleiterschaltung | |
DE69031603T2 (de) | Integrierter Torschaltungs-Schaltkreis | |
DE2826847C2 (de) | Hochintegrierte Halbleiterschaltungsanordnung | |
DE2542518C3 (de) | ||
DE3781469T2 (de) | Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur. | |
DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
DE2754354A1 (de) | Programmierbare logische baugruppenanordnung | |
DE3586385T2 (de) | Integrierte gate-matrixstruktur. | |
DE3223276A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE2655575A1 (de) | Kompakte monolithische halbleiterstruktur | |
DE19838150A1 (de) | Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion | |
DE3879333T2 (de) | Halbleiteranordnung mit mehrschichtleiter. | |
DE3486077T2 (de) | Integrierte halbleiterschaltungsanordnung. | |
DE3603953A1 (de) | Halbleiterintegrierte schaltungsvorrichtung | |
DE2523221C2 (de) | ||
DE19752014C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array | |
DE10065852A1 (de) | Halbleitervorrichtung umfassend einen Überbrückungskondensator mit einem Aufbau zur Erleichterung automatischer Konstruktion sowie Halbleitervorrichtung-Anordnungsverfahren | |
DE10164666B4 (de) | Halbleiterbauelement zum Schutz vor elektrostatischer Entladung | |
DE3900536A1 (de) | Integrierte halbleitervorrichtung mit ein-/ausgangspufferzellen | |
DE69013646T2 (de) | Integrierte Halbleiterschaltungsvorrichtung mit Kontaktierungsflächen am Rande des Halbleiterchips. | |
DE69833720T2 (de) | Integrierte Halbleiterschaltung mit On-Chip Kondensatoren | |
DE2608521A1 (de) | Schaltungsplatte fuer elektronische schaltungen | |
DE3853963T2 (de) | Basiszelle für eine Gatematrixvorrichtung. | |
DE3787137T2 (de) | Halbleiteranordnung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |