DE2754354A1

DE2754354A1 - Programmierbare logische baugruppenanordnung

Info

Publication number: DE2754354A1
Application number: DE19772754354
Authority: DE
Inventors: Keisuke Kataoka; Yoshi Sugiyama
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1976-12-14
Filing date: 1977-12-07
Publication date: 1978-06-22
Also published as: US4207556A; FR2374817A1; GB1600623A; FR2374817B1

Description

PATENTANWALT DIPL.-ING. ULRICH KINKELIN 7032 Sindelfingen -Auf dem Goldberg- Weimarer Str. 32/34 -Telefon 07031/Β650Ί

Telex 726 509 rose d

5. Dezember 1977

NIPPON TELEGRAPH AND TELEPHONE PUBLIC CORPORATION, 6, 1, Uchisaiwai-cho, 1 -chome, Chiyoda-ku, Tokyo / Japan

PROGRAMMIERBARE LOGISCHE BAUGRUPPENANORDNUNG

Die Erfindung betriffteine programmierbare logische Baugruppenanordnung.

Zum bekannten Stand der Technik dieser Typs gehören der Master Slice-Typ (LSI) für logisch integrierte Schaltungen großen Maßstabs und eine programmierbare logische Baugruppenanordnung ( PLA ). Gemäß der bekannten Technik ist es möglich, mit niederen Kosten LSI's auszulegen und herzustellen, die verschiedene logische Funktionen haben, indem man die LSI's mit den gleichen Verfahrensschritten bis zum Diffusionsschritt herstellt sowie mit verschiedenen, die galvanische Verbindung angebenden Masken. Wenn man jedoch dieses Verfahren auf die Herstellung von logischen integrierten Schaltungen großen Maßstabs überträgt, dann wird die Auslegung der Verdrahtungsmasken schwierig, so daß dieses Verfahren nicht wirtschaftlich ist.

Aus diesem Grunde wurde die letztere Methode entwickelt. Gemäß dieser Methode wird die Auslegung der elektronischen Schaltkreiselemente und Verdrahtungen, die notwendig sind, solche speziellen logischen Schaltkreise wie Decoder, UND-Anordnungen, ODER-Anordnungen, Ausgangspuffer oder dergleichen herzustellen, dadurch verwirklicht, indem man individuell nur eine Maske für Programm-Kreuzungspunkte einer UND-Anordnung

809825/0706

,1*754354

und einer ODER-Anordnung herstellt, um alle diejenigen Typen logischer LSI's herzustellen, die gemäß der Schaltkreislogig gewünscht sind. Dieses Verfahren ist z. B. in einem Artikel mit dem Titel "Programmable Logic Arrays " von Dr. William N.Carr et al veröffentlicht in "MOS/LSI Design and Application" von Mc Graw Hill Book Co. 1972, Seiten 229 - 257 Abschnitt 8. An diesem Verfahren ist jedoch nicht zufriedenstellend, daß Chip-Flächen übrig bleiben, so daß selbst dann, wenn die Herstellung von LSI's mit feiner Struktur möglich wird, indem man die Technik der Herstellung von LSI's weiterentwickelt, es unmöglich ist, LSI's mit hoher Dichte und hohem Wirkungsgrad herzustellen. Stattdessen würde dieser Weg lediglich die Redundanz vergrößern.

Genauer gesagt besteht dieser Fehler in folgendem: Wenn man logische Schaltkreise für verschiedene Zwecke auslegt, dann war es unmöglich, die erwünschten logischen Schaltkreise deshalb herzustellen, weil - obwohl es UND-Baugruppen im Überfluß gab-ODER-Gruppen gefehlt haben oder daß ODER-Baugruppeη im Überfluß vorhanden waren, aber UND-Anordnungen gefehlt haben.

Wenn man sequentielle Schaltungen konstruiert, dann ist es weiterhin notwendig, das PLA-Ausgangssignal abzutrennen , um es dem Eingang eines außenliegenden Flip-Flops zuzuführen und das Ausgangssignal des Flip-Flops mußte wieder dem PLA zurückgeführt werden. Zu diesem Zweck ist es notwendig, einen zusätzlichen Flip-Flop zu verwenden. Wür de dieser Flip-Flop in den PLA einbezogen werden, dann würde die Wirksamkeit seiner Verwendbarkeit darunter leiden.

809825/0706

Aufgabe der Erfindung ist es, eine verbesserte programmierbare logische Baugruppenanordnung vorzusehen, mit der die logischen Möglichkeiten weit über das hinaus verbessert werden können, was gemäß dem Stande der Technik möglich war.

Erfindungsgemäß wird diese Aufgabe gelöst durch eine auf einem Halbleiterplättchen angeordnete Zelleneinheit, die eine Vielzahl elektronischer Bauelemente wie Widerstände und Transistoren zur Bildung einer logischen Schaltung aufweist, durch eine Vielzahl von Zeilenleitungen und Spaltenleitungen, welche in Matrixform angeordnet sind, durch ein erstes Verdrahtungsglied, durch das der herzustellende Typ der logischen Schaltung bestimmbar ist, durch ein zweites Verdrahtungsglied, mit dem die Eingangs/ Ausgangsbedingungen dieser logischen Schaltung bestimmbar ist und durch eine Gruppe von Schaltelementen, die zwischen den Zelleneinheiten, den Zeilen- und Spaltenleitungen und den ersten und zweiten Verdrahtungsgliedern zwecks Verbindung oder Trennung angeordnet sind.

Nachfolgend wird die Organisation und Wirkungsweise der programmierbaren logischen Baugruppenanordnung der Erfindung anhand der Zeichnung beschrieben. In der Zeichnung

zeigen:

Fig. 1 ein Verbindungsschaltbild , teilweise in Blockdarstellung mit der Grundkonstruktion der programmierbaren logischen augruppenanordnung,

Fig. 2 ein Verbindungsschaltbild eines logischen Schaltkreises, der hergestellt ist uni3r Verwendung der programmierbaren logischen Baugruppenanordnung nach Fig. 1,

809825/0706

Fig. 3 und

Fig. 4 Blockschaltbilder , welche Systeme zeigen, in denen die PLA's der Erfindung verwendet werden können, um die logischen Fähigkeiten zu verbessern, Fig. 5 ein Verbindungsschaltbild, dasein Beispiel eines PLA zeigt, bei dem die

Erfindung angewendet wurde,
Fig. 6 einen Querschnitt längs der Linie IV<: - IVb ... IV £ , wobei der PLA

gemäß Fig. 5 gezeigt ist, ehe ein Kontaktloch und ein Durchgangsloch

gebildet wird,
Fig. 7 ein Verbindungsdiagramm, welches einen Schaltkreis eines PLA gemäß Fig. 5 zeigt, in dem ein 2 Bit-Decorder-Schaltkreis und eine Baugruppenanordnung

miteinander kombiniert sind gemäß Tabelle I,
Fig. 8 ein Querschnitt längs der gleichen Linie wie in Fig. 6, wobei eine in Fig. 7 dargestellte Kombination gezeigt wird, die einen PLA nach der Fig. 5 verwendet,

Fig. 9

u. 10 Verbindungsdiagramme, die die Kombination eines Ausgangspuffers und einer ODER-Baugruppenanordnung und eine Kombination eines RS-Flip-Flops und einer ODER-Anordnung zeigt, die miteinander gemäßTabelle I kombiniert sind und einen PLA nach Fig. 5 verwenden und

Fig.iiA -11 D Fig.l2A - 12D

Fig. 13A - 13D Γ Querschnitte und Verbindungsdarstellungen

Fig. 15A - 15C

einiger Beispiele von Schaltelementen, die

Fig. 16u. Fig.l7A / erfindungsgemäß verwendet werden.

υ. 17Β /

809825/0706

Fig. 1 zeigt den Grundaufbau der programmierbaren logischen Matrixanordnung der Erfindung.

Es sind vier Zelleneinheiten 11a bis lld vorgesehen. Verdrahtungen 12 sind auf einem Halbleiterplättchen 10 angeordnet und dienen dazu, die Zelleneinheiten 11 miteinander zu verbinden. Jede Zelleneinheit 10 umfaßt eine Funktionseinheit 20 und eine Matrixeinheit 30. Eine Funktionseinheit 20 ist bei A genauer dargestellt. Die Funktionseinheit 20 umfaßt eine Vielzahl von geeignet angeordneten elektronischen Bauelementen wie Transistoren 21a bis 21 e und Widerstände 22a bis 22c und Verdrahtungen, welche diese elektronischen Schaltelemente verbinden sowie eine Gruppe Schalter 26a , 26b .... 26m , die zwischen den Transistoren 21a bis 21 e jnd den Widerständen 22a bis 22c liegen sowie schließlich Verdrahtungen 23a bis 23h, wobei die Schalter 26a .... 26m dazu dienen, die Transistoren 21a bis 21e abzuschalten und zuzuschalten. Weiterhin ist jede Funktionseinheit 20 mit elektronischen Elementen und Verbindungsleitungen versehen, die eine Flip-Flop-Schaltung, einen Decoder und Ausgangspufferschaltungen ergeben.

Ein Schalter 26i ( i stellt irgendeinen der Schalter von α bis m dar ) ist so aufgebaut, daß er eine erste Metallschicht durch ein Kontaktloch hindurch bildet , wenn ein LSI hergestellt wird. Der tatsächliche Aufbau des Schalters wird später beschrieben. Der Schalter 26 i ist als kleiner Kreis dargestellt und zeigt so, daß der Schalter offen ist.

Einzelheiten der Matrixeinheit 30 sind bei B gezeigt. Ahnlich wie bei der Funktionseinheit 20 umfaßt jede Matrixeinheit 30 elektronische Elemente wie einen Transistor 31 und Widerstände 32a und 32b . Weiterhin umfaßt jede Matrixeinheit 30 Bit-Leitungen

809825/0706

11 804

Ao

(Zeilenleitungen) 33α und 33b , Produktausdruckleitungen (Spaltenleitungen) 34a bis 34f , welche in der Art einer Matrix angeordnet sind sowie Verdrahtungen 36, welche in der Lage sind, den Typ der herzustellenden logischen Schaltung sowie deren Eingangsund Ausgangsbedingungen zu bestimmen. Eine Gruppe von Schaltern 37a bis 37f liegen zwischen den elektronischen Hemtenten, Bit-Leitungen 33, Produktausdruckleitung 34 und Verdrahtungen 36 und bilden so UND- Matrixen und ODER-Matrixen , wenn die Schalter geöffnet oder geschlossen sind. Jeder der Schalter 37a bis 37 f hat einen Aufbau ähnlich demjenigen der Schalter 261 der Funktionseinheit 20. Einzelheiten der Konstruktion werden später beschrieben .

Die Verdrahtungen zwischen den jeweiligen Zelleneinheiten 11 umfaßt Verbindungslei tungen 40, mit denen man die Zelleneinheiten lla bis Hd miteinander verbinden kann sowie Eingang/Ausgang-Klemmen 39a bis 39h , eine Gruppe Schalter 41aa bis 41 ij (wobei ΐ und j positive ganze Zahlen sind) und eine Gruppe von Schaltern 43. Schalter 41 ij wird dazu verwendet, eine Produktausdruckleitung 34 und eine Bit-Leitung 33 anzuschalten und/oder abzuschalten, während die Schalter 43 dazu verwendet werden, die abschnittsweise vorgesehenen senkrecht verlaufenden Verdrahtungen anzuschalten und/oder abzuschalten.

Wenn man eine gewünschte Schaltung aufbauen will, indem man die Anordnung nach Fig.l verwendet, dann werden die Schalter 26i , 37a bis 37f und 41 aa bis 41 ij der Funktionseinheit 20 der Matrixeinheit 30 einer Zelleneinheit 11 und der Verdrahtungen 12 zwischen den jeweiligen Zelleneinheiten 11 wahlweise geschlossen.

Fig. 1 zeigt ein Schaltbild, gemäß dem die Funktionseinheiten 20a und 20b der Zellen-

809825/0706

einheiten 11α und lib so miteinander verbunden sind, daß sie einen Decoder bilden. Die Matrixeinheiten 30a und 30b sind so angeordnet, daß sie eine UND-Matrix bilden. Die Funktionseinheit 20c der Zelleneinheit lic ist so geschaltet , daß sie ein Flip-Flop bildet. Die Matrixeinheit 30c der Zelleneinheit lic ist so geschaltet, daß sie eineODER-Matrix bildet. Die Funktionseinheit 2Od der Zelleneinheit lld ist so geschaltet,daß sie einen Ausgangspuffer bildet, während die Matrixeinheit 3Od der Zelleneinheit 11 d so geschaltet ist, daß sie eine ODER-Matrix bildet. In Figur 2 zeigen kleine schwarze Kreise, daß die Schalter an diesen Abschnitten geschlossen sind.

Im einzelnen werden zum Aufbau eines Decoders die Transistoren 21b , 21c und 21 e sowie die Widerstände 21a, 22b und 22c der Funktionseinheiten 20a und 20b der Zelleneinheiten 11a und 11b verwendet und die Schalter 26b, 26e, 26g, 26j , 26k und 26m werden geschlossen. Wenn ein an der Eingangsleitung 23b anstehendes Signal den oberen Pegel hat, dann wird der Transistor 21b eingeschaltet, während der Transistor 21e ausgeschaltet wird, so daß ein Signal mit hohem Pegel und ein Signal mit niedrigem Pegel an den Leitungen 23k und 23m jeweils auftritt. Wenn andererseits das Eingangssignal einen niederen Pegel hat, dann erscheint ein Signal mit niederem Pegel und ein Signal mit hohem Pegel jeweils an den Leitungen 23k und 23m. Anders ausgedrückt erscheint das gleiche Signal wie das Eingangssignal an der Leitung 23k , während ein inverses Signal an der Leitung 23m auftritt.

Zum Aufbau einer Flip-Flop-Schaltung werden die Transistoren 21a bis 21 e und die Widerstände 22a bis 22c der Funktionseinheit 20c der Zelleneinheit Hc verwendet .

809825/0706

Ein Signal wird dann an die Leitungen 23k und 23m aus der ODER-Matrix 30c angelegt. Wenn die an den Leitungen 23k und 23m anstehenden Signale jeweils ihren hohen Pegel haben, so werden beide Transistoren 21a und 21 e eingeschaltet, so daß inverse Signale an den Leitungen 23b und 23c erscheinen. Wenn auf der anderen Seite die Signale an den Leitungen 23k und 23m jeweils ihren hohen und ihren niederen Pegel haben, dann werden die Transistoren 21b und 21 d aus- bzw. eingeschaltet, wobei die an die Leitungen 23b und 23c gelegten Signale ihren niederen und hohen Pegel jeweils haben. Wenn die an den Leitungen 23k und 23m erscheinenden Signale jeweils ihren hohen und niederen Pegel haben, dann werden die Transistoren 21b und 21 d ausgeschaltet, so daß Signale mit hohem und niederem Pegel an den Leitungen 23b und 23c jeweils erscheinen.

Wenn die an den Leitungen 23k und 23m angelegten Signale ihren niederen Pegel haben, dann werden die Transistoren 21b und 21 d in denjenigen Zuständen gehalten, die sie vorher hatten, so daß die gleichen Ausgangssignale wie vorher an den Leitungen 23b und 23c erscheinen.

Um eine Ausgangspufferschaltung zu bilden, werden die Transistoren 21a, 21c und 21e sowie Widerstände22a, 22b und 22c der Funktionseinreiten 2Od der Zelleneinheit Hd verwendet und die Schalter 26a, 26c, 26d, 26f , 26j und 26m werden geschlossen. Wenn die ODER-Matrix 3Od ein ODER-Ausgangssignal erzeugt, dann wird der Transistor 21 eingeschaltet, so daß man an der Leitung 23c das inverse Ausgangssignal der ODER-Matrix 3Od erhält, während man das gleiche Ausgangssignal der ODER-Motrix 30d an der Leitung 23b erhält.

809825/0706

Zur Bildung einer UND-Matrix werden die Schalter 23a und 23b der Matrixeinheiten 30a und 30b der Zelleneinheiten 11a und 11b geschlossen und Schalter 37d wird wahlweise geschlossen. Unter diesen Bedingungen erhält man ein Ausgangssignal hohen Pegels an einer Produktausgangsleitung, wenn alle Eingangssignale an den Bit-Leitungen 33, die die UND-Schaltung bilden, ihren hohen Pegel haben.

Zur Bildung einer ODER-Matrix werden die Schalter 37b und 37c der Matrixeinheiten 30c und 3Od der Zelleneinheiten lic und lld geschlossen, während der Schalter 37d wahlweise geschlossen wird. Unter solchen Bedingungen, bei denen irgendeine der Produktausdrucksleitungen 34 , welche die ODER-Schaltung darstellen, auf einem hohen Pegel ist, so wird ein Ausgangssignal niederen Pegels an einer entsprechenden Bit-Leitung 33 erzeugt.

Die Zelleneinheiten 11a bis lld arbeiten in der Art eines PLA zusammen. Das an die Eingangsklemmen 39a gelegte Signal wird über Zwischenverbindungsleitungen an den Decoder20a gelegt. Eines der beiden Ausgangssignale der Flip-Flop-Schaltung steht an der Ausgangsklemme 39f an und das andere Ausgangssignal wird dem Decorder 20b zugeführt. Die Ausgangssignale des Ausgangspuffers erscheinen an dessen Ausgangsklemmen 39g und 39h.

Das PLA von Figur 2 umfaßt eine einzige Stufe. Es ist jedoch auch möglich, die Größe des Halbleiterplättchens zu reduzieren, indem man das PLA in eine Anzahl kleinerer logischer Funktionskreise unterteilt und so ein PLA mit mehreren Stufen aufbaut, wie dies

809825/0706

/IV

Figur 3 beispielsweise zeigt. In manchen Fällen ist es möglich, die Größe des <~hips um mehr als 1/10 zu verkleinern. Zwar zeigt die logische Schaltung nach Fig. 3 nur zwei Stufen. Es ist natürlich auch möglich, die Anzahl der Stufen nach Wunsch zu vergrößern. Wenn es möglich ist, die Produktausgangsleitungen 34 in beliebigen Abschnitten herzustellen und dies auch für die Bit-Leitungen 33 des PLA gilt, dann kann man diese Unterteilungen soweit treiben , bis die Summe der Anzahl benachbarter Produktleitungen 34 in der horizontalen Richtung und die Summe der Anzahl benachbarter Bit-Leitungen 33 in der senkrechten Richtung kleiner sind als vorgeschriebene Werte. Man erleichtert so die Grenzbedingungen für die Anzahl der Produktausdrucksleitungen 34 und der Bit-Leitungen 33 des PLA. Mit dieser Anordnung jnd mit dieser Aufbaumethode der Erfindung wird die Funktion jeder Zelleneinheit nicht spezifiziert, so daß ein vielseitiger Aufbau möglich ist. Wie Figur 4 zeigt, kann man das PLA so unterteilen, wie es die ausgezogen gezeichneten Linien zeigen. Man kann aber auch zu einem Aufbau gemäß den gestrichelten Linien übergehen. Diese Vielseitigkeit erlaubt die Verwendung von Chips kleiner Flächen zur Verwirklichung der gleichen Logik.

Figur 5 zeigt die Einzelheiten eines Beispiels der PLA nach der Erfindung mit einer einzigen Zelleneinheit 100, die aufgebaut ist aus einer Funktionseinheit 200 und einer Matrixeinheit 300. Bei diesem Ausführungsbeispiel umfaßt die Funktionseinheit 200 Widerstände 201 bis 204, bipolare NPN-Transistoren 205 bis 212 und 225 bis 232 und Widerstände 213 bis 224 und 233 bis 236, während die Matrixeinheit 300 NPN-Transistoren 337 bis 348 und Widerstände 350 bis 352 umfaßt. Diese elektronischen Schaltungselemente befinden sich auf einem einzigen Halbleiferplättc'ien, das z. B. ein Siliziumplättchen oder eine Siliziumschicht sein kann, die auf Germanium, Gallium,

809825/0706

11 804

Saphir oder anderen Isolatoren gebildet ist.

In Figur 5 sind auch Verbindungsleitungen 101 bis 129 gezeigt, die dazu dienen, die elektronischen Bauelemente der Funktionseinheit 200 und der Matrixeinheit 300 miteinander zu verbinden. Von diesen Verbindungsleitungen 101 bis 129 zeigen gerade Linien erste MetalIschichtverbindungsleitungen eines mehrschichtigen Aufbaus, während gewölbte Linien die zweite Metallschichtverdrahtung zeigen. Kleine Kreise zeigen die Lage von Durchkontaktierunge η und Quadrate zeigen die Lage der Kontaktlöcher. Die Durchkontaktierungen oder Kontaktlöcher sind an diesen Stellen vorgesehen abhängig von den Funktionen der logischen Schaltung, die realisiert werden sollen.

Die Funktionen der jeweiligen Verbindungsleitungen sind wie folgt: Die Verbindungsleitungen 101 und 102 sind Signal leitungen, die als Verdrahtungen zwischen vielstufigen PLAs verwendet werden,a!s Verdrahtungen zu Lötplatten verwendet werden oder als Verdrahtung zwecks Rückkopplung verwendet werden.

Wie in Figur 5 gezeigt, werden diese Signal leitungen in der zweiten Metallschicht gebildet, ausgenommen die Abschnitte 116 und 117, die in der ersten Metallschicht dargestellt werden. Jede oben beschriebene Verbindungsleitung ist angeschlossen oder abgetrennt je nachdem, ob Durchkontaktierungen vorgesehen sind oder nicht vorgesehen sind für die Schalter, die zwischen den Abschnitten 116 und 117 und den Verbindungsleitungen 101a, 101b, 102a und 102b zu deren beiden Seiten.

Leitung 103 wirkt als - Vrp_-Leitung und istmit einer Spannungsquelle der Spannung - Vppo verbunden. Die Leitungen 104 und UO dienen als - W^c -Leitungen und sind mit einer Spannungsquelle der Spannung - V_FF verbunden. Die Leitung 105 dient als

809825/0706

Π 804

V -Leitung und ist mit einer Spannungsquelle der Spannung V verbunden. Die Leitungen 118 und 106 dienen als V _f „ -Leitung und sind mit einer Spannungsquelle der Spannung V _f _ verbunden. Die Leitung 107 dient als V _f _ -Leitung und ist mit einer Spannungsquelle der Spannung V , _o verbunden und die Leitungen 108

ret δ

und 109 dienen als Erdungsleitungen.

Die Leitungen 111, 112 und 113 dienen als Produktausdrucks- oder Spaltenleitungen , die dazu verwendet werden, ein Produktsignal der UND-Matrix durchzulassen. Wenn sie nicht als Produktausdrucksleitungen verwendet werden, dann können sie als Verbindungsleitungen zwischen den PLA's eines vielstufigen PLA verwendet werden. Die meisten dieser Produktausdrucksleitungen sind in der ersten Schicht liegende Leitungen mit Ausnahme der Abschnitte lila, 112a und 113a, die in der zweiten Verdrahtungsschicht liegen. Demgemäß ist es möglich, von den Produktausdrucksleitungen anderer

Zelleneinheiten Verbindungen oder Unterbrechungen herzustellen, je nachdem, ob Durchkontaktierungen vorgesehen oder nicht vorgesehen sind für diejenigen Schalter, die zwischen entgegengesetzten Enden der Abschnitte lila, 112a und 113a und der restlichen Abschnitte 111b, 112b und 113b liegen.

In Fällen, in welchen die Zelleneinheit als die UND-Matrix der obersten Stufe des PLA verwendet wird, wie die Zelleneinheit lla der Figur 2, so können die Leitungen 114 und 115 als Erdleitungen verwendet werden aber auch als Signal leitungen in anderen Fällen.

Die Leitungen 121 bis 124, die zusammen mit den Produktausdruckleitungen 111, 112 und 113 eine Matrix bilden, dienen als Bit-Leitungen, die ebenso auf der zweiten MetalI-

809825/0706

11 804 yi

schicht gebildet werden. Wenn Durchkontaktierungen vorgesehen sind für die Schalter zwischen den Abschnitten 121a, 122a , 123a und 124a der zweiten Schicht und den Abschnitten 121b, 122b, 123b und 124b der ersten Schicht, so ist es möglich, zusammenfassend die Bit- Leitungen 121a bis 124a mit den entsprechenden Bit-Leitungen einer Zelleneinheit zu bilden, die auf der Rückseite der Zelleneinheit 110 angeordnet ist.

Die Widerstände 350 bis 352 sind in dor obersten Stufe einer UND-Matrix eines PLA angeordnet. Beim dargestellten Ausführungsbeispiel ist eines der Enden dieser Widerstände mit den Produktausdrucksleitungen 111, 112 und 113 jeweils verbunden.

Die Leitungen 119, 120, 128 und 129 stellen Eingangs- oder Ausgangs-Anschlüsse der Zelleneinheit 100 dar.

Figur 6 zeigt einen Längsschnitt eines PLA längs der Linie IVa - IVb ... IV £ _: Es ist dort kein Durchgangsloch und kein Kontaktloch vorgesehen. In Figur 6 zeigt die Bezugszahl 400 ein Halbleiterplättchen vom P-Typ , 401 die erste Schicht für Verdrahtungsleitungen, 402 die zweite Schicht für Verdrahtungsleitungen und 403 und 404 Isolatoren. Die weiter unten dargestellte Tabelle 1 zeigt die ElN- und AUS-Bedingungen der Durchgangslöcher und der Kontaktlöcher, die jeweils Schalter aufweisen, und zwar für den Fall, daß die Zelleneinheit 100 nach Fig. 5 dazu verwendet wird, verschiedene logische Schaltungen zu verwirklichen.

809825/0706

11 804

Tabelle

Nr. Kombinierte Anordnung

Zwei Bit Decodierer und UND-Matrix

B Ausgangspuffer und ODER-Matrix

^C RS Flip-Flop-Schaltung und ODER-Matrix

ElN/AUS-Bedingungen der Schalter

Erklärungen:

Null-Eintragung gleich E|N-Zustand des Schalters.

Keine Eintragung gleich AUS-Zustand des Schalters.

Wenn eine Kombination eines 2 Bit-Decoders und einer UND-Matrix hergestellt werden soll, dann werden die in der ersten Schicht 401 liegenden Leitungen über Löcher bdf und g gemäß der Zeile A in Tabelle 1 miteinander verbunden. Die durch diese Verbindung
entstandene Schaltung ist in Figur 7 gezeigt, in der die Bezugszahlen 119 und 120 die
Eingangsleitungen des 2 Bit-Decoders zeigen, der aus einer zweistufigen Kaskadenschaltung gebildet ist und der mit einer Emitter-gekoppelten logischen Schaltung ( ECL )
verbunden ist. Wenn man die Eingangssignale an diese Leitungen mit Y und X bezeichnet, dann werden entsprechende Signale ( X' + Y) , (X 8 Y), ( X + Y ) und ("X + Y ) jeweils auf den Leitungen 121, 122, 123 und 124 erzeugt. In diesem Falle sind die Widerstände 350, 351 und 352 nur in der obersten Stufe der UND-Matrix eines PLA angeschlossen.

809825/0706

11 804 ν

Den wirklichen Querschnittaufbau des PLA von Figur 6 ist in Figur 8 gezeigt.

Das in diesem Ausführungsbeispiel verwendete 2 Bit-Decodersystem ist vorteilhafter als das konventionelle 1 Bit-Decordersystem, da es eine kleinere Anzahl von Produktausdrucksleitungen benötigt. Diese Tendenz verstärkt sich in solchen Fällen, wenn man eine arithmetische Logik, wie z. B. einen Addierer verwirklichen will und die Anzahl der Produktleitungen auf etwa 1/10 in manchen Fällen reduziert werden kann, verglichen mit dem 1 Bit-Decordersystem.

Wenn eine Kombination eines Ausgangspuffers und eine ODER-Matrix hergestellt werden soll, dann wird die erste Metallschicht und die zweite Metallschicht durch Löcher c, e , f und g gemäß Vorschrift B der Tabelle 1 miteinander verbunden. Figur 9 zeigt eine Schaltung, die durch solche Verbindungen verwirklicht wird und bei der man 1/4 der Zelleneinheiten verwendet. In diesem Fall wird das logische Summensignal der Ausgangssignale auf den Produktausdruckleitungen 11, 112 und 113 auf der Leitung 121 erzeugt. Dieses Signal wird an die Basiselektrode des Transistors 225 gelegt und wird dann zur Ausgangsklemme 128 durch die Kollektorelektrode des Transistors 209 geschickt. Wenn die Kombination eines Ausgangspuffers und einer ODER-Matrix auf alle Zelleneinheiten 100 gemäß Figur 5 angewendet wird, erhält man vier identische Kombinationen.

Bei diesem Beispiel ist das Ausgangssignal des Ausgangspuffers, das heißt das an der Ausgangsklemme 128 erscheinende Signal auf dem Pegel V _f „ . Wenn man jedoch ein Ausgangssignal vom Pegel V _f . wünscht, dann wird der in Figur 7 gezeigte Widerstand 217 entfernt und die V _f „-Leitung 106 , welche mit der Basiselektrode des

809825/0706

11 804 tf

Transistors 209 verbunden ist, wird nunmehr mit der V ₍ .-Leitung 208 verbunden.

Wenn man die Kombination eines Flip-Flops vom RS-Typ und eine ODER-Matrix herstellen will, dann wird die erste Metallische Schicht und die zweite metallische Schicht der jeweiligen Schalter durch Löcher a, d, e und g gemäß der Vorschrift C aus Tabelle 1 verbunden. Die durch diese Verbindung hergestellte Schaltung ist in Figur 10 gezeigt. Wie man aus Figur 10 sieht, wird diese Schaltung aus einer halben Zelleneinheit von Figur 5 gebildet. Die auf diese Art und Weise gebildete Flip-Flop-Schaltung ist ein einfacher RS-Flip-Flop. Man kann jedoch auch andere Flip-Flop-Schaltungen herstellen, wie z. B. ein getaktetes RS-FIip-Flop, ein in den eingestellten Zustand rückkippendes Flip-Flop, ein D-Flip-Flop und ein T-Flip-Flop kann verwirklicht werden, indem man die Schaltung so auslegt, daß die Kombinationslogik durch die UND-Matrix und die ODER-Matrix berechnet wird und daß deren Ausgangssignal an den Eingang eines RS-FIip-Flops gelegt wird.

Figur 11 bis 17 zeigt Beispiele für Schaltelemente, die metallische Schichten miteinander verbinden und unterbrechen. Figur 1IA bis 11 D zeigen einen Fall, in dem eine erste metallische Schicht und eine zweite metallische Schicht miteinander verbunden oder unterbrochen sind, je nachdem, ob Löcher anwesend oder abwesend sind. Figur 11A und 11B zeigen Unterbrechungen, während Figur HC und 11D Durchgangsverbindungen zeigen. Bei der Ausführungsform nach den Figuren 11A und HB wird eine erste metallische Schicht 401, welche auf der obe-.-en Oberfläche eines Halbleiterplättchens 400 mit Hilfe einer dielektrischen Schicht 404 und eine zweite metallische

809825/0706

11 804 d

Schicht , welche auf der ersten metallischen Schicht 401 durch eine dielektrische Schicht 403 gebildet wird, mit Hilfe einer dielektrischen Schicht 403 getrennt , so daß die erste und zweite metallische Schicht 401 und 402 elektrisch unterbrochen werden. Dies bedeutet, daß an dieser Stelle ein Schalter geöffnet ist.

Figur 1 IC und 11 D zeigt einen Zustand, in dem die ersten und zweiten metallischen Schichten aus Figur HA und HB miteinander verbunden sind, und zwar durch ein Loch 410 in der dielektrischen Schicht 403, die zwischen diesen Metal !schichten liegt. Dies bedeutet, daß der Schalter an dieser Stelle geschlossen ist. Ob die erste und zweite Metallschicht miteinander verbunden ist oder nicht, hängt davon ab, ob das Loch 410 in der dielektrischen Schicht 403 vorhanden ist oJer nicht. Solche Durchkontaktierungen kann man herstellen oder auch nicht, indem man eine Maske abändert , die das Muster der dielektrischen Schicht 403 bestimmt.

Figur 12A bis 12D zeigen Abänderungen der Schalter nach Figur 11A bis 11 D, wobei die Figuren 12A und 12B den unterbrochenen Zustand und Figur 12B und 12C den durchverbundenen Zustand darstellen. Um die erste und zweite metallische Schicht 401 und 402 elektrisch voneinander zu isolieren, wird ih diesem Fall - wie in den Figuren 12A und 12B gezeigt ist - die erste metallische Schicht 401 auf der ersten dielektrischen Schicht 404 hergestellt, so daß sie einen kurzen Abstand vom Loch 411 der zweiten dielektrischen Schicht 403 bestimmt, auf der die zweite metallische Schicht 402 nach der Bildung der ersten metallischen Schicht niedergeschlagen wird. Obwohl die zweite Metallschicht 402 sich dreh das Loch 411 erstreckt, da die erste metallische Schicht dieses Loch nicht erreicht, werden die erste und die zweite metallische Schicht sicher

609825/0706

11 804 ti

voneinander isoliert. Daher ist der Schalter offen. Bei der Konstruktion nach Figur 12C und 12D ist es umgekehrt, da die erste metallische Schicht 401 sich unmittelbar unter das Loch 412 erstreckt, während die erste metallische Schicht 401 und 402 elektrisch miteinander verbunden werden. Der Schalter ist daher geschlossen. In den in Figur 12A bis 12D gezeigten Fällen wird die Maskenzeichnung zur Herstellung der ersten metallischen Schicht 401 geändert, je nachdem, ob der Schalter geschlossen oder geöffnet ist.

In den Fällen der Figuren 1 3A bi s 13D wird eine Diffusionsschicht 420 auf dem Halbleiterplättchen gebildet und die erste metallische Schicht 401 wird angeschlossen oder abgetrennt je nachdem, ob ein Kontaktloch 421 anwesend oder abwesend ist. Figur 13A und 13B zeigen einen Fall, bei dem die metallischen Schichten 420 und 401 getrennt sind, während Figur 1 3C und 13D einen Fall zeigen, in dem die metallischen Schichten 420 und 401 miteinander elektrisch verbunden sind. Bei der Darstellung der Figuren 13A und 1 3C ist die dielektrische Schicht 403 entfernt worden. Im Falle der Figuren 13A und 1 3B wird eine dielektrische Schicht 404 auf der Diffusionsschicht 420 des Hai bleiterplättchens 400 gebildet und die erste metallische Schicht 401 wird auf der dielektrischen Schicht 402 gebi Idet. Eine zweite dielektrische Schicht 403 wird auf der ersten metallischen Schicht 401 gebildet. Als Folge hiervon werden die Diffusionsschicht 420 und die erste metallische Schicht 401 elektrisch voneinander isoliert, was bedeutet, daß der Schalter an dieser Stelle geöffnet ist. Andererseits zeigen die Figuren 13C und 13 D einen Fall, bei dem die Diffusionsschicht 420 und die erste metallische Schicht 401 durch das Kontaktloch 421 verbunden sind, das für die dielektrische Schicht 404 vorgesehen ist. Dies bedeutet, daß der Schalter an dieser Stelle geschlossen ist. In diesem Fall wird die Maskenzeichnung zur Herstellung des Kontaktlochs 421 durch die dielek-

809825/0706

11 804 38

trische Schicht 404 hindurch geändert, je nachdem, ob der Schalter geschlossen oder geöffnet sein soll.

Die Figuren 14A bis 14D zeigen Fälle, in denen eine Diffusionsschicht 420 auf dem HaIbleiterplättchen 400 gebildet ist und die mit der ersten metallischen Schicht 401 verbunden oder nicht verbunden ist, je nachdem, ob ein Kontaktloch 412 vorhanden oder abwesend ist. Die Figuren 14A und 14B zeigen den verbundenen Zustand, während die Figurenl4C und 14D den getrennten Zustand zeigen. Gemäß den Figuren 14A und 14C ist die dielektrische Schicht 403 entfernt worden. Bei den figuren l^A bis l3D wird die Diffusionsschicht 420 und die metallische Schicht 401 verbunden oder getrennt, ]e nachdem, ob ein Kontaktloch vorhanden oder abwesend ist. Im Gegensatz hierzu wird bei den Fällen der ^higuren 14A bis 14Dein Kontaktloch 412 durch eine dielektrische Schicht 404 hindurchgehend dargestellt, die auf feiner Diffusionsschicht 420 gebildet ist. Wenn es in diesem Fall notwendig ist, die Diffusionsschicht 420 von der ersten metallischen Schicht 401 zu trennen, dann läßt man diese Schicht kurz vor dem Kontaktloch 412 aufhören. Dann füllt die dielektrische Schicht 403, welche über der ersten metallischen Schicht 401 liegt, das Kontaktloch 412 und verhindert so, daß eine andere Metallschicht die Diffusionsschicht 420 durch das Kontaktloch 412 hindurch erreichen kann. Im Gegensatz hierzu wird in den in Figur 14C und 14D gezeigten Fällen die erste metallische Schicht 401 so gebildet, daß sie das Kontaktloch 412 erreicht, wodurch die erste metallische Schicht 401 mit der Diffusionsschicht 420 durch das Kontaktloch 412 verbunden werden. Entsprechend wird in den Fällen der iguren 14A bis 14D die Maskenzeichnung zur Herstellung der ersten metallischen Schicht 401 abgeändert, je nachdem, ob der Schalter geschlossen oder geöffnet sein soll.

609825/0706

Π 804 ²^

Bei den besprochenen Ausführungsbeispielen werden die Schalter geschlossen oder geöffnet, indem man Kontaktlöcher und Durchgangslöcher verwendet. Man kann jedoch auch andere bekannte Schaltelemente verwenden.
Figuren 15, 16 und 17 zeigen Beispiele solcher anderer Schaltelemente.

Figur 15A, 15Bund 15C zeigen Diodenschalter. Gemäß Figur 15A liegen zwei Dioden 440 und 441 gegeneinandergeschaltet in Reihe und befinden sich an denjenigen Stellen, die den oben beschriebenen Kontaktlöchern und den Durchgangslöchern entsprechen. Mit Hilfe dieser Anordnung werden die Klemmen A und B elektrisch isoliert. Wenn eine Überspannung die Klemme A negativ und die Klemme B positiv macht, dai η wird die linke Diode 440 zerstört, wodurch dort ein Kurzschluß entsteht. Daher entsteht eine elektrisch leitende Verbindung für solchen Strom, der von der Klemme A nach der Klemme B fließt. Die Verbindung ist jedoch nichtleitend für einen Strom, der in entgegengesetzter Richtung fließt, wie dies Figur 1 5B zeigt. Wenn man eine Überspannung der entgegengesetzten Polarität an die Klemmen A und B anlegt, dann entsteht ein elektrisch leitender Weg für einen Strom, der von der Klemme B aus zur Klemme A fließt . Die Verbindung ist jedoch nichtleitend für einen Strom, der in die entgegengesetzte Richtung fließen will, wie dies Figur 15C zeigt. Wenn ein Diodenschalter wie oben beschrieben wird, dann ist es nicht notwendig, die Maskenzeichnung zu ändern. Stattdessen ist es möglich, die Schaltung nach vollendetem Schichtaufbau fertig zu machen.

Figur 16 zeigt ein anderes Beispiel, bei dem eine Sicherung 450 an einer bestimmten programmierten Stellung vorgesehen ist. In diesem Fall ist die Leitung zwischen den Klemmen A und B normalerweise leitend. Sie wird jedoch unterbrochen, wenn man die

809825/0706

U 804 2«

Sicherung 450 durchbrennt. Auch hier ist es möglich, die Schaltung nach dem Aufbau der Schichten auszulegen.

Figuren 17A und 18A zeigen einen Fall, bei dem ein fliegendes Tor 460 an einer bestimmten programmierten Stelle vorgesehen ist, welches ein FAMOS ( floating gate avalanche injection MOS ) umfaßt. In den Fällen, in denen Elektronen im fliegenden Tor 460 nicht angesammelt werden, wie dies Figur 17A zeigt, sind die beiden Klemmen A undB voneinander isoliert. Wenn umgekehrt eine hohe Spannung an die Klemmen A und B gelegt wird, dann werden Elektronen im Tor460 angesammelt, mit dem Ergebnis, daß eine Inversionsschicht oder ein Kanal 461 an der Zwischenschicht zwischen dem Halbleiterplättchen 466 unterhalb des Tors 460 gebildet wird, wodurch die Klemme A mit der Klemme B verbunden wird durch eine Metallschicht 462, eine Diffusionsschicht 463 , den Kanal 461 , eine Diffusionsschicht 464 und eine Metallschicht 465. In den Figuren 17A und 17B haben dielektrische Schichten die Bezugszahlen 467 bis 469.

Diese Anordnung nach der Erfindung hat die folgenden Vorteile: 1 . Da die elektronischen Schaltkreiselemente wie Transistoren und Widerstände der Funktionseinheit 20 und der Matrixeinheit 30 - welche die Zelleneinheit 11 bilden nunmehr über Schalter an Verdrahtungsleitungen angeschlossen sind, statt bis zu einem gewissen Grad an die VerdrahtungsleTtungen zur Darsfallung bestimmter Funktionen wie im Stand der Technik angeschlossen sind, hat man die Freiheit, die logischen Funktionen zu ändern. Dadurch werden die logischen Möglichkeiten stark erweitert.

Um die Vorteile der Erfindung noch klarer zu machen, wird die Anordnung nach der

809825/0706

804 2#

Erfindung mit bekannten PLA's verglichen. Es sei angenommen, daß Vorrichtungen dichter Packung I und Il Tore haben, Flip-Flop-Schaltungen ( FF ) haben, Eingangsklemmen und Ausgangsklemmen haben, und zwar gemäß den in den Tabellen 2 und 3 angegebenen Zahlen. Um eine Vorrichtung Il der Packung A-N und A-F herzustellen, sind PLA's mit Abmessungen notwendig, die in den untersten Zeilen gezeigt sind. Diese Abmessungen zeigen die maximalen Werte zur Herstellung einer A-N-Packung. Die Daten hinsichtlich der Abmessung der PLA's nach der Erfindung werden abgeleitet von denjenigen Daten, in denen die Summe der Anzahl der UND-Matrix-Bit-Leitungen und der Anzahlen der ODER-Matrix-Bit-Leitungen jeder Packung ein Maximum ist, während die Daten hinsichtlich der Abmessung handelsüblicher PLA's abgeleitet werden von den jeweiligen Maximalwerten der Bit-Zahlen der UND-Matrix und der ODER-Matrix.

809825/0706

TABELLJE Vorrichtung

Ol co

	Packungs	Anzahl	η ι _	Anzahl	13	Anzahl	60	Anzahl	PLA Anordnung	Anzahl	Handelsüblicher	Anzahl
	Kode	Tore		FFs	8	Eingangsklem	47	Ausgangs		ODER-Matrix-	PLA	ODER-Matrix-
			Packung		9	men	45	klemmen	nach der Erfindung	Bit-Leitungen	Anzahl	Bit-Leitungen
		111	26	' 34	21	Anzahl	38	UN D-Matrix-	38
	A	97	24	32	16	UND-Matrix-	26	Bit-Leitungen	26
co	B	127	O	43	38	Bit-Leitungen	24	8.7	26
O co	C	199	O	58	66	73	44	60	44 JO
co	D	195	16	45	50	50	61	59	61 -»J
ro	E	211	19	37	37	59	36	101	36 '
cn	F	133	30	15	26	63	26	141	28
^* «^	G	159.	11	44	32	68	36	83	3£
Cj	H	156	27	52	29	56	30	65	30
O	I	249	11	49	15	65	19	83	20
CO	J	154	2	47	37	55	42	69	42
	K	223	30	60	33	62	43	45	43
	L	13 6		33	45	23	97	23
	M	165		27	62	22	99	23
	N	249	50	91	43	53	61
	Notwendige Größe (Stück)	43	54
		54	141
		91

TABELLE
Vorrichtung

II

ι	Packungs	OC	A	Anzahl	Packung	ι	Anzahl	0	Anzahl	Anzahl	PLA Anordnung nach der Erfindung	Anzahl	Handelsüblicher PLA	Anzahl
Kode	C cc	B	Tore	FFs	0	Eingangs	Ausgangs		ODER-Matrix-		ODER-Matrix-
	U. ft,	C			0	klemmen	klemmen	Anzahl	Bit-Leitungen	Anzahl	Bit-Leitungen
	α	D			0			UND-Matrx-		UN D-Matrix-
	*******	• E	170	0	8	8	Bit-Leitungen	8	Bit-Leitungen	8
C	¹ F I L	122	0	16	9		9		14
^«, C π	Notwendige	46		8	5	16	5	18	7 OO
	Größe (Stück)	46	0	9	5	32	5	32	8
		46		6	4	16	4	16	5
		3		2	1	18	1	18	2
				12		12
	170	16	9	4	9	4	14 ι

	32	32

11804 -38

Aus diesen Daten kann man entnehmen, daß zur Herstellung einer Vorrichtung I nach der bekannten PLA-Technik man notwendigerweise 61 ODER-Matrix-Bit-Leitungen und 141 UND-Matrix-Bit-Leitungen benötigt, das heißt insgesamt 201 Leitungen benötigt. Wenn jedoch diese Vorrichtung I nach der Erfindung konstruiert wird, dann sind nur Leitungen notwendig.

Um die Vorrichtung Il mit Hilfe des Stands der Technik herzustellen, ist es notwendig, 32 UND-Matrix-Bit-Leitungen und 14 ODER-Matrix-Bit-Leitungen (insgesamt 46 ) zu verwenden, während man insgesamt nur 42 Bit-Leitungen benötigt, wenn man die Vorrichtung erfindungsgemäß auslegt.

Daten zeigen, daß die programmierbare logische Matrixanordnung ihre logische Fähigkeit um 10 bis 50 % gegenüber den bekannten Anordnungen vergrößern kann.

Es sei nun ein Fall angenommen, bei dem eine Vielzahl von PLA's auf dem gleichen HaIbleiterplättchen hergestellt werden, und es sei ferner angenommen, daß jede Packung A-N der Vorrichtung I einen PLA enthält. Dann benötigt die bekannte PLA-Technik 1974 UND-Matrix-Bit-Leitungen und 854 ODER-Matrix-BiH_eitungen ( insgesamt 2828 ), während die erfindungsgemäßeAnordnung lediglich 846 UND-Matrix-Bit-Leitungen und 470 ODER-Matrix-Bit-Leitungen ( insgesamt 1316 ) benötigt.

Wenn man nun die Vorrichtung Il betrachtet für einen Fall, bei dem jeder PLA vier A und jeweils einen BCDE und F enthält, dann benötigt man bei der bekannten PLA-Technik

809825/0706

Π 804 3β ■

188 UND-Matrix-Bit-Leitungen und 81 ODER-Matrix-Bit-Leitungen ( insgesamt 369), während die Anordnung nach der Erfindung lediglich 146 UND-Matrix-Bit-Leitungen und 56 ODER-Matrix-Bit-Leitungen (insgesamt 202 ) benötigt.

Wie aus der obigen Beschreibung hervorgeht, ist es auch in solchen Fällen, in denen eine größere Anzahl von PLA's auf dem gleichen Halbleiterplättchen hergestellt werden, möglich, die logischen Fähigkeiten um 180 bis 210 % gegenüber den bekannten Anordnungen zu steigern.

2. Darüberhinaus ist es möglich, verschiedene gut bekannte Verfahren zur Vergrößerung der Fähigkeiten der PLA zu verwenden. Zum Beispiel ein 2-Decorder-System, ein vielstufiges PLA-System, Trennung der Produkfleitungen und der Bit-Leitungen. Aus diesem Grunde ist es erfindungsgemäß möglich, PLA's mit größeren Fähigkeiten als die bekannten PLA's zu erzielen, wobei die maximalen Fähigkeiten verwirklicht werden, indem man verschiedene Verfahren zur Vergrößerung der Fähigkeit der PLA's verwendet.

3. Gemäß der Erfindung ist es jedoch notwendig, individuell verschi edene Metallschichtmasken zu zeichnen und auch Verdrahtungsmasken zur Herstellung der Funktionseinheiten und der Matrixeinheiten zu zeichnen. Die letztere Maske umfaßt jedoch nur wenige Typen bestimmter Muster, und da die Maskenmuster durch einen Computer hergestellt werden können, ist zu ihrer Aufzeichnung keine Handarbeit notwendig. Demgemäß ist

es möglich, logische integrierte Schaltungen eines größeren Maßstabs mit niederen Kosten und einfachem Aufbau herzustellen.

809825/0706

Die Erfindung ist nicht auf die oben beschriebenen Ausführungsbeispiele beschränkt. Wenn auch die Erfindung anhand von optischen Belichtungsverfahren zur Herstellung der Maskenmuster beschrieben worden ist, so können doch auch Elektronenstrahl Belichtungsverfahren verwendet werden. In diesem Fall wird das Maskenmuster durch ein Elektrodenstrahl-Belichtungsmuster ersetzt.

809825/0706

Claims

Patentansprüche;

ι 1 . / Programmierbare logische Baugruppen-Anordnung, gekennzeichnet durch

auf einem Halbleiterplättchen (10) angeosdneten Zelleneinheit (11), die eine Vielzahl elektronischer Bauelemente wie Widerstände und Transistoren zur Bildung einer logischen Schaltung aufweist, durch eine Vielzahl von Zeilenleitungen(33) und Spaltenleitungen (34) , welche in Matrixform angeordnet sind, durch ein erstes Verdrahtungsglied, durch das der herzustellende Typ der logischen Schaltung bestimmbar ist, durch ein zweites Verdrahtungsglied, mit dem die Eingangs/Ausgangsbedingungen dieser logischen Schaltung bestimmbar ist und durch eine Gruppe von Schaltelementen, die zwischen den Zelleneinheiten, den Zeilen- und Spaltenleitungen und den ersten und zweiten Verdrahtungsgliedern zwecks Verbindung oder Trennung angeordnet sind.

2. Anordnung nachAnspruch 1, dadurch gekennzeichnet, daß die Zelleneinheit (11)

eine Funktionseinheit (20) und eine Baugruppeneinheit(30) umfaßt.

elemente geschlossen oder geöffnet sind abhängig davon, ob die Verdrahtungsglieder elektrisch mitanderen Bauelementen verbunden werden sollen oder nicht.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß jedes Verdrahtungsglied zwei Metallschichten umfaßt, und daß Schaltelemente vorgesehen sind, die diese metallischen Schichten miteinander verbinden oder nicht verbinden

809825/0706

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Gruppender Schalt-

Il 804 . Z

und daß die anderen Schaltelemente so aufgebaut sind, daß man mit ihnen eine Diffusionsschicht dieses Halbleiterplättchens und eine der metallischen Schichten miteinander verbinden kann.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Verbindung zwischen der ersten und der zweiten metallischen Schicht und die Verbindung zwischen der Diffusionsschicht und der ersten metallischen Schicht mit Hilfe eines Durchgangslochs geschaffen wird und daß ein Kontaktloch für eine dazwischen liegende dielektrische Schicht vorgesehen ist.

6. Anordnung nach Anspruch 3 dadurch gekennzeichnet, daß bei einem geöffneten Schaltelement ein Ende einer metallischen Schicht nicht anderen Teilen d*3ses offenen Schalters gegenüber liegen.

7. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß jedes Schaltelement ein Diodenpaar aufweist, das gegeneinander geschaltet in Reihe liegt und daß eine Überspannung einer bestimmten Polarität an diese hintereinandergeschalteten Dioden angelegt wird, so daß das Schaltelement geschlossen wird, während eine Überspannung der anderen Polarität angelegt wird, um eine der beiden Dioden zu zerstören und damit leitend zu machen.

8. Anordnung nach Anspruch 3, dadurch gekennzeichnet-, daß jedes Schalielemeni

ein Sicherungselement umfaßt, das beim Durchbrennen durch Überstrom das Schaltelement öffnet.

809825/0706

11 804 *

9. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Schaltelement einen Lawinen-Feldeffekt-Schicht-Transistor mit fliegendem Tor umfaßt, und daß die Elektronen im fliegenden Tor zum Schließen dieses Schaltelements angesammelt werden.

¹0. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das elektronische Bauelement zusätzlich eine Diode aufweist.

. Programmierbare logische Baugruppenanordnung, insbesondere nach Anspruch 1,

gekennzeichnet durch eine Vielzahl von auf einem Plättchen angeordneten Zelleneinheiten, durch Zelle/Zelle-Verdrahtungsmittel, die diese Zellen miteinander verbinden, wobei jede dieser Zelleneinheiten eine Funktionseinheit und eine Baugruppeneinheit umfaßt, die beide aus einer Vielzahl von elektronischen Bauelementen wie Widerständen und Transistoren aufgebaut sind, welche notwendig sind, die logischen Schaltkreise aufzubauen, durch Verdrahtungsvorrichtungen, welche einen Leiteraufbau umfaßt, der aus mindestens zwei leitenden Schichten besteht und zwischen denen Schaltelemente gebildet sind, zum An- oder Abschalten dieser elektronischen Elemente, wobei die Verdrahtungsvorrichtung so aufgebaut ist, daß sie eine Vielzahl von Verdrahtungen zum Aussuchen der Funktion der Funktionseinheit einschließt, wenn diese als Funktionseinheit verwendet wird und die so aufgebaut ist, daß sie eine Vielzahl von Verdrahtungen zur Auswahl der Funktion der Baugruppeneinheit aufweist, eine Vielzahl von Zeilenleitungen und eine Vielzahl von Spaltleitungen, wenn sie als Baugruppeneinheit

verwendet wird, wobei die Zeilen- und Spaltenleitungen in Matrixform angeordnet sind. 809825/0706

12. Vorrichtung nach Anspruch 11 , dadurch gekennzeichnet, daß die Funktionseinheit eine Flip-Flop-Schaltung und einen Decoder umfaßt, und daß die Baugruppeneinheit eine UND-Anordnung und eine ODER-Anordnung aufweist.

809825/0706