JP2004221231A - レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 - Google Patents
レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004221231A JP2004221231A JP2003005505A JP2003005505A JP2004221231A JP 2004221231 A JP2004221231 A JP 2004221231A JP 2003005505 A JP2003005505 A JP 2003005505A JP 2003005505 A JP2003005505 A JP 2003005505A JP 2004221231 A JP2004221231 A JP 2004221231A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- cells
- pattern
- diffusion layer
- primitive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 69
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 238000012545 processing Methods 0.000 claims description 41
- 238000003860 storage Methods 0.000 claims description 40
- 238000009826 distribution Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 2
- 239000002131 composite material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】トランジスタを形成する前のＣＭＰプロセスによりウエハ全体を一様に研磨する。
【解決手段】レイアウトパターン生成方法は、半導体装置の領域内に、前記半導体装置の複数の構成要素の各々のパターンを示すプリミティブセルを配置するステップ（ａ）と、前記プリミティブセルの各々は拡散層パターンを有し、前記複数のプリミティブセルの配置後の前記半導体装置の前記領域内の空き領域に、拡散層パターンを有する少なくとも１つのフィルセルを配置するステップ（ｂ）とを具備する。こうして、ウエハ全体に拡散層を配置することができ、ＣＭＰ法による研磨を一様に行うことができる。
【選択図】 図１
【解決手段】レイアウトパターン生成方法は、半導体装置の領域内に、前記半導体装置の複数の構成要素の各々のパターンを示すプリミティブセルを配置するステップ（ａ）と、前記プリミティブセルの各々は拡散層パターンを有し、前記複数のプリミティブセルの配置後の前記半導体装置の前記領域内の空き領域に、拡散層パターンを有する少なくとも１つのフィルセルを配置するステップ（ｂ）とを具備する。こうして、ウエハ全体に拡散層を配置することができ、ＣＭＰ法による研磨を一様に行うことができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、プリミティブセルを配置後の空き領域にフィルセルを配置するレイアウトパターン生成方法と、そのための装置、及びそれを用いた半導体の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の最近の製造方法では、ウエハ表面のウエル内に拡散層のための不純物が注入された後、素子間分離のために拡散層間にトレンチが生成される。その後、ＣＶＤ法によりウエハ表面に酸化膜（絶縁膜）が形成される。この結果、拡散層が残る部分では、素子間分離酸化膜の表面は高く、トレンチ部では低くなる。すなわち、素子間分離酸化膜表面が凸凹となる。そこで、ウエハ表面を平坦化するために、ＣＭＰ法が適用され、拡散層の表面が露出するように、ウエハ表面の素子間分離酸化膜は除去される。
【０００３】
このとき、拡散層が少ない領域では、拡散層が多い領域よりも研磨が進み、ウエハ表面が削れすぎるという問題がある。すなわち、拡散層の分布の偏りに起因するウエハ表面処理の問題がある。従来の半導体装置の製造プロセスでは、ウエハを準備する段階で素子間分離絶縁膜をＣＭＰ法で平坦化する必要が無いので、上記の問題は存在しなかった。
【０００４】
ところで、従来、半導体装置のパターンを設計する際に、回路パターンのない領域にはフィルパターンが配置されている。このようにして、生成されたパターンを用いてレチクルが製作され、そのレチクルを用いて半導体装置が製造されている。
【０００５】
従来のフィルセルとして、ウエルのみが配置されたセルが知られているが、これでは、上記の拡散層の分布に関する問題を解決することができない。また、従来のフィルセルとして、電源容量確保のためにゲートポリシリコン層のデータを入れたセルが知られている。しかしながら、これらのパターンは、ウエハの準備段階での処理のためではなく、ウエハ上に形成される配線層についての問題を解決するためのものにすぎない。
【０００６】
拡散層の分布に依存するＣＭＰ法の問題を解決するためには、半導体装置の全体のレイアウトパターンが形成された後、マスクデータ処理において、拡散層の少ない領域に拡散層のダミーデータを挿入することが考えられる。しかしながら、マスクデータ処理でダミーデータを生成する演算式は複雑であり、処理に時間がかかりすぎるという問題がある。
【０００７】
上記の説明と関連して、半導体装置のレイアウト設計方法が知られている（特許文献１）。この特許文献１では、メタルデータ率の確保のために配線層データを有するセルが、フィルセルとして用いられている。配線を形成する際に、配線データ率が少ないと配線パターンが正確に形成できないという問題を解決するために、配線データ率を所定の範囲に設定するようにダミーセルが配置されている。すなわち、特許文献１では、ウエハ上にトランジスタが形成された後の、上部層での配線データ率を問題としている。
【０００８】
特許文献１では、使用されるダミーセルは、ＰチャンネルＭＯＳトランジスタパターンとＮチャンネルＭＯＳトランジスタパターンとを有し、その結果、拡散層を含むものとなっている。しかしながら、使用されるのは、ゲート電極等の配線パターンであり、拡散層がどのような意味を有するかについての記載はない。すなわち、特許文献１は、本願発明の課題を認識してなされたものではない。
【０００９】
【特許文献１】
特開平１１−１７６９４１号公報
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、トランジスタを形成する前のＣＭＰプロセスがウエハ全体で一様に行われることができるレイアウトパターン生成方法、そのためのレイアウトパターン生成装置、及びそれを使用する半導体装置の製造方法を提供することである。
【００１１】
本発明の他の目的は、ＣＭＰプロセスがウエハ全体で一様に行われるように、フィルセルが配置されるレイアウトパターン生成方法、そのためのレイアウトパターン生成装置、及びそれを使用する半導体装置の製造方法を提供することである。
【００１２】
本発明の他の目的は、異なるサイズのフィルセルを用意しておき、プリミティブセルの配置後マスクデータ処理の前に、空き領域のサイズに基づいて適切なサイズのフィルセルが選択され、配置されるレイアウトパターン生成方法、そのためのレイアウトパターン生成装置、及びそれを使用する半導体装置の製造方法を提供することである。
【００１３】
本発明の他の目的は、プリミティブセルの配置処理において、適切なサイズのフィルセルが配置され、マスクデータ処理における演算負荷を軽減できるレイアウトパターン生成方法、そのためのレイアウトパターン生成装置、及びそれを使用する半導体装置の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と発明の実施の形態の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１５】
本発明のレイアウトパターン生成方法は、半導体装置の領域内に、前記半導体装置の複数の構成要素の各々のパターンを示すプリミティブセルを配置するステップ（ａ）と、前記プリミティブセルの各々は拡散層パターンを有し、
前記複数のプリミティブセルの配置後の前記半導体装置の前記領域内の空き領域に、拡散層パターンを有する少なくとも１つのフィルセルを配置するステップ（ｂ）とを具備する。こうして、ウエハ全体に拡散層を配置することができることになる。
【００１６】
本発明の第１観点では、レイアウトパターン生成方法は、配置された前記複数のプリミティブセル間の配線パターンを生成するステップを更に具備する。また、本発明のレイアウトパターン生成方法において、前記ステップ（ｂ）は、前記拡散層のデータ率が所定の範囲内になるように前記フィルセルを配置することが望ましい。これにより、拡散層形成後に、絶縁膜を形成し、それをＣＭＰにより研磨するとき、削れ過ぎを防止することができる。
【００１７】
本発明のレイアウトパターン生成方法は、異なるサイズの複数のフィルセルを提供するステップを更に具備することが好ましい。前記ステップ（ｂ）は、前記空き領域に基づいて、配置可能で、できるだけ大きいサイズの前記フィルセルから順に用いて、前記空き領域に前記フィルセルを配置する。これにより、フィルセルの配置処理を効率化することができる。また、前記複数のフィルセルの各々は、同じデータ量の識別子で識別されることが望ましい。これにより、レイアウトパターンからマスクデータを生成する際の演算処理量を減らすことができる。
【００１８】
本発明のレイアウトパターン生成方法は、前記半導体装置の前記複数の構成要素のうちの特定のものを予めグループ化するステップを更に具備する。前記ステップ（ａ）は、前記グループに基づいて、前記特定の構成要素に対する前記プリミティブセルを配置する。これにより、特定の構成要素は高速動作することが可能となる。
【００１９】
本発明のレイアウトパターン生成方法は、前記複数のプリミティブセルと前記フィルセルが配置されたレイアウトパターンから、ウエハに前記拡散層を形成するためのレチクルのためのマスクデータを生成するステップを更に具備してもよい。
【００２０】
また、上記のレイアウトパターン生成方法をコンピュータに実行させるためのプログラムが提供されることが望ましい。
【００２１】
本発明の第２観点では、半導体装置の製造方法は、レチクルを用いて半導体ウエハに半導体装置のための拡散層を形成するステップ（ａ）と、前記拡散層は、均一に分布しており、前記半導体ウエハ上で前記拡散層の間にトレンチを形成するステップ（ｂ）と、前記半導体ウエハ上にＣＶＤ法により絶縁膜を成膜するステップ（ｃ）と、前記拡散層が露出するまで、前記絶縁膜をＣＭＰ法により研磨するステップ（ｄ）とを具備する。
【００２２】
本発明の半導体装置の製造方法は、前記半導体装置の複数の構成要素のレイアウトデータからマスクデータを生成するステップ（ｅ）と、前記マスクデータに基づいて、前記レチクルを製造するステップ（ｆ）とを更に具備してもよい。
【００２３】
また、本発明の半導体装置の製造方法では、前記ステップ（ｅ）は、前記半導体装置の領域内に、前記複数の構成要素の各々のパターンを示すプリミティブセルを配置するステップ（ｇ）と、前記プリミティブセルの各々は拡散層パターンを有し、前記複数のプリミティブセルの配置後の前記半導体装置の前記領域内の空き領域に、拡散層パターンを有する少なくとも１つのフィルセルを配置するステップ（ｈ）とを具備する。
【００２４】
本発明の半導体装置の製造方法は、配置された前記複数のプリミティブセル間の配線パターンを生成するステップを更に具備してもよいし、前記ステップ（ｈ）は、前記拡散層のデータ率が所定の範囲内になるように前記フィルセルを配置してもよい。
【００２５】
また、本発明の半導体装置の製造方法は、異なるサイズの複数のフィルセルを提供するステップを更に具備することが望ましい。この場合、前記複数のフィルセルの各々は、同じデータ量の識別子を有し、前記マスクデータを生成する際に、前記複数のフィルセルの各々は、前記識別子で識別され、前記ステップ（ｈ）は、前記空き領域に基づいて、配置可能で、できるだけ大きいサイズの前記フィルセルから順に用いて、前記空き領域に前記フィルセルを配置する。
【００２６】
本発明の半導体装置の製造方法は、前記半導体装置の前記複数の構成要素のうちの特定のものを予めグループ化するステップを更に具備し、前記ステップ（ｇ）は、前記グループに基づいて、前記特定の構成要素に対する前記プリミティブセルを配置してもよい。
【００２７】
本発明の第３観点では、半導体装置のパターン生成装置は、ネットリストを格納するネットリスト格納部と、複数の構成要素の各々のパターンを示すプリミティブセルとフィルセルを格納するセル格納部と、前記プリミティブセルの各々は拡散層パターンを有し、前記フィルセルは拡散層パターンを有し、前記ネットリスト格納部を参照して前記ネットリストから複数の構成要素の各々を決定し、前記決定された構成要素に基づいて前記セル格納を参照して、前記決定された構成要素に対する前記プリミティブセルを半導体装置の１チップ領域内に配置し、前記セル格納部を参照して、前記複数のプリミティブセルの配置後の空き領域に少なくとも１つのフィルセルを配置し、前記半導体装置のレイアウトパターンを生成する処理部とを具備する。ここで、前記レイアウトパターン内の前記拡散層パターンに従って、ウエハ上に拡散層が形成された後、前記ウエハ上に絶縁膜が形成され、その後前記拡散層上の前記絶縁膜が除去される。
【００２８】
本発明の半導体装置のパターン生成装置では、前記処理部は、前記拡散層パターンの分布が均一になるように前記フィルセルを配置し、前記処理部は、前記ネットリスト格納部を参照して、前記配置されたプリミティブセル間の配線パターンを生成する。
【００２９】
また、本発明の第３観点では、半導体装置のパターン生成装置では、前記セル格納部は、異なるサイズの複数のフィルセルを格納し、前記処理部は、前記空き領域の形状とサイズに基づいて、前記セル格納部を参照し、配置可能でできるだけ大きいサイズの前記フィルセルから順に用いて、前記空き領域に前記フィルセルを配置する。
【００３０】
本発明の第３観点では、半導体装置のパターン生成装置では、前記ネットリスト格納部は、前記半導体装置の前記複数の構成要素のうちの特定のものを示すグループ情報を更に格納し、前記処理部は、前記グループ情報に基づいて、前記特定の構成要素に対する前記プリミティブセルを前記１チップ領域内に配置する。
【００３１】
【発明の実施の形態】
以下に添付図面を参照して、本発明の半導体装置のパターン生成装置及びパターン生成方法、及びそれを使用する半導体装置の製造方法について説明する。
【００３２】
図１は、本発明の第１実施形態による半導体装置のパターン生成装置の構成を示すブロック図である。図１を参照して、第１実施態のパターン生成装置は、処理装置１、入力装置２、表示装置３、ネットリスト格納部４、ライブラリ格納部５を備えている。
【００３３】
処理装置１は、フロア計画部１−１、配置配線部１−２、統合部１−３、マスクデータ処理部１−４を有している。処理装置１は、コンピュータとプログラムとにより実現可能である。処理装置１は、入力装置２からの指示に従って動作し、処理結果を表示装置３に表示する。また、必要により、ネットリスト格納部４、ライブラリ格納部５を参照する。
【００３４】
入力装置２は、データや命令を入力するために使用される。表示装置２は、処理装置１の制御の下、処理途中のデータを表示し、データや命令の入力を要求する画面を表示する。
【００３５】
ネットリスト格納部４は、製造されるべき半導体装置の回路構成を示すネットリストを格納している。すなわち、半導体装置で使用される抵抗、キャパシタなどの単一構成要素と、論理回路、ＣＰＵ、ＰＬＬ回路等の複合構成要素などの回路構成要素と、それらの接続関係を格納している。ネットリスト格納部４は、回路構成要素の内の特定のものは、入力装置２を介してのオペレータからの指示により予めグループ化されている。このとき、その特定の回路構成要素がグループ化されていることを示すグループ情報も格納している。
【００３６】
ライブラリ格納部５は、種々の回路構成要素の各々に対するパターンであるプリミティブセルと、空き領域を埋めるために使用されるフィルセルを格納している。プリミティブセルには、単一構成要素に対応するものに加えて、論理回路、ＣＰＵ及びＰＬＬ回路に対応するものも含まれる。
【００３７】
プリミティブセルの一例が図３（ａ）に示されている。図３（ａ）は、１つの単位プリミティブセルを示している。単位プリミティブセルは、ＮウエルパターンとＰウエルパターンからなり、ＮウエルパターンはＰ型拡散層パターンを有し、ＰウエルパターンはＮ型拡散層パターンを有する。両拡散層に渡るように２本のゲートパターンが設けられている。複数の単位プリミティブセルが集合して、ＣＰＵやＰＬＬ回路のような高度の回路構成要素のプリミティブセルが形成されている。
【００３８】
一方、図３（ｂ）は、フィルセルの一例を示している。このフィルセルは、単位フィルセルである。単位フィルセルは、ＮウエルパターンとＰウエルパターンからなり、ＮウエルパターンはＰ型拡散層パターンを有し、ＰウエルパターンはＮ型拡散層パターンを有する。プリミティブセルと異なり、ゲートパターンは設けられていない。
【００３９】
単位フィルセルだけがライブラリ格納部５に格納されていてもよい。しかしながら、複数の単位フィルセルを結合することにより生成された、サイズの大きい複合フィルセルもライブラリ格納部５に格納されていることが望ましい。複合フィルセルは種々のサイズを持っていることが望ましい。これにより、プリミティブセルの配置後の空きスペースにあわせて、種々のサイズのフィルセルの中から最適なサイズのフィルセルを空き領域に配置することができる。これにより、フィルセルの配置処理を効率化することができる。
【００４０】
この場合、サイズの大きい複合フィルセルもサイズの小さい単位フィルセルも同じサイズの識別番号で管理される。これにより、後のマスクデータ処理における演算量を減らすことができ、パターン生成処理を高速化することができる。
【００４１】
処理装置１のフロア計画部１−１は、１チップの領域内で、電源や信号の入出力のためのパッド位置やサイズを設定する。また、電源パターンの配置と配線を行う。また、Ｉ／Ｏ部との接続を決定する。
【００４２】
配置配線部１−２は、本発明に係わる部分である。配置配線部１−２は、電源パターンの配線を行う。また、配置配線部１−２は、ネットリスト格納部４を参照して、配置されるべき回路構成要素とグループ情報を決定する。配置配線部１−２は、決定された回路構成要素に基づいてライブラリ格納部５を参照して、その回路構成要素に対応するプリミティブセルを決定し、１チップ領域内の空き領域に自動的に配置する。
【００４３】
配置配線部１−２は、決定された回路構成要素に関連するグループ情報が無いときには、次の回路構成要素を決定し、決定された回路構成要素に関連するグループ情報が存在するときには、次にグループ情報で関連づけられた回路構成要素を決定し、決定された回路構成要素に対応するプリミティブセルを１チップ領域内の先に配置されたプリミティブセルの近傍に配置する。
【００４４】
配置配線部１−２は、半導体装置の全ての回路構成要素に対応するプリミティブセルの配置が完了すると、１チップ領域内で、プリミティブセルが配置されていない空き領域に、フィルセルのみを配置する。フィルセルの配置後、配置配線部１−２は、先に配置されたプリミティブセル間の配線を行う。
【００４５】
統合部１−３は、上記のようにして形成された各層のパターンを統合して１チップ領域のレイアウトパターンを完成する。このとき、レイアウトパターンは、実際に回路構成要素が配置されたレイアウトパターンの形式で形成されていてもよい。この場合には、後処理は簡単になるが、データ量が大きくなりすぎる欠点がある。また、レイアウトパターンは、回路構成要素のためのプリミティブセルやフィルセルを識別するための識別子の集合として形成されていてもよい。この場合には、処理は複雑になるが、データ量を圧縮することができる。
【００４６】
マスクデータ処理部１−４は、統合部１−３により完成されたレイアウトパターンから半導体装置の製造に使用される種々のレチクルのためのマスクデータを生成する。このとき、単位フィルセルを用いて空き領域が埋められていると、処理量が大きくなる。単位フィルセルが結合された複合フィルセルが使用されれば、小さい処理量ですむことになる。
【００４７】
次に、配置配線部１−２の詳細を図２を参照して説明する。配置配線部１−２は、電源配線部１０、プリミティブセル配置部１１、フィルセル配置部１２、配線部１３とを備えている。
【００４８】
電源配線部１０は、電源パターンの配線を行う。
【００４９】
プリミティブセル配置部１１は、ネットリスト格納部４を参照して、次に配置されるべき回路構成要素とグループ情報を決定する。決定された回路構成要素には、抵抗、キャパシタに加えて、論理回路、ＣＰＵ、ＰＬＬ回路等が含まれる。プリミティブセル配置部１１は、決定された回路構成要素に基づいてライブラリ格納部５を参照して、その回路構成要素に対応するプリミティブセルを決定する。決定されたプリミティブセルは、１チップ領域内の空き領域に自動的に配置される。
【００５０】
決定された回路構成要素に関連するグループ情報が無いときには、次の回路構成要素が決定される。決定された回路構成要素に関連するグループ情報が存在するときには、次に、グループ情報で関連づけられた回路構成要素が決定される。こうして、上記と同様にして、決定された回路構成要素に対応するプリミティブセルが１チップ領域内の先に配置されたプリミティブセルの近傍に配置される。このように、予めグループ情報が設定されている場合には、関連するプリミティブセルは互いに近くに配置されるので、製造される半導体装置は高速で動作することが可能となる。
【００５１】
フィルセル配置部１２は、半導体装置の全ての回路構成要素に対応するプリミティブセルの配置が完了すると、１チップ領域内で、プリミティブセルが配置されていない空き領域を検出する。ライブラリ格納部５に単位フィルセルのみが格納されているときは、空き領域の全体を単位フィルセルで満たす。一方、サイズの異なる複数のフィルセルがライブラリ格納部５に格納されているときは、空き領域内に配置可能で最も大きいサイズを有する複合フィルセルを空き領域に先ず配置する。次に、まだ残っている空き領域内に配置可能で最も大きいサイズを有するフィルセルを空き領域に配置する。このステップを繰り返すことにより、空き領域の全体にフィルセルを配置することができる。
【００５２】
配線部１３は、先に配置されたプリミティブセル間の配線を行う。
【００５３】
次に、本発明のパターン生成装置のパターン生成方法を図４を参照して説明する。
【００５４】
図４（ａ）、１チップ内の一部の領域２０を示している。この領域は、グリッドＡからＬまでを有している。プリミティブセル配置部１１は、ネットリスト格納部４を参照して、配置されるべき回路構成要素を決定する。続いて、プリミティブセル配置部１１は、決定された回路構成要素に基づいてライブラリ格納部５を参照して、プリミティブセルを決定して半導体装置のための領域に配置する。このようにして、グリッドＡ、Ｄ、Ｅ、Ｇ、Ｊ、Ｋにはプリミティブセルが配置されている。これらのプリミティブセルは、単位プリミティブセルであってもよいし、又は複合プリミティブセルであってもよい。
【００５５】
次に、図４（ｂ）に示されるように、プリミティブセルの配置の完了後、フィルセル配置部１２は、領域２０内の空き領域を探し、グリッドＢ、Ｃ、Ｆ、Ｈ、Ｉが空きグリッドであることを検出する。グリッドＢとＣは、連続しているので、フィルセル配置部１２は、ライブラリ格納部５から、２つの単位フィルセルが結合された複合フィルセルを検索し、それをグリッドＢ、Ｃに配置する。
【００５６】
その後、フィルセル配置部１２は、グリッドＦ、Ｈ、Ｉは単一グリッドであるので、ライブラリ格納部５から単位フィルセルを読み出し、グリッドＦ、Ｈ、Ｉに配置する。この結果、図４（ｃ）に示されるようにセルが配置されることになる。図４（ｃ）から明らかなように、全てのグリッドには、プリミティブセルかフィルセルが配置されている。こうして、拡散層が均等に配置される。
【００５７】
この例では、複数グリッドからなる領域には、複合フィルセルが配置されている。このように、サイズの異なる複合フィルセルを用意しておくことにより、フィルセルの配置処理を高速に実行可能である。しかしながら、処理速度は遅くなるが、単位フィルセルのみをライブラリ格納部５に用意しておいてもよい。フィルセルの配置処理は遅くなるが、制御フローを簡略化することができる。
【００５８】
また、この例では、全てのグリッドにプリミティブセルかフィルセルが配置されているが、全てのグリッドにセルを配置しなくともよい。ただし、１チップの領域において、拡散層のデータ率、すなわち拡散層の分布率が所定の範囲に収まることが望ましい。
【００５９】
その後、マスクデータ処理部において、レイアウトパターンからレチクルが製作される。このレチクルを用いて、ウエハ処理が行われる。以下に、図５を参照して、ウエハ処理について説明する。
【００６０】
ウエハ処理では、図５（ａ）に示されるように、シリコンウエハ上にレチクルを用いて拡散層のためのレジストパターンが形成される。レジストパターンを用いて、拡散層がシリコンウエハ上に形成される。その後、所定の拡散層間にトレンチが形成される。その後、素子間分離のために、ＣＶＤ法により酸化膜（絶縁膜）が成膜される。この結果、拡散層が存在する部分では高く、トレンチが形成されている部分では低く、シリコンウエハの表面には段差が生じて、凸凹になる。
【００６１】
その凸凹をなくすために、ＣＭＰ法が適用され、酸化膜は、拡散層表面が露出するまで、研磨される。この結果、図５（ｂ）に示されるように、表面が平坦化されたウエハが得られる。
【００６２】
このとき、拡散層がウエハ上に偏在していると、拡散層が少ない領域では、ウエハが削れ過ぎてしまう。しかしながら、本発明では、フィルセルが適切に配置されているので、拡散層のデータ率が所定の範囲に収まり、拡散層はほぼ均一の分布をしているので、ウエハ表面を均一に研磨することが可能となる。こうして、形成されたウエハを用いて半導体装置が製造される。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、拡散層のデータ率が所定の範囲内になるように、拡散層を有するフィルセルが適切に配置される。この結果、トランジスタを形成する前のＣＭＰプロセスがウエハ全体で一様に行われることができる。
【００６４】
また、そのフィルセルは、プリミティブセルの配置後、マスクデータ処理の前に配置されているので、マスクデータ処理の負荷を軽減することができる。
【００６５】
さらに、フィルセルの配置に際し、単位フィルセルだけでなく、単位フィルセルが結合された、異なるサイズの複合フィルセルが予め用意されている。この結果、プリミティブセルの配置後の空き領域を効率よく埋めることができる。また、単位フィルセルも複合フィルセルも同じデータ量で指定することができるので、マスクデータ処理を高速に実行することができる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施の形態によるパターン生成装置の構成を示すブロック図である。
【図２】図２は、図１に示される配置配線部の詳細を示すブロック図である。
【図３】図３（ａ）は、単位プリミティブセルを示す図であり、図３（ｂ）は、単位フィルセルを示す図である。
【図４】図４（ａ）は、プリミティブセルの配置を示す図であり、図４（ｂ）は、フィルセルの配置を示す図であり、図４（ｃ）は、パターン配置を示す図である。
【図５】図５（ａ）は、ウエハに拡散層が形成された後、ＣＶＤ酸化膜が成膜された状態を示す図であり、図５（ｂ）は、ＣＭＰ後のウエハを示す図である。
【符号の説明】
１ 処理装置
１−１ フロア計画部
１−２ 配置配線部
１−３ 統合部
１−４ マスクデータ処理部
２ 入力装置
３ 表示装置
４ ネットリスト格納部
５ ライブラリ格納部
１０ 電源配線部
１１ プリミティブセル配置部
１２ フィルセル配置部
１３ 配線部
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に、プリミティブセルを配置後の空き領域にフィルセルを配置するレイアウトパターン生成方法と、そのための装置、及びそれを用いた半導体の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の最近の製造方法では、ウエハ表面のウエル内に拡散層のための不純物が注入された後、素子間分離のために拡散層間にトレンチが生成される。その後、ＣＶＤ法によりウエハ表面に酸化膜（絶縁膜）が形成される。この結果、拡散層が残る部分では、素子間分離酸化膜の表面は高く、トレンチ部では低くなる。すなわち、素子間分離酸化膜表面が凸凹となる。そこで、ウエハ表面を平坦化するために、ＣＭＰ法が適用され、拡散層の表面が露出するように、ウエハ表面の素子間分離酸化膜は除去される。
【０００３】
このとき、拡散層が少ない領域では、拡散層が多い領域よりも研磨が進み、ウエハ表面が削れすぎるという問題がある。すなわち、拡散層の分布の偏りに起因するウエハ表面処理の問題がある。従来の半導体装置の製造プロセスでは、ウエハを準備する段階で素子間分離絶縁膜をＣＭＰ法で平坦化する必要が無いので、上記の問題は存在しなかった。
【０００４】
ところで、従来、半導体装置のパターンを設計する際に、回路パターンのない領域にはフィルパターンが配置されている。このようにして、生成されたパターンを用いてレチクルが製作され、そのレチクルを用いて半導体装置が製造されている。
【０００５】
従来のフィルセルとして、ウエルのみが配置されたセルが知られているが、これでは、上記の拡散層の分布に関する問題を解決することができない。また、従来のフィルセルとして、電源容量確保のためにゲートポリシリコン層のデータを入れたセルが知られている。しかしながら、これらのパターンは、ウエハの準備段階での処理のためではなく、ウエハ上に形成される配線層についての問題を解決するためのものにすぎない。
【０００６】
拡散層の分布に依存するＣＭＰ法の問題を解決するためには、半導体装置の全体のレイアウトパターンが形成された後、マスクデータ処理において、拡散層の少ない領域に拡散層のダミーデータを挿入することが考えられる。しかしながら、マスクデータ処理でダミーデータを生成する演算式は複雑であり、処理に時間がかかりすぎるという問題がある。
【０００７】
上記の説明と関連して、半導体装置のレイアウト設計方法が知られている（特許文献１）。この特許文献１では、メタルデータ率の確保のために配線層データを有するセルが、フィルセルとして用いられている。配線を形成する際に、配線データ率が少ないと配線パターンが正確に形成できないという問題を解決するために、配線データ率を所定の範囲に設定するようにダミーセルが配置されている。すなわち、特許文献１では、ウエハ上にトランジスタが形成された後の、上部層での配線データ率を問題としている。
【０００８】
特許文献１では、使用されるダミーセルは、ＰチャンネルＭＯＳトランジスタパターンとＮチャンネルＭＯＳトランジスタパターンとを有し、その結果、拡散層を含むものとなっている。しかしながら、使用されるのは、ゲート電極等の配線パターンであり、拡散層がどのような意味を有するかについての記載はない。すなわち、特許文献１は、本願発明の課題を認識してなされたものではない。
【０００９】
【特許文献１】
特開平１１−１７６９４１号公報
【００１０】
【発明が解決しようとする課題】
従って、本発明の目的は、トランジスタを形成する前のＣＭＰプロセスがウエハ全体で一様に行われることができるレイアウトパターン生成方法、そのためのレイアウトパターン生成装置、及びそれを使用する半導体装置の製造方法を提供することである。
【００１１】
本発明の他の目的は、ＣＭＰプロセスがウエハ全体で一様に行われるように、フィルセルが配置されるレイアウトパターン生成方法、そのためのレイアウトパターン生成装置、及びそれを使用する半導体装置の製造方法を提供することである。
【００１２】
本発明の他の目的は、異なるサイズのフィルセルを用意しておき、プリミティブセルの配置後マスクデータ処理の前に、空き領域のサイズに基づいて適切なサイズのフィルセルが選択され、配置されるレイアウトパターン生成方法、そのためのレイアウトパターン生成装置、及びそれを使用する半導体装置の製造方法を提供することである。
【００１３】
本発明の他の目的は、プリミティブセルの配置処理において、適切なサイズのフィルセルが配置され、マスクデータ処理における演算負荷を軽減できるレイアウトパターン生成方法、そのためのレイアウトパターン生成装置、及びそれを使用する半導体装置の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と発明の実施の形態の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１５】
本発明のレイアウトパターン生成方法は、半導体装置の領域内に、前記半導体装置の複数の構成要素の各々のパターンを示すプリミティブセルを配置するステップ（ａ）と、前記プリミティブセルの各々は拡散層パターンを有し、
前記複数のプリミティブセルの配置後の前記半導体装置の前記領域内の空き領域に、拡散層パターンを有する少なくとも１つのフィルセルを配置するステップ（ｂ）とを具備する。こうして、ウエハ全体に拡散層を配置することができることになる。
【００１６】
本発明の第１観点では、レイアウトパターン生成方法は、配置された前記複数のプリミティブセル間の配線パターンを生成するステップを更に具備する。また、本発明のレイアウトパターン生成方法において、前記ステップ（ｂ）は、前記拡散層のデータ率が所定の範囲内になるように前記フィルセルを配置することが望ましい。これにより、拡散層形成後に、絶縁膜を形成し、それをＣＭＰにより研磨するとき、削れ過ぎを防止することができる。
【００１７】
本発明のレイアウトパターン生成方法は、異なるサイズの複数のフィルセルを提供するステップを更に具備することが好ましい。前記ステップ（ｂ）は、前記空き領域に基づいて、配置可能で、できるだけ大きいサイズの前記フィルセルから順に用いて、前記空き領域に前記フィルセルを配置する。これにより、フィルセルの配置処理を効率化することができる。また、前記複数のフィルセルの各々は、同じデータ量の識別子で識別されることが望ましい。これにより、レイアウトパターンからマスクデータを生成する際の演算処理量を減らすことができる。
【００１８】
本発明のレイアウトパターン生成方法は、前記半導体装置の前記複数の構成要素のうちの特定のものを予めグループ化するステップを更に具備する。前記ステップ（ａ）は、前記グループに基づいて、前記特定の構成要素に対する前記プリミティブセルを配置する。これにより、特定の構成要素は高速動作することが可能となる。
【００１９】
本発明のレイアウトパターン生成方法は、前記複数のプリミティブセルと前記フィルセルが配置されたレイアウトパターンから、ウエハに前記拡散層を形成するためのレチクルのためのマスクデータを生成するステップを更に具備してもよい。
【００２０】
また、上記のレイアウトパターン生成方法をコンピュータに実行させるためのプログラムが提供されることが望ましい。
【００２１】
本発明の第２観点では、半導体装置の製造方法は、レチクルを用いて半導体ウエハに半導体装置のための拡散層を形成するステップ（ａ）と、前記拡散層は、均一に分布しており、前記半導体ウエハ上で前記拡散層の間にトレンチを形成するステップ（ｂ）と、前記半導体ウエハ上にＣＶＤ法により絶縁膜を成膜するステップ（ｃ）と、前記拡散層が露出するまで、前記絶縁膜をＣＭＰ法により研磨するステップ（ｄ）とを具備する。
【００２２】
本発明の半導体装置の製造方法は、前記半導体装置の複数の構成要素のレイアウトデータからマスクデータを生成するステップ（ｅ）と、前記マスクデータに基づいて、前記レチクルを製造するステップ（ｆ）とを更に具備してもよい。
【００２３】
また、本発明の半導体装置の製造方法では、前記ステップ（ｅ）は、前記半導体装置の領域内に、前記複数の構成要素の各々のパターンを示すプリミティブセルを配置するステップ（ｇ）と、前記プリミティブセルの各々は拡散層パターンを有し、前記複数のプリミティブセルの配置後の前記半導体装置の前記領域内の空き領域に、拡散層パターンを有する少なくとも１つのフィルセルを配置するステップ（ｈ）とを具備する。
【００２４】
本発明の半導体装置の製造方法は、配置された前記複数のプリミティブセル間の配線パターンを生成するステップを更に具備してもよいし、前記ステップ（ｈ）は、前記拡散層のデータ率が所定の範囲内になるように前記フィルセルを配置してもよい。
【００２５】
また、本発明の半導体装置の製造方法は、異なるサイズの複数のフィルセルを提供するステップを更に具備することが望ましい。この場合、前記複数のフィルセルの各々は、同じデータ量の識別子を有し、前記マスクデータを生成する際に、前記複数のフィルセルの各々は、前記識別子で識別され、前記ステップ（ｈ）は、前記空き領域に基づいて、配置可能で、できるだけ大きいサイズの前記フィルセルから順に用いて、前記空き領域に前記フィルセルを配置する。
【００２６】
本発明の半導体装置の製造方法は、前記半導体装置の前記複数の構成要素のうちの特定のものを予めグループ化するステップを更に具備し、前記ステップ（ｇ）は、前記グループに基づいて、前記特定の構成要素に対する前記プリミティブセルを配置してもよい。
【００２７】
本発明の第３観点では、半導体装置のパターン生成装置は、ネットリストを格納するネットリスト格納部と、複数の構成要素の各々のパターンを示すプリミティブセルとフィルセルを格納するセル格納部と、前記プリミティブセルの各々は拡散層パターンを有し、前記フィルセルは拡散層パターンを有し、前記ネットリスト格納部を参照して前記ネットリストから複数の構成要素の各々を決定し、前記決定された構成要素に基づいて前記セル格納を参照して、前記決定された構成要素に対する前記プリミティブセルを半導体装置の１チップ領域内に配置し、前記セル格納部を参照して、前記複数のプリミティブセルの配置後の空き領域に少なくとも１つのフィルセルを配置し、前記半導体装置のレイアウトパターンを生成する処理部とを具備する。ここで、前記レイアウトパターン内の前記拡散層パターンに従って、ウエハ上に拡散層が形成された後、前記ウエハ上に絶縁膜が形成され、その後前記拡散層上の前記絶縁膜が除去される。
【００２８】
本発明の半導体装置のパターン生成装置では、前記処理部は、前記拡散層パターンの分布が均一になるように前記フィルセルを配置し、前記処理部は、前記ネットリスト格納部を参照して、前記配置されたプリミティブセル間の配線パターンを生成する。
【００２９】
また、本発明の第３観点では、半導体装置のパターン生成装置では、前記セル格納部は、異なるサイズの複数のフィルセルを格納し、前記処理部は、前記空き領域の形状とサイズに基づいて、前記セル格納部を参照し、配置可能でできるだけ大きいサイズの前記フィルセルから順に用いて、前記空き領域に前記フィルセルを配置する。
【００３０】
本発明の第３観点では、半導体装置のパターン生成装置では、前記ネットリスト格納部は、前記半導体装置の前記複数の構成要素のうちの特定のものを示すグループ情報を更に格納し、前記処理部は、前記グループ情報に基づいて、前記特定の構成要素に対する前記プリミティブセルを前記１チップ領域内に配置する。
【００３１】
【発明の実施の形態】
以下に添付図面を参照して、本発明の半導体装置のパターン生成装置及びパターン生成方法、及びそれを使用する半導体装置の製造方法について説明する。
【００３２】
図１は、本発明の第１実施形態による半導体装置のパターン生成装置の構成を示すブロック図である。図１を参照して、第１実施態のパターン生成装置は、処理装置１、入力装置２、表示装置３、ネットリスト格納部４、ライブラリ格納部５を備えている。
【００３３】
処理装置１は、フロア計画部１−１、配置配線部１−２、統合部１−３、マスクデータ処理部１−４を有している。処理装置１は、コンピュータとプログラムとにより実現可能である。処理装置１は、入力装置２からの指示に従って動作し、処理結果を表示装置３に表示する。また、必要により、ネットリスト格納部４、ライブラリ格納部５を参照する。
【００３４】
入力装置２は、データや命令を入力するために使用される。表示装置２は、処理装置１の制御の下、処理途中のデータを表示し、データや命令の入力を要求する画面を表示する。
【００３５】
ネットリスト格納部４は、製造されるべき半導体装置の回路構成を示すネットリストを格納している。すなわち、半導体装置で使用される抵抗、キャパシタなどの単一構成要素と、論理回路、ＣＰＵ、ＰＬＬ回路等の複合構成要素などの回路構成要素と、それらの接続関係を格納している。ネットリスト格納部４は、回路構成要素の内の特定のものは、入力装置２を介してのオペレータからの指示により予めグループ化されている。このとき、その特定の回路構成要素がグループ化されていることを示すグループ情報も格納している。
【００３６】
ライブラリ格納部５は、種々の回路構成要素の各々に対するパターンであるプリミティブセルと、空き領域を埋めるために使用されるフィルセルを格納している。プリミティブセルには、単一構成要素に対応するものに加えて、論理回路、ＣＰＵ及びＰＬＬ回路に対応するものも含まれる。
【００３７】
プリミティブセルの一例が図３（ａ）に示されている。図３（ａ）は、１つの単位プリミティブセルを示している。単位プリミティブセルは、ＮウエルパターンとＰウエルパターンからなり、ＮウエルパターンはＰ型拡散層パターンを有し、ＰウエルパターンはＮ型拡散層パターンを有する。両拡散層に渡るように２本のゲートパターンが設けられている。複数の単位プリミティブセルが集合して、ＣＰＵやＰＬＬ回路のような高度の回路構成要素のプリミティブセルが形成されている。
【００３８】
一方、図３（ｂ）は、フィルセルの一例を示している。このフィルセルは、単位フィルセルである。単位フィルセルは、ＮウエルパターンとＰウエルパターンからなり、ＮウエルパターンはＰ型拡散層パターンを有し、ＰウエルパターンはＮ型拡散層パターンを有する。プリミティブセルと異なり、ゲートパターンは設けられていない。
【００３９】
単位フィルセルだけがライブラリ格納部５に格納されていてもよい。しかしながら、複数の単位フィルセルを結合することにより生成された、サイズの大きい複合フィルセルもライブラリ格納部５に格納されていることが望ましい。複合フィルセルは種々のサイズを持っていることが望ましい。これにより、プリミティブセルの配置後の空きスペースにあわせて、種々のサイズのフィルセルの中から最適なサイズのフィルセルを空き領域に配置することができる。これにより、フィルセルの配置処理を効率化することができる。
【００４０】
この場合、サイズの大きい複合フィルセルもサイズの小さい単位フィルセルも同じサイズの識別番号で管理される。これにより、後のマスクデータ処理における演算量を減らすことができ、パターン生成処理を高速化することができる。
【００４１】
処理装置１のフロア計画部１−１は、１チップの領域内で、電源や信号の入出力のためのパッド位置やサイズを設定する。また、電源パターンの配置と配線を行う。また、Ｉ／Ｏ部との接続を決定する。
【００４２】
配置配線部１−２は、本発明に係わる部分である。配置配線部１−２は、電源パターンの配線を行う。また、配置配線部１−２は、ネットリスト格納部４を参照して、配置されるべき回路構成要素とグループ情報を決定する。配置配線部１−２は、決定された回路構成要素に基づいてライブラリ格納部５を参照して、その回路構成要素に対応するプリミティブセルを決定し、１チップ領域内の空き領域に自動的に配置する。
【００４３】
配置配線部１−２は、決定された回路構成要素に関連するグループ情報が無いときには、次の回路構成要素を決定し、決定された回路構成要素に関連するグループ情報が存在するときには、次にグループ情報で関連づけられた回路構成要素を決定し、決定された回路構成要素に対応するプリミティブセルを１チップ領域内の先に配置されたプリミティブセルの近傍に配置する。
【００４４】
配置配線部１−２は、半導体装置の全ての回路構成要素に対応するプリミティブセルの配置が完了すると、１チップ領域内で、プリミティブセルが配置されていない空き領域に、フィルセルのみを配置する。フィルセルの配置後、配置配線部１−２は、先に配置されたプリミティブセル間の配線を行う。
【００４５】
統合部１−３は、上記のようにして形成された各層のパターンを統合して１チップ領域のレイアウトパターンを完成する。このとき、レイアウトパターンは、実際に回路構成要素が配置されたレイアウトパターンの形式で形成されていてもよい。この場合には、後処理は簡単になるが、データ量が大きくなりすぎる欠点がある。また、レイアウトパターンは、回路構成要素のためのプリミティブセルやフィルセルを識別するための識別子の集合として形成されていてもよい。この場合には、処理は複雑になるが、データ量を圧縮することができる。
【００４６】
マスクデータ処理部１−４は、統合部１−３により完成されたレイアウトパターンから半導体装置の製造に使用される種々のレチクルのためのマスクデータを生成する。このとき、単位フィルセルを用いて空き領域が埋められていると、処理量が大きくなる。単位フィルセルが結合された複合フィルセルが使用されれば、小さい処理量ですむことになる。
【００４７】
次に、配置配線部１−２の詳細を図２を参照して説明する。配置配線部１−２は、電源配線部１０、プリミティブセル配置部１１、フィルセル配置部１２、配線部１３とを備えている。
【００４８】
電源配線部１０は、電源パターンの配線を行う。
【００４９】
プリミティブセル配置部１１は、ネットリスト格納部４を参照して、次に配置されるべき回路構成要素とグループ情報を決定する。決定された回路構成要素には、抵抗、キャパシタに加えて、論理回路、ＣＰＵ、ＰＬＬ回路等が含まれる。プリミティブセル配置部１１は、決定された回路構成要素に基づいてライブラリ格納部５を参照して、その回路構成要素に対応するプリミティブセルを決定する。決定されたプリミティブセルは、１チップ領域内の空き領域に自動的に配置される。
【００５０】
決定された回路構成要素に関連するグループ情報が無いときには、次の回路構成要素が決定される。決定された回路構成要素に関連するグループ情報が存在するときには、次に、グループ情報で関連づけられた回路構成要素が決定される。こうして、上記と同様にして、決定された回路構成要素に対応するプリミティブセルが１チップ領域内の先に配置されたプリミティブセルの近傍に配置される。このように、予めグループ情報が設定されている場合には、関連するプリミティブセルは互いに近くに配置されるので、製造される半導体装置は高速で動作することが可能となる。
【００５１】
フィルセル配置部１２は、半導体装置の全ての回路構成要素に対応するプリミティブセルの配置が完了すると、１チップ領域内で、プリミティブセルが配置されていない空き領域を検出する。ライブラリ格納部５に単位フィルセルのみが格納されているときは、空き領域の全体を単位フィルセルで満たす。一方、サイズの異なる複数のフィルセルがライブラリ格納部５に格納されているときは、空き領域内に配置可能で最も大きいサイズを有する複合フィルセルを空き領域に先ず配置する。次に、まだ残っている空き領域内に配置可能で最も大きいサイズを有するフィルセルを空き領域に配置する。このステップを繰り返すことにより、空き領域の全体にフィルセルを配置することができる。
【００５２】
配線部１３は、先に配置されたプリミティブセル間の配線を行う。
【００５３】
次に、本発明のパターン生成装置のパターン生成方法を図４を参照して説明する。
【００５４】
図４（ａ）、１チップ内の一部の領域２０を示している。この領域は、グリッドＡからＬまでを有している。プリミティブセル配置部１１は、ネットリスト格納部４を参照して、配置されるべき回路構成要素を決定する。続いて、プリミティブセル配置部１１は、決定された回路構成要素に基づいてライブラリ格納部５を参照して、プリミティブセルを決定して半導体装置のための領域に配置する。このようにして、グリッドＡ、Ｄ、Ｅ、Ｇ、Ｊ、Ｋにはプリミティブセルが配置されている。これらのプリミティブセルは、単位プリミティブセルであってもよいし、又は複合プリミティブセルであってもよい。
【００５５】
次に、図４（ｂ）に示されるように、プリミティブセルの配置の完了後、フィルセル配置部１２は、領域２０内の空き領域を探し、グリッドＢ、Ｃ、Ｆ、Ｈ、Ｉが空きグリッドであることを検出する。グリッドＢとＣは、連続しているので、フィルセル配置部１２は、ライブラリ格納部５から、２つの単位フィルセルが結合された複合フィルセルを検索し、それをグリッドＢ、Ｃに配置する。
【００５６】
その後、フィルセル配置部１２は、グリッドＦ、Ｈ、Ｉは単一グリッドであるので、ライブラリ格納部５から単位フィルセルを読み出し、グリッドＦ、Ｈ、Ｉに配置する。この結果、図４（ｃ）に示されるようにセルが配置されることになる。図４（ｃ）から明らかなように、全てのグリッドには、プリミティブセルかフィルセルが配置されている。こうして、拡散層が均等に配置される。
【００５７】
この例では、複数グリッドからなる領域には、複合フィルセルが配置されている。このように、サイズの異なる複合フィルセルを用意しておくことにより、フィルセルの配置処理を高速に実行可能である。しかしながら、処理速度は遅くなるが、単位フィルセルのみをライブラリ格納部５に用意しておいてもよい。フィルセルの配置処理は遅くなるが、制御フローを簡略化することができる。
【００５８】
また、この例では、全てのグリッドにプリミティブセルかフィルセルが配置されているが、全てのグリッドにセルを配置しなくともよい。ただし、１チップの領域において、拡散層のデータ率、すなわち拡散層の分布率が所定の範囲に収まることが望ましい。
【００５９】
その後、マスクデータ処理部において、レイアウトパターンからレチクルが製作される。このレチクルを用いて、ウエハ処理が行われる。以下に、図５を参照して、ウエハ処理について説明する。
【００６０】
ウエハ処理では、図５（ａ）に示されるように、シリコンウエハ上にレチクルを用いて拡散層のためのレジストパターンが形成される。レジストパターンを用いて、拡散層がシリコンウエハ上に形成される。その後、所定の拡散層間にトレンチが形成される。その後、素子間分離のために、ＣＶＤ法により酸化膜（絶縁膜）が成膜される。この結果、拡散層が存在する部分では高く、トレンチが形成されている部分では低く、シリコンウエハの表面には段差が生じて、凸凹になる。
【００６１】
その凸凹をなくすために、ＣＭＰ法が適用され、酸化膜は、拡散層表面が露出するまで、研磨される。この結果、図５（ｂ）に示されるように、表面が平坦化されたウエハが得られる。
【００６２】
このとき、拡散層がウエハ上に偏在していると、拡散層が少ない領域では、ウエハが削れ過ぎてしまう。しかしながら、本発明では、フィルセルが適切に配置されているので、拡散層のデータ率が所定の範囲に収まり、拡散層はほぼ均一の分布をしているので、ウエハ表面を均一に研磨することが可能となる。こうして、形成されたウエハを用いて半導体装置が製造される。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、拡散層のデータ率が所定の範囲内になるように、拡散層を有するフィルセルが適切に配置される。この結果、トランジスタを形成する前のＣＭＰプロセスがウエハ全体で一様に行われることができる。
【００６４】
また、そのフィルセルは、プリミティブセルの配置後、マスクデータ処理の前に配置されているので、マスクデータ処理の負荷を軽減することができる。
【００６５】
さらに、フィルセルの配置に際し、単位フィルセルだけでなく、単位フィルセルが結合された、異なるサイズの複合フィルセルが予め用意されている。この結果、プリミティブセルの配置後の空き領域を効率よく埋めることができる。また、単位フィルセルも複合フィルセルも同じデータ量で指定することができるので、マスクデータ処理を高速に実行することができる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施の形態によるパターン生成装置の構成を示すブロック図である。
【図２】図２は、図１に示される配置配線部の詳細を示すブロック図である。
【図３】図３（ａ）は、単位プリミティブセルを示す図であり、図３（ｂ）は、単位フィルセルを示す図である。
【図４】図４（ａ）は、プリミティブセルの配置を示す図であり、図４（ｂ）は、フィルセルの配置を示す図であり、図４（ｃ）は、パターン配置を示す図である。
【図５】図５（ａ）は、ウエハに拡散層が形成された後、ＣＶＤ酸化膜が成膜された状態を示す図であり、図５（ｂ）は、ＣＭＰ後のウエハを示す図である。
【符号の説明】
１ 処理装置
１−１ フロア計画部
１−２ 配置配線部
１−３ 統合部
１−４ マスクデータ処理部
２ 入力装置
３ 表示装置
４ ネットリスト格納部
５ ライブラリ格納部
１０ 電源配線部
１１ プリミティブセル配置部
１２ フィルセル配置部
１３ 配線部
Claims (19)
- 半導体装置の領域内に、前記半導体装置の複数の構成要素の各々のパターンを示すプリミティブセルを配置するステップ（ａ）と、前記プリミティブセルの各々は拡散層パターンを有し、
前記複数のプリミティブセルの配置後の前記半導体装置の前記領域内の空き領域に、拡散層パターンを有する少なくとも１つのフィルセルを配置するステップ（ｂ）とを具備するレイアウトパターン生成方法。 - 請求項１に記載のレイアウトパターン生成方法において、
配置された前記複数のプリミティブセル間の配線パターンを生成するステップを更に具備するレイアウトパターン生成方法。 - 請求項１又は２に記載のレイアウトパターン生成方法において、
前記ステップ（ｂ）は、前記拡散層のデータ率が所定の範囲内になるように前記フィルセルを配置する
レイアウトパターン生成方法。 - 請求項１乃至３のいずれかに記載のレイアウトパターン生成方法において、
異なるサイズの複数のフィルセルを提供するステップを更に具備し、
前記複数のフィルセルの各々は、同じデータ量の識別子で識別され、
前記ステップ（ｂ）は、前記空き領域に基づいて、配置可能で、大きいサイズの前記フィルセルから順に用いて、前記空き領域に前記フィルセルを配置する
レイアウトパターン生成方法。 - 請求項１乃至４のいずれかに記載のレイアウトパターン生成方法において、
前記半導体装置の前記複数の構成要素のうちの特定のものを予めグループ化するステップを更に具備し、
前記ステップ（ａ）は、前記グループに基づいて、前記特定の構成要素に対する前記プリミティブセルを配置する
レイアウトパターン生成方法。 - 請求項１乃至５のいずれかに記載のレイアウトパターン生成方法において、
前記複数のプリミティブセルと前記フィルセルが配置されたレイアウトパターンから、ウエハに前記拡散層を形成するためのレチクルのためのマスクデータを生成するステップ
を更に具備するレイアウトパターン生成方法。 - 請求項１乃至６のいずれかに記載のレイアウトパターン生成方法をコンピュータに実行させるためのプログラム。
- レチクルを用いて半導体ウエハに半導体装置のための拡散層を形成するステップ（ａ）と、前記拡散層は、均一に分布しており、
前記半導体ウエハ上で前記拡散層の間にトレンチを形成するステップ（ｂ）と、
前記半導体ウエハ上にＣＶＤ法により絶縁膜を成膜するステップ（ｃ）と、
前記拡散層が露出するまで、前記絶縁膜をＣＭＰ法により研磨するステップ（ｄ）と
を具備する半導体装置の製造方法。 - 請求項８において、
前記半導体装置の複数の構成要素のレイアウトデータからマスクデータを生成するステップ（ｅ）と、
前記マスクデータに基づいて、前記レチクルを製造するステップ（ｆ）と
を更に具備する半導体装置の製造方法。 - 請求項９において、
前記ステップ（ｅ）は、
前記半導体装置の領域内に、前記複数の構成要素の各々のパターンを示すプリミティブセルを配置するステップ（ｇ）と、前記プリミティブセルの各々は拡散層パターンを有し、
前記複数のプリミティブセルの配置後の前記半導体装置の前記領域内の空き領域に、拡散層パターンを有する少なくとも１つのフィルセルを配置するステップ（ｈ）と
を具備する半導体装置の製造方法。 - 請求項１０に記載の半導体装置の製造方法において、
配置された前記複数のプリミティブセル間の配線パターンを生成するステップを更に具備する半導体装置の製造方法。 - 請求項１０又は１１に記載の半導体装置の製造方法において、
前記ステップ（ｈ）は、前記拡散層のデータ率が所定の範囲内になるように前記フィルセルを配置する
半導体装置の製造方法。 - 請求項１０乃至１２のいずれかに記載の半導体装置の製造方法において、
異なるサイズの複数のフィルセルを提供するステップを更に具備し、
前記複数のフィルセルの各々は、同じデータ量の識別子を有し、前記マスクデータを生成する際に、前記複数のフィルセルの各々は、前記識別子で識別され、前記ステップ（ｈ）は、前記空き領域に基づいて、配置可能で、できるだけ大きいサイズの前記フィルセルから順に用いて、前記空き領域に前記フィルセルを配置する
半導体装置の製造方法。 - 請求項１０乃至１３のいずれかに記載の半導体装置の製造方法において、
前記半導体装置の前記複数の構成要素のうちの特定のものを予めグループ化するステップを更に具備し、
前記ステップ（ｇ）は、前記グループに基づいて、前記特定の構成要素に対する前記プリミティブセルを配置する
半導体装置の製造方法。 - ネットリストを格納するネットリスト格納部と、
複数の構成要素の各々のパターンを示すプリミティブセルとフィルセルを格納するセル格納部と、前記プリミティブセルの各々は拡散層パターンを有し、前記フィルセルは拡散層パターンを有し、
前記ネットリスト格納部を参照して前記ネットリストから複数の構成要素の各々を決定し、前記決定された構成要素に基づいて前記セル格納を参照して、前記決定された構成要素に対する前記プリミティブセルを半導体装置の１チップ領域内に配置し、前記セル格納部を参照して、前記複数のプリミティブセルの配置後の空き領域に少なくとも１つのフィルセルを配置し、前記半導体装置のレイアウトパターンを生成する処理部と
を具備し、
ここで、前記レイアウトパターン内の前記拡散層パターンに従って、ウエハ上に拡散層が形成された後、前記ウエハ上に絶縁膜が形成され、その後前記拡散層上の前記絶縁膜が除去される半導体装置のパターン生成装置。 - 請求項１５に記載の半導体装置のパターン生成装置において、
前記処理部は、前記拡散層パターンの分布が均一になるように前記フィルセルを配置する
半導体装置のパターン生成装置。 - 請求項１５又は１６に記載の半導体装置のパターン生成装置において、
前記処理部は、前記ネットリスト格納部を参照して、前記配置されたプリミティブセル間の配線パターンを生成する
半導体装置のパターン生成装置。 - 請求項１５乃至１７のいずれかに記載の半導体装置のパターン生成装置において、
前記セル格納部は、異なるサイズの複数のフィルセルを格納し、
前記処理部は、前記空き領域の形状とサイズに基づいて、前記セル格納部を参照し、配置可能でできるだけ大きいサイズの前記フィルセルから順に用いて、前記空き領域に前記フィルセルを配置する
半導体装置のパターン生成装置。 - 請求項１５乃至１８のいずれかに記載の半導体装置のパターン生成装置において、
前記ネットリスト格納部は、前記半導体装置の前記複数の構成要素のうちの特定のものを示すグループ情報を更に格納し、
前記処理部は、前記グループ情報に基づいて、前記特定の構成要素に対する前記プリミティブセルを前記１チップ領域内に配置する
半導体装置のパターン生成装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005505A JP2004221231A (ja) | 2003-01-14 | 2003-01-14 | レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 |
| US10/755,387 US7208350B2 (en) | 2003-01-14 | 2004-01-13 | Method and device for producing layout patterns of a semiconductor device having an even wafer surface |
| US11/717,730 US7682880B2 (en) | 2003-01-14 | 2007-03-14 | Method and device for producing layout patterns of a semiconductor device having an even wafer surface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005505A JP2004221231A (ja) | 2003-01-14 | 2003-01-14 | レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221231A true JP2004221231A (ja) | 2004-08-05 |
Family
ID=32896149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003005505A Pending JP2004221231A (ja) | 2003-01-14 | 2003-01-14 | レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7208350B2 (ja) |
| JP (1) | JP2004221231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7682880B2 (en) * | 2003-01-14 | 2010-03-23 | Nec Electronics Corporation | Method and device for producing layout patterns of a semiconductor device having an even wafer surface |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7939856B2 (en) * | 2004-12-31 | 2011-05-10 | Stmicroelectronics Pvt. Ltd. | Area-efficient distributed device structure for integrated voltage regulators |
| JP4536559B2 (ja) * | 2005-03-17 | 2010-09-01 | 富士通セミコンダクター株式会社 | 半導体集積回路のレイアウト方法、およびセル枠共通化プログラム。 |
| JP4761859B2 (ja) * | 2005-07-14 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のレイアウト設計方法 |
| JP5084380B2 (ja) * | 2007-07-17 | 2012-11-28 | 株式会社東芝 | 半導体設計装置および半導体回路 |
| CN106096087B (zh) * | 2016-05-31 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 占领图形填充方法 |
| CN113555372B (zh) * | 2021-06-30 | 2022-06-07 | 广芯微电子（广州）股份有限公司 | 一种隔断填充单元及多电压域低功耗芯片 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4207556A (en) * | 1976-12-14 | 1980-06-10 | Nippon Telegraph And Telephone Public Corporation | Programmable logic array arrangement |
| US4969029A (en) * | 1977-11-01 | 1990-11-06 | Fujitsu Limited | Cellular integrated circuit and hierarchial method |
| JPS58190036A (ja) * | 1982-04-23 | 1983-11-05 | Fujitsu Ltd | ゲ−ト・アレイ大規模集積回路装置 |
| JPS5969948A (ja) * | 1982-10-15 | 1984-04-20 | Fujitsu Ltd | マスタ−スライス型半導体集積回路 |
| US4607339A (en) * | 1983-06-27 | 1986-08-19 | International Business Machines Corporation | Differential cascode current switch (DCCS) master slice for high efficiency/custom density physical design |
| US4786613A (en) * | 1987-02-24 | 1988-11-22 | International Business Machines Corporation | Method of combining gate array and standard cell circuits on a common semiconductor chip |
| US5155390A (en) * | 1991-07-25 | 1992-10-13 | Motorola, Inc. | Programmable block architected heterogeneous integrated circuit |
| US5740173A (en) * | 1996-02-28 | 1998-04-14 | Telefonaktiebolaget Lm Ericsson | Asynchronous transfer mode (ATM) cell arrival monitoring system |
| JP3420694B2 (ja) * | 1996-12-27 | 2003-06-30 | 株式会社東芝 | スタンダードセル方式の集積回路 |
| EP1026736A4 (en) * | 1997-03-11 | 2002-03-20 | Mitsubishi Electric Corp | INTEGRATED SEMICONDUCTOR CIRCUIT WITH LOCATION AT THE CELL LEVEL |
| US5981987A (en) * | 1997-12-02 | 1999-11-09 | Nurlogic Design, Inc. | Power ground metallization routing in a semiconductor device |
| JPH11176941A (ja) | 1997-12-15 | 1999-07-02 | Nec Corp | 半導体装置のレイアウト設計方法およびレイアウト設計システムならびに半導体装置 |
| JP4786006B2 (ja) | 1999-06-08 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の設計方法および半導体装置の製造方法 |
| JP3349989B2 (ja) * | 1999-06-18 | 2002-11-25 | エヌイーシーマイクロシステム株式会社 | 半導体集積回路装置及びそのレイアウト方法及び装置 |
| JP2001237322A (ja) * | 2000-02-25 | 2001-08-31 | Nec Microsystems Ltd | 半導体集積回路のレイアウト方法 |
| US6467074B1 (en) * | 2000-03-21 | 2002-10-15 | Ammocore Technology, Inc. | Integrated circuit architecture with standard blocks |
| JP4629189B2 (ja) | 2000-06-14 | 2011-02-09 | 富士通セミコンダクター株式会社 | レイアウト方法、レイアウト装置及び記録媒体 |
| US6594809B2 (en) * | 2000-11-29 | 2003-07-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low leakage antenna diode insertion for integrated circuits |
| JP4815092B2 (ja) * | 2002-07-10 | 2011-11-16 | セイコーエプソン株式会社 | 半導体装置及びその設計方法 |
| JP4837870B2 (ja) * | 2002-11-05 | 2011-12-14 | 株式会社リコー | 半導体集積回路のレイアウト設計方法 |
| JP2004221231A (ja) * | 2003-01-14 | 2004-08-05 | Nec Electronics Corp | レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 |
| JP2004252622A (ja) * | 2003-02-19 | 2004-09-09 | Renesas Technology Corp | 論理回路図入力装置 |
| JP4620942B2 (ja) * | 2003-08-21 | 2011-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク |
| JP2005340461A (ja) * | 2004-05-26 | 2005-12-08 | Sharp Corp | 半導体集積回路装置 |
| JP2006013052A (ja) * | 2004-06-24 | 2006-01-12 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法および半導体装置の設計方法 |
| JP4357409B2 (ja) * | 2004-12-17 | 2009-11-04 | 株式会社東芝 | 半導体集積回路装置及びその設計方法 |
| JP4761859B2 (ja) * | 2005-07-14 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のレイアウト設計方法 |
| JP2007299860A (ja) * | 2006-04-28 | 2007-11-15 | Nec Electronics Corp | 半導体装置 |
| US20080023792A1 (en) * | 2006-07-28 | 2008-01-31 | Mediatek Inc. | Filler capacitor with a multiple cell height |
| JP5242103B2 (ja) * | 2007-09-07 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法 |
-
2003
- 2003-01-14 JP JP2003005505A patent/JP2004221231A/ja active Pending
-
2004
- 2004-01-13 US US10/755,387 patent/US7208350B2/en not_active Expired - Fee Related
-
2007
- 2007-03-14 US US11/717,730 patent/US7682880B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7682880B2 (en) * | 2003-01-14 | 2010-03-23 | Nec Electronics Corporation | Method and device for producing layout patterns of a semiconductor device having an even wafer surface |
Also Published As
| Publication number | Publication date |
|---|---|
| US7208350B2 (en) | 2007-04-24 |
| US20040230769A1 (en) | 2004-11-18 |
| US7682880B2 (en) | 2010-03-23 |
| US20070155061A1 (en) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7590967B1 (en) | Structured ASIC with configurable die size and selectable embedded functions | |
| US7137094B2 (en) | Method for reducing layers revision in engineering change order | |
| US10127344B2 (en) | Automation for monolithic 3D devices | |
| US6480989B2 (en) | Integrated circuit design incorporating a power mesh | |
| US9947645B2 (en) | Multi-project wafer with IP protection by reticle mask pattern modification | |
| EP3584724A1 (en) | Conception of a 3d circuit comprising macros | |
| KR100769128B1 (ko) | Ｅｃｏ셀 그리고, ｅｃｏ셀의 배치 및 루팅방법 | |
| EP0167365B1 (en) | Standard cell lsis | |
| US6446248B1 (en) | Spare cells placement methodology | |
| US7394156B2 (en) | Semiconductor integrated circuit device and method of producing the same | |
| US7682880B2 (en) | Method and device for producing layout patterns of a semiconductor device having an even wafer surface | |
| US20050212011A1 (en) | Architecture for mask programmable devices | |
| US20160042110A1 (en) | High quality physical design for monolithic three-dimensional integrated circuits (3d ic) using two-dimensional integrated circuit (2d ic) design tools | |
| US8015540B2 (en) | Method and system for reducing inter-layer capacitance in integrated circuits | |
| CN105278257B (zh) | 制造集成电路的方法 | |
| Van Noije et al. | Advanced CMOS gate array architecture combininggate isolation'and programmable routing channels | |
| US8312397B2 (en) | Method for generating layout pattern of semiconductor device and layout pattern generating apparatus | |
| US10691862B2 (en) | Layouts for connecting contacts with metal tabs or vias | |
| US6780745B2 (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| CN116547810A (zh) | 用于混合高度单元库的定制平铺的放置结构的适应性行图案 | |
| CN111027274A (zh) | 一种三维芯片布局的方法 | |
| Baek et al. | Selectively patterned masks: Structured ASIC with asymptotically ASIC performance | |
| JP2910734B2 (ja) | レイアウト方法 | |
| Roy et al. | Optimization of test wrapper for TSV based 3D SOCs | |
| JP2911946B2 (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100310 |