JP4629189B2 - レイアウト方法、レイアウト装置及び記録媒体 - Google Patents
レイアウト方法、レイアウト装置及び記録媒体 Download PDFInfo
- Publication number
- JP4629189B2 JP4629189B2 JP2000178392A JP2000178392A JP4629189B2 JP 4629189 B2 JP4629189 B2 JP 4629189B2 JP 2000178392 A JP2000178392 A JP 2000178392A JP 2000178392 A JP2000178392 A JP 2000178392A JP 4629189 B2 JP4629189 B2 JP 4629189B2
- Authority
- JP
- Japan
- Prior art keywords
- cells
- functional
- cell
- auxiliary
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Description
【発明の属する技術分野】
本発明は半導体装置のレイアウト方法、レイアウト装置及び記録媒体に関するものである。
【0002】
近年、半導体装置(LSI)においては、大規模化・高集積化が進められるとともに、多様化するユーザの仕様や製造プロセス等の要望に応じたセルレイアウトのLSIを短期間で開発することが求められている。そのため、要望に対応する種類のセルを短期間でレイアウトするレイアウト方法が要求されている。
【0003】
【従来の技術】
従来、スタンダードセル方式の半導体装置のレイアウトにおいては、論理機能を備えたセル(以下、論理セルという)の配置及び配線によるレイアウトを終了した後、未使用領域には論理セルの電源を接続するためのセル(以下、スペーサセルという)を配置していた。
【0004】
図6は、半導体装置のレイアウト図である。
半導体装置1は複数のセル列2を備え、各セル列2には複数の論理セルAがそれぞれ配置されている。そして、論理セルAが配置されていない未使用領域には、スペーサセルBが配置されている。スペーサセルBは、外形データと電源配線データを持ち、未使用領域の大きさに合わせて複数配置され、これにより論理セルAの電源配線が接続される。
【0005】
【発明が解決しようとする課題】
ところで、近年の半導体装置には、その大規模化に伴って、論理セルAに対して補助的な機能を持つセル(以下、補助セルという)を搭載することが望まれている。補助セルには、途中の論理変更や配線遅延の改善等の改版を目的としたマスタースライス型の基本セル、プロセスにおける特性劣化を防ぐためにアンテナ効果対策を目的としたダイオードセル、電源ノイズ対策を目的とした容量セル、等がある。
【0006】
これら補助セルは、種類によって外形サイズの異なるものがあり、また半導体装置の仕様によって機能の異なる複数の補助セルを搭載しなければならない。しかしながら、未使用領域は位置によって大きさが限定されているため、その未使用領域に複数種類かつ複数の異なる外形サイズの補助セルを配置するかを設計者が決定するのは難しく、設計期間の長期化を招くという問題があった。
【0007】
本発明は上記問題点を解決するためになされたものであって、その目的は半導体装置の未使用領域に複数種類の補助セルを仕様に合わせて配置することのできるレイアウト方法、レイアウト装置及び記録媒体を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するため、請求項1,2,3に記載の発明によれば、未使用領域にサイズの異なる複数のダミーセルを仮配置し、前記配置されたダミーセルの各サイズ毎の配置数及び合計面積を計数し、前記配置数及び合計面積と、半導体装置の仕様とに基づいて、前記未使用領域に配置する機能セルの種類及びサイズの組み合わせを決定し、前記仮配置したダミーセルと同一サイズの機能セルとを入れ替える。これにより、複数種類、複数サイズの機能セルが未使用領域に容易に配置される。
【0009】
上記構成では、前記複数のダミーセルは、サイズの降順に仮配置され、サイズの異なるダミーセルが効率よく配置される。
また、サイズが異なる複数のダミーセルが登録されたセルライブラリには、前記複数のダミーセルの何れかと同一サイズで且つ複数種類の機能セル群の何れかに含まれる複数の機能セルが登録される。複数種類の機能セル群のそれぞれは、前記機能セル群毎に異なる単一機能を有する複数サイズの機能セルを備える。ダミーセルを仮配置することで、各サイズ毎の配置個数及び合計面積の計数が容易になる。
【0012】
【発明の実施の形態】
以下、本発明を具体化した一実施の形態を図1〜図5に従って説明する。
図2は、レイアウト処理を実行するコンピュータシステム11の概略構成図である。このシステム11は、処理装置12に、入力装置13、表示装置14、記憶装置15〜18が接続されて構成されている。
【0013】
入力装置13は、キーボードおよびマウス装置(図示せず)を含み、プログラムの起動、設計者からの要求や指示,パラメータの入力等に用いられる。表示装置14は、VDT,モニタ等とプリンタ等の出力装置を含み、半導体装置のパターン表示、レイアウト処理の結果の表示、パラメータ入力画面表示、等に用いられる。
【0014】
記憶装置15〜18は、通常、磁気テープ装置、磁気ディスク装置、光ディスク装置、光磁気ディスク装置を含み、これらは各記憶装置15〜18に格納されるデータの種類,状態等に応じて適宜用いられる。尚、図2は記憶装置15〜18を機能的に分割して示しており、分割しない状態、又は複数の記憶装置にデータ等を分割して格納する構成としても良い。
【0015】
第1記憶装置15には、複数種類の補助セルを配置するレイアウト処理を実行するためのプログラムデータ15aが格納されている。尚、このプログラムデータ15aは、複数のプログラム(モジュール)から構成されていても良い。また、このプログラムデータ15aが1つのモジュールとして利用されるCADプログラムデータが第1記憶装置15に格納されていてもよい。
【0016】
プログラムデータ15aは、記録媒体19により提供される。処理装置12は、図示しないドライブ装置を駆動し、記録媒体19に記録されたプログラムデータ15aを記憶装置15にロードし、それを実行する。尚、記録媒体19に記録されたプログラムデータ15aを直接実行する構成としても良い。
【0017】
第2記憶装置16には、セルライブラリ16aが格納され、そのセルライブラリ16aには、予め複数種類の補助セル群が登録されている。
各補助セル群は、単一機能を持つ少なくとも1つの補助セルから構成され、各補助セル群に含まれる補助セルはその機能における特性に応じて、予め設定された複数の外形サイズの内の1つを持つ(外形サイズを表すデータがライブラリ16aに記録されている)。
【0018】
また、セルライブラリ16aには、複数の外形サイズのみをそれぞれ持つ複数の補助セル(以下、ダミーセルという)が予め登録されている。従って、セルライブラリ16aには、外形サイズ毎に、同一外形サイズを持つダミーセルと少なくとも1つの補助セルが登録されている。
【0019】
図3は、セルライブラリ16aに登録された補助セルの外形を示す。
セルライブラリ16aには単一機能を持つ複数の補助セル群21〜26が登録されている。
【0020】
第1補助セル群21は、補助セルとして外形データと電源配線データを持つスペーサセルBから構成されている。
第2補助セル群22は、配線改版を目的とする機能を持つ補助セルとして第1及び第2マスタバルクセルC1,C2から構成され、各マスタバルクセルC1,C2は特性(トランジスタ数)に応じた外形サイズを持つ。
【0021】
第3補助セル群23は、アンテナ効果対策のための機能を持つ補助セルとして第1及び第2ダイオードセルD1,D2から構成され、各ダイオードセルD1,D2は特性に応じた外形サイズを持つ。そして、第2ダイオードセルD2は第1マスタバルクセルC1と実質的に同一の外形サイズを持つ。
【0022】
第4補助セル群24は、電源ドロップを緩和する機能を持つ補助セルとして第1〜第4容量セルE1〜E4から構成され、各容量セルE1〜E4は特性(容量)に応じた外形サイズを持つ。更に、第1及び第2容量セルE1,E2はそれぞれ第1及び第2ダイオードセルD1,D2と実質的に同じ外形サイズを持ち、第3容量セルE3は第2マスタバルクセルC2と実質的に同じ外形サイズを持つ。
【0023】
第5補助セル群25は、電源ノイズの高周波成分を除去する機能を持つ補助セルとして第1〜第4フィルターセルF1〜F4から構成され、各フィルターセルF1〜F4は特性(容量及び抵抗)に応じた外形サイズを持つ。更に、第1〜第4フィルターセルF1〜F4はそれぞれ第1〜第4容量セルE1〜E4と実質的に同じ外形サイズを持つ。
【0024】
第6補助セル群26は、補助セルとして第1〜第5ダミーセルX1〜X5から構成され、第1ダミーセルX1はスペーサセルBと実質的に同じ外形サイズを持ち、第2〜第5ダミーセルX2〜X5はそれぞれ第1〜第4フィルターセルF1〜F4と実質的に同じ外形サイズを持つ。
【0025】
第3記憶装置17には、論理セルが配置された半導体装置のレイアウトデータ(被処理データ)17a及び半導体装置の仕様データ17bが格納されている。レイアウトデータ17aは、仕様データ17bに基づいて論理セルが処理装置12によって配置されたデータである。尚、このレイアウトデータ17aは、他のCADシステムにより予め作成され格納されたものでもよい。
【0026】
処理装置12は、レイアウトデータ17aに対して仕様データ17bに基づいてセルライブラリ16aに登録された補助セルを配置し、第4記憶装置18に補助セルを配置した後のレイアウトデータ(処理済データ)18aを格納する。
【0027】
次に、補助セルのレイアウト処理を、図1のフローチャート及び図4,5のレイアウト図に従って説明する。
図1のステップ31〜35はレイアウト処理のサブステップである。図2の処理装置12は、論理セル配置処理にて生成された半導体装置のレイアウトデータ17aと、その半導体装置の仕様データ17bに基づいて、半導体装置の仕様に適した割合で補助セルを配置する。
【0028】
ステップ31は補助セル仮配置処理であり、処理装置12は、代表する1種類の補助セル(例えば、ダミーセルX1〜X5)をサイズの降順で未使用領域に配置する。即ち、処理装置12は、先ず大きなサイズのダミーセルX5を配置し、ダミーセルX5が配置できなかった若しくは配置されて残った未使用領域に対して次に大きなサイズのダミーセルX4を配置する。
【0029】
このことにより、論理セルが配置されていない広い未使用領域から順に補助セルが配置され、最終的には、図4に示すように、全ての未利用領域が補助セル(図4ではダミーセルX1,X3,X4)で満たされた半導体装置のレイアウト41が得られる。これにより、サイズの異なる補助セル(ダミーセル)を短時間で効率よく配置できる。
【0030】
ステップ32は補助セルの計数処理であり、処理装置12は、ステップ31において配置した補助セルの各々のサイズについて挿入セル数及び総面積を計数する。即ち、処理装置12は、ステップ31において配置した各ダミーセルX1〜X5の数及び各サイズ毎の合計面積を計数する。図4の場合、処理装置12はダミーセルX1,X3,X4についてそれらの数(3個,10個,4個)と、各サイズ毎の合計面積(6,20,8:但しスペーサセルBの面積を「1」とした場合の値)を得る。
【0031】
ステップ33は使用セルの選定処理であり、処理装置12は、ステップ32にて得た各サイズ毎の使用セル数及び合計面積と、各補助セルの特性の総和(=特性値×使用セル数)を考慮し、半導体装置の仕様を満足する組み合わせを選択する。
【0032】
ステップ32では、例えば、論理セルの使用率が低いと大きなサイズの補助セルの数・総面積ともに多く、小さいサイズの補助セルの数は多いが総面積は少ない傾向が得られる。逆に、論理セルの使用率が高いと、大きなサイズの補助セルの数・総面積ともに少なく、小さいサイズの補助セルは数・総面積ともに多い傾向が得られる。
【0033】
この傾向を基に、処理装置12は、使用する補助セルの組み合わせを決定する。例えば、補助セルの数もしくは面積がセルサイズの降順に従い減少する傾向のレイアウトにおいて、容量セルを挿入したい場合には、大きなサイズの容量セルE3,E4と、小さいサイズの他の補助セル(例えばマスタバルクセルC1)とを組み合わせて使用することを決定する。逆に、補助セルの数もしくは面積がセルサイズの降順に従い増加する傾向のレイアウトにおいては、小さいサイズの容量セルE1,E2と、大きいサイズの他の補助セル(例えばマスタバルクセルC2)を組み合わせて使用することを決定する。
【0034】
そして、処理装置12は、半導体装置の仕様に基づいて、搭載する補助セルの数及び面積(必要とする補助セルの特性に面積が対応する)を決定する。例えば、マスタバルクセルの数は、半導体装置の論理回路規模によって決定される。全体の回路規模や新たに設計した部分の回路規模が大きければ修正に必要なマスタバルクセルも多く必要となる。また、ダイオードセルの数は、平均配線長により必要数が決定される。更に、容量セル及びフィルターセルの数は、半導体装置の回路規模や電源配線容量に応じて決定される。
【0035】
ステップ34は補助セル再配置処理であり、処理装置12は、ステップ33において決定した各サイズ別の使用セルに基づいて、補助セルの自動配置処理を実施する。即ち、処理装置12は、ステップ31において仮配置したダミーセルX1,X3,X4を一旦全て取り除き、各種類及び外形サイズの補助セルに対して配置順序を設定し、配置プログラムを実行する。
【0036】
また、ステップ35は補助セルの入れ替え処理であり、処理装置12は、仮配置した各々のサイズのダミーセルX1,X3,X4と、ステップ33において決定した補助セル(例えば容量セルE3,E4)を同じサイズ同士で交換する(ダミーセルX4を容量セルE3と交換する)。これにより、図5に示すように、任意の組み合わせ及び数の補助セルを配置した半導体装置のレイアウト42が得られる。
【0037】
処理装置12は、ステップ32において得た半導体装置に必要な補助セルの種類及びサイズごとの数及び合計面積、即ち半導体装置の論理セルと未使用領域の状態に応じて、ステップ34及びステップ35のうち、処理時間が短い方、処理が容易な方のステップを実行する。
【0038】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
(1)処理装置12は、ダミーセルX1〜X5をサイズの降順で未使用領域に仮配置し、その仮配置した各ダミーセルX1〜X5の数及び各サイズ毎の合計面積を計数する。次に、処理装置12は、各サイズ毎の使用セル数及び合計面積と、各補助セルの特性の総和を考慮し、半導体装置の仕様を満足する組み合わせを選択する。そして、処理装置12は、決定した各サイズ別の使用セルに基づいて、補助セルを配置するようにした。その結果、半導体装置の仕様に適したサイズの異なる複数種類の補助セルで未使用領域を容易に満たすことができる。
【0039】
(2)処理装置12は、半導体装置に必要な補助セルの種類及びサイズごとの数及び合計面積によって、決定した複数種類の補助セルの自動配置を実行するか、又はダミーセルX1〜X5と決定した複数種類の補助セルと同一サイズ毎に入れ替えを行うようにした。その結果、半導体装置の未使用領域の状態に応じて補助セルを容易に配置することができる。
【0040】
尚、前記実施形態は、以下の態様に変更してもよい。
・上記実施形態では、ダミーセルX1〜X5を仮配置して未使用領域に配置可能な補助セルの数及び総面積を計数したが、単一機能を持つ複数種類の補助セル(容量セルE1〜E4,フィルターセルF1〜F4等)のうちの1種類を仮配置するようにしてもよい。
【0041】
・上記実施形態において、処理装置12は、各ステップ31〜35を実行する複数のコンピュータから構成されてもよい。また、上記処理装置12を各ステップの処理を実行するハードウェアにて構成してもよい。
【0042】
・上記実施形態において、各種類の補助セルの種類及び各種類の補助セルのサイズを特定したが、これら以外の種類及びサイズが設定された補助セルを備える構成としてもよい。例えば、上記実施形態では1サイズのスペーサセルBのみをセルライブラリ16aに備えたが、サイズの異なる1つ以上のスペーサセルを更に備えるようにしてもよい。
【0043】
・上記実施形態において、上記したような処理を行うコンピュータプログラムをユーザに提供する媒体として、メモリカード、フロッピーディスク、光ディスク(CD-ROM,DVD-ROM,… )、光磁気ディスク(MO,MD,…)等、任意のコンピュータ読み取り可能な記録媒体19の他、各種ネットワーク、衛星など、及びそれらを介して伝送されるプログラムデータを重畳した搬送波などの伝送媒体を利用することができる。
【0044】
以上の様々な実施の形態をまとめると、以下のようになる。
(付記1) 半導体装置の論理セルが配置されていない未使用領域に補助セルを配置するレイアウト方法であって、
(a)前記未使用領域にサイズの異なる複数の補助セルを仮配置するステップと、
(b)前記配置された補助セルの各サイズ毎の配置数及び合計面積を計数するステップと、
(c)前記配置数及び合計面積と、半導体装置の仕様とに基づいて、前記未使用領域に配置する補助セルの種類及びサイズの組み合わせを決定するステップと、
(d)前記組み合わせが決定した複数の補助セルを前記未使用領域に配置するステップと、
を備えたことを特徴とする半導体装置のレイアウト方法。
(付記2) 前記ステップ(a)において、前記複数の補助セルをサイズの降順に仮配置することを特徴とする付記1記載のレイアウト方法。
(付記3) 前記複数種類の補助セルが登録されたセルライブラリには複数サイズのダミーセルが登録され、前記ステップ(a)において、前記ダミーセルを仮配置することを特徴とする付記1又は2記載のレイアウト方法。
(付記4) 前記ステップ(d)では、(e)前記組み合わせが決定した複数の補助セルを自動配置するステップ、又は、(f)前記仮配置した補助セルと同一サイズの機能セルを入れ替えるステップ、を実行することを特徴とする付記1〜3の何れか一項に記載のレイアウト方法。
(付記5) 前記ステップ(e)では前記仮配置したダミーセルを除いた後に前記複数の補助セルの自動配置を実行し、前記ステップ(f)では前記仮配置したダミーセルと同一サイズの補助セルとを入れ替える
ことを特徴とする付記4記載のレイアウト方法。
(付記6) 半導体装置の論理セルが配置されていない未使用領域に補助セルを配置するレイアウト装置であって、
(a)前記未使用領域にサイズの異なる複数の補助セルを仮配置する手段と、
(b)前記配置された補助セルの各サイズ毎の配置数及び合計面積を計数する手段と、
(c)前記配置数及び合計面積と、半導体装置の仕様とに基づいて、前記未使用領域に配置する補助セルの種類及びサイズの組み合わせを決定する手段と、
(d)前記組み合わせが決定した複数の補助セルを前記未使用領域に配置する手段と、
を備えたことを特徴とする半導体装置のレイアウト装置。
(付記7) 前記手段(a)は、前記複数の補助セルをサイズの降順に仮配置することを特徴とする付記6記載のレイアウト装置。
(付記8) 前記複数種類の補助セルが登録されたセルライブラリには複数サイズのダミーセルが登録され、前記手段(a)において、前記ダミーセルを仮配置することを特徴とする付記6又は7記載のレイアウト装置。
(付記9) 前記手段(d)では、(e)前記組み合わせが決定した複数の補助セルを自動配置する手段、又は、(f)前記仮配置した補助セルと同一サイズの機能セルを入れ替える手段、を実行することを特徴とする付記6〜8の何れか一つに記載のレイアウト装置。
(付記10) 前記手段(e)では前記仮配置したダミーセルを除いた後に前記複数の補助セルの自動配置を実行し、前記手段(f)では前記仮配置したダミーセルと同一サイズの補助セルとを入れ替える
ことを特徴とする付記9記載のレイアウト装置。
(付記11) 半導体装置の論理セルが配置されていない未使用領域に補助セルを配置するプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
(a)前記未使用領域にサイズの異なる複数の補助セルを仮配置するステップと、
(b)前記配置された補助セルの各サイズ毎の配置数及び合計面積を計数するステップと、
(c)前記配置数及び合計面積と、半導体装置の仕様とに基づいて、前記未使用領域に配置する補助セルの種類及びサイズの組み合わせを決定するステップと、
(d)前記組み合わせが決定した複数の補助セルを前記未使用領域に配置するステップと、
を備えたことを特徴とするプログラムを記録した記録媒体。
(付記12) 前記ステップ(a)において、前記複数の補助セルをサイズの降順に仮配置することを特徴とするプログラムを記録した付記11記載の記録媒体。
(付記13) 前記複数種類の補助セルが登録されたセルライブラリには複数イズのダミーセルが登録され、前記プログラムは、前記ステップ(a)において、前記ダミーセルを仮配置することを特徴とする付記11又は12記載の記録媒体。
(付記14) 前記プログラムは、前記ステップ(d)では、(e)前記組み合わせが決定した複数の補助セルを自動配置するステップ、又は、(f)前記仮配置した補助セルと同一サイズの機能セルを入れ替えるステップ、を実行することを特徴とする付記11〜13の何れか一つに記載の記録媒体。
(付記15) 前記プログラムは、前記ステップ(e)では前記仮配置したダミーセルを除いた後に前記複数の補助セルの自動配置を実行し、前記ステップ(f)では前記仮配置したダミーセルと同一サイズの補助セルとを入れ替えることを特徴とする付記14記載の記録媒体。
(付記16) 付記1〜5のうちの何れか一つに記載の方法を実行するプログラムを提供することを特徴とする伝送媒体。
【0045】
【発明の効果】
以上詳述したように、本発明によれば、半導体装置の未使用領域に複数種類の補助セルを仕様に合わせて配置することの可能なレイアウト方法、レイアウト装置及び記録媒体を提供することができる。
【図面の簡単な説明】
【図1】 一実施形態のセル配置手順のフローチャートである。
【図2】 コンピュータシステムの概略構成図である。
【図3】 補助セルの外形の説明図である。
【図4】 ダミーセルを配置した半導体装置の一部レイアウト図である。
【図5】 補助セルを配置した半導体装置の一部レイアウト図である。
【図6】 従来のセル配置の説明図である。
【符号の説明】
12 処理装置
16a セルライブラリ
31〜35 ステップ
B 補助セルとしてのスペーサセル
C1,C2 補助セルとしてのマスタバルクセル
D1,D2 補助セルとしてのダイオードセル
E1〜E4 補助セルとしての容量セル
F1〜F4 補助セルとしてのフィルターセル
x1〜X5 補助セルとしてのダミーセル
Claims (3)
- 半導体装置の論理セルが配置されていない未使用領域に補助セルを配置するレイアウト方法であって、
サイズが異なる複数のダミーセルと、前記複数のダミーセルの何れかと同一サイズで且つ複数種類の機能セル群の何れかに含まれる複数の機能セルとが、セルライブラリに登録され、
前記複数種類の機能セル群のそれぞれは、前記機能セル群毎に異なる単一機能を有する複数サイズの機能セルを備え、
(a)前記未使用領域にサイズの異なる複数のダミーセルをサイズの降順に仮配置するステップと、
(b)前記配置されたダミーセルの各サイズ毎の配置数及び合計面積を計数するステップと、
(c)前記配置数及び合計面積と、半導体装置の仕様とに基づいて、前記未使用領域に配置する機能セルの種類及びサイズの組み合わせを決定するステップと、
(d)前記仮配置したダミーセルと同一サイズの機能セルとを入れ替えるステップと、
を備えたことを特徴とする半導体装置のレイアウト方法。 - 半導体装置の論理セルが配置されていない未使用領域に補助セルを配置するレイアウト装置であって、
サイズが異なる複数のダミーセルと、前記複数のダミーセルの何れかと同一サイズで且つ複数種類の機能セル群の何れかに含まれる複数の機能セルとが登録されるセルライブラリを備え、
前記複数種類の機能セル群のそれぞれは、前記機能セル群毎に異なる単一機能を有する複数サイズの機能セルを備え、
(a)前記未使用領域にサイズの異なる複数のダミーセルをサイズの降順に仮配置する手段と、
(b)前記配置されたダミーセルの各サイズ毎の配置数及び合計面積を計数する手段と、
(c)前記配置数及び合計面積と、半導体装置の仕様とに基づいて、前記未使用領域に配置する機能セルの種類及びサイズの組み合わせを決定する手段と、
(d)前記仮配置したダミーセルと同一サイズの機能セルとを入れ替える手段と、
を備えたことを特徴とする半導体装置のレイアウト装置。 - 半導体装置の論理セルが配置されていない未使用領域に補助セルを配置するプログラムを記録したコンピュータ読み取り可能な記録媒体であって、
セルライブラリに、サイズが異なる複数のダミーセルと、前記複数のダミーセルの何れかと同一サイズで且つ複数種類の機能セル群の何れかに含まれる複数の機能セルとが登録され、
前記複数種類の機能セル群のそれぞれは、前記機能セル群毎に異なる単一機能を有する複数サイズの機能セルを備え、
(a)前記未使用領域にサイズの異なる複数のダミーセルをサイズの降順に仮配置するステップと、
(b)前記配置されたダミーセルの各サイズ毎の配置数及び合計面積を計数するステップと、
(c)前記配置数及び合計面積と、半導体装置の仕様とに基づいて、前記未使用領域に配置する機能セルの種類及びサイズの組み合わせを決定するステップと、
(d)前記仮配置したダミーセルと同一サイズの機能セルとを入れ替えるステップと、
を備えたことを特徴とするプログラムを記録した記録媒体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000178392A JP4629189B2 (ja) | 2000-06-14 | 2000-06-14 | レイアウト方法、レイアウト装置及び記録媒体 |
US09/768,365 US6553553B2 (en) | 2000-06-14 | 2001-01-25 | Method of designing layout of semiconductor device |
US10/387,863 US6996794B2 (en) | 2000-06-14 | 2003-03-14 | Method of designing layout of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000178392A JP4629189B2 (ja) | 2000-06-14 | 2000-06-14 | レイアウト方法、レイアウト装置及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358221A JP2001358221A (ja) | 2001-12-26 |
JP4629189B2 true JP4629189B2 (ja) | 2011-02-09 |
Family
ID=18679826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000178392A Expired - Fee Related JP4629189B2 (ja) | 2000-06-14 | 2000-06-14 | レイアウト方法、レイアウト装置及び記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6553553B2 (ja) |
JP (1) | JP4629189B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10138142B4 (de) * | 2001-08-09 | 2006-08-31 | Infineon Technologies Ag | Verfahren zur Analyse einer integrierten elektrischen Schaltung |
US6993738B2 (en) * | 2002-06-18 | 2006-01-31 | Ip-First, Llc | Method for allocating spare cells in auto-place-route blocks |
JP2004221231A (ja) | 2003-01-14 | 2004-08-05 | Nec Electronics Corp | レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 |
US6968518B2 (en) * | 2003-01-21 | 2005-11-22 | Infineon Technologies Ag | Method of resolving missing graphical symbols in computer-aided integrated circuit design |
JP4620942B2 (ja) * | 2003-08-21 | 2011-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク |
DE10339283B9 (de) * | 2003-08-26 | 2009-03-05 | Infineon Technologies Ag | Verfahren zum Entwurf von integrierten Schaltkreisen mit Ersatz-Logikgattern |
JP4794130B2 (ja) * | 2004-01-20 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | マスクパターンデータ自動補正方法及びそのプログラム |
JP2005217321A (ja) * | 2004-01-30 | 2005-08-11 | Nec Electronics Corp | 自動配置配線装置、半導体装置の配置配線方法、半導体装置の製造方法及び半導体装置 |
JP4725155B2 (ja) * | 2005-03-25 | 2011-07-13 | 日本電気株式会社 | 半導体集積回路のレイアウト設計方法及び設計装置 |
JP2006277668A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | レイアウト設計方法及びレイアウト設計装置 |
JP4806535B2 (ja) * | 2005-04-01 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | スペアセルセットの配置方法 |
KR101317844B1 (ko) | 2007-07-06 | 2013-10-11 | 삼성전자주식회사 | 마스크 패턴을 배치하는 방법 및 이를 이용한 장치 |
WO2009090516A1 (en) * | 2008-01-11 | 2009-07-23 | Nxp B.V. | Monitor cell and monitor cell placement method |
JP5366127B2 (ja) * | 2008-11-28 | 2013-12-11 | スパンション エルエルシー | アナログ集積回路 |
TWI529551B (zh) * | 2009-09-10 | 2016-04-11 | 卡登斯系統設計公司 | 用於實作圖形可編輯參數化單元之系統及方法 |
US20140167815A1 (en) * | 2012-12-18 | 2014-06-19 | Broadcom Corporation | Area reconfigurable cells of a standard cell library |
US9075948B2 (en) * | 2013-07-31 | 2015-07-07 | International Business Machines Corporation | Method of improving timing critical cells for physical design in the presence of local placement congestion |
JP2015122398A (ja) * | 2013-12-24 | 2015-07-02 | セイコーエプソン株式会社 | 半導体集積回路装置及びそのレイアウト設計方法 |
US9378326B2 (en) * | 2014-09-09 | 2016-06-28 | International Business Machines Corporation | Critical region identification |
WO2020144767A1 (ja) * | 2019-01-09 | 2020-07-16 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284456A (ja) * | 2000-03-29 | 2001-10-12 | Kawasaki Steel Corp | 配置配線方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01140640A (ja) * | 1987-11-27 | 1989-06-01 | Fujitsu Ltd | スタンダードセル方式による半導体集積回路のレイアウト方法 |
US5012427A (en) * | 1988-01-30 | 1991-04-30 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit and method of manufacturing the same |
JP2666915B2 (ja) * | 1991-09-10 | 1997-10-22 | 三菱電機株式会社 | 自動配置配線処理装置 |
JPH08138383A (ja) * | 1994-11-07 | 1996-05-31 | Hitachi Ltd | 半導体記憶装置 |
JPH1074840A (ja) * | 1996-08-29 | 1998-03-17 | Mitsubishi Electric Corp | 自動配置配線装置 |
JP3064925B2 (ja) * | 1996-09-13 | 2000-07-12 | 日本電気株式会社 | レイアウト方法 |
JP3420694B2 (ja) * | 1996-12-27 | 2003-06-30 | 株式会社東芝 | スタンダードセル方式の集積回路 |
JPH11176941A (ja) * | 1997-12-15 | 1999-07-02 | Nec Corp | 半導体装置のレイアウト設計方法およびレイアウト設計システムならびに半導体装置 |
US6308307B1 (en) * | 1998-01-29 | 2001-10-23 | Texas Instruments Incorporated | Method for power routing and distribution in an integrated circuit with multiple interconnect layers |
JPH11274311A (ja) * | 1998-03-24 | 1999-10-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路設計方法、及び半導体集積回路 |
-
2000
- 2000-06-14 JP JP2000178392A patent/JP4629189B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-25 US US09/768,365 patent/US6553553B2/en not_active Expired - Lifetime
-
2003
- 2003-03-14 US US10/387,863 patent/US6996794B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284456A (ja) * | 2000-03-29 | 2001-10-12 | Kawasaki Steel Corp | 配置配線方法 |
Also Published As
Publication number | Publication date |
---|---|
US20010056569A1 (en) | 2001-12-27 |
US6996794B2 (en) | 2006-02-07 |
JP2001358221A (ja) | 2001-12-26 |
US6553553B2 (en) | 2003-04-22 |
US20030135835A1 (en) | 2003-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4629189B2 (ja) | レイアウト方法、レイアウト装置及び記録媒体 | |
US6734521B2 (en) | Integrated circuit cells | |
US6523159B2 (en) | Method for adding decoupling capacitance during integrated circuit design | |
KR101724261B1 (ko) | 표준 셀들과 적어도 한 개의 메모리 인스턴스를 포함하는 집적회로의 레이아웃 생성방법 | |
JP2002334933A (ja) | タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法 | |
CN101739492A (zh) | 用于在管芯尺寸优化期间缩放i/o单元布置的方法和设备 | |
US9275186B2 (en) | Optimization for circuit migration | |
JPWO2006137119A1 (ja) | フロアプラン装置,フロアプランプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
US7844935B2 (en) | Wiring design system of semiconductor integrated circuit, semiconductor integrated circuit, and wiring design program | |
JP4130117B2 (ja) | 半導体装置の設計方法 | |
JP2002151594A (ja) | 半導体集積回路の設計方法及び半導体集積回路の設計支援装置 | |
JP2667274B2 (ja) | スタンダードセルチップの開発支援装置 | |
JP2001093980A (ja) | 集積回路レイアウトシステム、レイアウト方法及び記録媒体 | |
JP2004193260A (ja) | 回路設計装置および方法、素子、製造装置、並びにプログラム | |
JP2580982B2 (ja) | Lsi電源配線レイアウトシステム | |
US20030014719A1 (en) | Method of designing hierarchical layout of semiconductor integrated circuit, and computer product | |
CN114530446A (zh) | 半导体结构及提供单元阵列的方法 | |
JPH07254006A (ja) | 半導体装置の設計方法、半導体装置の設計装置及び半導体チップ | |
JP3644413B2 (ja) | 素子及び配線の配置決定方法 | |
JPH0575019A (ja) | 半導体集積回路及びその設計方法 | |
JP2002134621A (ja) | マスクデータ合成方法、マスクデータ検証方法及び半導体集積装置 | |
JP2011123543A (ja) | 半導体集積回路の設計方法、設計支援プログラム、設計支援装置 | |
JP2004172594A (ja) | 半導体集積回路装置製造方法、半導体集積回路装置製造装置、プログラム、半導体集積回路装置および半導体集積回路装置の自動配置指示方法 | |
JPH10209287A (ja) | クロック供給系のレイアウト設計方法 | |
JP2007273847A (ja) | 半導体集積回路装置の設計方法及び設計装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |