JPH10209287A - クロック供給系のレイアウト設計方法 - Google Patents

Abstract

(57)【要約】 【課題】 クロックスキューの最小化とクロックパスデ
ィレイの制御を可能にする。 【解決手段】 仮想クロックバッファからクロック信号
供給先に至るネットを生成する（１０１）。仮想クロッ
クバッファの指定ディレイ値を遵守して、仮想クロック
バッファを置き換えるための、複数個のクロックバッフ
ァによるクロック供給経路を特定するクロック分配回路
を生成し、そのクロック供給経路の各ネットにおけるデ
ィレイ値として予算値を決定する（１０２）。クロック
分配回路等に従って回路セルが配置されたとき（１０
３）、クロック分配回路の広がりを同一レベルのクロッ
クバッファ毎に最小化する（１０４）。また、クロック
分配回路の各ネットに対応されるネットのディレイ値を
前記予算値に適合させるため当該ネットの回路素子の配
置を変更する（１０５）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
クロック供給系のレイアウト設計方法に係り、クロック
信号のスキューを低減するのに有効なクロック分配回路
の設計手法に関する。

【０００２】

【従来の技術】半導体集積回路の従来の設計手法は、例
えば図１７に示すように、論理設計の段階でクロック論
理を含んだ論理設計を行い、レイアウト設計の段階では
論理設計で作成された論理階層を考慮してセルの配置お
よび配線処理を行う。このような設計フローにおいて、
半導体集積回路の同期動作用の内部クロック信号のスキ
ューを低減するためには、クロック論理の設計段階で、
多段のクロックバッファで構成された論理を構成し、同
一段のクロックバッファには同一種のクロックバッファ
を用い、さらにそれらのファンアウト数を同一にするこ
とによって、クロックバッファのディレイ値を揃えるこ
とができる。

【０００３】また、図１８に示すようにクロック論理回
路のレイアウトを通常のセルの配置後に行うことで、レ
イアウト結果を考慮してクロック論理設計を行う手法も
ある。情報処理学会研究会報告VLD91-130では、予じめ
配置されたフリップフロップを考慮してクロックバッフ
ァの配置を行い、同一段で同一の配線容量になるように
クロック配線を行う技術が示されている。

【０００４】ＡＳＩＣ（Application Specific Integra
ted Circuits）などによる半導体集積回路には、既設計
部品であるマクロブロックとそれ以外のランダム論理部
分が存在することが多い。このときは、論理設計におい
て、通常ランダム論理部分の設計が先に行われ、マクロ
ブロックとの接続部分の設計がその後行われる。このた
め、マクロブロック内のクロック信号供給先のセルとラ
ンダム論理内のクロック信号供給先のセルとの間のクロ
ックスキューを低減するためには、ランダム論理部分と
マクロブロックとの接続部分でのディレイ値のあわせ込
みが必要となり、クロック信号配線の長さの調整を行わ
なければならない。

【０００５】

【発明が解決しようとする課題】クロック論理の設計を
論理設計時に行う場合には、そのレイアウト結果を精度
よく推定することができない。また、レイアウト設計時
にクロック論理のレイアウトについてなにも制約がない
場合には、同一段のクロックバッファのファンアウト数
やクロックバッファの種類が揃っていても、配線長にば
らつきが生じ、結果として同一クロック回路段の負荷が
不均一になる状況が生じることがある。このように、ク
ロック論理の設計を半導体集積回路の論理設計時に行う
場合には、クロック論理の設計内容（ディレイ時間な
ど）をレイアウト時に正確に反映できないおそれがあ
る。

【０００６】情報処理学会研究会報告VLD91-130の内容
においては、下位のクロック回路の配置状況を考慮して
対象段のクロックバッファの配置位置を決定し、同一の
配線容量になるように配線を行っている。そのため、全
クロック回路のディレイはクロック回路の終端であるフ
リップフロップの配置位置に依存する。さらに、同一段
での配線容量の均一化を行っているため、同一段のディ
レイは最大の広がりを持つネットに依存する。すなわ
ち、広がりの大きなネット程、配線長が長くなり、これ
に同一段の全てのネットのディレイ時間を単に合わせる
手法では、クロックディレイ時間の仕様を満足させるこ
とが難しくなる。

【０００７】何れの手法においても、たとえ設計者がク
ロック回路のディレイ値を論理設計段階で想定していた
としても、そのディレイ値をレイアウト設計段階で遵守
することができない。さらに、設計制約事項として、ク
ロックバッファの負荷の制限値が存在する場合には、そ
の制限値以内になるようにクロックネットの配線長を調
整しないと、クロックバッファのドライバビリティーに
対して配線抵抗が大きくなり過ぎ、エレクトロマイグレ
ーションが発生するおそれがある。このような制約事項
も遵守される保証はない。さらに、半導体集積回路の消
費電力を低減するために、クロック回路の論理ゲート数
を少なくしたい場合に、従来の手法では論理設計段階で
しか考慮できないために、エレクトロマイグレーション
やクロックスキュー等の設計制約を遵守するのが困難に
なる場合がある。

【０００８】また，複数系統のフリップフロップ群が存
在し、各々のフリップフロップ群を同一のディレイ値で
駆動する必要がある場合には、従来の手法では、クロッ
ク回路のディレイ値をレイアウト設計段階で制御するこ
とが困難であるため、同一のディレイ値で駆動できない
ことが多い。

【０００９】また、マクロブロック等の既設計部品とラ
ンダム論理部分に含まれるフリップフロップ群に対して
同一のクロック信号を供給する必要がある場合には、従
来の手法では、既設計部品内のクロック回路のディレイ
値を考慮して論理設計を行ったとしても、レイアウト設
計では既設計部品からランダム論理部分のフリップフロ
ップに至る経路に対し、既設計部品内のディレイ値を考
慮してクロックバッファの配置およびネットの配線を行
うことができないので、既設計部品内のフリップフロッ
プとその他のフリップフロップへのクロック信号の到達
時間を制御することが困難になる。

【００１０】本発明の目的は、論理設計で意図したクロ
ック回路のディレイ値をレイアウト設計で遵守すること
であり、同時にエレクトロマイグレーションや消費電力
などに関する制約条件を満足できるクロック供給論理を
生成することにある。

【００１１】本発明の別の目的は、クロック分配回路生
成時にクロックネットに対して予算値を設定し、レイア
ウト設計時に予算値を遵守することにより、論理設計で
の意図を精度よくレイアウトに反映させることにある。

【００１２】本発明のその他の目的は、クロック分配回
路生成時に論理階層を考慮してクロックバッファの属す
る論理階層を決定することにより、レイアウト設計での
予算値の遵守を容易にすることにある。

【００１３】本発明のさらに他の目的は、マクロブロッ
ク等の既設計部品とフリップフロップ群に対して同一の
クロック信号を供給する必要がある場合に、クロック分
配回路生成時に既設計部品内のディレイ値を考慮してク
ロックネットの予算値を設定し、レイアウト設計時にお
いて予算値を遵守して配置配線を行うことにより、既設
計部品内のフリップフロップとその他のフリップフロッ
プへのクロック信号の到達時間を同一にすることにあ
る。

【００１４】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１６】すなわち、クロック信号に同期動作される
半導体集積回路におけるクロック供給系をコンピュータ
を用いて設計する方法は、論理設計された回路にクロッ
ク信号を供給する仮想クロックバッファを想定し、仮想
クロックバッファの出力端子からクロック信号供給先の
入力端子に至るネットを生成する第１処理（１０１）
と、前記仮想クロックバッファの指定ディレイ値を遵守
して当該仮想クロックバッファを置き換えるための、少
なくとも単数若しくは複数個のクロックバッファを想定
したクロック供給経路を特定するためのクロック分配回
路を生成すると共に、クロック分配回路によって規定さ
れるクロック供給経路の各ネットにおけるディレイ値と
して予算値を決定する第２処理（１０２）と、論理設計
された回路及び前記クロック分配回路に従って回路セル
を配置する第３処理（１０３）と、回路セルが配置され
たとき前記クロック分配回路の広がりを同一レベルのク
ロックバッファ毎に最小化する第４処理（１０４）と、
回路セルが配置されたとき前記クロック分配回路の各ネ
ットに対応されるネットのディレイ値を前記予算値に適
合させるために当該ネットの回路素子の配置を変更する
第５処理（１０５）とを含む。

【００１７】上記方法は、クロック分配回路の生成時に
制約条件（仮想クロックバッファの指定ディレイ値な
ど）を考慮して、クロックネット（クロック分配回路で
規定されるクロック供給経路のネット）に予算値を与え
る。その後の処理では、クロック分配回路の広がりを同
一レベルのクロックバッファ毎に最小化することによ
り、クロックネットのパスディレイの制御が容易にな
る。また、そのとき、前記予算値を遵守するようにネッ
トの回路セル配置を変更するから、この点においてもク
ロックネットにおけるパスディレイの制御が容易にな
る。これにより、クロックスキューも最小化できる。パ
スディレイの制御が容易であるから、エレクトロマイグ
レーションや消費電力に関する制約条件も満足できるよ
うになる。したがって、論理設計での意図を精度よくレ
イアウトに反映させることができる。

【００１８】また、複数系統のフリップフロップ群が存
在し、おのおのの群に同一ディレイでクロック信号を供
給しなければならない場合についても、同一指定ディレ
イ値を持つ仮想クロックバッファをクロックネットに与
えることにより、各クロック分配回路に同一の予算値が
設定され、配置配線ではその予算値を遵守するように処
理を行うことにより、これらフリップフロップにクロッ
ク信号が到達する時間を容易に同一にできる。

【００１９】前記第１処理において、既に検証済みの既
設計論理ブロックと論理設計された回路の双方にクロッ
ク信号を供給する仮想クロックバッファを想定して、該
仮想クロックバッファの出力端子からクロック信号供給
先の入力端子に至るネットが生成されているとき、その
ネットに対する前記第２処理は、既設計論理ブロックの
内部ディレイを考慮してクロック分配回路を生成し、そ
のクロック分配回路に対し、既設計論理ブロック内の回
路と既設計論理ブロック外の回路とへのクロック信号の
到達時間が等しくなるように予算値を設定する。このよ
うに、既設計論理ブロックと新たに論理設計された回路
のフリップフロップ群の双方に対して同一のクロック信
号を供給する必要がある場合についても、既設計論理ブ
ロックのクロックディレイを考慮してクロック分配回路
のネットの予算値を設定するため、同じようにクロック
スキューの最小化を実現できる。

【００２０】前記第２処理において、相互に同一レベル
のクロックバッファの一部に対して負荷調整用セルを設
けるようにして相互に同一レベルのクロックバッファの
ファンアウト数を同一にする。これによれば、同一レベ
ルのクロックバッファに関するクロックスキューを更に
低減することができる。

【００２１】同様に、前記第２処理において、クロック
スキューを同一に規定すべき複数個の仮想クロックバッ
ファの各クロック分配回路に対して、相互に同一レベル
のクロックバッファの一部に対して負荷調整用セルを設
けるようにして相互に同一レベルのクロックバッファの
ファンアウト数を前記各クロック分配回路間で同一にす
る。これによれば、前記各クロック分配回路における同
一レベルのクロックバッファに関するクロックスキュー
を更に低減することができる。

【００２２】また、クロック分配回路に適用されるクロ
ックバッファの負荷の制限値が半導体集積回路の動作周
波数に対して決定される場合に、前記第１処理は、クロ
ックバッファの負荷の制限値を超えないようにクロック
分配回路のファンアウト数を決定する。

【００２３】また、前記第２処理において、クロックバ
ッファの数と負荷調整用セルの数を最小化して前記クロ
ック分配回路を生成し、クロック供給系の論理規模を小
さくする。

【００２４】負荷調整用セルに対するそれら手段によれ
ば、クロック分配回路生成時にクロックバッファの負荷
の制限値やクロック論理回路の論理規模のような制約条
件を満足できる。

【００２５】

【発明の実施の形態】図１に本発明に係クロック供給系
のレイアウト方法を実現するための処理手順の全体的な
一例が示される。

【００２６】ステップ１０１では、目的とする半導体集
積回路におけるクロック信号供給系以外の論理が設計さ
れる。論理設計において、クロック信号供給系について
は、クロック信号供給先のフリップフロップのような素
子に至る仮想クロックバッファを想定し、この仮想クロ
ックバッファの出力端子とクロック信号供給先素子の入
力ピンとの間のネットを設計する。論理設計ではクロッ
ク供給系の詳細は特定されない。仮想クロックバッファ
はセルライブラリ１３０に定義されている。仮想クロッ
クバッファには、想定ファンアウト数，ゲート数，ディ
レイ値が定義されている。論理設計時にはクロック信号
供給先素子の規模および設計方法などに応じて適当な仮
想クロックバッファを選択することになる。換言すれ
ば、目的とする性能若しくはユーザ要求仕様を得るため
に必要なクロック信号に関する制約値（クロックディレ
イ値等）を満足するための仮想的な素子として仮想クロ
ックバッファを用いる。特に，複数のフリップフロップ
群が存在し、同一のディレイで各々のフリップフロップ
群を駆動したい場合には、それらに対して同一の仮想ク
ロックバッファを選択することになる。

【００２７】ステップ１０２は、論理設計時に挿入され
ている仮想クロックバッファと置き換えられるクロック
分配回路を自動生成する。クロック分配回路はその構成
要素となるクロックバッファ及び負荷調整用セルを有す
る。これらクロックバッファ及び負荷調整用セルも仮想
クロックバッファと同じくセルライブラリ１３０に定義
されている。このとき、クロック分配回路における各ク
ロックバッファのネットのディレイ値として予算値を割
り振る。予算値とは、例えば仮想クロックバッファの出
力端子とクロック信号供給先素子の入力ピンとの間のネ
ットの遅延時間をクロックバッファ毎の遅延時間の総和
としたとき、各クロックバッファ毎に割り当てられる遅
延時間として定義される。後のステップでこの予算値を
遵守するようにクロックバッファなどの配置配線を行う
ことになる。上述の自動生成されたクロック分配回路の
構成要素はクロック論理ネットリスト１３１として保存
される。クロック論理ネットリスト１３１には上記ネッ
ト毎に与えられる予算値が含まれている。

【００２８】ステップ１０３は、論理設計の結果に従っ
て、レイアウトに使用するセルをチップ上に配置する。
即ち、ステップ１０２で生成したクロック分配回路の構
成要素はクロック論理ネットリスト１３１の内容に従っ
て配置される。そのように配置されたものが、クロック
供給系の初期的なレイアウトを構成する。このときクロ
ックバッファおよび負荷調整用セルの配設位置は特に制
御しない。同時にその他の回路の構成要素を論理ネット
リスト１３２より取得し、配置する。論理ネットリスト
１３２はステップ１０１で論理設計されたネットリスト
である。

【００２９】ステップ１０４〜１０５はステップ１０３
で配置されたクロック供給系を、クロックスキューを抑
えて最適化する処理である。

【００３０】ステップ１０４は、ステップ１０３で行っ
たセル配置に対し、クロック分配回路に着目し、クロッ
ク分配回路のネットの広がりが最小になるようにネット
の終点のフリップフロップまたはクロックバッファ、負
荷調整用セルなどの接続関係を変更する。この際，接続
関係の変更はクロック分配回路の同一段の素子（同一レ
ベルすなわち同一階層のクロックバッファ）間について
のみ行い、規定のファンアウト数を変更しない範囲で行
う。例えば、上位階層から下位階層までツリー状に配置
されたクロックバッファの同一レベルの素子間に対して
上記接続関係の変更を行う。

【００３１】ステップ１０５は、ステップ１０２で設定
したネットディレイの予算値を遵守するように、クロッ
クバッファとフリップフロップまたは負荷調整用セルと
の距離を変更する。例えば、所定階層のクロックバッフ
ァからフリップフロップに至るまでの配線距離を伸縮す
る。このとき、クロックネットの始点となる素子は終点
となる素子の広がりの重心位置に配置するような手法を
採ることができる。

【００３２】ステップ１０６は、ステップ１０４，１０
５の処理結果を考慮すると共に、ステップ１０２で設定
した予算値を考慮して、クロック分配回路に対応される
クロック供給系の配線を行う。

【００３３】ステップ１０７は、前記クロック分配回路
以外の部分について配線を行う。配置配線の結果は出力
レイアウト情報１３３として出力される。

【００３４】上記ステップ１０１〜１０７の処理は、特
に図示はしないが、それら処理の手順を記述した動作プ
ログラムの格納手段、その動作プログラムを実行するコ
ンピュータ、入力装置、表示装置及び補助記憶装置等を
有するワークステーションなどのコンピュータシステム
によって実行される。

【００３５】図２には前記クロック分配回路の生成処理
（ステップ１０２）の詳細な一例処理手順が示される。

【００３６】先ず、クロック分配回路を生成するための
入力データについて説明する。セルライブラリ１３０か
らセル情報、プロセス情報、レイアウトルール、及びク
ロックバッファ並びに負荷調整用セルの特性情報を抽出
し、図１３に例示されるクロックバッファ情報リスト４
００、負荷調整用セル情報リスト４１０及びプロセス情
報リスト４２０として入力する。前記クロックバッファ
情報リスト４００は、各クロックバッファの特性情報を
示し、クロックバッファ毎に、ＥＭＤ制限値リスト（ク
ロックバッファ負荷制限値リスト）へのポインタ４０
１、セルディレイ値４０２、出力抵抗４０３、入力容量
４０４、セルサイズ４０５、ファンアウト数の上限値４
０６から構成される。前記負荷調整用セル情報リスト４
１０は、各負荷調整用セルの特性情報を示し、負荷調整
用セル毎の入力容量４１１及びセルサイズ４１２から構
成される。前記プロセス情報リスト４２０は配線層毎の
抵抗値および容量値から構成される。

【００３７】また、論理ネットリスト１３２からクロッ
ク分配回路構成前のネット情報を抽出し、仮想クロック
バッファ情報リスト４３０として入力する。仮想クロッ
クバッファ情報リスト４３０は、指定ディレイ値４３１
及び仮想クロックバッファに接続しているフリップフロ
ップ数４３２から構成される。

【００３８】上記入力データに基づく図２の処理におい
て、ステップ２２１は、仮想クロックバッファ情報テー
ブル４３０を入力する。

【００３９】ステップ２２２は、前記クロックバッファ
情報リスト４００、負荷調整用セルリスト４１０及びプ
ロセス情報リスト４２０を入力する。

【００４０】ステップ２２３は、クロック分配回路の原
型となる初期解をいくつか作成し、作成された初期解を
クロック分配回路スタック４４０にプッシュする。前記
クロック分配回路スタック４４０は図１４に例示される
ように、スタックポインタ４４０Ａと暫定クロック分配
回路テーブル４５０へのポインタの配列４４０Ｂから構
成される。暫定クロック分配回路テーブル４５０は、ク
ロック分配回路の段数４５１、各段の情報リスト４５４
へのポインタ４５２及び列挙位置フラグ４５３から構成
される。各段の情報リスト４５４は、当該段で使用され
ているクロックバッファ数、ファンアウト数及びクロッ
クバッファ情報リストへのポインタから構成される。上
記暫定クロック分配回路は、前記幾つかの初期解とされ
る。

【００４１】次に初期解の作成方法について説明する。
まずクロック分配回路の直列段数を決定する。クロック
分配回路は各段の最大ファンアウト数が等しいものとす
ると、フリップフロップの数とファンアウト数から直列
段数が決定される。その段数が決定したら、最終段のフ
ァンアウト数を対象クロックバッファの上限まで変化さ
せて、クロック分配回路スタック４４０にプッシュす
る。この処理を全クロックバッファ種について、ファン
アウト数の下限（２）から上限まで繰り返す。この際，
列挙位置フラグ４５３に段数を入力する。

【００４２】ステップ２２４は、クロック分配回路スタ
ック４４０から暫定クロック分配回路をポップし、スタ
ックポインタを更新する。

【００４３】ステップ２２５は、ポップされた暫定クロ
ック分配回路のディレイ値を計算する。ディレイ計算は
１段目のクロックバッファに接続するネットからトップ
ダウンに行い、ファンアウト数でチップを分割してい
く。図３にディレイ計算時の配線長の計算方法の一例を
示す。ディレイ時間はクロックは緯線経路の配線長に従
って決定される。分割された領域の半周長を仮想配線長
とし、これにファンアウト数で決定される係数を乗じ
る。さらに、計算された仮想配線長より、ネットの容量
を計算する。この際の配線容量はレイアウトで使用可能
な配線層の平均値を用いる。仮想配線長や容量からディ
レイ時間が計算される。

【００４４】ステップ２２６は、基本的に分岐段数を決
定するための回路の縮退と論理ブロックへの割り当てを
行う。上記のステップまででは、回路の段数とファンア
ウト数しか決定していないので、実際のフリップフロッ
プ数から正確なクロックバッファ数を求める。各段でフ
ァンアウト数は等しいので、接続する素子がファンアウ
ト数以下の場合は、負荷調整用セルを接続する。同時に
論理階層が存在する場合には、フリップフロップが属す
る論理階層（クロックバッファの階層）を考慮してクロ
ックバッファが属する論理階層を決定し、前記論理回路
毎に回路負荷調整用セルを接続する。図４に論理階層が
存在する場合のクロックバッファの論理階層への割り当
て方を示す。論理階層をまたがるネットが最小になるよ
うに割り当てを行う。ＣＢはクロックバッファ、ＦＦは
フリップフロップである。

【００４５】同時にこのステップ２２６では、暫定クロ
ック分配回路の論理量を計算する。論理量は暫定クロッ
ク分配回路の構成要素のセルサイズの総和として求め
る。

【００４６】ステップ２２７は、暫定解の更新条件と暫
定クロック分配回路の持つ値とを比較し、暫定解を更新
するかどうかを決定する。暫定解の更新条件として、
（１）クロックバッファ負荷制限値の満足、（２）指定
ディレイ値の満足、（３）暫定クロック分配回路の論理
量、がある。更新条件（２）については、指定ディレイ
値が存在しない場合には、ディレイ値最小の分配回路が
選択すべき条件になる。

【００４７】ステップ２２８では、暫定解の更新条件を
満足する場合に、暫定解を更新する処理を行う。即ち、
クロック分配回路テーブル４６０を作成し、暫定解の情
報を入力する。クロック分配回路テーブル４６０は、図
１５に示されるように、回路の段数、論理量、ディレイ
値、クロック分配回路要素リスト４７０へのポインタか
ら構成される。クロック分配回路要素リスト４７０は暫
定クロック分配回路の要素数と同一の要素数を持ち、ク
ロック分配回路テーブル４６０からのポインタは１段目
のクロックバッファのクロック分配回路要素リストを指
している。構成要素として、部品種別フラグ４７１、部
品タイプ名４７２、上位段へのポインタ４７３、同一段
要素へのポインタ４７４及び下位段要素へのポインタ４
７５から構成される。

【００４８】ステップ２２９は、暫定クロック分配回路
を基にして更に暫定クロック分配回路の候補を列挙する
かどうかの判定を行う。暫定クロック分配回路の各段の
ファンアウト数の積とフリップフロップ数を比較し、フ
リップフロップの２倍以上の場合には、列挙を行わな
い。このステップによって、無用な列挙を避け、実行時
間の高速化を図る。

【００４９】ステップ２３０は、暫定クロック分配回路
を基にして、更に別の候補を列挙する。クロック分配回
路スタック４４０に、列挙した候補を入力し、スタック
ポインタを更新する。列挙の方法を図５に示す。列挙位
置フラグの値−１段目のファンアウト数を列挙位置フラ
グの値段目のファンアウト数まで増加させる。この処理
を全クロックバッファ種について繰り返す。例えば図５
には初段クロックバッファから終段クロックバッファの
夫々のクロックバッファのファンアウト数が例示されて
おり、列挙位置フラグがＰの位置のクロックバッファを
指しているとき、そのクロックバッファのファンアウト
数が６場合、８，１０のファンアウト数を持つ２個の更
に別の候補を列挙する。これは、各クロックバッファの
ファンアウト数の最大値が夫々等しいとうことに基づい
て、そのような候補の列挙を許容している。

【００５０】ステップ２３１は、スタックポインタの判
定を行う。スタックポインタが０以下になった場合には
ステップ２３２に進む。そうでなければステップ２２４
に戻り、上記処理を繰り返す。

【００５１】なお，複数系統のフリップフロップ群が存
在する場合には、ステップ２２１からステップ２３１ま
でを系統の個数分だけ回繰り返す。

【００５２】ステップ２３２では最終状態の暫定クロッ
ク分配回路を最適解として、ネットリストを作成する。
その際、クロックネットにステップ２２５で計算したデ
ィレイ値を予算値として与える。配置および配線処理で
は、予算値等を参照し、遵守するように処理を実行して
いく。

【００５３】次にマクロブロック等の既設計部品と新た
に論理設計されたフリップフロップ群に対して同一のク
ロック信号を供給しなければならないことがある。次
に、既設計部品の入力端子から既設計部品内のフリップ
フロップまでのディレイ値が判明している場合の前記ス
テップ１０２の処理方法について説明する。図６にはそ
の処理フローの一例が示される。

【００５４】まず、ステップ６０１ではフリップフロッ
プ群についてクロック分配回路を前述の方法で生成す
る。次に、ステップ６０２で既設計部品とクロック分配
回路間のネットを作成し、ステップ６０３でネットを生
成したクロック分配回路の最下位側の１段目のクロック
バッファに接続する。このとき，図７のように直接接続
せずにクロックバッファＣＢａを１段挿入する。次に、
ステップ６０４で既設計部品までのディレイ値を計算
し、フリップフロップ群までのディレイ値との差を求め
る。このディレイ値の差があらかじめ設定した制約値を
満足できない場合には、 ステップ６０７でクロックバ
ッファの出力に負荷調整用セルを接続する。負荷調整用
セルをファンアウト制限値の上限まで接続してもディレ
イ値を満足できない場合には、ステップ６０９でクロッ
クバッファ種を変更し、同一の処理を繰り返す。それで
も満足できない場合には，ステップ６１０で図８のよう
にクロックバッファＣＢｂをさらに挿入し、上記の処理
を繰り返す。ディレイ値が満足できた場合には、計算し
たディレイ値をネットに予算値として与え，ネットリス
トを作成する。

【００５５】次にクロックネット接続関係変更処理（ス
テップ１０４）の詳細を図９に基づいて説明する。

【００５６】ステップ３３０の入力処理は次のように行
われる。先ず、ネットリスト中にクロックネットかどう
かの識別子を付加しておく。次に、ネットリストを探索
し、図１６の構造を有するクロックネットレベルリスト
７３０を入力する。クロックネットレベルリスト７３０
は、上位と下位レベルへのポインタと同一レベルの他の
ネットへのポインタ、ネットリスト中の対応するネット
へのポインタを持つ。

【００５７】ステップ３３１ではクロックネットレベル
リスト７３０よりクロックネットを一つ選択する。最初
に最下位のレベルのネットを選択する。

【００５８】ステップ３３２ではネットの広がりで囲ま
れる領域内に同一レベルの他のクロックネットの終端素
子が存在するかどうか探し、ファンアウト数分だけ選択
する。ファンアウト数以上存在する場合にはネットの広
がりの重心に近いものからファンアウト数分選択する。
図１０に終端素子の選択方法の一例を示す。図１０にお
いてＦＦはフリップフロップ、ＣＢは同一レベルのクロ
ックバッファである。ファンアウト数に従ってネットの
広がりが変更される対象は、同一段のクロックバッファ
に接続されるフリップフロップに限られている。

【００５９】ステップ３３３では、上記のようにして選
択された素子でネットリストを再構成する。再構成は、
もともと接続している素子と、新たに接続する素子とを
交換することによって行われる。

【００６０】クロックバッファの同一レベルについて上
記の処理を全て実行したならば、上位レベルについて処
理を繰り返し、クロック分配回路全てについて上記付け
替え処理を行う。

【００６１】なお，複数系統のフリップフロップ群が存
在する場合には、ステップ３３１からステップ３３６ま
でを系統数回繰り返すことになる。

【００６２】上記ステップ１０４の処理を実行すること
により、セルの移動を最小限に抑えることができ、クロ
ックが存在することによる結線性能の低下を防止でき
る。

【００６３】次に前記クロック分配回路配置改善処理
（ステップ１０５）の詳細を図１１に基づいて説明す
る。

【００６４】ステップ４３０の入力処理についてはステ
ップ１０４の入力処理ステップ３３０と同一なリストを
入力する。ステップ４３１ではクロックネットレベルリ
ストからクロックネットを一つ選択する。最初に最下位
のレベルのネットを選択する。ステップ４３２ではネッ
トディレイを計算する。ネットディレイの計算は、クロ
ック分配回路生成時と同一の手法を用いるが、配置座標
が決定しているので、配線パターンをスタイナ木と仮定
して計算を行う。

【００６５】ステップ４３３で予算値とネットディレイ
を比較し、差がある場合には、終端の素子を移動する。
ディレイ値の差を素子の移動距離に換算し、その距離分
素子を移動する。図１２には上記素子移動方法による具
体例が示される。クロックバッファＣＢから個々のフリ
ップフロップＦＦまでの距離を予算値を満足するように
変化させる。図１２の右側の状態は、左側の状態に対し
て素子移動を行った結果である。

【００６６】同一レベルについて上記の処理を全て実行
したならば、上位レベルについて処理を繰り返し、クロ
ック分配回路の全てについてネットの素子移動を行う。

【００６７】なお，複数系統のフリップフロップ群が存
在する場合には、ステップ４３０からステップ４３７ま
でをクロック信号の伝達系統の数に応ずる回数だけ繰り
返す。また，マクロブロック等の既設計部品とフリップ
フロップ群に対して同一のクロック信号を供給する必要
がある場合にも、同一レベルのネットの予算値が異なる
場合があるだけで、上記ステップをそのまま適用でき
る。

【００６８】前記ステップ１０６のクロック分配回路配
線処理ではクロックネットの配線処理を行うことにな
る。これによって得られる配線経路には、上記処理によ
って決定さた予算値が遵守されている。尚、このとき、
特願平６―２６８０９５号に示される技術を用いること
ができる。

【００６９】上述の設計方法によって得られる作用効果
を整理すれば以下の通りである。

【００７０】（１）クロック分配回路の生成時に仮想ク
ロックバッファの指定ディレイ値などの制約条件を考慮
して、クロックネット（クロック分配回路で規定される
クロック供給経路のネット）に予算値を与える。その後
の処理では、クロック分配回路の広がりを同一階層のク
ロックバッファ毎に最小化する。これにより、クロック
ネットのパスディレイの制御が容易になる。また、その
とき、前記予算値を遵守するようにネットの回路セル配
置を変更するから、この点においてもクロックネットに
おけるパスディレイの制御が容易になる。これらによ
り、クロックスキューも最小化できる。また、パスディ
レイに制御が容易であるから、エレクトロマイグレーシ
ョンや消費電力に関する制約条件も満足できる。したが
って、論理設計での意図を精度よくレイアウトに反映さ
せることができる。

【００７１】（２）同様に、既設計論理ブロックと新た
に論理設計された回路のフリップフロップ群の双方に対
して同一のクロック信号を供給する必要がある場合につ
いても、既設計論理ブロックのクロックディレイを考慮
してクロック分配回路のネットの予算値を設定するた
め、同じようにクロックスキューの最小化を実現でき
る。

【００７２】（３）相互に同一レベルのクロックバッフ
ァの一部に対して負荷調整用セルを設けるようにして相
互に同一レベルのクロックバッファのファンアウト数を
同一にできる。これによれば、同一レベルのクロックバ
ッファに関するクロックスキューを更に低減することが
できる。また、クロック分配回路に適用されるクロック
バッファの負荷の制限値が半導体集積回路の動作周波数
に対して決定される場合に、前記第１処理は、クロック
バッファの負荷の制限値を超えないようにクロック分配
回路のファンアウト数を決定する。また、クロックバッ
ファの数と負荷調整用セルの数を最小化して前記クロッ
ク分配回路を生成し、クロック供給系の論理規模を小さ
くする。負荷調整用セルに対するそれら考慮によれば、
クロック分配回路生成時にクロックバッファの負荷の制
限値やクロック論理回路の論理規模のような制約条件を
満足できる。

【００７３】（４）以上により、論理設計での意図を精
度よくレイアウトに反映でき、最適なクロック分配回路
を生成でき、同期用クロック信号の点において動作速度
を含めて高性能な半導体集積回路を実現することが可能
になる。

【００７４】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。例え
ば、クロックスキューの許容率が比較的緩やかな場合に
は負荷調整用セルを用いなくてもよい場合がある。クロ
ック供給系の論理規模を小さくする必要がなければ、ク
ロック分配回路の生成に際して、クロックバッファの数
と負荷調整用セルの数を最小化しなくてもよい。

【００７５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００７６】すなわち、クロックネットにおけるパスデ
ィレイの制御が容易になり、クロックスキューも最小化
でき、エレクトロマイグレーションや消費電力に関する
制約条件も満足できるようになる。

【００７７】既設計論理ブロックと新たに論理設計され
た回路のフリップフロップ群の双方に対して同一のクロ
ック信号を供給する必要がある場合にも同じようにクロ
ックスキューを最小化することができる。

【００７８】パスディレイの制御が可能であるから、複
数系統のフリップフロップ群間のスキュー制御も可能で
ある。

【００７９】負荷調整用セルによって相互に同一レベル
のクロックバッファのファンアウト数を同一にすればク
ロックスキューを更に低減することができる。クロック
バッファの負荷の制限値を超えないようにクロック分配
回路のファンアウト数を決定し、また、クロックバッフ
ァの数と負荷調整用セルの数を最小化して前記クロック
分配回路を生成することにより、クロック分配回路生成
時にクロックバッファの負荷の制限値やクロック論理回
路の論理規模のような制約条件を満足できる。

【００８０】したがって、論理設計での意図を精度よく
レイアウトに反映させることができ、最適なクロック分
配回路を生成でき、高性能な半導体集積回路を実現する
ことが可能になる。

【図面の簡単な説明】

【図１】本発明に係るクロック供給系のレイアウト方法
を実現するための処理手順の一例を全体的に示すフロー
チャートである。

【図２】図１のクロック分配回路の生成処理（ステップ
１０２）の詳細な手順の一例を示すフローチャートであ
る。

【図３】ディレイ計算時の配線長の計算方法の一例を示
す説明図である。

【図４】論理階層が存在する場合のクロックバッファの
論理階層への割り当て方法の一例を示す説明図である。

【図５】暫定解更新条件の判定処理の一例説明図であ
る。

【図６】既設計部品の入力端子から既設計部品内のフリ
ップフロップまでのディレイ値が判明している場合にお
ける図１のステップ１０２に対応する処理の一例を示す
フローチャートである。

【図７】図６のステップ６０３による処理状態を例示す
る説明図である。

【図８】図６のステップ６１０による処理状態を例示す
る説明図である。

【図９】図１のクロックネット接続関係変更処理（ステ
ップ１０４）の詳細な一例を示すフローチャートであ
る。

【図１０】図９によりネットの広がりを抑える処理を施
した状態の一例を示す説明図である。

【図１１】図１のクロック分配回路配置改善処理（ステ
ップ１０５）の詳細な一例を示すフローチャートであ
る。

【図１２】図１２の素子移動方法を施した状態の一例を
示す説明図である。

【図１３】クロックバッファ情報リスト、負荷調整用セ
ル情報リスト及びプロセス情報リストの一例を示す説明
図である。

【図１４】前記クロック分配回路スタック及び暫定クロ
ック分配回路テーブルの一例を示す説明図である。

【図１５】クロック分配回路テーブルの一例を示す説明
図である。

【図１６】クロックネットレベルリストの一例を示す説
明図である。

【図１７】論理設計の段階でクロック論理を含んだ論理
設計を行い、レイアウト設計の段階では論理設計で作成
された論理階層を考慮してセルの配置および配線処理を
行う従来手法の説明図である。

【図１８】クロック論理回路のレイアウトを通常のセル
の配置後に行うことで、レイアウト結果を考慮してクロ
ック論理設計を行う従来手法の説明図である。

【符号の説明】

１０３ セル配置処理 １０４ クロックネット接続関係変更処理 １０５ クロック分配回路配置改善処理 １０６ クロック分配回路配線処理 １０７ 配線処理 １３０ セルライブラリ １３１ クロック論理ネットリスト １３２ 論理ネットリスト １３３ 出力レイアウト情報

Claims (6)

【特許請求の範囲】
1. 【請求項１】 クロック信号に同期動作される半導体集
   積回路におけるクロック供給系をコンピュータを用いて
   設計する方法であって、 論理設計された回路にクロック信号を供給する仮想クロ
   ックバッファを想定し、仮想クロックバッファの出力端
   子からクロック信号供給先の入力端子に至るネットを生
   成する第１処理と、 前記仮想クロックバッファの指定ディレイ値を遵守して
   当該仮想クロックバッファを置き換えるための、少なく
   とも単数若しくは複数個のクロックバッファを想定した
   クロック供給経路を特定するためのクロック分配回路を
   生成すると共に、クロック分配回路によって規定される
   クロック供給経路の各ネットにおけるディレイ値として
   予算値を決定する第２処理と、 論理設計された回路及び前記クロック分配回路に従って
   回路セルを配置する第３処理と、 回路セルが配置されたとき前記クロック分配回路の広が
   りを同一レベルのクロックバッファ毎に最小化する第４
   処理と、 回路セルが配置されたとき前記クロック分配回路の各ネ
   ットに対応されるネットのディレイ値を前記予算値に適
   合させるために当該ネットの回路素子の配置を変更する
   第５処理と、を含むことを特徴とするクロック供給系の
   レイアウト設計方法。
2. 【請求項２】 前記第１処理において、既に検証済みの
   既設計論理ブロックと新たに論理設計された回路の双方
   にクロック信号を供給する仮想クロックバッファを想定
   して、該仮想クロックバッファの出力端子からクロック
   信号供給先の入力端子に至るネットが生成されていると
   き、 そのネットに対する前記第２処理は、既設計論理ブロッ
   クの内部ディレイを考慮してクロック分配回路を生成
   し、そのクロック分配回路に対し、既設計論理ブロック
   内の回路と既設計論理ブロック外の回路とへのクロック
   信号の到達時間が等しくなるように予算値を設定するこ
   とを特徴とする請求項１記載のクロック供給系のレイア
   ウト設計方法。
3. 【請求項３】 前記第２処理において、相互に同一レベ
   ルのクロックバッファの一部に対して負荷調整用セルを
   設けるようにして相互に同一レベルのクロックバッファ
   のファンアウト数を同一にすることを特徴とする請求項
   １又は２記載のクロック供給系のレイアウト設計方法。
4. 【請求項４】 前記第２処理において、クロックスキュ
   ーを同一に規定すべき複数個の仮想クロックバッファの
   各クロック分配回路に対して、相互に同一レベルのクロ
   ックバッファの一部に対して負荷調整用セルを設けるよ
   うにして相互に同一レベルのクロックバッファのファン
   アウト数を前記各クロック分配回路間で同一にすること
   を特徴とする請求項１又は２記載のクロック供給系のレ
   イアウト設計方法。
5. 【請求項５】 クロック分配回路に適用されるクロック
   バッファの負荷の制限値が半導体集積回路の動作周波数
   に対して決定される場合に、前記第１処理は、クロック
   バッファの負荷の制限値を超えないようにクロック分配
   回路のファンアウト数を決定する請求項３又は４記載の
   クロック供給系のレイアウト設計方法。
6. 【請求項６】 前記第２処理において、クロックバッフ
   ァの数と負荷調整用セルの数を最小化して前記クロック
   分配回路を生成し、クロック供給系の論理規模を小さく
   することを特徴とする請求項３又は４記載のクロック供
   給系のレイアウト設計方法。