JP4794130B2 - マスクパターンデータ自動補正方法及びそのプログラム - Google Patents
マスクパターンデータ自動補正方法及びそのプログラム Download PDFInfo
- Publication number
- JP4794130B2 JP4794130B2 JP2004011555A JP2004011555A JP4794130B2 JP 4794130 B2 JP4794130 B2 JP 4794130B2 JP 2004011555 A JP2004011555 A JP 2004011555A JP 2004011555 A JP2004011555 A JP 2004011555A JP 4794130 B2 JP4794130 B2 JP 4794130B2
- Authority
- JP
- Japan
- Prior art keywords
- mask layer
- main
- auxiliary
- pattern data
- main mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 60
- 238000012937 correction Methods 0.000 title claims description 50
- 238000013461 design Methods 0.000 claims description 70
- 238000005468 ion implantation Methods 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000007689 inspection Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 description 131
- 238000012545 processing Methods 0.000 description 20
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
システム設計では、CPU、ROM、RAM、バッファ、複数個の周辺装置をそれぞれ1個の機能ブロックとし、所望の機能が得られるように、システム全体の動作や構成を決定する。機能設計では、システム設計で決定された仕様に基づいて、各機能ブロック間の関係及び各機能ブロック内部の動作を決定する。詳細論理設計では、上記機能設計によって内部の動作が決定された各機能ブロックを構成するためのマクロセルをICチップ上にレイアウトし、それらを相互に配線する(配置配線)。
レイアウト設計では、各種基本論理回路に対応したセルを、論理回路の接続関係を表すネットリストに従って配置配線し、フォトマスク製造のためのマスクパターンデータを作成する。ここで、ライブラリに登録された標準セルや既設計のモジュールをチップ上に配置し、さらに、各セルの間の空隙には、これを埋めるように、ダミーセルが配置される。
このダミーセルは、例えば、上記空隙を埋めることによってデータの密度をコントロールして、加工量を低減したり、歩留まりを向上させるために、また、電源とグランドとの間に容量を挿入するために配置される。
例えば、イオン注入量を比較的少なくしてゲート閾値電圧(Vt)を低くした低Vtトランジスタ(HPTr(High Performance Transistor))と、イオン注入量を比較的多くしてゲート閾値電圧を高くした高Vtトランジスタ(MPTr(Midddle Performance Transistor))とを、基板上に混載させるような場合には、トランジスタのチャネルイオン注入用のマスクパターンデータ作成で、低Vtトランジスタ形成用のイオン注入マスク層(HPTr注入・マスク層)と、高Vtトランジスタ形成用のイオン注入マスク層(MPTr注入・マスク層)との2種類のマスク層が用いられ、それぞれ、Nチャネル用と、Pチャネル用とを含み、図4(a)に示すように、Nch用HPTr注入・マスク層101、Pch用HPTr注入・マスク層102、Nch用MPTr注入・マスク層103、及びPch用MPTr注入・マスク層104が用いられる。
ここで、Nch用HPTr注入・マスク層101、Pch用HPTr注入・マスク層102、Nch用MPTr注入・マスク層103、及びPch用MPTr注入・マスク層104は、それぞれ、セル及びダミーセル形成用のフォトマスクの開口領域に対応した多数の矩形領域が配置されてなっている。
また、各注入マスク層の矩形領域は、ダミーセル形成用のフォトマスクの開口領域に対応した矩形領域101p,102pを含んでいる(図4(a)参照)。
ここで設計規則検査を実施すると、特に、上述したようなゲート閾値電圧(Vt)を選択した複数種類のトランジスタを形成するために、複数種類のチャネルイオン注入を行うようなマルチVtプロセスでは、ダミーセルの幅が、設計基準の最小値よりも小さい場合があるために、設計規則違反と判定されるようなダミーセルが多数配置されることとなってしまう。
すなわち、ダミーセルはセルの外形に基づいて配置されるために、セルのデータが設計規則を満たさないデータを内包していて、上記設計規則違反が発生しても、自動配置配線ツールでは、この違反を解消して配置することができない場合がある。
このため、マスク層合成処理で、設計基準違反と判定されたダミーセルに隣接するセルについてリサイズ処理を行い(図形を拡大処理した後に縮小処理を行い)、このダミーセルを吸収することによって、設計基準違反を解消していた。ここで、「吸収」とは、隣接するセルと一体となって(隣接するセルに組込まれて)、ダミーセルが消去する」ことを意味する。
例えば、図4(a)に示すように、矩形領域101p(102p)にNch用MPTr注入・マスク層103(Pch用MPTr注入・マスク層104)の矩形領域が隣接配置されている場合に、この矩形領域に対してリサイズ処理を施して、矩形領域101p(102p)を吸収して、図4(b)に示すように、新たな矩形領域103b(104b)とする。
しかしながら、このリサイズ処理のためには、多大な処理時間とデータの記憶容量を要するという問題があった。このため、パターンが位相変化する場合(セルの輪郭を構成する辺の数が変化する場合)としない場合とに分け、変化する場合のみ、パターンに対応した処理を行って高速化する技術が提案されている(例えば、特許文献1参照。)。
すなわち、図5に示すように、矩形領域101pと矩形領域102pとが角同士で点接触しているような場合では、または、図4(b)のA部に示すような配置では、リサイズ処理の過程で、元の状態に戻ったり、本来必要な箇所が削除されてしまう場合があり、人手による修正を余儀なくされる。
なお、本願の特許請求の範囲及び明細書で、多角形領域とは、その輪郭の一部又は全部が曲線からなる場合を含むものとする。
また、補助マスク層を構成する各多角形領域について、複数の主マスク層のうち一つの主マスク層の一部とするように、主マスク層と補助マスク層とを組み合せ、デザインルールに適合しているか否かの検査を行い、デザインルールに適合した主マスク層に補助マスク層の多角形領域を含めるようにマスクパターンデータ補正処理を行うので、既存の自動配置配線ツールを改造する必要がない。
また、リサイズ処理を不要とすることができるので、従来、リサイズ処理を多用して、隠れた設計規則違反が早い段階で検出されなかったのに比べ、確実にマスクパターンデータの検証を行い、例えばマスク作製直前での設計規則違反が検出されるような不具合を回避することができる。
このマスクパターンデータ自動補正方法は、マスクパターンデータ自動補正プログラムが、例えば、図2に示すようなアートワーク処理装置1に組み込まれて実行される。
アートワーク処理装置1は、同図に示すように、CPUを有してなる制御部2と、記憶部3と、表示部4と、操作部5とを備えたワークステーション等の情報処理装置によって構成されている。
表示部4は、CRTディスプレイ、液晶ディスプレイ、あるいはプラズマディスプレイなどからなる。また、操作部5は、キーボードやマウス等からなる。
記憶部3には、半導体チップのデータ、レイアウト設計結果としてのマスクパターンデータ(アートワークデータ)等が記述されたライブラリの他、半導体集積回路の設計支援プログラムを構成するプログラムとして、マスクパターンデータ自動補正プログラム、自動配置配線ツール、設計規則検査プログラムを含むマスクパターンデータ検証プログラム、マスク層合成プログラム等が記憶されている。
主マスク層のうち、例えば、ゲート閾値電圧(以下、Vtという)が選択されたトランジスタのチャネルイオン注入工程で用いられるフォトマスク作製のための主マスク層は、この例では、2種類用意される。
なお、図3(a)は、Nch用HPTr注入・主マスク層7、Pch用HPTr注入・主マスク層8、Nch用MPTr注入・主マスク層9、Pch用MPTr注入・主マスク層11、Nch用補助マスク層12及びPch用補助マスク層13が重ねられた状態で、フォトマスクの開口領域に対応するそれぞれの矩形領域が平面視で隙間無く敷き詰められて配列された様子を一部を拡大して示している。
また、Nch用HPTr注入・主マスク層7、Pch用HPTr注入・主マスク層8、Nch用MPTr注入・主マスク層9、Pch用MPTr注入・主マスク層11、Nch用補助マスク層12及びPch用補助マスク層13が重ねられた状態で、例えば、多数のHPTr注入・主マスク層(MPTr注入・主マスク層)の矩形領域によって包囲されて、MPTr注入・主マスク層(HPTr注入・主マスク層)の矩形領域が小範囲で孤立状態で配置されたようなドーナツ状領域(島状領域)が形成されないように配置される。
さらに、この例では、補助マスク層の矩形領域は、その面積が十分確保されるように予め設定される。したがって、補助マスク層は、少なくともその幅を検査することによって、適否が判定可能となる。
これによって、Nch用補助マスク層(Pch用補助マスク層)の矩形領域は、例えば、この矩形領域にNch用HPTr注入・主マスク層(Pch用HPTr注入・主マスク層)の矩形領域が隣接している場合は、このNch用HPTr注入・主マスク層(Pch用HPTr注入・主マスク層)の矩形領域に吸収されることとなる。「吸収」とは、「隣接するNch用HPTr注入・主マスク層(Pch用HPTr注入・主マスク層)の矩形領域と一体となって(隣接するNch用HPTr注入・主マスク層(Pch用HPTr注入・主マスク層)の矩形領域に組込まれて)、Nch用補助マスク層(Pch用補助マスク層)の矩形領域が消去する」ことを意味する。
ここで、例えば、Nch用補助マスク層(Pch用補助マスク層)の矩形領域の両側にいずれもNch用HPTr注入・主マスク層(Pch用HPTr注入・主マスク層)の矩形領域が隣接している場合は、いずれか一方のNch用HPTr注入・主マスク層(Pch用HPTr注入・主マスク層)の矩形領域に吸収されることとなるが、どちらに吸収されるかの優先順位も、予め設定されている。
以下の説明では、基板上に2種類のトランジスタを混載させる際のチャネルイオン注入用のマスクパターンデータを生成する場合を例にとって述べる。ここで、2種類のトランジスタとは、イオン注入量を比較的少なくしてVtを低くしたHPトランジスタと、イオン注入量を比較的多くしてVtを高くしたMPトランジスタである。
これらの2種類のトランジスタは、それぞれ、Nch用と、Pch用とを含んでいる。ここで、HPトランジスタとMPトランジスタとは、ゲート長及び酸化膜厚は同一に設定される。
ここで、多数のフォトマスクを作製するためのマスクパターンデータが生成され、例えば、チャネルイオン注入用のマスクパターンデータとして、ダミーセルを含む各セルに対応する矩形領域(ソース領域やドレイン領域等の多数の開口領域パターンが配置されているフォトマスクの矩形領域に対応)が配置された各注入・主マスク層が生成される。
ここで、Nch用HPTr注入・主マスク層7、Pch用HPTr注入・主マスク層8、Nch用MPTr注入・主マスク層9、及びPch用MPTr注入・主マスク層11の矩形領域7a,8a,9a,11aは、各セルに対応して形成される。また、Nch用補助マスク層12及びPch用補助マスク層13の矩形領域12a,13aは、各ダミーセルに対応して形成される。
制御部2は、Nch用補助マスク層12(Pch用補助マスク層13)の全ての矩形領域12a,13aを、Nch用HPTr注入・主マスク層7(Pch用HPTr注入・主マスク層8)の矩形領域7a(8a)、又はNch用MPTr注入・主マスク層9(Pch用MPTr注入・主マスク層11)の矩形領域9a(11a)として仮設定し、Nch用補助マスク層12(Pch用補助マスク層13)と、Nch用HPTr注入・主マスク層7(Pch用HPTr注入・主マスク層8)、又はNch用MPTr注入・主マスク層9(Pch用MPTr注入・主マスク層11)とを仮に合成(マージ)する(ステップSA11(図1))。
最初に、Nch用MPTr注入・主マスク層9(Pch用MPTr注入・主マスク層11)の矩形領域9a(11a)に仮設定するか、Nch用HPTr注入・主マスク層7(Pch用HPTr注入・主マスク層8)の矩形領域7a(8a)に仮設定するかの優先順位は、予め設定されている。
制御部2は、ステップSA12で、設計規則違反がない場合は、ステップSA15へ進む。
一方、ステップSA12で、1箇所でも設計規則違反が検出された場合は、制御部2は、設計規則違反箇所のNch用補助マスク層12(Pch用補助マスク層13)の矩形領域12a(13a)を、Nch用HPTr注入・主マスク層7(Pch用HPTr注入・主マスク層8)の矩形領域7a(8a)に変換する(ステップSA13)。なお、図3(a)には、設計規則違反が2箇所検出された例を示している。
ここで、例えば、Nch用補助マスク層12(Pch用補助マスク層13)の矩形領域12a(13a)の両側にいずれもNch用HPTr注入・主マスク層7(Pch用HPTr注入・主マスク層8)の矩形領域7a(8a)が隣接している場合は、いずれか一方のNch用HPTr注入・主マスク層7(Pch用HPTr注入・主マスク層8)の矩形領域7a(8a)に編入吸収されることとなるが、どちらに編入吸収されるかの優先順位も、予め設定されている。
これによって、Nch用補助マスク層12(Pch用補助マスク層13)の矩形領域12a(13a)は、この矩形領域12a(13a)にNch用MPTr注入・主マスク層9(Pch用MPTr注入・主マスク層11)の矩形領域9a(11a)が隣接している場合は、このNch用MPTr注入・主マスク層9(Pch用MPTr注入・主マスク層11)の矩形領域9a(11a)に編入吸収されて、この結果、Nch用MPTr注入・主マスク層9(Pch用MPTr注入・主マスク層11)の矩形領域は、図3(b)に示すように、矩形領域9b(11b)となる。
こうして、前処理を施した後、制御部2は、従来の設計規則検査(DRC:Design Rule Check)処理を行い(ステップSA15)、次に、マスク層合成処理を行う(ステップSA16)。
このため、マスクパターンデータの修正のために扱うデータ量を縮小し、かつ、マスクパターンデータの修正に必要な時間を短縮して、半導体集積回路を短期間で容易に設計することができる。
また、リサイズ処理を不要とすることができるので、従来、リサイズ処理を多用して、隠れた設計規則違反が早い段階で検出されなかったのに比べ、確実にマスクパターンデータの検証を行い、例えばマスク作製直前での設計規則違反が検出されるような不具合を回避することができる。
例えば、上述した実施例では、ダミーセルに対応して配置した全ての補助マスク層の矩形領域ついて、通常の検証処理の前にマスクパターンデータ補正処理(前処理)を施す場合について述べたが、設計基準を明らかに満たす補助マスク層については、この前処理を省略するようにしても良い。
また、2種類のマスク層を作成する場合について述べたが、3種類以上の場合にも適用することができる。例えば、チャネルイオン注入用のマスク層を、Nch用とPch用とのそれぞれについて、低Vtトランジスタ形成用イオン注入マスク層と、高Vtトランジスタ形成用イオン注入マスク層に加えて、低Vtトランジスタよりもさらにイオン注入量を少なくしてVtをさらに低くしたトランジスタを形成するためのイオン注入マスク層を用いるようにしても良い。
また、ダミーセルを含むセルを形成するためのフォトマスクの開口領域に対応した領域の形状は、矩形に限らず、一般に多角形(円や楕円等を含む)でも良い。例えば、台形や、矩形を組合せた凸形、凹形の形状であっても良い。
また、上述した実施例では、マスクパターンデータ自動補正プログラムを独立したプログラムとする場合について述べたが、自動配置配線ツールに含まれるようにしても良いし、マスクパターンデータ検証プログラムに含まれるものとしても良い。
また、上述した実施例で、ステップSA13を実行した後にステップSA14を実行する場合について述べたが、ステップSA14を先に実行しても良いし、両ステップを並列に実行しても良い。
2 制御部
3 記憶部(記憶装置)
7 Nch用HPTr注入・主マスク層(主マスク層)
8 Pch用HPTr注入・主マスク層(主マスク層)
9 Nch用MPTr注入・主マスク層(主マスク層)
11 Pch用MPTr注入・主マスク層(主マスク層)
12 Nch用補助マスク層
13 Pch用補助マスク層
7a,8a,9a,11a,12a,13a 矩形領域(多角形領域)
Claims (12)
- ダミーセルを含むセルが半導体チップ上に配置された半導体集積回路を製造する際に用いられるフォトマスクを作製するためのマスクパターンデータの自動補正方法であって、
記憶装置に予め登録され、前記半導体集積回路の所定の製造工程を実施する際に用いられる複数枚のフォトマスクに対応した互いに種類の異なる複数の主マスク層のうち、所定の一つの主マスク層を選定する第1のステップと、
前記記憶装置に予め登録され、前記ダミーセルに対応した補助マスク層を構成する各多角形領域を、前記第1のステップで選定した前記主マスク層に組み込み、前記補助マスク層を消去する第2のステップと、
組み合せられた前記補助マスク層と前記主マスク層とについて、所望のデザインルールに適合しているか否かの検査を行う第3のステップと、
該第3のステップで、デザインルール違反が検出された場合に、前記第1のステップで選定した前記主マスク層とは別の主マスク層を選定し、前記補助マスク層を構成する違反箇所の多角形領域を、選定した別の前記主マスク層に組み込み、前記補助マスク層を消去する第4のステップと、
前記補助マスク層を構成する適合箇所の多角形領域を、前記複数の主マスク層のうち、いずれか一つの前記主マスク層に組み込み、前記補助マスク層を消去する第5のステップとを備え、
3種類以上の前記主マスク層を用いる場合には、別の前記主マスク層の選定と、該主マスク層への前記補助マスク層を構成する違反箇所の前記多角形領域との対応付けを、デザインルール違反が検出されなくなるまで繰り返し実行する
ことを特徴とするマスクパターンデータ自動補正方法。 - 前記補助マスク層は、その前記各多角形領域が、それぞれ、前記複数の主マスク層のうちいずれの主マスク層の一部としても選択可能な状態で前記記憶装置に登録されていることを特徴とする請求項1記載のマスクパターンデータ自動補正方法。
- 前記第2及び第4のステップでは、前記補助マスク層を構成する各多角形領域を、選定した前記主マスク層を構成し、前記補助マスク層の前記多角形領域と互いに隣接する多角形領域の一部とするように、前記主マスク層と前記補助マスク層とを組み合せることを特徴とする請求項1又は2記載のマスクパターンデータ自動補正方法。
- 前記補助マスク層を構成する前記各多角形領域は、それぞれ、前記複数の主マスク層のうちいずれか一つの前記主マスク層の一部とされることによって、前記デザインルールを満たすように、少なくともその配置位置及び寸法が予め設定されて、前記記憶装置に登録されていることを特徴とする請求項1、2又は3記載のマスクパターンデータ自動補正方法。
- 前記第1及び第4のステップでは、前記補助マスク層を構成する前記多角形領域をその一部とする前記主マスク層を、予め設定した優先順位に従って選定することを特徴とする請求項1乃至4のいずれか1に記載のマスクパターンデータ自動補正方法。
- 前記第2及び第4のステップでは、前記補助マスク層を構成する各多角形領域を、選定した前記主マスク層を構成し、前記補助マスク層の前記多角形領域と互いに隣接する多角形領域の一部とするように、前記主マスク層と前記補助マスク層とを組み合せる場合に、選定した前記主マスク層を構成し、前記補助マスク層の前記多角形領域と互いに隣接する多角形領域が複数存在するときに、これらの複数の多角形領域のうちの一つの多角形領域を、予め設定した優先順位に従って選定することを特徴とする請求項3、4又は5記載のマスクパターンデータ自動補正方法。
- 前記補助マスク層を構成する前記各多角形領域は、それぞれ、前記複数の主マスク層のうちいずれか一つの前記主マスク層の一部とされることによって、前記デザインルールを満たすように、その配置位置及び寸法、並びに前記多角形領域以外の領域の配置位置及び寸法が、予め設定されて、前記記憶装置に登録されていることを特徴とする請求項4、5又は6記載のマスクパターンデータ自動補正方法。
- 前記複数の主マスク層を構成する前記各多角形領域及び前記補助マスク層を構成する前記各多角形領域は、前記複数の主マスク層及び前記補助マスク層が組み合された状態で、前記補助マスク層の前記多角形領域が、前記複数の主マスク層のうちの所定の前記主マスク層の一部とされることによって、所定の前記主マスク層の前記多角形領域が、別の前記主マスク層の前記各多角形領域によって包囲されて孤立状態で配置されることを回避して、前記デザインルールを満たすように、配置されることを特徴とする請求項7記載のマスクパターンデータ自動補正方法。
- 前記第1のステップでは、2種類の前記主マスク層のうち一方が選択されることを特徴とする請求項1乃至8のいずれか1に記載のマスクパターンデータ自動補正方法。
- 前記所定の製造工程は、ゲート閾値電圧が選択されたトランジスタのチャネルイオン注入工程であることを特徴とする請求項9記載のマスクパターンデータ自動補正方法。
- 前記補助マスク層を構成する各多角形領域が、前記デザインルールに適合しているか否かの検査を前記第1のステップを実行する前に行う第6のステップを備え、
前記第6のステップで適合判定された前記多角形領域は、前記主マスク層の一部としないことを特徴とする請求項1乃至10のいずれか1に記載のマスクパターンデータ自動補正方法。 - コンピュータに請求項1乃至11のいずれか1に記載のマスクパターンデータ自動補正方法を実行させることを特徴とするマスクパターンデータ自動補正プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004011555A JP4794130B2 (ja) | 2004-01-20 | 2004-01-20 | マスクパターンデータ自動補正方法及びそのプログラム |
US11/037,227 US7228523B2 (en) | 2004-01-20 | 2005-01-19 | Method of automatically correcting mask pattern data and program for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004011555A JP4794130B2 (ja) | 2004-01-20 | 2004-01-20 | マスクパターンデータ自動補正方法及びそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005209685A JP2005209685A (ja) | 2005-08-04 |
JP4794130B2 true JP4794130B2 (ja) | 2011-10-19 |
Family
ID=34747295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004011555A Expired - Fee Related JP4794130B2 (ja) | 2004-01-20 | 2004-01-20 | マスクパターンデータ自動補正方法及びそのプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7228523B2 (ja) |
JP (1) | JP4794130B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
JP4488837B2 (ja) * | 2004-08-20 | 2010-06-23 | 株式会社東芝 | 半導体装置並びにそのパターン設計方法及びパターン設計用プログラム |
JP2009099044A (ja) * | 2007-10-18 | 2009-05-07 | Toshiba Corp | パターンデータ作成方法、設計レイアウト作成方法及びパターンデータ検証方法 |
US8151224B1 (en) * | 2008-12-29 | 2012-04-03 | Altera Corporation | Method of designing integrated circuits including providing an option to select a mask layer set |
US8347240B2 (en) * | 2010-10-29 | 2013-01-01 | International Business Machines Corporation | Split-layer design for double patterning lithography |
CN107657065B (zh) * | 2012-04-04 | 2021-05-25 | 瓦欧尼斯系统有限公司 | 包括计算机可读介质的系统和企业级数据元素检查的方法 |
JP6155555B2 (ja) * | 2012-05-30 | 2017-07-05 | 日本電気株式会社 | 情報処理システム、情報処理方法、情報処理装置、携帯端末およびその制御方法と制御プログラム |
CN106874543B (zh) * | 2017-01-04 | 2020-06-09 | 上海华虹宏力半导体制造有限公司 | 版图的lef图形处理方法 |
CN115879410B (zh) * | 2022-12-16 | 2024-05-17 | 华芯巨数(杭州)微电子有限公司 | 一种掩模版图违例自动修复方法、数据库训练方法、系统及计算机设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH069057B2 (ja) * | 1988-05-16 | 1994-02-02 | 松下電器産業株式会社 | 図形処理システム |
JPH06318643A (ja) | 1993-05-07 | 1994-11-15 | Nippon Telegr & Teleph Corp <Ntt> | Lsiレイアウトパタンデ―タリサイズ方法 |
JP4629189B2 (ja) * | 2000-06-14 | 2011-02-09 | 富士通セミコンダクター株式会社 | レイアウト方法、レイアウト装置及び記録媒体 |
JP4620942B2 (ja) * | 2003-08-21 | 2011-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク |
JP4599048B2 (ja) * | 2003-10-02 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
-
2004
- 2004-01-20 JP JP2004011555A patent/JP4794130B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-19 US US11/037,227 patent/US7228523B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2005209685A (ja) | 2005-08-04 |
US20050160393A1 (en) | 2005-07-21 |
US7228523B2 (en) | 2007-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7155689B2 (en) | Design-manufacturing interface via a unified model | |
JP5242103B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP5694463B2 (ja) | ダブルパターニング技術のための物理的決定性境界インターコネクト・フィーチャを生成するシステム及び方法 | |
US5936868A (en) | Method for converting an integrated circuit design for an upgraded process | |
US7278118B2 (en) | Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features | |
US7979829B2 (en) | Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods | |
US7228523B2 (en) | Method of automatically correcting mask pattern data and program for the same | |
JP2004502259A (ja) | 階層型金属末端、包囲、および曝露をチェックする方法およびシステム | |
JP2005181523A (ja) | 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム | |
US20090291512A1 (en) | Semiconductor device pattern verification method, semiconductor device pattern verification program, and semiconductor device manufacturing method | |
JP2006301961A (ja) | 半導体集積回路の自動フロアプラン手法 | |
KR20170073513A (ko) | 회로 구성요소를 규정하는 표준 셀의 레이아웃을 수정하기 위한 컴퓨터 구현 시스템 및 방법 | |
JP4274814B2 (ja) | 半導体集積回路の設計方法、設計装置、セルライブラリのデータ構造および自動レイアウトプログラム | |
US9965579B2 (en) | Method for designing and manufacturing an integrated circuit, system for carrying out the method, and system for verifying an integrated circuit | |
US20240028810A1 (en) | Automatic generation of layouts for analog integrated circuits | |
JP4141322B2 (ja) | 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム | |
US20240176944A1 (en) | Semiconductor process technology assessment | |
JP2010257164A (ja) | 半導体集積回路装置の設計方法およびプログラム | |
US20080250374A1 (en) | Method of Making an Integrated Circuit | |
Kahng | Key directions and a roadmap for electrical design for manufacturability | |
TW202331580A (zh) | 積體電路的佈局圖的修改方法及修改系統及電腦編程產品 | |
JP4799858B2 (ja) | 半導体集積回路の自動設計方法 | |
Chakravarthi | SoC physical design | |
Balasinski | Design for manufacturability | |
CN219303642U (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101013 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4794130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |