JPH069057B2 - 図形処理システム - Google Patents
図形処理システムInfo
- Publication number
- JPH069057B2 JPH069057B2 JP63118518A JP11851888A JPH069057B2 JP H069057 B2 JPH069057 B2 JP H069057B2 JP 63118518 A JP63118518 A JP 63118518A JP 11851888 A JP11851888 A JP 11851888A JP H069057 B2 JPH069057 B2 JP H069057B2
- Authority
- JP
- Japan
- Prior art keywords
- rectangles
- rectangle
- layer
- processing system
- graphic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ＶＬＳＩの自動レイアウトシステムの出力デ
ータに対する図形処理システムに関するものである。
ータに対する図形処理システムに関するものである。
従来の技術 従来、ＶＬＳＩの自動レイアウトシステムによって生成
される図形は、同電位の図形に発生するノッチ（設計基
準以下の幅の凹）やスリット（設計基準以下の幅の溝）
は取り除くのが困難であった。これに対して、これらは
電気的には支障がないため疑似エラーとしてこれらを無
視する、あるいは図形のＯＲ演算を行いそれによって得
られた多角形図形に対して、設計基準検証等の図形処理
を行なう方法等があった。
される図形は、同電位の図形に発生するノッチ（設計基
準以下の幅の凹）やスリット（設計基準以下の幅の溝）
は取り除くのが困難であった。これに対して、これらは
電気的には支障がないため疑似エラーとしてこれらを無
視する、あるいは図形のＯＲ演算を行いそれによって得
られた多角形図形に対して、設計基準検証等の図形処理
を行なう方法等があった。
発明が解決しようとする課題 しかしながら、従来の様にこれらのノッチ又はスリット
を無視する方法では、設計基準検証システムから多くの
疑似エラーが発生し本来の致命的エラーの検索が容易に
行なえないという問題点があり、さらに、ノッチ又はス
リットはＬＳＩの製造プロセスによってはパターンの正
確な形成に支障をきたすという問題点を有している。多
角形図形に対する図形処理の方法を用いる場合は、処理
が複雑であるばかりではなく前処理として図形のＯＲ演
算をしなければならないといった問題点を有している。
を無視する方法では、設計基準検証システムから多くの
疑似エラーが発生し本来の致命的エラーの検索が容易に
行なえないという問題点があり、さらに、ノッチ又はス
リットはＬＳＩの製造プロセスによってはパターンの正
確な形成に支障をきたすという問題点を有している。多
角形図形に対する図形処理の方法を用いる場合は、処理
が複雑であるばかりではなく前処理として図形のＯＲ演
算をしなければならないといった問題点を有している。
課題を解決するための手段 本発明は、層とネットを属性として持つ矩形の集合、お
よび各層に個別に定義された最小間隔データを入力と
し、同データを層毎に分類する手段と、各層の矩形集合
から任意の２つの隣接する矩形を取り出す手段と、これ
らの矩形に対してネットの属性の一致を判別する手段
と、前記矩形の組がこの矩形が含まれる層に対して定義
された最小間隔以上で配置されているかどうか判別する
手段と、前段階で最小間隔以下で配置されていると判定
された前記矩形の組の隙間を埋めるような矩形を追加す
る手段を備えたことを特徴とする図形処理システムを提
供とするものである。
よび各層に個別に定義された最小間隔データを入力と
し、同データを層毎に分類する手段と、各層の矩形集合
から任意の２つの隣接する矩形を取り出す手段と、これ
らの矩形に対してネットの属性の一致を判別する手段
と、前記矩形の組がこの矩形が含まれる層に対して定義
された最小間隔以上で配置されているかどうか判別する
手段と、前段階で最小間隔以下で配置されていると判定
された前記矩形の組の隙間を埋めるような矩形を追加す
る手段を備えたことを特徴とする図形処理システムを提
供とするものである。
作用 本発明によれば、ＶＬＳＩ自動レイアウトシステムの図
形出力データに含まれるノッチ又はスリットを完全に取
り除くことができ、図形設計基準の検証を行なった時に
ノッチによる疑似エラーやプロセス上不都合なパターン
の発生を防ぐことができる。
形出力データに含まれるノッチ又はスリットを完全に取
り除くことができ、図形設計基準の検証を行なった時に
ノッチによる疑似エラーやプロセス上不都合なパターン
の発生を防ぐことができる。
実施例 以下、本発明の実施例を添付図面に基づいて説明する。
第１図は本発明の第１の実施例を示すものである。第１
図において、１は自動レイアウトシステム、２は矩形デ
ータ入力手段、３は矩形データ分類手段、４は隣接矩形
検索手段、５はネット属性一致判別手段、６は間隔検証
手段、７は図形データ追加手段、８は追加データ出力手
段である。
図において、１は自動レイアウトシステム、２は矩形デ
ータ入力手段、３は矩形データ分類手段、４は隣接矩形
検索手段、５はネット属性一致判別手段、６は間隔検証
手段、７は図形データ追加手段、８は追加データ出力手
段である。
以上のように構成された本実施例の図形処理システムに
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
自動レイアウトシステム１によって生成された図形は、
全て矩形でありしかも各矩形は、それが含まれる層、及
びネット情報を属性データとしてもっている。これらの
データは、矩形データ入力手段２により図形処理システ
ムに渡される。
全て矩形でありしかも各矩形は、それが含まれる層、及
びネット情報を属性データとしてもっている。これらの
データは、矩形データ入力手段２により図形処理システ
ムに渡される。
即ち、各図形は矩形データ分類手段３により層毎の集合
に分けられる。次に、各層の矩形データに対して、隣接
矩形探索手段４によって隣接矩形の組を全て求める。こ
の隣接矩形探索手段４によって求まる各隣接矩形の組
Ａ，Ｂに対して、ネット属性一致判別手段５、および間
隔検証手段６を用いて、Ａ，Ｂが同一ネットでかつ間隔
が定義された最小間隔以下であるかどうかを判別する。
前記判別において、Ａ，Ｂが同一ネットでかつその間隔
が前記最小間隔以下ならば図形データ追加手段７でＡ，
Ｂの間に矩形Ｃを生成し、追加データ出力手段８で追加
矩形ファイルに上記矩形Ｃの図形データを出力する。
に分けられる。次に、各層の矩形データに対して、隣接
矩形探索手段４によって隣接矩形の組を全て求める。こ
の隣接矩形探索手段４によって求まる各隣接矩形の組
Ａ，Ｂに対して、ネット属性一致判別手段５、および間
隔検証手段６を用いて、Ａ，Ｂが同一ネットでかつ間隔
が定義された最小間隔以下であるかどうかを判別する。
前記判別において、Ａ，Ｂが同一ネットでかつその間隔
が前記最小間隔以下ならば図形データ追加手段７でＡ，
Ｂの間に矩形Ｃを生成し、追加データ出力手段８で追加
矩形ファイルに上記矩形Ｃの図形データを出力する。
第２図は層、ネットの属性が同一の隣接した２つの矩形
ｒLi１０と矩形ｒLi１１、および最小間隔Ｄが与えられ
た時のスリットの除去方法を示す説明図である。矩形ｒ
Li１０と矩形ｒLi１１の間隔を求め、前記２つの矩形に
重なりがなく、かつ、その間隔ｄ１２が与えられた最小
間隔Ｄ以下ならば、前記間隔を埋める矩形Ｓ１３を生成
する。
ｒLi１０と矩形ｒLi１１、および最小間隔Ｄが与えられ
た時のスリットの除去方法を示す説明図である。矩形ｒ
Li１０と矩形ｒLi１１の間隔を求め、前記２つの矩形に
重なりがなく、かつ、その間隔ｄ１２が与えられた最小
間隔Ｄ以下ならば、前記間隔を埋める矩形Ｓ１３を生成
する。
以上の様に本実施例によれば、ノッチ又はスリットの部
分に矩形を生成追加することにより、ノッチ又はスリッ
トの除去を行なうことができる。
分に矩形を生成追加することにより、ノッチ又はスリッ
トの除去を行なうことができる。
次に第３図を用いて本発明の第２の実施例を示す。
同図において、１は自動レイアウトシステム、２は矩形
データ入力手段、３は矩形データ分類手段、４は隣接矩
形探索手段、５はネット属性一致判別手段で以上は第１
図と同様なものである。以下、２１は合併矩形判別手
段、２２は図形合併手段である。
データ入力手段、３は矩形データ分類手段、４は隣接矩
形探索手段、５はネット属性一致判別手段で以上は第１
図と同様なものである。以下、２１は合併矩形判別手
段、２２は図形合併手段である。
以上の様に構成された第２の実施例の図形処理システム
について、以下その動作を説明する。
について、以下その動作を説明する。
自動レイアウトシステム１によって生成された図形は、
矩形データ入力手段２により図形処理システムに渡され
る。入力された矩形集合は矩形データ分類手段３により
各層に分類され、各層の矩形データに対して、隣接矩形
探索手段４によって隣接矩形の組を求める。この隣接矩
形探索手段４によって求まる各隣接矩形の組Ａ，Ｂに対
して、ネット属性一致判別手段５、および合併矩形判別
手段２１を用いて、Ａ，Ｂが同一ネットでかつ重なりが
あり合併した図形が矩形であるかどうかを判別する。前
記判別においてＡ，Ｂが同一ネットでかつ重なりがあり
合併した図形が矩形ならば図形合併手段２２で前記２矩
形を合併して矩形Ｃを作成する。
矩形データ入力手段２により図形処理システムに渡され
る。入力された矩形集合は矩形データ分類手段３により
各層に分類され、各層の矩形データに対して、隣接矩形
探索手段４によって隣接矩形の組を求める。この隣接矩
形探索手段４によって求まる各隣接矩形の組Ａ，Ｂに対
して、ネット属性一致判別手段５、および合併矩形判別
手段２１を用いて、Ａ，Ｂが同一ネットでかつ重なりが
あり合併した図形が矩形であるかどうかを判別する。前
記判別においてＡ，Ｂが同一ネットでかつ重なりがあり
合併した図形が矩形ならば図形合併手段２２で前記２矩
形を合併して矩形Ｃを作成する。
第４図は層、ネット、の属性が同一でかつ重なりのある
矩形ｒLi３０と矩形ｒLi３１が与えられた時の図形合併
方法の一例を示す説明図である。前記矩形ｒLi３０と前
記矩形ｒLi３１のそれぞれの上辺、下辺のｙ座標を求
め、上辺どうし、下辺どうしのｙ座標が等しければ、前
記２つの矩形の図形データを削除し、それら２つの矩形
を合併した図形を生成する。垂直方向に配置された２つ
の矩形についても同様の処理を行なう。さらに、一方の
矩形が他方の矩形に完全に含まれる場合には、含まれる
方の矩形を削除する。
矩形ｒLi３０と矩形ｒLi３１が与えられた時の図形合併
方法の一例を示す説明図である。前記矩形ｒLi３０と前
記矩形ｒLi３１のそれぞれの上辺、下辺のｙ座標を求
め、上辺どうし、下辺どうしのｙ座標が等しければ、前
記２つの矩形の図形データを削除し、それら２つの矩形
を合併した図形を生成する。垂直方向に配置された２つ
の矩形についても同様の処理を行なう。さらに、一方の
矩形が他方の矩形に完全に含まれる場合には、含まれる
方の矩形を削除する。
以上の様に、本実施例によれば自動レイアウトシステム
によって発生する図形が全て矩形でしかもネット属性，
層属性が与えられる場合に前記矩形の個数を少なくする
ことができる。
によって発生する図形が全て矩形でしかもネット属性，
層属性が与えられる場合に前記矩形の個数を少なくする
ことができる。
発明の効果 以上説明したように、本発明によれば、層とネット属性
が同一である図形どうしの設計基準検証による疑似エラ
ーを防ぐことができ、その実用的効果は大きい。
が同一である図形どうしの設計基準検証による疑似エラ
ーを防ぐことができ、その実用的効果は大きい。
第１図は本発明における一実施例の図形処理システムの
ブロック図、第２図は同実施例の動作説明図、第３図は
他の実施例の図形処理システムのブロック図、第４図は
同実施例の動作説明図である。 １……自動レイアウトシステム、２……矩形データ入力
手段、３……矩形データ分類手段、４……隣接矩形検索
手段、５……ネット属性一致判別手段、６……間隔検証
手段、７……図形データ追加手段、８……追加データ出
力手段、２１……合併矩形判別手段、２２……図形合併
手段。
ブロック図、第２図は同実施例の動作説明図、第３図は
他の実施例の図形処理システムのブロック図、第４図は
同実施例の動作説明図である。 １……自動レイアウトシステム、２……矩形データ入力
手段、３……矩形データ分類手段、４……隣接矩形検索
手段、５……ネット属性一致判別手段、６……間隔検証
手段、７……図形データ追加手段、８……追加データ出
力手段、２１……合併矩形判別手段、２２……図形合併
手段。
Claims (2)
- 【請求項１】層とネットを属性として持つ矩形の集合、
および各層に個別に定義された最小間隔データを入力と
し、同データを層毎に分類する手段と、各層の矩形集合
から任意の２つの隣接する矩形を取り出す手段と、これ
らの矩形に対してネットの属性の一致を判別する手段
と、前記矩形の組がこの含まれる層に対して定義された
最小間隔以下で配置されているかどうか判別する手段と
前段階で最小間隔以下で配置されていると判定された前
記矩形の組の隙間を埋めるような矩形を追加する手段を
備えたことを特徴とする図形処理システム。 - 【請求項２】各層の矩形集合から任意の２つの隣接する
矩形を取り出す手段の後に、前記矩形の組に重なりがあ
り、しかも両者を合併した図形が矩形であるかどうかを
判別する手段と、前記重なりが有り、しかも両者を合併
した図形が矩形となるような２つの矩形を１つに合併す
る手段を備えたことを特徴とする特許請求の範囲第１項
に記載の図形処理システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118518A JPH069057B2 (ja) | 1988-05-16 | 1988-05-16 | 図形処理システム |
| US07/322,322 US5062054A (en) | 1988-03-10 | 1989-03-10 | Layout pattern generation and geometric processing system for LSI circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63118518A JPH069057B2 (ja) | 1988-05-16 | 1988-05-16 | 図形処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01287780A JPH01287780A (ja) | 1989-11-20 |
| JPH069057B2 true JPH069057B2 (ja) | 1994-02-02 |
Family
ID=14738608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63118518A Expired - Lifetime JPH069057B2 (ja) | 1988-03-10 | 1988-05-16 | 図形処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069057B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4794130B2 (ja) * | 2004-01-20 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | マスクパターンデータ自動補正方法及びそのプログラム |
-
1988
- 1988-05-16 JP JP63118518A patent/JPH069057B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01287780A (ja) | 1989-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175844B1 (en) | Ordering groups of text in an image | |
| US5550714A (en) | Schematic generator and schematic generating method | |
| US7356790B2 (en) | Device, method and program for estimating the number of layers BGA component mounting substrate | |
| Seiler | A hardware assisted design rule check architecture | |
| US5450331A (en) | Method for verifying circuit layout design | |
| JPH069057B2 (ja) | 図形処理システム | |
| JP3726442B2 (ja) | 画像特徴量比較装置および画像特徴量比較プログラムを記録した記録媒体 | |
| US5325476A (en) | Method of converting area data into path data | |
| Hershberger | Improved output-sensitive snap rounding | |
| JPH05291403A (ja) | 半導体集積回路のパターンデータ処理方法 | |
| US7278127B2 (en) | Overlapping shape design rule error prevention | |
| US6463572B1 (en) | IC timing analysis with known false paths | |
| JPH10209012A (ja) | マスク検証装置 | |
| JPH0588357A (ja) | マスクパターンの検査方法 | |
| JPH1166230A (ja) | 文書認識装置、文書認識方法及び媒体 | |
| JPS63142465A (ja) | 文字列分割方式 | |
| JPS62169290A (ja) | 化学構造図式認識方式 | |
| JPH0668202A (ja) | 閉図形抽出方法 | |
| Sherwani et al. | Global routing | |
| JPH1021330A (ja) | 文書画像処理方式 | |
| JPH01230248A (ja) | 図形設計規準検証システム | |
| JP3097111B2 (ja) | レイアウト検証装置 | |
| JPS62285184A (ja) | Ｌｓｉ設計方法 | |
| JPH03141483A (ja) | 罫線の除去方法 | |
| JPH07319947A (ja) | 四面体交差探索装置およびその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080202 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 15 |