JPH10209012A - マスク検証装置 - Google Patents

マスク検証装置

Info

Publication number
JPH10209012A
JPH10209012A JP9010286A JP1028697A JPH10209012A JP H10209012 A JPH10209012 A JP H10209012A JP 9010286 A JP9010286 A JP 9010286A JP 1028697 A JP1028697 A JP 1028697A JP H10209012 A JPH10209012 A JP H10209012A
Authority
JP
Japan
Prior art keywords
graphic data
graphic
data
width
extracting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9010286A
Other languages
English (en)
Inventor
Kazuhiro Yamazaki
一弘 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9010286A priority Critical patent/JPH10209012A/ja
Publication of JPH10209012A publication Critical patent/JPH10209012A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路の図形のうち、幅が特定の値
CDである部分を横切る分割線を抽出できず、マスク製
造の精度を低下させていた。 【解決手段】 半導体集積回路の図形データを入力する
データ入力部1、図形データを台形分割している分割線
を抽出する分割線抽出部2、分割線によって分割された
幅が微小値以下である台形を検出する微小幅図形検出部
3、特定の値CDをもつ部分が分割線で区切られている
台形を検出するCD幅図形検出部4、および検出された
微小幅図形およびCD幅図形を出力するデータ出力部5
を備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
マスク製造に用いられる可変成形型荷電ビーム露光装置
用の入力データを検証するマスク検証装置に関する。
【0002】
【従来の技術】近年、半導体集積回路の集積度が増大す
るのに伴い、半導体集積回路のマスク製造には、高速描
画が可能な可変成形型荷電ビーム露光装置を用いること
が主流となっている。可変成形型荷電ビーム露光装置で
は、上辺と下辺とが平行である台形に断面が成形された
荷電ビームによる露光を行ってマスクを作成するため、
装置の入力データは、回路の各図形をある分割線で分割
して生成された台形の集合として表される。従来のマス
ク検証装置においては、図8のフローチャートに示すよ
うに、まず回路の各図形が分割線によって分割された図
形データを入力し(S1)、その分割線を抽出する(S
2)。分割線は、2つの図形データが共有している線分
であり、共有していない線分は分割前の辺である。次
に、分割してできた台形のうち、その幅(上辺と下辺と
の距離)がある微小値以下であり、他の図形データに挟
まれていないものを検出する(S3)。これは、他の図
形データに挟まれていない台形の幅がある微小値以下に
なると、マスク上におけるその部分のできあがり寸法の
精度が急に悪くなることが知られているからである。な
お、台形の上辺と下辺とが共に分割線である場合に、そ
の台形が他の図形データに挟まれていると判断する。例
えば図9に示すように、図形データが分割線Aおよび分
割線Bによって台形a、台形b、および台形cに分割さ
れて、台形aおよび台形bのそれぞれの幅が微小値以下
εとなったとする。この場合、台形aと台形bの右部分
(斜線部)のマスク上のできあがり寸法の精度が非常に
悪くなる。台形bの左半分は上辺、下辺ともに分割線A
であり台形aと台形cとに挟まれているので、できあが
り寸法の精度に影響しない。最後に検出された台形また
はその部分を画面上等に出力して(S4)、分割線のチ
ェックおよび修正を行う。
【0003】
【発明が解決しようとする課題】上記のような従来のマ
スク検証装置においては、分割されてできた台形のうち
微小幅をもつ台形を検出することはできたが、半導体集
積回路には、例えばトランジスタのゲート電極部の幅の
ように、CD(=Critical Dimension)と呼ばれるマ
スク製造において重要な意味をもつ幅の部分があり、そ
の部分が分割線によって区切られていても、それを検出
することができなかった。その寸法の製造のばらつき
は、できあがった半導体集積回路の性能に大きく影響を
与えるため、慎重に考慮する必要がある。しかし、従来
の装置においては、図形の分割線の方向を考慮する技術
がなかったので、集積回路の性能に関するマスクデータ
の良し悪しを十分に評価することができなかった。
【0004】この発明は、上記のような課題を解決する
ためになされたもので、第1の目的は、マスク製造の精
度を低下させる図形データを確実に検出できるマスク検
証装置を得るものである。また、第2の目的は、検証を
高速に行えるマスク検証装置を得るものである。
【0005】
【課題を解決するための手段】この発明に係るマスク検
証装置においては、半導体集積回路を構成している各図
形を分割線によって上辺と下辺とが平行な台形に区切る
ことにより成される図形データを検証対象として入力す
る手段、上記分割線を抽出する手段、上記図形のうち、
幅が特定の値CDである図形を抽出する手段、および上
記抽出された分割線のうち、上記特定の値CDを横切る
方向に分割している分割線を検出する手段を備えるもの
である。
【0006】また、半導体集積回路の図形データをフィ
ールドごとに入力する手段、入力した図形データに含ま
れる上記台形の集合を包括する最小の矩形領域を縦横そ
れぞれ特定の値CDずつ拡大した矩形領域に存在する図
形データを抽出する手段を備えるものである。
【0007】また、半導体集積回路の図形データを入力
する手段、入力した図形データから同一セルの並び(繰
り返し図形)を抽出する手段、および抽出されたセルの
並びから他の図形データと隣接しないセルを削除する手
段を備えるものである。
【0008】
【発明の実施の形態】
実施の形態1.図1は、本発明の実施の一形態例による
マスク検証装置の機能ブロック図であり、1は半導体集
積回路の図形データを入力するデータ入力部、2は台形
分割している分割線を抽出する分割線抽出部、3は幅が
微小値以下である台形を検出する微小幅図形検出部、4
は特定の値CDの部分が分割線で区切られている台形を
検出するCD幅図形検出部である。5は微小幅図形検出
部3およびCD幅図形検出部4で検出された図形を出力
するデータ出力部である。
【0009】上記のように構成されたマスク検証装置に
おける動作について、図2のフローチャートを参照しな
がら説明する。まず、従来と同様、図形データを入力し
(S1)、分割線を抽出する(S2)。そして、分割し
てできた台形のうち、その幅がある微小値ε以下であ
り、他の図形に挟まれていないものを検出する(S
3)。一方、台形分割前の幅が特定の値CDである部分
を検索して、その部分が分割線で区切られているか否か
を検出し、区切られている部分を抽出する(T1)。例
えば図3の(a)に示すように、台形分割前の幅が特定
の値CDのひとつであるトランジスタのゲート電極部の
図形を検索して、その幅がw1であったとすると、図3
(b)のように、w1の幅を分割して台形Cと台形Dと
を生成した場合と、図3(c)のように、w1の幅を残
したままその幅の方向に分割して台形Eと台形Fとを生
成した場合とでは、図3(c)のように分割した方が、
できあがり寸法の精度が良くなり、半導体集積回路の性
能が向上する。したがって、図3(b)のような分割線
があれば、エラーとして検出するのである。最後に、S
3で検出された微小幅部分を斜線で表示したり、T1で
抽出された分割線を出力する(T2)。以上のように、
マスク製造の精度を低下させる図形を確実に検出でき
る。
【0010】実施の形態2.なお、上記実施の形態1に
おいては、微小幅部分やCD幅が分割された部分を検出
する方法について説明したが、本実施の形態2において
は、検証対象となる図形データを効率よく選択する方法
について、図4のフローチャートを参照しながら述べ
る。まず、実施の形態1同様、図形データを入力する
(S1)。可変成形型荷電ビーム描画装置用マスクで
は、各図形はフィールド(マスクを動かさずに荷電ビー
ムの偏向だけで描画できるマスクデータの部分領域)に
振り分けられており、各フィールド単位で検証を行う。
任意にフィールドを選択し、まだ検証処理をしていない
フィールドがあれば(U1でNのとき)、そのフィール
ド内に存在する図形集合X1を求める。そして、その図
形集合を包括する最小の矩形領域を縦横ともに特定の値
CDずつ拡大した領域を検証対象領域とする(U2)。
この拡大した領域が隣接するフィールドと交差して、そ
の部分に図形データが存在すれば、それらを周辺図形集
合X2として検証対象に加える。最小矩形領域をCDだ
け拡大するのは、当該フィールド内の図形データが隣接
するフィールド内の図形データとつながってる場合があ
り、その幅がCDであるものを抽出するためである。
【0011】選択されたフィールドにおいて、幅が特定
の値CD=w2である図形を検索する例を図5を用いて
説明する。フィールドFi内には黒色で表した図形集合
1が存在する。これら図形集合X1を包括する最小の矩
形領域(灰色で表した部分)を縦横ともに特定の値w2
ずつ拡大した領域(点線で表した部分)を検証対象領域
とするのである。したがって、この場合、点線領域が隣
接フィールドFjと交差した部分に存在する周辺図形集
合X2(斜線で表した部分)も、上記図形集合X1ととも
に検証対象となる。次に、抽出した検証対象に対して、
実施の形態1と同様、分割線を抽出し(S2)、微小幅
部分の検出(S3)、CD幅を横切る方向に図形を分割
している部分の検出(T1)を行い、検出された部分に
ついてはその部分を出力する(T2)。ただし、検出さ
れた部分が図形集合X2に属する図形データであるなら
ば、その図形は、その図形データが存在するフィールド
(上記の例ではフィールドFj)においての検証におい
て抽出されるので、当該フィールド(上記の例ではフィ
ールドFi)での出力は行わない。抽出された分割線が
フィールド間の境界線である場合は、どちらのフィール
ドにおいて抽出するかを予め決めておけば良い。このよ
うにすることで、上記U2〜T2の処理を複数の処理装
置で並列に行っても互いに独立しているので問題はな
く、したがって、複数のフィールドを同時に処理でき、
しかも図形データを重複して抽出することもない。その
後、U1にもどり上記の処理を繰り返す。すべてのフィ
ールドに対して検証処理を完了したなら(U1でYのと
き)、処理を終了する。以上のように、検証対象領域を
必要最小限に限定し、しかも複数のフィールドを並列に
処理できるので、検証が高速に行える。
【0012】実施の形態3.なお、基本図形集合(セ
ル)が繰り返されている場合は、そのうちの一つのみを
検証するだけでよく、このように検証対象図形数を削減
することにより、検証の高速化が図れる。図6のフロー
チャートに示すように、図形データを入力したあと(S
1)、フィールド単位に検証せず、図形データ全体か
ら、同じ情報をもつ繰り返し図形を抽出する(V1)。
そのうち繰り返し図形にのみ隣接していて他の図形と接
し得ないセルを抽出して(V2)、そのうちの一つだけ
を検証対象とし、残りは削除する。他の図形が接し得る
最外周セルについては、検証対象図形として残しておく
(V3)。その後、残された必要最小限の図形データを
検証対象とし、実施の形態1および2と同様にして、微
小幅図形およびCD幅図形の抽出を行う。例えば図7
(a)は、縦横10×6の繰り返し図形がフィールドF
1〜F4にまたがって存在しているが、各フィールド単位
で検証を行った場合を示したもので、検証を行うセルを
黒色で示している。フィールド単位で検証を行なうと、
隣接するフィールドの情報は同時に入力されないので、
最外周セルは他の図形データと接している可能性がある
と判断され、すべて検証を行う必要がある。白色で表し
たセルについては他の図形と接続していないことがわか
っているので一つのみを検証するだけでよい。一方、本
実施の形態例で述べたように、フィールド単位で展開せ
ず、まず図形データ全体から繰り返し図形を抽出し、そ
のうち繰り返し図形にのみ隣接しているセルを抽出して
削除することにより、図7(b)に示すように、縦横1
0×6の繰り返し図形の最外周セル(黒色で表した部
分)と白色で表したセルひとつのみが検証対象図形とな
る。以上のように、繰り返し図形については、検証対象
の図形数を削減でき、検証の高速化が図れる。
【0013】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
【0014】図形の幅が特定の値である部分を横切る方
向に分割している分割線を抽出するようにしたので、マ
スク製造精度を低下させる図形を確実に検出できる。
【0015】また、各フィールドに存在する図形データ
を包括する最小矩形領域の縦横を特定の値ずつ拡大した
領域を検証対象領域とし、フィールドごとに並列処理が
行えるので、効率のよい検証が行える。
【0016】また、同一セルの並びが存在する場合に
は、他の図形には隣接せず同一セルにのみ隣接する図形
を検証対象から削除するので、検証する図形数が削減
し、検証の高速化が図れる。
【図面の簡単な説明】
【図1】 この発明によるマスク検証装置を示す機能ブ
ロック図である。
【図2】 この発明の実施の形態1による処理の流れを
示すフローチャートである。
【図3】 特定の値CDの幅を横切る方向に分割した例
を示す図である。
【図4】 この発明の実施の形態2による処理の流れを
示すフローチャートである。
【図5】 図4のU2の処理を説明する図である。
【図6】 この発明の実施の形態3による処理の流れを
示すフローチャートである。
【図7】 図6のV3の処理を説明する図である。
【図8】 従来のマスク検証装置による処理の流れを示
すフローチャートである。
【図9】 台形分割して微小部分が発生した例を示す図
である。
【符号の説明】
1 データ入力部、2 分割線抽出部、3 微小幅図形
検出部、4 CD幅図形検出部、5 データ出力部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路を構成している各図形を
    分割線によって上辺と下辺とが平行な台形に区切ること
    により成される図形データを検証対象として入力する手
    段、上記分割線を抽出する手段、上記図形のうち、幅が
    特定の値CD(=Critical Dimension;マスク製造上
    の条件により予め定められた幅)である図形を抽出する
    手段、および上記抽出された分割線のうち、上記特定の
    値CDを横切る方向に分割している分割線を検出する手
    段を備えたことを特徴とするマスク検証装置。
  2. 【請求項2】 分割線によって上辺と下辺とが平行な台
    形に区切られた半導体集積回路の図形データを、荷電ビ
    ーム描画装置の電磁偏向で描画可能な部分領域(以降フ
    ィールドという)ごとに入力する手段、入力した図形デ
    ータに含まれる上記台形の集合を包括する最小の矩形領
    域を縦横それぞれ特定の値CDずつ拡大した矩形領域に
    存在する図形データを抽出する手段を備え、上記拡大し
    た矩形領域内に存在する図形データを検証対象とするこ
    とを特徴とする請求項1記載のマスク検証装置。
  3. 【請求項3】 分割線によって上辺と下辺とが平行な台
    形に区切られた半導体集積回路の図形データを入力する
    手段、入力した図形データから同一セルの並び(繰り返
    し図形)を抽出する手段、および抽出された同一セルの
    並びから他の図形データと隣接しないセルを削除する手
    段を備え、削除されないで残った最外周のセルを検証対
    象とすることを特徴とする請求項1記載のマスク検証装
    置。
JP9010286A 1997-01-23 1997-01-23 マスク検証装置 Pending JPH10209012A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9010286A JPH10209012A (ja) 1997-01-23 1997-01-23 マスク検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9010286A JPH10209012A (ja) 1997-01-23 1997-01-23 マスク検証装置

Publications (1)

Publication Number Publication Date
JPH10209012A true JPH10209012A (ja) 1998-08-07

Family

ID=11746077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9010286A Pending JPH10209012A (ja) 1997-01-23 1997-01-23 マスク検証装置

Country Status (1)

Country Link
JP (1) JPH10209012A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292063B1 (ko) * 1999-03-26 2001-06-01 황인길 임계치수 및 중첩도 측정방법
KR100336523B1 (ko) * 1999-10-18 2002-05-11 윤종용 반도체소자 제조방법
JP2002343702A (ja) * 2001-05-17 2002-11-29 Dainippon Printing Co Ltd 可変成形型描画装置用の描画図形データの検証ツール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292063B1 (ko) * 1999-03-26 2001-06-01 황인길 임계치수 및 중첩도 측정방법
KR100336523B1 (ko) * 1999-10-18 2002-05-11 윤종용 반도체소자 제조방법
JP2002343702A (ja) * 2001-05-17 2002-11-29 Dainippon Printing Co Ltd 可変成形型描画装置用の描画図形データの検証ツール

Similar Documents

Publication Publication Date Title
CA2573729C (en) Method and apparatus for locating short circuit faults in an integrated circuit layout
US7831942B1 (en) Design check database
US9563943B2 (en) Based sampling and binning for yield critical defects
US4510616A (en) Design rule checking using serial neighborhood processors
US4441207A (en) Design rule checking using serial neighborhood processors
US20110145775A1 (en) Cell library, layout method, and layout apparatus
JP5033018B2 (ja) 重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法
JP2006259943A (ja) 集積回路のレイアウト設計システム及びその方法並びにプログラム
CN114730353A (zh) 使用具有金属线的单元进行电路设计
JPH10209012A (ja) マスク検証装置
JP2003086689A (ja) 半導体の不良解析用cadツール及び半導体の不良解析方法
US7683352B2 (en) Electron beam writing data creating method and electron beam writing data creating apparatus
JP2002217300A (ja) セル配置方法
US6523160B2 (en) Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method
JP5061422B2 (ja) パターン補正方法及びパターン補正装置
JP2964995B2 (ja) 図形処理装置
JP2004334461A (ja) 文字認識装置及び文字認識プログラム
CN113076607B (zh) 化学机械研磨工艺模型的预测方法
JP2581401B2 (ja) 集積回路配線装置及び方法
TW202240533A (zh) 影像拼接方法
JPH117493A (ja) 文字認識処理装置
JP3442206B2 (ja) 文字認識方法及び文字認識装置
JPH08297746A (ja) 画像処理方法及び装置
JPH10294377A (ja) 半導体装置の自動レイアウト設計方法および装置
JP2000068342A (ja) ウエハ外観検査装置およびウエハ外観検査方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term