JP2002217300A - セル配置方法 - Google Patents

Abstract

(57)【要約】 【課題】ＣＴＳ設計でのスキューを満足させ、かつ電圧
降下を最小限に抑圧してセル配置後のバッファの配置修
正や電源ＧＮＤ配線の修正を不要とする。 【解決手段】レイアウト領域に対して仮想的な格子１
１，１２を設定しこの格子１１，１２で区切られた部分
領域１３内に複数個のロウｊ，ｊ＋１，・・・，ｊ＋
ｘ、ｊ，ｊ−１，・・・，ｊ−ｙを配置する。各ロウの
各々毎にタイミング制約を満足するようにセル配置を行
う（ステップＳ１〜Ｓ５）。次に、ＣＴＳ設計ステップ
Ｓ６で、各ロウのの消費電流を調査しこの消費電流情報
に基づき、クロックバッファＢ１を消費電流の少ないロ
ウに配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はセル配置方法に関
し、特にコンピュータ支援設計（ＣＡＤ）を用いてスタ
ンダードセルを配置してレイアウトを行うセル配置方法
に関する。

【０００２】

【従来の技術】大規模集積回路のレイアウト設計には、
ＣＡＤを用いた配置配線ツールが広く利用されている。
この種の従来用いられている配置配線ツールにおいて
は、レイアウト処理の手順はフロアプランによってチッ
プ上の概略レイアウトを決定し、電源線やクロック等の
特種配線の経路を決定し、それらのフロアブランに従っ
て一般のセルの配置の詳細を決定し、配線を行なうよう
にしている。

【０００３】従来より一般配線については、各種の自動
配線アルゴリズムが提案され利用されている。

【０００４】ゲートアレイ等は、マクロセル（以下、セ
ル）と呼ばれる、予め設計された単位機能の回路素子を
列状（カラム）または行状（ロウ）に配列し、その上に
電源線、グランド線を通す方式である。そして、スタン
ダードセル方式の場合には、セル上に電源線、グランド
線が作り付けられており、セルを側面を接して並べるだ
けで電源・グランド配線が完成するように工夫されてい
る。以下、説明の便宜上、ロウ配列のスタンダードセル
方式について説明する。ロウとは、均一な配置グリッド
（格子）からなる行方向の１次元のセルアレイであり、
タイプが一致するセルをその中に配置するものである。

【０００５】このようなスタンダードセル方式の半導体
集積回路の製造においては、殆どの場合、２層以上の金
属配線層が利用されるために電源・グランド配線におい
ても垂直方向を第１配線層、水平方向を第２配線層等と
分けて利用する場合が多い。

【０００６】ところで、スタンダードセル方式の集積回
路の設計においては、配線に利用できるスペースが少な
いために電源・グランド配線の幅もできる限り狭くする
ことが望ましい。しかし、配線の幅があまり狭くなる
と、エレクトロマイグレーションの危険等のために十分
な電流を流せない問題や、電源・グランド電位の変動が
配線抵抗により起こる問題があった。

【０００７】一般的な従来の配置配線ツールによる従来
の第１のセル配置方法においては、スタンダードセルを
ロウ（行方向セルアレイ）に沿って所定の配置領域にラ
ンダムに配置させた後、セル間パスの遅延がタイミング
制約を満足する様、配置位置を改善する方法を取ってい
るが、配置されたセルに供給される電源電流については
考慮されていなかった。

【０００８】その結果、ロウに配置されているセル群の
消費電流値が配線の電流容量を超えて大きくなった場
合、上述の理由により、電圧降下により動作に十分な電
源・ＧＮＤ電圧が供給できず、回路の動作が不安定にな
っていた。

【０００９】このような問題を避けるためには、本来の
電源及びグランド配線（以下、電源ＧＮＤ配線）に垂直
に他の層の配線で電源補強を行なう手法が利用されてい
る。しかしながら、このような電源補強も配線のための
スペースを必要とするので、特性上も信頼性上も問題の
ない範囲で最少限にする必要があり、自動化の困難な設
計上のステップとなっており、このために、多くの場
合、設計者がグラフィックエディタ等を利用して人手に
より配線設計を行なわなければならなかった。

【００１０】上記問題点を改善する特許第２９０１０７
８号公報記載の従来の第２のセル配置方法は、チップ上
のレイアウト領域を幾つかの仮想的な格子上に区切り、
区切られた各領域の消費電力を求め、電源配線を設計す
るというものである。

【００１１】従来の第２のセル配置方法をフローチャー
トで示す図１７を参照して、電源配線の設計方法につい
て説明すると、まず、１チップに対して仮想的な格子を
設定し、各格子の辺に沿って電源ＧＮＤ配線を行う（ス
テップＰ１）。次に格子で分割された、各部分領域毎に
領域内に含まれるセル全てを１つの等価な定電流電源に
置きかえる。等価な電流源に置き換えるためには、論理
シミュレーションを実行して、所定時間内における消費
電流値を積算する（ステップＰ２〜Ｐ７）。

【００１２】次に各格子の辺に沿った電源ＧＮＤ配線を
等価な抵抗素子に置き換えて回路方程式を作成し（ステ
ップＰ８）、各節点の電位を解析する（ステップＰ９，
Ｐ１０）。この様にして、設計者は電圧降下が顕著な領
域および電圧降下が緩い領域を知ることができ、電圧降
下が顕著な領域に含まれるセルを比較的電圧降下の緩い
領域に置き換えたり、あるいは電源配線を追加・修正す
ることにより、電圧降下を抑えることができるのである
（ステップＰ１２，Ｐ１３）。

【００１３】一方、上述した従来の第１のセル配置方法
にてクロックツリーシンセシス（ＣＴＳ）を設計する場
合、クロックツリーに挿入されるバッファ（以下、クロ
ックバッファ）はクロックツリー末端のラッチ回路群が
配置されている領域の近傍に置かれ、またクロックスキ
ューを整合させるために遅延を付加する場合には、配線
容量が大きくなるようクロックネットを迂回させて配線
している。

【００１４】そのためＣＴＳ設計の対象となるレイアウ
トデータは、全てのセルの配置位置が決定されており、
なおかつ電源ＧＮＤ配線が完了していなくてはならな
い。

【００１５】最近では、配線容量まで考慮する配置配線
ツールが提案され使用され始めてはいるが、セルの消費
電力までは未だ考慮されていない状況である。

【００１６】特にＣＴＳ設計では、消費電流の大きいク
ロックバッファを多数配置するにも関わらず、クロック
バッファが配置されるロウの消費電流値が許容値内であ
るかどうかの判定手段を持っておらず、配置対象のクロ
ックバッファを消費電流の多いロウに配置してしまい、
電圧降下によって十分な電源電圧が供給されない可能性
があり、回路の動作が不安定になっていた。

【００１７】上述した従来の第２のセル配置方法におい
ては、ＣＴＳの設計については特に記載されていないの
で、上記問題は存在する。

【００１８】そのため、従来の第１のセル配置方法では
勿論のこと、従来の第２のセル配置方法により最小限の
電源ＧＮＤ配線で電源構造を設計しても、また新たに電
源ＧＮＤ配線を追加すること、既存の電源ＧＮＤ配線幅
を太くすること、あるいはセルを移動させる等の必要が
生じ、修正工数が増大していた。

【００１９】

【発明が解決しようとする課題】上述した従来の第１の
セル配置方法は、スタンダードセルをロウに沿って所定
の配置領域にランダムに配置させた後、セル間パスの遅
延がタイミング制約を満足する様、配置位置を改善する
方法を取っているが、配置されたセルに供給される電源
電流については考慮されていないため、ロウに配置され
ているセル群の消費電流値が配線の電流容量を超えて大
きくなった場合、上述の理由により、電圧降下により動
作に十分な電源ＧＮＤ電圧が供給できず、回路の動作が
不安定になるという欠点があった。

【００２０】上記問題点を改善する従来の第２のセル配
置方法は、１チップレイアウトを幾つかの仮想的な格子
上に区切り、区切られた各領域の消費電力を求め、電源
配線を設計するが、クロックツリーシンセシス（ＣＴ
Ｓ）を設計する場合、ＣＴＳ設計の対象となるレイアウ
トデータが、全てのセルの配置位置が決定済みで、なお
かつ電源ＧＮＤ配線が完了済みである必要があるため、
最小限の電源ＧＮＤ配線で電源構造を設計しても、また
新たに電源ＧＮＤ配線を追加すること、既存の電源ＧＮ
Ｄ配線幅を太くすること、あるいはセルを移動させる等
の必要が生じ、修正工数が増大するという欠点があっ
た。

【００２１】本発明の目的は、上記欠点を解消し、ＣＴ
Ｓ設計におけるスキューを満足させるとともに、電圧降
下を最小限に抑圧することにより、セル配置後のバッフ
ァの配置修正や電源ＧＮＤ配線の修正を不要とし、設計
工数を削減可能とするセル配置方法を提供することにあ
る。

【００２２】

【課題を解決するための手段】請求項１記載の発明のセ
ル配置方法は、予め設計された単位機能の回路素子であ
るセルを複数個一次元方向に配置した一次元セルアレイ
から成る一次元配列のスタンダードセル方式の半導体集
積回路のセル配置方法において、半導体基板上の設計対
象チップのレイアウト領域に対して仮想的な格子を設定
しこの格子で区切られた各々の領域内に複数個の前記一
次元セルアレイを配置し、これら前記一次元セルアレイ
の各々毎に所定のタイミング制約を満足するようにセル
配置を行った後、前記一次元セルアレイの各々の消費電
流を調査しこの消費電流情報に基づき前記セル配置後必
要となった追加セルを前記消費電流の少ない前記一次元
セルアレイに配置することを特徴とするものである。

【００２３】また、請求項２記載の発明は、請求項１記
載のセル配置方法において、前記一次元セルアレイが、
前記レイアウト領域における行方向に前記セルを配置し
たロウであることを特徴とするものである。

【００２４】また、請求項３記載の発明は、前記追加セ
ルが、前記セル配置後に実行するクロックツリーシンセ
シスにおけるクロックバッファであり、このクロックバ
ッファの配置候補の全ての前記一次元セルアレイの消費
電流を調査し、前記消費電流の最も少ない前記一次元セ
ルアレイに前記クロックバッファを配置することを特徴
とするものである。

【００２５】請求項４記載の発明のセル配置方法は、予
め設計された単位機能の回路素子であるセルを複数個一
次元方向に配置した一次元セルアレイから成る一次元配
列のスタンダードセル方式の半導体集積回路のセル配置
方法において、配置対象の各セルのタイミング情報であ
るセルタイミング情報と、予め設定されたタイミング制
約とに基づきタイミング制約を満足するように前記セル
を配置するセル配置ステップと、全ての前記セルの配置
後、半導体基板上の設計対象チップのレイアウト領域の
データである１チップのレイアウトデータに対して仮想
的な格子を設定し、前記格子の辺に沿って電源と接地の
配線を行う電源接地配線ステップと、前記セルの各々の
消費電流値から成るデータベースであるセル消費電流情
報に基づき設定した前記格子によって区切られた全ての
部分領域内の前記一次元セルアレイの消費電流及び電圧
降下値を算出する電圧降下値算出ステップと、前記電圧
降下値算出ステップで求めた電圧降下値が許容値以内か
を判定する電圧降下値判定ステップと、前記電圧降下値
判定ステップで、許容値を超える場合にはセルの移動あ
るいは電源配線を修正して電圧降下を許容値内に抑える
ための電源接地配線の再配線設計を行う電源接地配線再
配線ステップと、前記電圧降下値判定ステップで、前記
セル配置及び前記電源接地配線が完了した前記レイアウ
トデータに対してクロックツリーシンセシス（ＣＴＳ）
設計を行いこのＣＴＳ設計の結果必要となるクロックバ
ッファを消費電流の最も少ない前記一次元セルアレイに
配置するよう最適化するＣＴＳ設計ステップとを有する
ことを特徴とするものである。

【００２６】また、請求項５記載の発明は、請求項４記
載のセル配置方法において、前記ＣＴＳ設計ステップ
が、前記セルタイミング情報に基づき、スキューを整合
させるため複数の前記クロックバッファをクロックネッ
トに挿入するためのクロックバッファ挿入領域である第
１の配置領域を探索するクロックバッファ挿入領域探索
ステップと、前記第１の配置領域に含まれる前記一次元
セルアレイを全て選出し、この一次元セルアレイ群で形
成される領域を第２の領域とする領域選出ステップと、
予め算出した前記一次元セルアレイの各々の消費電流値
を検索する一次元セルアレイ消費電流算出ステップと、
前記一次元セルアレイ消費電流算出ステップで得られた
データの中から最も消費電流の少ない一次元セルアレイ
を選出しこの一次元セルアレイで形成される領域を第３
の配置領域とする最小消費電流一次元セルアレイ選出ス
テップと、前記第１及び第３の配置領域の重なる領域を
第４の配置領域として選出する配置候補領域選出ステッ
プと、前記第４の配置領域内に前記クロックバッファを
配置できるかを判断するクロックバッファ配置判断ステ
ップと、前記クロックバッファ配置判断ステップで、前
記クロックバッファの配置が不可能な場合に、次に消費
電流の少ない前記一次元セルアレイロウを前記第３の配
置領域として新たに前記第４の配置領域を再選出する配
置候補領域再選出ステップと、前記第４の配置領域内に
前記クロックバッファを配置するクロックバッファ配置
ステップと、算出した電圧降下分が許容値以内か判定す
る算出電圧降下値判断ステップと、前記算出電圧降下値
判断ステップで、前記電圧降下分が許容値を超える場合
はその電圧降下分とクロックバッファを配置した座標デ
ータをワーニングメッセージとして出力するワーニング
表示ステップと、前記クロックバッファ挿入領域探索ス
テップから前記算出電圧降下値判断ステップまでの処理
を、全ての前記クロックバッファに対して行ったかを判
定する処理終了判定ステップと、全ての前記クロックバ
ッファの配置位置が確定した後、クロックネットの配線
実行及び遅延値算出を行うクロック配線実行遅延値算出
ステップと、スキューチェックを実行し、スキューが満
足すれば前記ＣＴＳ設計を完了するスキュー判定ステッ
プとを有することを特徴とするものである。

【００２７】また、請求項６記載の発明は、請求項４記
載のセル配置方法において、前記ＣＴＳ設計ステップ
が、前記セルタイミング情報に基づき、スキューを整合
させるため複数の前記クロックバッファをクロックネッ
トに挿入するためのクロックバッファ挿入領域である第
１の配置領域を探索するクロックバッファ挿入領域探索
ステップと、前記第１の配置領域に含まれる前記一次元
セルアレイを全て選出し、この一次元セルアレイ群で形
成される領域を第２の領域とする領域選出ステップと、
予め算出した前記一次元セルアレイの各々の消費電流値
を検索する一次元セルアレイ消費電流算出ステップと、
前記一次元セルアレイ消費電流算出ステップで得られた
データの中から最も消費電流の少ない一次元セルアレイ
を選出しこの一次元セルアレイで形成される領域を第３
の配置領域とする最小消費電流一次元セルアレイ選出ス
テップと、前記第１及び第３の配置領域の重なる領域を
第４の配置領域として選出する配置候補領域選出ステッ
プと、前記第４の配置領域内に前記クロックバッファを
配置できるかを判断するクロックバッファ配置判断ステ
ップと、前記クロックバッファ配置判断ステップで、前
記クロックバッファの配置が不可能な場合に、前記第３
の配置領域から前記第４の配置領域を除く第５の配置領
域を抽出する第５の配置領域選出ステップと、前記第５
の配置領域内に前記クロックバッファを配置できるかを
判断する第５の配線領域クロックバッファ配置判断ステ
ップと、前記第４又は第５の配置領域内に前記クロック
バッファを配置するクロックバッファ配置ステップと、
算出した電圧降下分が許容値以内か判定する算出電圧降
下値判断ステップと、前記算出電圧降下値判断ステップ
で、前記電圧降下分が許容値を超える場合はその電圧降
下分とクロックバッファを配置した座標データをワーニ
ングメッセージとして出力するワーニング表示ステップ
と、前記クロックバッファ挿入領域探索ステップから前
記算出電圧降下値判断ステップまでの処理を、全ての前
記クロックバッファに対して行ったかを判定する処理終
了判定ステップと、全ての前記クロックバッファの配置
位置が確定した後、クロックネットの配線実行及び遅延
値算出を行うクロック配線実行遅延値算出ステップと、
スキューチェックを実行し、スキューが満足すれば前記
ＣＴＳ設計を完了するスキュー判定ステップとを有する
ことを特徴とするものである。

【００２８】また、請求項７記載の発明は、請求項４記
載のセル配置方法において、前記ＣＴＳ設計ステップ
が、前記セルタイミング情報に基づき、スキューを整合
させるため複数の前記クロックバッファをクロックネッ
トに挿入するためのクロックバッファ挿入領域である第
１の配置領域を探索するクロックバッファ挿入領域探索
ステップと、前記第１の配置領域に含まれる前記一次元
セルアレイを全て選出し、この一次元セルアレイ群で形
成される領域を第２の領域とする領域選出ステップと、
予め算出した前記一次元セルアレイの各々の消費電流値
を検索する一次元セルアレイ消費電流算出ステップと、
前記一次元セルアレイ消費電流算出ステップで得られた
データの中から最も消費電流の少ない一次元セルアレイ
を選出しこの一次元セルアレイで形成される領域を第３
の配置領域とする最小消費電流一次元セルアレイ選出ス
テップと、前記第３の領域内の前記格子辺に沿って前記
クロックバッファが配置可能かを判定する格子辺近傍ク
ロックバッファ配置可能判定ステップと、前記格子辺近
傍クロックバッファ配置判断ステップで、前記クロック
バッファの配置が不可能な場合に、次に消費電流の少な
い前記一次元セルアレイを前記第３の配置領域として再
選出する配置候補領域再選出ステップと、前記第４の配
置領域内に前記クロックバッファを配置するクロックバ
ッファ配置ステップと、算出した電圧降下分が許容値以
内か判定する算出電圧降下値判断ステップと、前記算出
電圧降下値判断ステップで、前記電圧降下分が許容値を
超える場合はその電圧降下分とクロックバッファを配置
した座標データをワーニングメッセージとして出力する
ワーニング表示ステップと、前記クロックバッファ挿入
領域探索ステップから前記算出電圧降下値判断ステップ
までの処理を、全ての前記クロックバッファに対して行
ったかを判定する処理終了判定ステップと、全ての前記
クロックバッファの配置位置が確定した後、クロックネ
ットの配線実行及び遅延値算出を行うクロック配線実行
遅延値算出ステップと、スキューチェックを実行し、ス
キューが満足すれば前記ＣＴＳ設計を完了するスキュー
判定ステップとを有することを特徴とするものである。

【００２９】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００３０】本実施の形態のセル配置方法は、予め設計
された単位機能の回路素子であるセルを複数個一次元方
向に配置した一次元セルアレイから成る一次元配列のス
タンダードセル方式の半導体集積回路のセル配置方法に
おいて、半導体基板上の設計対象チップのレイアウト領
域に対して仮想的な格子を設定しこの格子で区切られた
各々の領域内に複数個の上記一次元セルアレイを配置
し、これら上記一次元セルアレイの各々毎に所定のタイ
ミング制約を満足するようにセル配置を行った後、上記
一次元セルアレイの各々の消費電流を調査し、この消費
電流情報に基づき上記セル配置後必要となった追加セル
を消費電流の少ない上記一次元セルアレイに配置するこ
とを特徴とするものである。

【００３１】すなわち、上記追加セルが、セル配置後に
実行するクロックツリーシンセシス（ＣＴＳ）における
クロックバッファであり、このクロックバッファの配置
候補の全ての上記一次元セルアレイの消費電流を調査
し、消費電流の最も少ない一次元セルアレイに上記クロ
ックバッファを配置することにより、上記消費電流が流
れる電源配線の抵抗による電圧降下を抑制できる。

【００３２】次に、本発明の第１の実施の形態をフロー
チャートで示す図１を参照すると、この図に示す本実施
の形態のセル配置方法は、配置対象の各セルのタイミン
グ情報を格納したセルタイミング情報ファイルＦ１（以
下図ではファイルを省略）からのセルタイミング情報
と、予め設定されたタイミング制約を格納したタイミン
グ制約ファイルＦ２からのタイミング制約とに基づきタ
イミング制約を満足するようにセルを配置するセル配置
ステップＳ１と、全てのセルの配置後、半導体基板上の
設計対象チップのレイアウト領域のデータである１チッ
プレイアウトデータに対して仮想的な格子を設定し、格
子辺に沿って電源とＧＮＤ（接地）の配線を行う電源Ｇ
ＮＤ配線ステップＳ２と、各セルの消費電流値をデータ
ベースとして格納したセル消費電流ファイルＦ３からの
セル消費電流情報に基づき設定した格子によって区切ら
れた全ての部分領域内のロウの消費電流及び電圧降下分
を算出すると共に各ロウの消費電流値をロウ消費電流フ
ァイルＦ４に格納する電圧降下算出ステップＳ３と、ス
テップＳ３で求めた電圧降下値が許容値以内かを判定す
るステップＳ４と、ステップＳ４で、許容値を超える場
合にはセルの移動あるいは電源配線を修正して電圧降下
を許容値内に抑えるための電源ＧＮＤ配線の再配線設計
を行う電源ＧＮＤ配線再配線ステップＳ５と、セル配置
及び電源ＧＮＤ配線が完了したレイアウトデータに対し
てクロックツリーシンセシス（ＣＴＳ）設計を行いこの
ＣＴＳ設計の結果必要となるクロックバッファを消費電
流の最も少ないロウに配置するよう最適化するＣＴＳ設
計ステップＳ６とを有する。

【００３３】ここで、ロウは、均一な配置グリッドから
なる行方向の一次元のセルアレイのことである。

【００３４】ＣＴＳ設計ステップＳ６は、セルタイミン
グ情報ファイルＦ１からのセルタイミング情報に基づ
き、スキューを整合させるため複数のクロックバッファ
をクロックネットに挿入するためのクロックバッファ挿
入領域である配置領域Ａを探索するクロックバッファ挿
入領域探索ステップＳ６１と、配置領域Ａに含まれるロ
ウを全て選出し、このロウ群で形成される領域を領域Ｂ
とする領域選出ステップＳ６２と、ロウ消費電流ファイ
ルＦ４から領域Ｂ内の各ロウの消費電流値のデータを読
み出すロウ消費電流算出ステップＳ６３と、得られたデ
ータの中から最も消費電流の少ないロウを選出しこのロ
ウで形成される領域を配置領域Ｃとする最小消費電流ロ
ウ選出ステップＳ６４と、配置領域Ａと配置領域Ｃの重
なる領域を配置領域Ｄとして選出する配置候補領域選出
ステップＳ６５と、配置領域Ｄ内にクロックバッファを
配置できるかを判断するステップＳ６６と、配置領域Ｄ
内に多くのセルが配置されていてクロックバッファを置
くことができない場合は、次に消費電流の少ないロウを
領域Ｃとして新たに配置領域Ｄを再選出する配置候補領
域再選出ステップＳ６７と、配置領域Ｄ内にクロックバ
ッファを配置するステップＳ６８と、算出した電圧降下
分が許容値以内か判定するステップＳ６９と、電圧降下
分が許容値を超える場合はその電圧降下分とクロックバ
ッファを配置した座標データをワーニングメッセージと
して出力するワーニング表示ステップＳ７０と、ステッ
プＳ６１からステップＳ６９までの処理を、全てのクロ
ックバッファに対して行ったかを判定する処理終了判定
ステップＳ７１と、全てのクロックバッファの配置位置
が確定した後、クロックネットの配線実行及び遅延値算
出を行うクロック配線実行遅延値算出ステップＳ７２
と、スキューチェックを実行し、スキューが満足すれば
ＣＴＳ設計を完了するスキュー判定ステップＳ７３とを
有する。

【００３５】次に、図１及び本実施の形態のセル配置対
象とするチップの一部であるＩ／Ｏ領域の一例をレイア
ウト図で示す図２を参照して本実施の形態の動作につい
て説明すると、まず、ステップＳ１で、セルタイミング
情報ファイルＦ１からのセルタイミング情報と、タイミ
ング制約ファイルＦ２からのタイミング制約とを入力
し、各セル毎にタイミング制約を満足するようにセルを
配置する。なお、このステップＳ１のセル配置方法の詳
細については、上述した従来の第１のセル配置方法等で
実施されている公知のものと同様であり、また、本発明
の権利化の対象外であるので、説明を省略する。

【００３６】次に、ステップＳ２で、全てのセルの配置
終了後、１チップレイアウトデータに対して仮想的な格
子を設定し、格子辺に沿って電源ＧＮＤ配線を行う。

【００３７】なお、この格子の大きさは、集積度及び配
線密度の向上や電源電圧供給の効率化の点から、各回路
の動作がある程度まとまっている方が望ましい。

【００３８】図２を参照すると、この図に示すＩ／Ｏ領
域は、セル配置の対象とする内部領域１を有し、この内
部領域１は、横方向の行（ロウ）及び縦方向の列（カラ
ム）の各々の格子１１，１２で区切られた部分領域１３
を有する。

【００３９】以下、本実施の形態では、説明の便宜上、
経験的に部分領域１３の大きさを、２００×２００（μ
ｍ）とする。

【００４０】次に各ロウの電圧降下を算出する（ステッ
プＳ３）。本実施の形態では、説明の便宜上、許容でき
る電圧降下分を０．３（ｍＶ）以内と設定する。

【００４１】まず、各セルの消費電流値のデータベース
として格納したセル消費電流ファイルＦ３を作成する。

【００４２】次に、前述で設定した格子１１，１２によ
って区切られた全ての部分領域１３内のロウの消費電
流、電圧降下分を算出する。

【００４３】部分領域１３のレイアウトイメージを詳細
にレイアウト図で示す図３を併せて参照すると、部分領
域１３の周辺にそれぞれ配設した電源（ＶＤＤ）バス１
３１と、ＧＮＤバス１３２と、部分領域１３の縦方向中
央のロウであるロウｊから上側方向に配列したロウｊ＋
１，ｊ＋２，・・・，ｊ＋（ｎ−１），ｊ＋ｎ，・・
・，ｊ＋ｘ（ｘは正の整数）と、下側方向に配列したｊ
−１，ｊ−２，・・・，ｊ−（ｍ−１），ｊ−ｍ，・・
・，ｊ−ｙ（ｙは正の整数）とを有する。

【００４４】ロウの各々の境界にＶＤＤバス１３１に接
続され電源をロウ内部に供給する電源配線Ｗが設けられ
ている。

【００４５】ここでは、図示したロウｊ（以下ロウを省
略）とロウｊ＋１の境界の電源配線Ｗ１はロウｊとロウ
ｊ＋１に接続され、これらロウｊとロウｊ＋１に電源を
供給する。

【００４６】ロウｊ，ｊ＋１，ｊ＋２，・・・，ｊ＋
（ｎ−１），ｊ＋ｎ，・・・，ｊ＋ｘ、及びロウｊ−
１，ｊ−２，・・・，ｊ−ｙの各々は、複数個の論理ゲ
ートセル（以下、単に論理ゲート）Ｇ１を備え、これら
ロウｊ，ｊ＋１，ｊ＋２，・・・，ｊ＋ｘ、及びロウｊ
−１，ｊ−２，・・・，ｊ−（ｍ−１），ｊ−ｍ，・・
・，ｊ−ｙ、すなわち、ｘ＋１＋ｙ個のロウに対しクロ
ックの供給を受けてこれをラッチするｎ（ｎはｘ＋１＋
ｙと等しいか小さい整数）個のラッチ回路Ｌ１〜Ｌｎを
備える。ここで、ロウｊがラッチ回路Ｌ１を備えるもの
とする。

【００４７】一般的に、ロウに対してセル面積が占める
割合は約６０〜７０％であることから、ここでは説明の
便宜上、ロウｊに配置されているセルの個数を１８個、
ロウｊ＋１に配置されているセルの個数を２２個とす
る。なお、セルは論理ゲート及びラッチ回路を総括した
呼称である。

【００４８】次に、各ロウに含まれるセル全てを１つの
等価な定電流電源に置き換える。

【００４９】等価な電流源に置き換える手法としては、
ロウに配置してある個々のセルの消費電流値を加算する
第１の算出方法や、上述した文献１に記載されたよう
な、論理シミュレーションを実行して個々のセルのスイ
ッチング確率を求め、所定時間内における消費電流値を
積算する第２の算出方法等がある。

【００５０】ここでは、第１の算出方法を用いるものと
してその動作を説明する。

【００５１】ラッチ回路Ｌ１が配置されているロウｊに
電源を供給する電源配線Ｗ１は、上述のように、ロウｊ
＋１にも電源を供給するので、ロウｊとロウｊ＋１に配
置されている全セルの各々の消費電流値をセル消費電流
ファイルＦ３に基づき抽出し、各ロウ毎に合計して各ロ
ウの消費電流値を算出し、その結果を合算する。

【００５２】論理ゲートの個々の消費電流値は１〜２μ
Ａ程度であることから、説明の便宜上、ロウｊの消費電
流値を２７μＡ、また、ロウｊ＋１の消費電流値を３３
μＡとする。

【００５３】以上の手順で求めた消費電流値により、電
源配線Ｗ１、ロウｊ，ｊ＋１に配置されているセル群
を、近似的に等価な電気回路に置換することができる。

【００５４】ロウに配置されたセル群を近似的に等価な
電気回路に置換した例を模式的に示す図４を参照する
と、ロウｊ，ｊ＋１の各々に配置されている全てのセル
を一端が電源配線Ｗ１に他端がＧＮＤにそれぞれ接続し
た等価の定電流源ＩＳ１，ＩＳ２として表し、これら定
電流源ＩＳ１，ＩＳ２の共通接続点を節点Ｎとして表
す。

【００５５】以上より、節点Ｎの電圧降下を算出する。
節点Ｎの電圧降下分Ｖｄ（Ｖ）は、電源配線Ｗ１の抵抗
をＲ（Ω）、ロウｊに配置されている全セルと等価な定
電流源ＩＳ１の電流値をＩ１（Ａ）、及びロウｊ＋１に
配置されている全セルと等価な定電流源ＩＳ２の電流値
をＩ２（Ａ）とした場合、次式で表される。

【００５６】 Ｖｄ＝（Ｉ１＋Ｉ２）×Ｒ・・・・・・・・・・・・・・・・（１） さらに電源配線Ｗ１の抵抗Ｒは、分割した電源配線Ｗ１
１の抵抗をＲ１（Ω）、電源配線Ｗ１２の抵抗をＲ２
（Ω）とした場合、次式で現される。 Ｒ＝１／（１／Ｒ１＋１／Ｒ２）・・・・・・・・・・・・・・・（２） 電源配線Ｗ１１の抵抗Ｒ１は、電源配線のシート抵抗を
ρｓ（Ω／□）、配線長をＬ（μｍ）、配線幅をＷ（μ
ｍ）とした場合、次式で表される。 Ｒ１＝ρｓ×Ｌ／Ｗ・・・・・・・・・・・・・・・・・・・・（３） また、電源配線Ｗ１１と電源配線Ｗ１２は、シート抵
抗、配線長、配線幅が同じであるので、次式で表すこと
ができる。 Ｒ１＝Ｒ２＝ρｓ×Ｌ／Ｗ・・・・・・・・・・・・・・・・・（４） ρｓ＝０．０８８Ω／□、Ｌ＝１００μｍ、Ｗ＝０．８
８μｍとした場合、配線抵抗Ｒ１、Ｒ２は式（４）よ
り、以下のように求められる。 Ｒ１＝Ｒ２＝０．０８８×１００／０．８８＝１０（Ω） これより、電源配線の抵抗Ｒは式（２）より、以下のよ
うに求められる。 Ｒ＝１／（（１／１０）×２）＝５（Ω） 電圧降下分Ｖｄは式（１）、及び前述の仮定よりＩ１＝
２７μＡ、Ｉ２＝３３μＡであるので、以下のように求
められる。 Ｖｄ＝（２７＋３３）×５＝０．３（ｍＶ） 配置領域Ａ１３に含まれる全ての電源配線の給電対象の
ロウの組（以下ロウ対）について同様の処理を行い、こ
れら全てのロウ対の消費電流、電源配線の電圧降下を算
出する。

【００５７】各ロウ対の消費電流値及び電源配線の電圧
降下をグラフで示す図５を参照すると、この図には、各
電源配線から給電されるロウ対毎の消費電流、例えば、
ロウ対ｊ，ｊ＋１、ｊ＋２，ｊ＋３、・・・等の消費電
流が棒グラフで、対応する電圧降下分が棒グラフの先頭
を結ぶ折れ線グラフで表されている。すなわち、ロウ対
ｊ，ｊ＋１の消費電流は６０μＡ、電圧降下分は０．３
ｍＶ，・・・等である。

【００５８】また、消費電流が最小のロウ対はロウｊ−
２，ｊ−１、次に少ないロウ対はロウ対ｊ＋（ｎ−
１），ｊ＋ｎである。

【００５９】このようにして得られたロウ対毎の消費電
流のデータをデータベースとしてロウ消費電流ファイル
Ｆ４に格納する。

【００６０】次に、得られた電圧降下値が許容値以内か
を判定する（ステップＳ４）。許容値以内であれば、次
のＣＴＳ設計ステップＳ６に進む。

【００６１】ステップＳ４の判定結果、許容値を超える
場合にはセルの移動、あるいは電源配線を修正して、電
圧降下を許容値内に抑えるよう電源ＧＮＤ配線の再設計
を行う（ステップＳ５）。

【００６２】次に、セル配置、及び電源ＧＮＤ配線が完
了したレイアウトデータに対して、ＣＴＳ設計を行う。

【００６３】部分領域１３には、上述したように、クロ
ックが供給されるラッチ回路Ｌ１〜Ｌｎが配置されてい
るものとし、これらのラッチ回路群に対するＣＴＳ設計
手法について説明する。

【００６４】まず、予めクロックバッファのタイミング
情報を作成してセルタイミング情報ファイルＦ１に格納
しておく。

【００６５】次に、クロックネットにおけるスキューを
整合させるため、一定遅延時間を有する複数のクロック
バッファをクロックネットに対して挿入する。

【００６６】本実施の形態では、ラッチ回路Ｌ１〜Ｌｎ
に対してクロックバッファＢ１を挿入するものとし、こ
のクロックバッファＢ１の配置位置はラッチ回路Ｌ１〜
Ｌｎが配置されている領域内で、特に配置対象のクロッ
クバッファＢ１からラッチ回路Ｌ１〜Ｌｎまでの配線距
離がほぼ均等になる領域（以降、配置領域Ａとする）に
配置するものとする（ステップＳ６１）。

【００６７】なお、クロックネットへのクロックバッフ
ァの挿入数やその算出方法、及び配置領域Ａの算出方法
については、上述した従来の第１のセル配置方法等で実
施されている公知のものと同様であり、また、本発明の
権利化の対象外であるので、説明を省略する。

【００６８】本実施の形態のクロックバッファの配置領
域の一例をレイアウト図で示す図６を参照すると、説明
の便宜上、この図に示す配置領域Ａはラッチ回路Ｌ１の
中心から半径８０μｍの円形とし、また、配置対象とす
るクロックバッファＢ１の消費電流値を８μＡとする。

【００６９】まず、配置領域Ａに含まれるロウを全て選
出し（ステップＳ６２）、このロウ群で形成される領域
を領域Ｂとする。この例では、ロウｊ＋ｎ（ｘより小さ
い正の整数）からロウｊ−ｍ（ｙより小さい正の整数）
までが領域Ｂである。

【００７０】次に、ステップＳ３で作成したロウ消費電
流ファイルＦ３から領域Ｂ内のロウの消費電流値のデー
タを読み出す（ステップＳ６３）。

【００７１】得られたデータの中から最も消費電流の少
ないロウ（対）（以下ロウ対も区別可能な場合は単にロ
ウと記述する）を選出し、このロウで形成される領域を
配置領域Ｃとする（ステップＳ６４）。図５を再度参照
すると、ロウ対ｊ−２，ｊ−１がこの配置領域Ｃに該当
する。

【００７２】次に、配置領域Ａと配置領域Ｃの重なる領
域を配置候補領域（以下、配置領域）Ｄとする（ステッ
プＳ６５）。

【００７３】本実施の形態の最小消費電流ロウ選出ステ
ップ処理後の配置領域をレイアウト図で示す図７を参照
すると、ロウ対ロウｊ−２，ｊ−１から成る領域Ｃのう
ち円形の配置領域Ａ内の部分が選出した配置領域Ｄとな
る。

【００７４】次に、配置領域Ｄ内にクロックバッファを
配置できるかの判断をする（ステップＳ６６）。

【００７５】もし既に、配置領域Ｄ内に多くのセルが配
置されていて新たにクロックバッファを配置できない場
合は、次に消費電流の少ないロウを領域Ｃとして、新た
に配置領域Ｄを選出する（ステップＳ６７）。

【００７６】配置領域再選出ステップ処理後の配置領域
をレイアウト図で示す図８を参照すると、ここでは、前
述した次に消費電流の少ないロウ対ｊ＋ｎ，ｊ＋（ｎ−
１）を領域Ｃとして、新たに配置領域Ｄを選出する。

【００７７】ステップＳ６６でクロックバッファを配置
できる場合は、配置領域Ｄ内にクロックバッファを配置
する（ステップＳ６８）。

【００７８】なお、配置領域Ｄ内で、クロックバッファ
配置が可能な領域が複数存在する場合には、これら複数
の配置可能領域から無作為に選出してクロックバッファ
Ｂ１を配置する。

【００７９】本実施の形態における選出配置領域内でク
ロックバッファ配置が可能な領域が複数存在する場合の
配置例をレイアウト図で示す図９を参照すると、この例
では、ロウｊ−２に配置する。

【００８０】また、このステップＳ６８で、クロックバ
ッファ配置後の領域Ｃの消費電流値を算出し、電源を供
給している電源配線の電圧降下を算出する。

【００８１】クロックバッファ配置後の配置対象領域の
消費電流をグラフで示す図１０を参照すると、領域Ｃ、
すなわち、ロウ対ｊ−２，ｊ−１の消費電流値は５０μ
Ａであり、また、クロックバッファＢ１の消費電流値は
８μＡであることから、クロックバッファＢ１配置後の
領域Ｃの消費電流値は５８μＡとなる。

【００８２】また、ロウ対ｊ−２，ｊ−１に電源を供給
する電源配線Ｗ２の電圧降下分Ｖｄは式（１）より、
０．２９ｍＶとなる。

【００８３】次に、得られた電圧降下分が許容値以内か
を判定する（ステップＳ６９）。電圧降下分が許容値を
超える場合は、その電圧降下分とクロックバッファＢ１
を配置した座標データをメッセージとして出力する（ス
テップＳ７０）。

【００８４】次に、ステップＳ６１〜Ｓ６９の処理を、
クロックバッファＢ１以外の全てのクロックバッファに
対して行う（ステップＳ７１）。

【００８５】全てのクロックバッファの配置位置が確定
した後、クロックネットの配線実行及び遅延値算出とス
キューチェックを実行し、スキューが満足すればＣＴＳ
設計ステップＳ６を完了する（ステップＳ７２，Ｓ７
３）。

【００８６】なお、クロックネットの配線実行、及び遅
延値算出の方法の詳細については、ク上述した従来の第
１のセル配置方法等で実施されている公知のものと同様
であり、また、本発明の権利化の対象外であるので、説
明を省略する。

【００８７】本実施の形態では、予め各セルのタイミン
グ情報を保持したセルタイミング情報ファイルと、各セ
ルの消費電流情報を保持したセル消費電流ファイルとを
準備し、ＣＴＳ設計においてクロックバッファを挿入す
る場合には、スキューを満足するとともに、かつ電圧降
下を最小限に抑制するようクロックバッファを配置する
ことができるので、セル配置後のバッファの配置修正や
電源ＧＮＤ配線の修正の必要がなくなり、工数の削減が
可能である。

【００８８】次に、本発明の第２の実施の形態を特徴付
けるＣＴＳ設計ステップＳ６Ａを図１と共通の構成要素
には共通の参照文字／数字を付して同様にフローチャー
トで示す図１１を参照すると、この図に示す本実施の形
態のステップＳ６Ａの前述の第１の実施の形態のステッ
プＳ６との相違点は、クロックバッファ配置可能判定ス
テップＳ６６で、クロックバッファ配置が不可能な場合
に、領域Ｃから領域Ｄを除く領域Ｅを抽出する領域Ｅ選
出ステップＳ７４と、ステップＳ７４により選出した領
域Ｅにクロックバッファを配置できるかを判定する領域
Ｅクロックバッファ配置判定ステップＳ７５とを有する
ことである。

【００８９】以下、本実施の形態の動作の説明の便宜
上、まず、ロウの具体的なパラメータ、すなわち、ロウ
ｊの消費電流値２７μＡ、ロウｊ＋１の消費電流値３３
μＡ等は第１の実施の形態と同一とする。また、配置領
域Ｂがロウｊ＋ｎからロウｊ−ｍまでの領域であるこ
と、配置領域Ａがラッチ回路Ｌ１の中心から半径８０μ
ｍの円形とすること、配置対象とするクロックバッファ
Ｂ１の消費電流値８μＡであること等も第１の実施の形
態と同一とする。

【００９０】次に図１１を参照して、本実施の形態のＣ
ＴＳ設計ステップＳ６Ａの動作について、第１の実施の
形態との相違点を重点的に説明すると、まず、クロック
バッファ挿入領域Ａ探索ステップＳ６１、領域Ａ内のロ
ウ選出ステップＳ６２、各ロウ（対）の消費電流算出ス
テップＳ６３、最小消費電流ロウ選出ステップＳ６４、
領域Ｄ選出ステップＳ６５、及びクロックバッファ配置
可能判定ステップＳ６６までは第１の実施の形態と同様
に処理を行う。

【００９１】ステップＳ６６で、既に、配置領域Ｄ内に
多くのセルが配置されているためクロックバッファの配
置が不可能な場合は、配置領域Ｃ内の配置領域Ｄを除く
領域を配置候補領域（以下、配置領域）Ｅとして選出す
る（ステップＳ７４）。

【００９２】本実施の形態の配置領域再選出ステップ処
理後の配置領域をレイアウト図で示す図１２を参照する
と、ここでは、ロウ対ｊ−２，ｊ−１から成る領域Ｃの
うち円形の配置領域Ａの外の部分が選出した配置領域Ｅ
となる。

【００９３】次に、配置領域Ｅ内にクロックバッファＢ
１を配置できるかを判断する（ステップＳ７５）。もし
領域Ｅ内に既に多くのセルが配置されていて、クロック
バッファＢ１を配置できない場合、第１の実施の形態と
同様に、次に消費電流の少ないロウ対ｊ＋ｎ，ｊ＋（ｎ
−１）を領域Ｃとして、新たに配置領域Ｄを選出する
（ステップＳ６９）。

【００９４】以下、第１の実施の形態と同様に、クロッ
クバッファ配置、消費電流及び電圧降下算出ステップＳ
６８、電圧降下分の許容値判定ステップＳ６９、ワーニ
ングメッセージ表示ステップＳ７０、全てのクロックバ
ッファ処理終了判定ステップＳ７１、クロックネットの
配線実行及び遅延値算出ステップＳ７２とスキューチェ
ックステップＳ７３を行い、スキューが満足すればＣＴ
Ｓ設計ステップＳ６Ａを完了する。

【００９５】本実施の形態では、クロックバッファを配
置するロウとして優先的に消費電流の少ないロウを選択
するので、電圧降下をより抑圧することが可能となる。

【００９６】上述した第１及び第２の実施の形態では、
消費電流の算出処理量を低減し処理時間を短縮させるた
めに、ロウのレイアウト内に含まれるセル全体を単純に
定電流源として近似した電気回路に置換して処理を行っ
ていた。しかし、前述したとおり電圧降下はセルの消費
電流と配線抵抗の積であることから、消費電流の大きい
クロックバッファは電源バスからの配線抵抗が小さいほ
ど、すなわち、電源バスが配設されている格子の辺に近
いほど電圧降下を抑圧できることは明らかである。この
ように、クロックバッファを格子の辺に近接配置するた
めには、より実際の電流の経路の情報に基づく詳細電流
経路情報を必要とする。

【００９７】図３のロウに配置されたセル群の詳細な電
流経路の一例を模式的に示す図１３を参照すると、この
図に示すロウｊには電源配線Ｗ１とＧＮＤ配線Ｚ１との
間に４個の論理ゲートＧ０１〜０４とクロックバッファ
Ｌ１とが図示のように配置され、ロウｊ＋１には電源配
線Ｗ１とＧＮＤ配線Ｚ２間に５個の論理ゲートＧ１１〜
Ｇ１５が図示のように配置されている。

【００９８】図１３の電流経路を近似的に等価な電気回
路に置換した例を模式的に示す図１４を参照すると、論
理ゲートＧ０１〜０４とクロックバッファＬ１を定電流
源ＩＳ０１〜ＩＳ０５で表し、論理ゲートＧ１１〜Ｇ１
５を定電流源ＩＳ１１〜ＩＳ１５で表す。

【００９９】以上のことを踏まえて、さらに電圧降下の
抑圧を図る本発明の第３の実施の形態について以下に説
明する。

【０１００】本発明の第３の実施の形態を特徴付けるＣ
ＴＳ設計ステップＳ６Ｂを図１と共通の構成要素には共
通の参照文字／数字を付して同様にフローチャートで示
す図１５を参照すると、この図に示す本実施の形態のス
テップＳ６Ｂの前述の第１の実施の形態のステップＳ６
との相違点は、最小消費電流ロウである領域Ｃ選出ステ
ップＳ６４の後に、領域Ｃ内の格子辺に沿ってクロック
バッファが配置可能かを判定する格子辺近傍クロックバ
ッファ配置可能判定ステップＳ７６を有することであ
る。

【０１０１】以下、本実施の形態の動作の説明の便宜
上、まず、ロウの具体的なパラメータ、すなわち、ロウ
ｊの消費電流値２７μＡ、ロウｊ＋１の消費電流値３３
μＡ、ロウ対ｊ−２，ｊ−１の消費電流値は５０μＡ、
電源配線等は上述した第１及び第２の実施の形態と同一
とする。また、配置領域Ｂがロウｊ＋ｎからロウｊ−ｍ
までの領域であること、配置領域Ａがラッチ回路Ｌ１の
中心から半径８０μｍの円形とすること、配置対象とす
るクロックバッファＢ１の消費電流値８μＡであること
等も第１の実施の形態と同一とする。

【０１０２】次に図１５、図１３、及び図１４を参照し
て、本実施の形態のＣＴＳ設計ステップＳ６Ｂの動作に
ついて、第１の実施の形態との相違点を重点的に説明す
ると、まず、クロックバッファ挿入領域Ａ探索ステップ
Ｓ６１、領域Ａ内のロウ選出ステップＳ６２、各ロウ
（対）の消費電流算出ステップＳ６３、及び最小消費電
流ロウ選出ステップＳ６４までは第１の実施の形態と同
様に処理を行い、最小消費電流ロウ対として、ロウ対ｊ
−２，ｊ−１を選出する。

【０１０３】次に、配置領域Ｃ内の格子の辺に沿ってク
ロックバッファＢ１を配置できるかを判断する（ステッ
プＳ７６）。

【０１０４】もし、既に多くのセルが配置されていて、
クロックバッファＢ１を配置不可能な場合は、次に消費
電流の少ないロウ対ｊ＋ｎ，ｊ＋（ｎ−１）を領域Ｃと
して再選出する（ステップＳ６７）。

【０１０５】ステップＳ７６でクロックバッファＢ１が
配置可能な場合は、クロックバッファ配置、消費電流及
び電圧降下算出ステップＳ６８に進み、まず、格子辺に
沿ってクロックバッファＢ１を配置する。

【０１０６】次に、クロックバッファＢ１配置後の領域
Ｃの消費電流値を算出する。領域Ｃ、すなわち、ロウ対
ｊ−２，ｊ−１の消費電流値は上記仮定により５０μＡ
であり、ロウ対ｊ−２，ｊ−１に電源を供給している電
源配線Ｗ２の配線抵抗は５Ωであるから、この電源配線
Ｗ２の電圧降下分Ｖｄは式（１）より、０．２５ｍＶと
なる。

【０１０７】これに挿入対象とするクロックバッファＢ
１の消費電流による電圧降下分Ｖｄｃを加算する。

【０１０８】クロックバッファ配置後の配置対象領域の
消費電流をグラフで示す図１０を参照すると、まず、領
域Ｃ、すなわち、ロウ対ｊ−２，ｊ−１の消費電流値は
上記のように５０μＡであり、これによる電源配線Ｗ２
の電圧降下分Ｖｄ＝０．２５ｍＶに、クロックバッファ
Ｂ１の消費電流８μＡによる電圧降下分Ｖｄｃを加算す
る。

【０１０９】クロックバッファＢ１のセルの横方向の大
きさを２０μｍとすると、電源配線Ｗ２におけるクロッ
クバッファＢ１へ電源を供給するための分岐点までの長
さ（分岐長）は１０μｍとなる。すなわち、この上述の
式（３）より、この分岐長部分の配線抵抗は１Ωとな
り、従って、クロックバッファＢ１の消費電流による電
圧降下分Ｖｄｃは式（１）より、０．０００８（切り上
げて０．００１）ｍＶとなる。

【０１１０】この電圧降下分Ｖｄｃを上記電源配線Ｗ２
の電圧降下分Ｖｄに加算すると、クロックバッファＢ１
配置後の電源配線Ｗ２の電圧降下分は０．２５１ｍＶと
なる。

【０１１１】以下、第１の実施の形態と同様に、得られ
た電圧降下分が許容値以内か判定し（ステップＳ６
９）、電圧降下分が許容値を超える場合は、その電圧降
下分とクロックバッファＢ１を配置した座標データをメ
ッセージとして出力するワーニング表示を行う（ステッ
プＳ７０）。

【０１１２】次に、全てのクロックバッファ処理終了判
定ステップＳ７１、クロックネットの配線実行及び遅延
値算出ステップＳ７２とスキューチェックステップＳ７
３を行い、スキューが満足すればＣＴＳ設計ステップＳ
６Ｂを完了する。

【０１１３】以上のとおり本実施の形態では、クロック
バッファを電源バスが配設されている格子の辺に沿って
配置するので、電源配線における電圧降下をより一層抑
圧することが可能となる。

【０１１４】以上本発明の実施の形態を述べたが、本発
明は上記実施の形態に限られることなく種々の変形が可
能である。例えば、実施の形態ではセルをレイアウト領
域における行方向に配置したロウを例に説明したが、セ
ルをレイアウト領域における列方向に配置したカラムと
することや、また、電源電圧の電圧降下に着目して説明
したが、ＧＮＤ電圧の電圧上昇についても同様の処理を
適用することにより、電圧上昇分の値を得ることも、本
発明の主旨を逸脱しない限り適用できることは勿論であ
る。

【０１１５】

【発明の効果】以上説明したように、本発明のセル配置
方法は、半導体基板上の設計対象チップのレイアウト領
域に対して仮想的な格子を設定しこの格子で区切られた
各々の領域内に複数個の前記一次元セルアレイを配置
し、これら一次元セルアレイの各々毎に所定のタイミン
グ制約を満足するようにセル配置を行った後、一次元セ
ルアレイの各々の消費電流を調査しこの消費電流情報に
基づき上記セル配置後必要となった追加セルを消費電流
の少ない一次元セルアレイに配置することにより、ＣＴ
Ｓ設計においてクロックバッファを挿入する場合には、
スキューを満足するとともに、かつ電圧降下を最小限に
抑制するようクロックバッファを配置することができる
ので、セル配置後のバッファの配置修正や電源ＧＮＤ配
線の修正の必要がなくなり、工数の削減が可能であると
いう効果がある。

【図面の簡単な説明】

【図１】本発明のセル配置方法の第１の実施の形態を示
すフローチャートである。

【図２】本実施の形態のセル配置対象とするチップの一
部であるＩ／Ｏ領域の一例を示すレイアウト図である。

【図３】図２の部分領域のレイアウトイメージの詳細を
示すレイアウト図である。

【図４】図３のロウに配置されたセル群を近似的に等価
な電気回路に置換した例を模式的に示す説明図である。

【図５】各ロウ対の消費電流値及び電源配線の電圧降下
をグラフで示す図である。

【図６】本実施の形態のクロックバッファの配置領域を
示すレイアウト図である。

【図７】本実施の形態の最小消費電流ロウ選出ステップ
処理後の配置領域を示すレイアウト図である。

【図８】配置候補領域再選出ステップ処理後の配置領域
を示すレイアウト図である。

【図９】本実施の形態における選出配置領域内でクロッ
クバッファ配置が可能な領域が複数存在する場合の配置
例を示すレイアウト図である。

【図１０】クロックバッファ配置後の配置対象領域の消
費電流をグラフで示す図である。

【図１１】本発明のセル配置方法の第２の実施の形態を
示すフローチャートである。

【図１２】本実施の形態の配置候補領域の再選出ステッ
プ処理後の配置領域を示すレイアウト図である。

【図１３】図３のロウに配置されたセル群の詳細な電流
経路の一例を模式的に示す説明図である。

【図１４】図１３の電流経路を近似的に等価な電気回路
に置換した例を模式的に示す説明図である。

【図１５】本発明のセル配置方法の第３の実施の形態を
示すフローチャートである。

【図１６】配置候補領域再選出ステップ処理後の配置領
域を示すレイアウト図である。

【図１７】従来のセル配置方法の一例を示すフローチャ
ートである。

【符号の説明】

１ 内部領域 １１，１２ 格子 １３ 部分領域 １３１ 電源（ＶＤＤ）バス １３２ ＧＮＤバス Ａ，Ｃ，Ｄ，Ｅ 配置領域 Ｂ１ クロックバッファ Ｆ１ セルタイミング情報ファイル Ｆ２ タイミング制約ファイル Ｆ３ セル消費電流ファイル Ｆ４ ロウ消費電流ファイル Ｇ１ 論理ゲート Ｌ１〜Ｌｎ ラッチ回路 ｊ，ｊ＋１，ｊ＋２，・・・，ｊ＋ｎ，・・・，ｊ＋
ｘ，ｊ−１，ｊ−２，・・・，ｊ＋ｎ，・・・，ｊ−ｙ
ロウ Ｗ１，Ｗ２ 電源配線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 17/50 ６６６ Ｈ０１Ｌ 21/82 Ｗ Ｂ Ｃ (72)発明者 佐藤 淳 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内 Ｆターム(参考） 5B046 AA08 BA05 5F064 AA04 BB26 DD14 EE08 EE09 EE12 EE14 EE42 EE47 EE52 EE54 HH06 HH10 HH11 HH17

Claims (7)

【特許請求の範囲】
1. 【請求項１】 予め設計された単位機能の回路素子であ
   るセルを複数個一次元方向に配置した一次元セルアレイ
   から成る一次元配列のスタンダードセル方式の半導体集
   積回路のセル配置方法において、 半導体基板上の設計対象チップのレイアウト領域に対し
   て仮想的な格子を設定しこの格子で区切られた各々の領
   域内に複数個の前記一次元セルアレイを配置し、これら
   前記一次元セルアレイの各々毎に所定のタイミング制約
   を満足するようにセル配置を行った後、前記一次元セル
   アレイの各々の消費電流を調査しこの消費電流情報に基
   づき前記セル配置後必要となった追加セルを前記消費電
   流の少ない前記一次元セルアレイに配置することを特徴
   とするセル配置方法。
2. 【請求項２】 前記一次元セルアレイが、前記レイアウ
   ト領域における行方向に前記セルを配置したロウである
   ことを特徴とする請求項１記載のセル配置方法。
3. 【請求項３】 前記追加セルが、前記セル配置後に実行
   するクロックツリーシンセシスにおけるクロックバッフ
   ァであり、このクロックバッファの配置候補の全ての前
   記一次元セルアレイの消費電流を調査し、前記消費電流
   の最も少ない前記一次元セルアレイに前記クロックバッ
   ファを配置することを特徴とする請求項１記載のセル配
   置方法。
4. 【請求項４】 予め設計された単位機能の回路素子であ
   るセルを複数個一次元方向に配置した一次元セルアレイ
   から成る一次元配列のスタンダードセル方式の半導体集
   積回路のセル配置方法において、 配置対象の各セルのタイミング情報であるセルタイミン
   グ情報と、予め設定されたタイミング制約とに基づきタ
   イミング制約を満足するように前記セルを配置するセル
   配置ステップと、 全ての前記セルの配置後、半導体基板上の設計対象チッ
   プのレイアウト領域のデータである１チップのレイアウ
   トデータに対して仮想的な格子を設定し、前記格子の辺
   に沿って電源と接地の配線を行う電源接地配線ステップ
   と、 前記セルの各々の消費電流値から成るデータベースであ
   るセル消費電流情報に基づき設定した前記格子によって
   区切られた全ての部分領域内の前記一次元セルアレイの
   消費電流及び電圧降下値を算出する電圧降下値算出ステ
   ップと、 前記電圧降下値算出ステップで求めた電圧降下値が許容
   値以内かを判定する電圧降下値判定ステップと、 前記電圧降下値判定ステップで、許容値を超える場合に
   はセルの移動あるいは電源配線を修正して電圧降下を許
   容値内に抑えるための電源接地配線の再配線設計を行う
   電源接地配線再配線ステップと、 前記電圧降下値判定ステップで、前記セル配置及び前記
   電源接地配線が完了した前記レイアウトデータに対して
   クロックツリーシンセシス（ＣＴＳ）設計を行いこのＣ
   ＴＳ設計の結果必要となるクロックバッファを消費電流
   の最も少ない前記一次元セルアレイに配置するよう最適
   化するＣＴＳ設計ステップとを有することを特徴とする
   セル配置方法。
5. 【請求項５】 前記ＣＴＳ設計ステップが、前記セルタ
   イミング情報に基づき、スキューを整合させるため複数
   の前記クロックバッファをクロックネットに挿入するた
   めのクロックバッファ挿入領域である第１の配置領域を
   探索するクロックバッファ挿入領域探索ステップと、 前記第１の配置領域に含まれる前記一次元セルアレイを
   全て選出し、この一次元セルアレイ群で形成される領域
   を第２の領域とする領域選出ステップと、 予め算出した前記一次元セルアレイの各々の消費電流値
   を検索する一次元セルアレイ消費電流算出ステップと、 前記一次元セルアレイ消費電流算出ステップで得られた
   データの中から最も消費電流の少ない一次元セルアレイ
   を選出しこの一次元セルアレイで形成される領域を第３
   の配置領域とする最小消費電流一次元セルアレイ選出ス
   テップと、 前記第１及び第３の配置領域の重なる領域を第４の配置
   領域として選出する配置候補領域選出ステップと、 前記第４の配置領域内に前記クロックバッファを配置で
   きるかを判断するクロックバッファ配置判断ステップ
   と、 前記クロックバッファ配置判断ステップで、前記クロッ
   クバッファの配置が不可能な場合に、次に消費電流の少
   ない前記一次元セルアレイロウを前記第３の配置領域と
   して新たに前記第４の配置領域を再選出する配置候補領
   域再選出ステップと、 前記第４の配置領域内に前記クロックバッファを配置す
   るクロックバッファ配置ステップと、 算出した電圧降下分が許容値以内か判定する算出電圧降
   下値判断ステップと、 前記算出電圧降下値判断ステップで、前記電圧降下分が
   許容値を超える場合はその電圧降下分とクロックバッフ
   ァを配置した座標データをワーニングメッセージとして
   出力するワーニング表示ステップと、 前記クロックバッファ挿入領域探索ステップから前記算
   出電圧降下値判断ステップまでの処理を、全ての前記ク
   ロックバッファに対して行ったかを判定する処理終了判
   定ステップと、 全ての前記クロックバッファの配置位置が確定した後、
   クロックネットの配線実行及び遅延値算出を行うクロッ
   ク配線実行遅延値算出ステップと、 スキューチェックを実行し、スキューが満足すれば前記
   ＣＴＳ設計を完了するスキュー判定ステップとを有する
   ことを特徴とする請求項４記載のセル配置方法。
6. 【請求項６】 前記ＣＴＳ設計ステップが、前記セルタ
   イミング情報に基づき、スキューを整合させるため複数
   の前記クロックバッファをクロックネットに挿入するた
   めのクロックバッファ挿入領域である第１の配置領域を
   探索するクロックバッファ挿入領域探索ステップと、 前記第１の配置領域に含まれる前記一次元セルアレイを
   全て選出し、この一次元セルアレイ群で形成される領域
   を第２の領域とする領域選出ステップと、 予め算出した前記一次元セルアレイの各々の消費電流値
   を検索する一次元セルアレイ消費電流算出ステップと、 前記一次元セルアレイ消費電流算出ステップで得られた
   データの中から最も消費電流の少ない一次元セルアレイ
   を選出しこの一次元セルアレイで形成される領域を第３
   の配置領域とする最小消費電流一次元セルアレイ選出ス
   テップと、 前記第１及び第３の配置領域の重なる領域を第４の配置
   領域として選出する配置候補領域選出ステップと、 前記第４の配置領域内に前記クロックバッファを配置で
   きるかを判断するクロックバッファ配置判断ステップ
   と、 前記クロックバッファ配置判断ステップで、前記クロッ
   クバッファの配置が不可能な場合に、前記第３の配置領
   域から前記第４の配置領域を除く第５の配置領域を抽出
   する第５の配置領域選出ステップと、 前記第５の配置領域内に前記クロックバッファを配置で
   きるかを判断する第５の配線領域クロックバッファ配置
   判断ステップと、 前記第４又は第５の配置領域内に前記クロックバッファ
   を配置するクロックバッファ配置ステップと、 算出した電圧降下分が許容値以内か判定する算出電圧降
   下値判断ステップと、 前記算出電圧降下値判断ステップで、前記電圧降下分が
   許容値を超える場合はその電圧降下分とクロックバッフ
   ァを配置した座標データをワーニングメッセージとして
   出力するワーニング表示ステップと、 前記クロックバッファ挿入領域探索ステップから前記算
   出電圧降下値判断ステップまでの処理を、全ての前記ク
   ロックバッファに対して行ったかを判定する処理終了判
   定ステップと、 全ての前記クロックバッファの配置位置が確定した後、
   クロックネットの配線実行及び遅延値算出を行うクロッ
   ク配線実行遅延値算出ステップと、 スキューチェックを実行し、スキューが満足すれば前記
   ＣＴＳ設計を完了するスキュー判定ステップとを有する
   ことを特徴とする請求項４記載のセル配置方法。
7. 【請求項７】 前記ＣＴＳ設計ステップが、前記セルタ
   イミング情報に基づき、スキューを整合させるため複数
   の前記クロックバッファをクロックネットに挿入するた
   めのクロックバッファ挿入領域である第１の配置領域を
   探索するクロックバッファ挿入領域探索ステップと、 前記第１の配置領域に含まれる前記一次元セルアレイを
   全て選出し、この一次元セルアレイ群で形成される領域
   を第２の領域とする領域選出ステップと、 予め算出した前記一次元セルアレイの各々の消費電流値
   を検索する一次元セルアレイ消費電流算出ステップと、 前記一次元セルアレイ消費電流算出ステップで得られた
   データの中から最も消費電流の少ない一次元セルアレイ
   を選出しこの一次元セルアレイで形成される領域を第３
   の配置領域とする最小消費電流一次元セルアレイ選出ス
   テップと、 前記第３の領域内の前記格子辺に沿って前記クロックバ
   ッファが配置可能かを判定する格子辺近傍クロックバッ
   ファ配置可能判定ステップと、 前記格子辺近傍クロックバッファ配置判断ステップで、
   前記クロックバッファの配置が不可能な場合に、次に消
   費電流の少ない前記一次元セルアレイを前記第３の配置
   領域として再選出する配置候補領域再選出ステップと、 前記第４の配置領域内に前記クロックバッファを配置す
   るクロックバッファ配置ステップと、 算出した電圧降下分が許容値以内か判定する算出電圧降
   下値判断ステップと、 前記算出電圧降下値判断ステップで、前記電圧降下分が
   許容値を超える場合はその電圧降下分とクロックバッフ
   ァを配置した座標データをワーニングメッセージとして
   出力するワーニング表示ステップと、 前記クロックバッファ挿入領域探索ステップから前記算
   出電圧降下値判断ステップまでの処理を、全ての前記ク
   ロックバッファに対して行ったかを判定する処理終了判
   定ステップと、 全ての前記クロックバッファの配置位置が確定した後、
   クロックネットの配線実行及び遅延値算出を行うクロッ
   ク配線実行遅延値算出ステップと、 スキューチェックを実行し、スキューが満足すれば前記
   ＣＴＳ設計を完了するスキュー判定ステップとを有する
   ことを特徴とする請求項４記載のセル配置方法。