JP2921454B2 - 集積回路の配線方法 - Google Patents
集積回路の配線方法Info
- Publication number
- JP2921454B2 JP2921454B2 JP7277319A JP27731995A JP2921454B2 JP 2921454 B2 JP2921454 B2 JP 2921454B2 JP 7277319 A JP7277319 A JP 7277319A JP 27731995 A JP27731995 A JP 27731995A JP 2921454 B2 JP2921454 B2 JP 2921454B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- wirings
- grid pattern
- schematic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は集積回路の配線方法
に関し、特にCADによる自動配線設計を行う集積回路
の配線方法に関する。
に関し、特にCADによる自動配線設計を行う集積回路
の配線方法に関する。
【0002】
【従来の技術】半導体集積回路(以下LSI)の自動配
線設計では、予めレイアウト設計されたスタンダードセ
ルあるいはマクロセルを用いて予め設定した配線ルール
にしたがい半導体基板へのセルの配置並びにセルの端子
間の配線等を行う。
線設計では、予めレイアウト設計されたスタンダードセ
ルあるいはマクロセルを用いて予め設定した配線ルール
にしたがい半導体基板へのセルの配置並びにセルの端子
間の配線等を行う。
【0003】ここでスタンダードセルとは、ANDゲー
ト,ORゲート,フリップフロップ(FF)等の機能ブ
ロックを予め設計し、ライブラリに登録しておき、これ
を列状に並べ、列間のチャネルを使って配線するスタン
ダードセル方式のカスタムLSIの単位機能セルであ
り、基本的には高さをほぼそろえてある。また、マクロ
セルとは、ANDゲート,ORゲート,フリップフロッ
プ(FF)等の機能ブロックを組合せて配線パターンを
付加することにより、さらに高度の論理機能ブロック等
を実現したものであり、内部配線パターンは予め設計さ
れ、論理機能や電気的特性データと共にライブラリに登
録する。レイアウト設計では、これらのマクロセルの配
置を最適に決め、相互配線を許された領域内で行う。
ト,ORゲート,フリップフロップ(FF)等の機能ブ
ロックを予め設計し、ライブラリに登録しておき、これ
を列状に並べ、列間のチャネルを使って配線するスタン
ダードセル方式のカスタムLSIの単位機能セルであ
り、基本的には高さをほぼそろえてある。また、マクロ
セルとは、ANDゲート,ORゲート,フリップフロッ
プ(FF)等の機能ブロックを組合せて配線パターンを
付加することにより、さらに高度の論理機能ブロック等
を実現したものであり、内部配線パターンは予め設計さ
れ、論理機能や電気的特性データと共にライブラリに登
録する。レイアウト設計では、これらのマクロセルの配
置を最適に決め、相互配線を許された領域内で行う。
【0004】しかし、実際の回路では、ブロックやマク
ロセルの形状,端子位置,配線領域等の全ての配線条件
を上記配線ルールに適合するように設定することが困難
であり、自動配線の実行において上記配線ルールに不適
合の理由で配線不能と判定される未配線が発生する。上
記自動配線の終了後発生した上記未配線は、設計者が既
配線情報,配線禁止情報等を参照しながらインタラクテ
ィブに修正する必要がある。
ロセルの形状,端子位置,配線領域等の全ての配線条件
を上記配線ルールに適合するように設定することが困難
であり、自動配線の実行において上記配線ルールに不適
合の理由で配線不能と判定される未配線が発生する。上
記自動配線の終了後発生した上記未配線は、設計者が既
配線情報,配線禁止情報等を参照しながらインタラクテ
ィブに修正する必要がある。
【0005】この種のインタラクティブな配線修正方法
の一例である特開平4−148551号公報記載の従来
の集積回路の配線方法は、配線情報の記憶手段、配線情
報の表示手段、配線禁止情報の表示手段、未配線情報の
表示手段、配線可能チャネルの表示手段、配線修正実行
手段、修正結果の表示手段を有している。
の一例である特開平4−148551号公報記載の従来
の集積回路の配線方法は、配線情報の記憶手段、配線情
報の表示手段、配線禁止情報の表示手段、未配線情報の
表示手段、配線可能チャネルの表示手段、配線修正実行
手段、修正結果の表示手段を有している。
【0006】次に、従来の配線方法の配線レイアウトを
表示するCRT画像の例を示す説明図である図3を参照
して従来の集積回路の配線方法の動作について説明する
と、まず、(A)に示す自動配線後の修正前の表示画面
上に、既配線情報1と、配線禁止情報2と、未配線情報
3と、配置禁止情報9とを表示する。
表示するCRT画像の例を示す説明図である図3を参照
して従来の集積回路の配線方法の動作について説明する
と、まず、(A)に示す自動配線後の修正前の表示画面
上に、既配線情報1と、配線禁止情報2と、未配線情報
3と、配置禁止情報9とを表示する。
【0007】設計者はこれらの表示情報より、回路中の
機能ブロック4と機能ブロック5の端子7とを結ぶ配線
経路を見つけ出しマウスなどの座標入力装置を使用して
予め決められた縦と横の配線格子6の上を通過するよう
に位置決めおよび配線層の設定を行う。上記位置決めを
行う時に縦と横の配線格子6上に配線の通過位置が定ま
らない時は一番近い配線格子に配線の通過位置を定め
る。また、位置決めを行う時に配置禁止9上に配線の通
過座標が存在する時は、この座標は配線通過座標として
認めないようにする。図3(B)に示すように入力装置
より座標を入力後、もしブロック間の配線8が完結して
いればこの配線修正を終了していることになる。
機能ブロック4と機能ブロック5の端子7とを結ぶ配線
経路を見つけ出しマウスなどの座標入力装置を使用して
予め決められた縦と横の配線格子6の上を通過するよう
に位置決めおよび配線層の設定を行う。上記位置決めを
行う時に縦と横の配線格子6上に配線の通過位置が定ま
らない時は一番近い配線格子に配線の通過位置を定め
る。また、位置決めを行う時に配置禁止9上に配線の通
過座標が存在する時は、この座標は配線通過座標として
認めないようにする。図3(B)に示すように入力装置
より座標を入力後、もしブロック間の配線8が完結して
いればこの配線修正を終了していることになる。
【0008】この従来の配線方法では、1回の配線修正
で、取り扱うことの出来る配線は1本のみであり、修正
後は配線経路と配線の層はユーザーの指定する一意に決
定される。しかし、自動配線した領域ではこの自動配線
の実行に配線領域を優先的に使用してしまうので、残さ
れた上記修正のための配線可能領域は非常に小さく限定
されてしまう。
で、取り扱うことの出来る配線は1本のみであり、修正
後は配線経路と配線の層はユーザーの指定する一意に決
定される。しかし、自動配線した領域ではこの自動配線
の実行に配線領域を優先的に使用してしまうので、残さ
れた上記修正のための配線可能領域は非常に小さく限定
されてしまう。
【0009】自動配線後のCRT画像の例を示す説明図
である図4を参照を参照すると、図4(A)に示すよう
に、修正用の配線可能領域のみを経由する修正後の端子
11,12間の配線経路13は配線不能の最短経路の配
線14に比較して極めて長大となり、最悪の場合には配
線不可能となる。また、図4(B)に示すように、内部
の配線密度が高いマクロセル15ではこのマクロセル内
の配線領域は殆んど消費されているため、通過可能性の
高い外部配線を回避する必要がある。この場合、マクロ
セル15を避けて、マクロセル16,17間の接続配線
を行おうとしても迂回経路がないので、未配線18を生
じてしまう。
である図4を参照を参照すると、図4(A)に示すよう
に、修正用の配線可能領域のみを経由する修正後の端子
11,12間の配線経路13は配線不能の最短経路の配
線14に比較して極めて長大となり、最悪の場合には配
線不可能となる。また、図4(B)に示すように、内部
の配線密度が高いマクロセル15ではこのマクロセル内
の配線領域は殆んど消費されているため、通過可能性の
高い外部配線を回避する必要がある。この場合、マクロ
セル15を避けて、マクロセル16,17間の接続配線
を行おうとしても迂回経路がないので、未配線18を生
じてしまう。
【0010】
【発明が解決しようとする課題】上述した従来の集積回
路の配線方法は、自動配線実行領域ではこの自動配線の
実行に配線領域を優先的に使用してしまうので、残され
た修正のための配線可能領域は非常に小さく限定され、
上記修正用の配線可能領域のみを経由する配線経路は極
めて長大となり、最悪の場合は配線不可能となるという
欠点があった。
路の配線方法は、自動配線実行領域ではこの自動配線の
実行に配線領域を優先的に使用してしまうので、残され
た修正のための配線可能領域は非常に小さく限定され、
上記修正用の配線可能領域のみを経由する配線経路は極
めて長大となり、最悪の場合は配線不可能となるという
欠点があった。
【0011】また、通過可能性の高い外部配線を回避す
る必要がある高配線密度のマクロセルを挟んで配置され
た複数のマクロセル間の接続配線が、適当な迂回経路が
ないため未配線部分を生じてしまうという欠点があっ
た。
る必要がある高配線密度のマクロセルを挟んで配置され
た複数のマクロセル間の接続配線が、適当な迂回経路が
ないため未配線部分を生じてしまうという欠点があっ
た。
【0012】さらに、自動配線終了後の配線修正を一括
して行う方法が無いため配線の1本ずつをインタラクテ
ィブに修正を行う必要があり、多くの時間がかかるとい
う欠点があった。
して行う方法が無いため配線の1本ずつをインタラクテ
ィブに修正を行う必要があり、多くの時間がかかるとい
う欠点があった。
【0013】
【課題を解決するための手段】本発明の集積回路の配線
方法は、半導体チップ上に予め形成した複数の回路素子
または機能回路ブロックの集合から成るマクロセルを予
め定めた領域内に配列し予め定めた第1の配線ピッチで
設定した縦および横方向の配線経路候補である配線格子
パターン上に設計対象回路の設計情報にしたがって自動
配線を行ない所定の配線パターンを生成する集積回路の
配線方法において、前記マクロセルを全て配置した状態
でこのマクロセルを表示する第1のステップと、前記第
1のピッチの予め定めた複数本数の前記配線格子パター
ンを1単位として一括した第2のピッチの概略配線格子
パターンおよびこの概略配線格子パターンで示す概略配
線領域を設定し表示する第2のステップと、配線実行の
制御対象の複数の配線を選択配線として選択する第3の
ステップと、前記選択配線の配線実行を禁止する領域で
ある選択配線禁止領域を指定する第4のステップと、前
記選択配線の全ての配線の配線実行が可能か否かをチエ
ックする第5のステップと、前記選択配線の全配線を1
単位とし概略配線として前記概略配線格子パターン上に
配線実行する第6のステップと、前記選択配線禁止領域
を記憶する第7のステップと、前記選択配線以外の全て
の配線を概略配線する第8のステップと、前記選択配線
を含む全ての配線を前記配線格子パターン上に配線実行
する詳細配線を行う第9のステップとを含むことを特徴
とするものである。
方法は、半導体チップ上に予め形成した複数の回路素子
または機能回路ブロックの集合から成るマクロセルを予
め定めた領域内に配列し予め定めた第1の配線ピッチで
設定した縦および横方向の配線経路候補である配線格子
パターン上に設計対象回路の設計情報にしたがって自動
配線を行ない所定の配線パターンを生成する集積回路の
配線方法において、前記マクロセルを全て配置した状態
でこのマクロセルを表示する第1のステップと、前記第
1のピッチの予め定めた複数本数の前記配線格子パター
ンを1単位として一括した第2のピッチの概略配線格子
パターンおよびこの概略配線格子パターンで示す概略配
線領域を設定し表示する第2のステップと、配線実行の
制御対象の複数の配線を選択配線として選択する第3の
ステップと、前記選択配線の配線実行を禁止する領域で
ある選択配線禁止領域を指定する第4のステップと、前
記選択配線の全ての配線の配線実行が可能か否かをチエ
ックする第5のステップと、前記選択配線の全配線を1
単位とし概略配線として前記概略配線格子パターン上に
配線実行する第6のステップと、前記選択配線禁止領域
を記憶する第7のステップと、前記選択配線以外の全て
の配線を概略配線する第8のステップと、前記選択配線
を含む全ての配線を前記配線格子パターン上に配線実行
する詳細配線を行う第9のステップとを含むことを特徴
とするものである。
【0014】
【発明の実施の形態】次に、本発明の実施の形態をフロ
ーチャートで示す図1を参照すると、この図に示す本実
施の形態の集積回路の配線方法は、ブロックとマクロセ
ルを全て配置した状態でマクロセルを表示するステップ
S1と、ブロックを表示するステップS2と、概略配線
格子およびこの概略の配線格子上を配線する概略の配線
領域を表示するステップS3と、修正制御対象の複数の
配線を選択するステップS4と、選択配線に対して配線
禁止領域を指定するステップS5と、選択配線の配線禁
止領域をチェックするステップS6と、配線禁止領域を
記憶するステップS7と、特定の配線について概略の配
線を行うステップS8と、回路全体の配線について概略
の配線を行うステップS9と、回路全体についての全て
の詳細な配線を行うステップS10とを含む。
ーチャートで示す図1を参照すると、この図に示す本実
施の形態の集積回路の配線方法は、ブロックとマクロセ
ルを全て配置した状態でマクロセルを表示するステップ
S1と、ブロックを表示するステップS2と、概略配線
格子およびこの概略の配線格子上を配線する概略の配線
領域を表示するステップS3と、修正制御対象の複数の
配線を選択するステップS4と、選択配線に対して配線
禁止領域を指定するステップS5と、選択配線の配線禁
止領域をチェックするステップS6と、配線禁止領域を
記憶するステップS7と、特定の配線について概略の配
線を行うステップS8と、回路全体の配線について概略
の配線を行うステップS9と、回路全体についての全て
の詳細な配線を行うステップS10とを含む。
【0015】次に、図1を参照して本実施の形態の動作
について説明すると、まず、ステップS1〜S2によっ
てマクロセルおよびブロックを複数本の格子を1単位と
して一括した格子である概略配線格子とともにCRT等
の表示装置に表示する。設計者はCRT上に表示された
情報を見てマウスなどの入力装置で座標情報などの情報
を入力することができる。
について説明すると、まず、ステップS1〜S2によっ
てマクロセルおよびブロックを複数本の格子を1単位と
して一括した格子である概略配線格子とともにCRT等
の表示装置に表示する。設計者はCRT上に表示された
情報を見てマウスなどの入力装置で座標情報などの情報
を入力することができる。
【0016】本実施の形態は、配線の混雑化により配線
不可能となる予測領域の配線を禁止する。ここで指定さ
れる配線禁止領域は特定の配線すなわち選択配線のみに
対して有効になる。
不可能となる予測領域の配線を禁止する。ここで指定さ
れる配線禁止領域は特定の配線すなわち選択配線のみに
対して有効になる。
【0017】最初に設計者は、ステップS4により複数
のマクロセル間、マクロセルとブロック間、または複数
のブロック間の複数の配線を選択配線として選択する。
次にステップS5で、設計者はマウスなどの入力装置よ
り複数の上記選択配線に対してのみ配線を禁止する領域
すなわち選択配線禁止領域を概略配線格子単位で作成す
る。この配線禁止領域内においてはステップS4で指定
した全ての上記選択配線について配線実行を禁止する。
のマクロセル間、マクロセルとブロック間、または複数
のブロック間の複数の配線を選択配線として選択する。
次にステップS5で、設計者はマウスなどの入力装置よ
り複数の上記選択配線に対してのみ配線を禁止する領域
すなわち選択配線禁止領域を概略配線格子単位で作成す
る。この配線禁止領域内においてはステップS4で指定
した全ての上記選択配線について配線実行を禁止する。
【0018】ここで、既指定の選択配線が詳細な配線情
報を有する場合にはその詳細配線情報の削除ステップ
(図示省略)によってこれを削除する。
報を有する場合にはその詳細配線情報の削除ステップ
(図示省略)によってこれを削除する。
【0019】配線禁止領域と同一領域内に選択配線が所
属するマクロセルやブロックの端子が存在したり、マク
ロセルやブロック間の配線可能領域が全て使用済の状態
では配線不可能となってしまう。このため、ステップS
6で選択配線禁止領域が選択配線の配線予定領域を占拠
していないことをチェックし、全ての選択配線が配線可
能であること確認する。ステップS6で、配線不可能と
判定した場合は、最初のステップS1〜S3に戻り概略
格子のピッチすなわち複数配線数を低減するなどの処理
をして再度CRT表示装置に表示させ、処理を再実行す
る。配線可能と判定すると、ステップS7でこの配線禁
止領域をICメモリや磁気ディスク等の記憶装置に選択
配線に対してのみの配線禁止情報ファイルF1として保
存する。さらに、別の複数の選択配線に対して配線禁止
情報を作成する場合には、再度ステップS1〜S3に戻
り、同様に処理を行う。数回にわたって設定した特定の
複数の選択配線に対する配線禁止情報の設定を終了する
と、ステップS7で全てを配線禁止情報ファイルF1に
追加する。
属するマクロセルやブロックの端子が存在したり、マク
ロセルやブロック間の配線可能領域が全て使用済の状態
では配線不可能となってしまう。このため、ステップS
6で選択配線禁止領域が選択配線の配線予定領域を占拠
していないことをチェックし、全ての選択配線が配線可
能であること確認する。ステップS6で、配線不可能と
判定した場合は、最初のステップS1〜S3に戻り概略
格子のピッチすなわち複数配線数を低減するなどの処理
をして再度CRT表示装置に表示させ、処理を再実行す
る。配線可能と判定すると、ステップS7でこの配線禁
止領域をICメモリや磁気ディスク等の記憶装置に選択
配線に対してのみの配線禁止情報ファイルF1として保
存する。さらに、別の複数の選択配線に対して配線禁止
情報を作成する場合には、再度ステップS1〜S3に戻
り、同様に処理を行う。数回にわたって設定した特定の
複数の選択配線に対する配線禁止情報の設定を終了する
と、ステップS7で全てを配線禁止情報ファイルF1に
追加する。
【0020】ステップS8で、今まで設定した選択配線
に対する配線禁止情報ファイルF1の内容を読み込み、
設定回数分だけ選択配線に対する概略の配線を実行す
る。最後に、回路全体の残りの配線についての概略配線
をステップS9で実行し、回路全体についての全ての詳
細な配線をステップS10で行い、最終配線情報ファイ
ルF2を作成する。
に対する配線禁止情報ファイルF1の内容を読み込み、
設定回数分だけ選択配線に対する概略の配線を実行す
る。最後に、回路全体の残りの配線についての概略配線
をステップS9で実行し、回路全体についての全ての詳
細な配線をステップS10で行い、最終配線情報ファイ
ルF2を作成する。
【0021】次に、本実施の形態の配線方法による配線
レイアウトを表示するCRT画像の例を示す説明図であ
る図2を参照すると、まず、ステップS1〜S3実行後
の概略の配線領域を示す図2(A)では、表示画面上に
高配線密度のマクロセル19と、概略配線格子20と、
マクロセルの両側にそれぞれ位置し相互間の配線を予定
しているマクロセル21,22と、設計者の設定した概
略配線領域23と、端子24,25と、配線の接続表示
27とを表示する。また、詳細な配線(ステップS1
1)後の配線領域を示す図2(B)では、表示画面上に
マクロセル19,21,22と、端子24,25とに加
えて実際に実行した詳細な配線後の配線26を表示す
る。
レイアウトを表示するCRT画像の例を示す説明図であ
る図2を参照すると、まず、ステップS1〜S3実行後
の概略の配線領域を示す図2(A)では、表示画面上に
高配線密度のマクロセル19と、概略配線格子20と、
マクロセルの両側にそれぞれ位置し相互間の配線を予定
しているマクロセル21,22と、設計者の設定した概
略配線領域23と、端子24,25と、配線の接続表示
27とを表示する。また、詳細な配線(ステップS1
1)後の配線領域を示す図2(B)では、表示画面上に
マクロセル19,21,22と、端子24,25とに加
えて実際に実行した詳細な配線後の配線26を表示す
る。
【0022】高配線密度のマクロセル19上には内部配
線が低配線密度のマクロセルと比較して多いため、修正
用に使用可能な配線格子が非常に少なくなっている。そ
のため、マクロセル19の上を通過するような他の配線
は配線不可能となってしまう。マクロセル19の両側の
マクロセル21,22間の相互間配線は、設計者が配線
に対して何も操作を行なわなければ、自動配線プログラ
ムが最短経路で配線を実行しようとするので、マクロセ
ル19上で配線不可能となってしまう。
線が低配線密度のマクロセルと比較して多いため、修正
用に使用可能な配線格子が非常に少なくなっている。そ
のため、マクロセル19の上を通過するような他の配線
は配線不可能となってしまう。マクロセル19の両側の
マクロセル21,22間の相互間配線は、設計者が配線
に対して何も操作を行なわなければ、自動配線プログラ
ムが最短経路で配線を実行しようとするので、マクロセ
ル19上で配線不可能となってしまう。
【0023】本実施の形態では、ステップS3により設
定した概略配線格子20を使用して配線実行を制御す
る。概略配線格子20は一般的に配線の前段階で複数の
選択配線の概略の配線位置を自動的に決定するために使
用され、配線格子を数本単位で指定する。概略配線領域
23の指定のために概略配線格子20で囲まれる領域を
制御の単位とする。
定した概略配線格子20を使用して配線実行を制御す
る。概略配線格子20は一般的に配線の前段階で複数の
選択配線の概略の配線位置を自動的に決定するために使
用され、配線格子を数本単位で指定する。概略配線領域
23の指定のために概略配線格子20で囲まれる領域を
制御の単位とする。
【0024】設計者は、概略配線経路を決定するための
マクロセルを選択するためにマウスなどの入力装置(以
下マウス)より相互間配線予定のマクロ21,22を指
定する。また高密度内部配線のマクロセル19を配線禁
止領域として指定する(ステップS5)。指定したマク
ロセル21,22において相互接続関係がある端子2
4,25の間には接続関係を示す複数の配線(選択配
線)の接続表示27をCRT上に表示する。設計者は端
子24,25の位置と配線の接続表示27とから概略配
線格子20で囲まれる概略配線領域23をマウスにより
入力する。入力後、指定した概略配線領域23に存在す
る配線格子の数が上記選択配線の数の総和よりも少ない
場合、領域23の幅Wを太くして再度、概略配線領域2
3を設定する(ステップS6,S7)。
マクロセルを選択するためにマウスなどの入力装置(以
下マウス)より相互間配線予定のマクロ21,22を指
定する。また高密度内部配線のマクロセル19を配線禁
止領域として指定する(ステップS5)。指定したマク
ロセル21,22において相互接続関係がある端子2
4,25の間には接続関係を示す複数の配線(選択配
線)の接続表示27をCRT上に表示する。設計者は端
子24,25の位置と配線の接続表示27とから概略配
線格子20で囲まれる概略配線領域23をマウスにより
入力する。入力後、指定した概略配線領域23に存在す
る配線格子の数が上記選択配線の数の総和よりも少ない
場合、領域23の幅Wを太くして再度、概略配線領域2
3を設定する(ステップS6,S7)。
【0025】次に、マクロ21,22相互間の概略配線
領域23の決定後、マクロ21,22間に対してのみ概
略配線領域23内で概略の配線位置28を優先して決定
する。次にマクロ21,22の概略配線位置28を固定
して回路全体の概略の配線位置と詳細な配線位置26を
決定する(ステップS8)。
領域23の決定後、マクロ21,22間に対してのみ概
略配線領域23内で概略の配線位置28を優先して決定
する。次にマクロ21,22の概略配線位置28を固定
して回路全体の概略の配線位置と詳細な配線位置26を
決定する(ステップS8)。
【0026】本実施の形態では、従来の配線方法と異な
り、設計者は接続対象の複数の配線すなわち選択配線の
概略位置の指定後、概略配線領域23の中で自動配線を
行う。そのため、従来の方法よりも指定した選択配線を
構成する複数分だけ修正時間を短縮できる。また、自動
配線実行前に、この配線修正を使用すると事前に混雑す
ると予測される配線領域を避けて指定した配線を実行で
きる。
り、設計者は接続対象の複数の配線すなわち選択配線の
概略位置の指定後、概略配線領域23の中で自動配線を
行う。そのため、従来の方法よりも指定した選択配線を
構成する複数分だけ修正時間を短縮できる。また、自動
配線実行前に、この配線修正を使用すると事前に混雑す
ると予測される配線領域を避けて指定した配線を実行で
きる。
【0027】従来の方法と比較すると、本実施の形態は
複数の配線についての修正が一度に可能であり、配線自
体も特定な配線に対しての概略の配線をするステップと
詳細の配線をするステップとにより自動配線を行うので
時間的に比較的短時間で修正可能である点が優れてい
る。
複数の配線についての修正が一度に可能であり、配線自
体も特定な配線に対しての概略の配線をするステップと
詳細の配線をするステップとにより自動配線を行うので
時間的に比較的短時間で修正可能である点が優れてい
る。
【0028】また、従来の方法は自動配線後の高密度の
配線パターンの間に経路を見つけて修正対象の配線を結
合させていたが、本実施の形態では、全ての配線の完了
前でもマクロセルやブロックが全て配置されていれば配
線可能であり、かつ配線が混雑しそうな領域を避けて先
だって配線を行うことが可能である点が優れている。
配線パターンの間に経路を見つけて修正対象の配線を結
合させていたが、本実施の形態では、全ての配線の完了
前でもマクロセルやブロックが全て配置されていれば配
線可能であり、かつ配線が混雑しそうな領域を避けて先
だって配線を行うことが可能である点が優れている。
【0029】
【発明の効果】以上説明したように、本発明の集積回路
の配線方法は、概略配線格子パターンおよび概略配線領
域を設定し表示するステップと、配線実行の制御対象の
複数の配線を選択配線として選択するステップと、選択
配線禁止領域を指定するステップと、選択配線の全ての
配線の配線実行の可能性をチエックするステップと、概
略配線を行うステップとを含むことにより、複数の指定
配線に対して配線対象領域もしくは配線禁止領域を設定
し、上記複数の指定配線から成る概略配線を実行させる
ことができるため、配線経路の途中に存在する配線の困
難な領域を回避して配線したり、指定配線の複数本数分
だけ配線修正時間を短縮できるという効果がある。
の配線方法は、概略配線格子パターンおよび概略配線領
域を設定し表示するステップと、配線実行の制御対象の
複数の配線を選択配線として選択するステップと、選択
配線禁止領域を指定するステップと、選択配線の全ての
配線の配線実行の可能性をチエックするステップと、概
略配線を行うステップとを含むことにより、複数の指定
配線に対して配線対象領域もしくは配線禁止領域を設定
し、上記複数の指定配線から成る概略配線を実行させる
ことができるため、配線経路の途中に存在する配線の困
難な領域を回避して配線したり、指定配線の複数本数分
だけ配線修正時間を短縮できるという効果がある。
【図1】本発明の集積回路の配線方法の一実施の形態を
示すフローチャートである。
示すフローチャートである。
【図2】本実施の形態の集積回路の配線方法における表
示装置の表示画面の一例を示す説明図である。
示装置の表示画面の一例を示す説明図である。
【図3】従来の集積回路の配線方法における表示装置の
表示画面の一例を示す説明図である。
表示画面の一例を示す説明図である。
【図4】従来の集積回路の配線方法における配線不可能
の事例を示す説明図である。
の事例を示す説明図である。
1 既配線情報 2 配線禁止情報 3 未配線情報 4,5 機能ブロック 6 配線格子 7,11,12,24,25 端子 8,10,26 配線 9 配置禁止情報 13,14 配線経路 15〜17,19,21,22 マクロセル 18 未配線 20 概略配線格子 23 概略配線領域 27 配線接続表示 28 概略配線位置
Claims (2)
- 【請求項1】 半導体チップ上に予め形成した複数の回
路素子または機能回路ブロックの集合から成るマクロセ
ルを予め定めた領域内に配列し予め定めた第1の配線ピ
ッチで設定した縦および横方向の配線経路候補である配
線格子パターン上に設計対象回路の設計情報にしたがっ
て自動配線を行ない所定の配線パターンを生成する集積
回路の配線方法において、 前記マクロセルを全て配置した状態でこのマクロセルを
表示する第1のステップと、 前記第1のピッチの予め定めた複数本数の前記配線格子
パターンを1単位として一括した第2のピッチの概略配
線格子パターンおよびこの概略配線格子パターンで示す
概略配線領域を設定し表示する第2のステップと、 配線実行の制御対象の複数の配線を選択配線として選択
する第3のステップと、 前記選択配線の配線実行を禁止する領域である選択配線
禁止領域を指定する第4のステップと、 前記選択配線の全ての配線の配線実行が可能か否かをチ
エックする第5のステップと、 前記選択配線の全配線を1単位とし概略配線として前記
概略配線格子パターン上に配線実行する第6のステップ
と、 前記選択配線禁止領域を記憶する第7のステップと、 前記選択配線以外の全ての配線を概略配線する第8のス
テップと、 前記選択配線を含む全ての配線を前記配線格子パターン
上に配線実行する詳細配線を行う第9のステップとを含
むことを特徴とする集積回路の配線方法。 - 【請求項2】 特定の領域内で前記選択配線の配線実行
の優先性を付与することを特徴とする請求項1記載の集
積回路の配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7277319A JP2921454B2 (ja) | 1995-10-25 | 1995-10-25 | 集積回路の配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7277319A JP2921454B2 (ja) | 1995-10-25 | 1995-10-25 | 集積回路の配線方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09120993A JPH09120993A (ja) | 1997-05-06 |
JP2921454B2 true JP2921454B2 (ja) | 1999-07-19 |
Family
ID=17581882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7277319A Expired - Lifetime JP2921454B2 (ja) | 1995-10-25 | 1995-10-25 | 集積回路の配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2921454B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258425A (ja) | 2007-04-05 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 標準セルおよびこれを有する半導体装置 |
CN114386359A (zh) * | 2020-10-21 | 2022-04-22 | Oppo广东移动通信有限公司 | 绕线布局方法、装置、集成电路芯片及计算机可读存储介质 |
-
1995
- 1995-10-25 JP JP7277319A patent/JP2921454B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09120993A (ja) | 1997-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8239803B2 (en) | Layout method and layout apparatus for semiconductor integrated circuit | |
US6966045B2 (en) | Method and computer program product for estimating wire loads | |
US7185303B2 (en) | Method and apparatus for laying out cells in a semiconductor device | |
JPH0658935B2 (ja) | 回路配列組込み方法 | |
JPH10270563A (ja) | 集積回路の自動概略配線方法 | |
US8479140B2 (en) | Automatically creating vias in a circuit design | |
JP2000012692A (ja) | Lsiの製造方法及びレイアウト用ソフトウエアを記録した記録媒体 | |
US8250514B1 (en) | Localized routing direction | |
JP4274814B2 (ja) | 半導体集積回路の設計方法、設計装置、セルライブラリのデータ構造および自動レイアウトプログラム | |
JP2001274254A (ja) | 半導体集積回路の自動配置配線方法 | |
JP4221045B2 (ja) | フロアプラン設計支援装置,フロアプラン設計支援プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
JP2921454B2 (ja) | 集積回路の配線方法 | |
US6496968B1 (en) | Hierarchical wiring method for a semiconductor integrated circuit | |
US5757657A (en) | Adaptive incremental placement of circuits on VLSI chip | |
JP2004104039A (ja) | 集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 | |
US20030014722A1 (en) | Automatic layout design method of wirings in semiconductor integrated circuit | |
JP2000057175A (ja) | 半導体集積回路装置の自動配線方式 | |
JP2008310527A (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 | |
US7346884B1 (en) | Integrated circuit (IC) having IC floorplan silhouette-like power supply net, and sea of supply (SoS) electronic design automation (EDA) tool for designing same | |
JP3064925B2 (ja) | レイアウト方法 | |
JP3117908B2 (ja) | ガードリング設計装置 | |
JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
JP4071546B2 (ja) | 半導体装置の回路設計支援装置およびレイアウト変更方法 | |
JP2757851B2 (ja) | 半導体集積回路のフロアプラン演算装置 | |
JP2667274B2 (ja) | スタンダードセルチップの開発支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990330 |