JP5033018B2 - 重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法 - Google Patents
重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法 Download PDFInfo
- Publication number
- JP5033018B2 JP5033018B2 JP2008045860A JP2008045860A JP5033018B2 JP 5033018 B2 JP5033018 B2 JP 5033018B2 JP 2008045860 A JP2008045860 A JP 2008045860A JP 2008045860 A JP2008045860 A JP 2008045860A JP 5033018 B2 JP5033018 B2 JP 5033018B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cell
- overlap
- graphic
- overlapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70375—Multiphoton lithography or multiphoton photopolymerization; Imaging systems comprising means for converting one type of radiation into another type of radiation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/26—Electron or ion microscopes
- H01J2237/28—Scanning microscopes
- H01J2237/2813—Scanning microscopes characterised by the application
- H01J2237/2817—Pattern inspection
Description
本発明は、重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の抽出方法に関する。例えば、電子ビーム描画に用いる描画データに定義される複数のチップデータ間で生じる図形の重なりを検査する装置、方法及びその機構を搭載した描画装置に関する。
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。これらの半導体デバイスへ所望の回路パターンを形成するためには、高精度の原画パターン（レチクル或いはマスクともいう。）が必要となる。ここで、電子線（電子ビーム）描画技術は本質的に優れた解像性を有しており、高精度の原画パターンの生産に用いられる。
図２９は、従来の可変成形型電子線描画装置の動作を説明するための概念図である。
可変成形型電子線（ＥＢ：Ｅｌｅｃｔｒｏｎ ｂｅａｍ）描画装置は、以下のように動作する。第１のアパーチャ４１０には、電子線３３０を成形するための矩形例えば長方形の開口４１１が形成されている。また、第２のアパーチャ４２０には、開口４１１を通過した電子線３３０を所望の矩形形状に成形するための可変成形開口４２１が形成されている。荷電粒子ソース４３０から照射され、開口４１１を通過した電子線３３０は、偏向器により偏向される。そして、可変成形開口４２１の一部を通過して、ステージ上に搭載された試料３４０に照射される。また、ステージは、描画中、所定の一方向（例えば、Ｘ方向とする）に連続的に移動する。すなわち、開口４１１と可変成形開口４２１との両方を通過できる矩形形状が、連続的に移動するステージ上に搭載された試料３４０の描画領域に描画される。開口４１１と可変成形開口４２１との両方を通過させ、任意形状を作成する方式を可変成形方式という。
可変成形型電子線（ＥＢ：Ｅｌｅｃｔｒｏｎ ｂｅａｍ）描画装置は、以下のように動作する。第１のアパーチャ４１０には、電子線３３０を成形するための矩形例えば長方形の開口４１１が形成されている。また、第２のアパーチャ４２０には、開口４１１を通過した電子線３３０を所望の矩形形状に成形するための可変成形開口４２１が形成されている。荷電粒子ソース４３０から照射され、開口４１１を通過した電子線３３０は、偏向器により偏向される。そして、可変成形開口４２１の一部を通過して、ステージ上に搭載された試料３４０に照射される。また、ステージは、描画中、所定の一方向（例えば、Ｘ方向とする）に連続的に移動する。すなわち、開口４１１と可変成形開口４２１との両方を通過できる矩形形状が、連続的に移動するステージ上に搭載された試料３４０の描画領域に描画される。開口４１１と可変成形開口４２１との両方を通過させ、任意形状を作成する方式を可変成形方式という。
かかる電子ビーム描画を行なうにあたり、まず、半導体集積回路のレイアウトが設計される。そして、パターンレイアウトが定義されたレイアウトデータ（設計データ）が生成される。そして、レイアウトデータが変換され、電子線描画装置に適応した描画データが生成される。電子線描画装置で描画される描画パターンは、複数のチップが配置されて構成される場合がある。そして、各チップの描画データとなるチップデータは、別々のファイルに格納されることが一般的である。そして、電子線描画装置は、各チップのチップデータを入力して、描画エリア内に仮想的に配置した位置でマージ処理を行なって１つのチップに再構成してから再構成された描画パターンを試料に描画する。
ここで、配置される図形間に重なりが生じたまま描画すると多重露光となるため、事前に図形間の重なりを除去する必要がある。
図３０は、同一チップ内で図形間に重なりが生じている場合の一例を示す図である。図３０において、チップＡ内のある領域５００内に位置する図形５０２と図形５０４とが一部重なっている状態を示している。このような場合、描画データを作成する際に、フラクチャ処理等で除去することができる。よって、描画装置に入力する前に事前に図形間の重なりを除去することができる。他方、異なるチップ間で図形同士の重なりが生じている場合もある。
図３０は、同一チップ内で図形間に重なりが生じている場合の一例を示す図である。図３０において、チップＡ内のある領域５００内に位置する図形５０２と図形５０４とが一部重なっている状態を示している。このような場合、描画データを作成する際に、フラクチャ処理等で除去することができる。よって、描画装置に入力する前に事前に図形間の重なりを除去することができる。他方、異なるチップ間で図形同士の重なりが生じている場合もある。
図３１は、異なるチップ間で図形同士の重なりが生じている場合の一例を示す図である。図３１において、チップＢ内のある領域５１０内に図形５１２，５１４，５１６が配置されている。他方、チップＣ内のある領域５２０内に図形５２２，５２４，５２６が配置されている。これらのチップＢ，Ｃを描画エリア上に配置すると、チップＢの領域５１０とチップＣの領域５２０とが一部重なるように配置されるものとする。その際、図３１に示すように、チップＢ内の図５１２とチップＣ内の図形５２２とが一部重なってしまう場合がある。図３１では、重複している部分を斜線で示している。このような異なるチップ間を重ね配置した際に発生するチップ間図形の重なりを見つける有効な手段が従来確立されていなかった。そのため、このようなチップ間図形の重なりが生じた場合、描画装置に描画データを投入後、複数のデータ変換処理が行なわれショットデータが生成された後、例えば、ビーム照射量をチェックする段階になってから多重露光であることが判明することになる。しかしながら、この段階で判明しても以下のような問題が生じてしまう。
図３２は、異なるチップをマージ処理した場合の重なり図形の一例を示す図である。図３２において、チップＢ，Ｃが描画エリア内に仮想的に配置した位置でマージ処理が行なわれることで、マージ処理後の領域５３０内に図形５１２，５１４，５１６，５２２，５２４，５２６配置される。そして、上述したビーム照射量をチェックする段階では、マージ処理が済んでしまっている。このように、マージ処理後の段階では、チップの階層構造が再構成されてしまっているので、マージ処理後に重なった図形５１２，５２２を見つけ出せたとしても、これらの図形がどのチップのどの階層領域に配置されていたのかを調査するには多大な時間と労力が必要となってしまうといった問題があった。
ここで、二重露光を避けるために重なり除去を行なう技術に関して、以下の内容が文献に開示されている。繰り返し配置されるセルをキャラクタ・パターンとする場合、隣接するキャラクタ・パターンが存在するときは、その重なりを調べ、重なるパターンはショットしないため、ＥＢショットデータを生成しない旨記載されている（例えば、特許文献１参照）。しかしながら、当該文献は、異なるチップを配置する場合に関するものでない。そのため、異なるチップを配置する場合の図形の重なりを検査する手法は何ら開示も示唆もない。
特開２００５−２６８６５７号公報（段落番号００２５）
以上のように、異なるチップ間で図形同士の重なりが生じている場合に、マージ処理される前にその図形がどのチップのどの階層領域に配置されていたのかを調査するための有効な手法が確立されていなかった。そのため、マージ処理後に重なった図形を見つけ出せたとしても、これらの図形がどのチップのどの階層領域に配置されていたのかを調査するには多大な時間と労力が必要となってしまうといった問題があった。
そこで、本発明は、かかる問題点を克服し、重なり図形がどのチップのどの階層領域に配置されていたのかが把握可能な検査装置および方法を提供することを目的とする。
本発明の一態様の重なり図形の検査装置は、
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
複数のチップ領域に対して複数の階層と各階層の複数のセル領域とを設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
を備えたことを特徴とする。
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
複数のチップ領域に対して複数の階層と各階層の複数のセル領域とを設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
を備えたことを特徴とする。
まず、各チップ領域の配置情報に基づいて複数のチップ領域自体の重なりを検査する。この時点では重なり図形は把握されていない。そして、重なる領域が位置する、より下位の階層のセル領域を順に抽出していく。これにより、階層とセル領域とを把握しながら順に重なり図形が配置されるセル領域に近づいていくことができる。そして、抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を検査すればよい。
ここで、予め階層と階層毎のセル領域が定義（設定）されていないデータの場合、複数の階層と階層毎の複数のセル領域を設定する。そのためには、チップ領域が複数の階層と階層毎の複数のセル領域に仮想分割されることになる。その際、複数の図形の少なくとも１つと接するように取り囲む領域が直上の階層のセル領域になるように仮想分割されると好適である。そして、所定の階層の複数のセル領域の少なくとも１つと接するように取り囲む領域がその所定の階層の直上の階層のセル領域になるように仮想分割されると好適である。
また、本発明の他の態様の重なり図形の検査装置は、
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
複数のチップ領域に対して各チップ情報が有する階層毎に複数のセル領域を設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
を備えたことを特徴とする。
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
複数のチップ領域に対して各チップ情報が有する階層毎に複数のセル領域を設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
を備えたことを特徴とする。
かかる構成では、予め階層と階層毎のセル領域の座標は定義されているが、セル領域サイズが定義されていないチップ間での図形重なり検査に特に有効である。
また、本発明の他の態様の重なり図形の検査装置は、
階層毎にセル領域が順に小さくなるように複数の階層と複数の階層の階層毎に複数のセル領域とが定義された複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
を備えたことを特徴とする。
階層毎にセル領域が順に小さくなるように複数の階層と複数の階層の階層毎に複数のセル領域とが定義された複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
を備えたことを特徴とする。
かかる構成では、予め階層と階層毎のセル領域が定義されているチップ間での図形重なり検査に特に有効である。
また、本発明の一態様の荷電粒子ビーム描画装置は、
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
複数のチップ領域に対して複数の階層と各階層の複数のセル領域とを設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
荷電粒子ビームを用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料に描画する描画部と、
を備えたことを特徴とする。
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
複数のチップ領域に対して複数の階層と各階層の複数のセル領域とを設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
荷電粒子ビームを用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料に描画する描画部と、
を備えたことを特徴とする。
また、本発明の他の態様の荷電粒子ビーム描画装置は、
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
複数のチップ領域に対して各チップ情報が有する階層毎に複数のセル領域を設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
荷電粒子ビームを用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料に描画する描画部と、
を備えたことを特徴とする。
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
複数のチップ領域に対して各チップ情報が有する階層毎に複数のセル領域を設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
荷電粒子ビームを用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料に描画する描画部と、
を備えたことを特徴とする。
また、本発明の他の態様の荷電粒子ビーム描画装置は、
階層毎に領域が順に小さくなるように複数の階層と複数の階層の階層毎に複数のセル領域とが定義された複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を判定する判定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
荷電粒子ビームを用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料に描画する描画部と、
を備えたことを特徴とする。
階層毎に領域が順に小さくなるように複数の階層と複数の階層の階層毎に複数のセル領域とが定義された複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を判定する判定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
荷電粒子ビームを用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料に描画する描画部と、
を備えたことを特徴とする。
また、本発明の一態様の重なり図形の検査方法は、
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査する工程と、
複数のチップ領域に対して複数の階層と各階層の複数のセル領域とを設定する工程と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する工程と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する工程と、
重なる複数の図形の情報を出力する工程と、
を備えたことを特徴とする。
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査する工程と、
複数のチップ領域に対して複数の階層と各階層の複数のセル領域とを設定する工程と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する工程と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する工程と、
重なる複数の図形の情報を出力する工程と、
を備えたことを特徴とする。
また、本発明の他の態様の重なり図形の検査方法は、
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査する工程と、
複数のチップ領域に対して各チップ情報が有する階層毎に複数のセル領域を設定する工程と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する工程と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する工程と、
重なる複数の図形の情報を出力する工程と、
を備えたことを特徴とする。
複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査する工程と、
複数のチップ領域に対して各チップ情報が有する階層毎に複数のセル領域を設定する工程と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する工程と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する工程と、
重なる複数の図形の情報を出力する工程と、
を備えたことを特徴とする。
また、本発明の他の態様の重なり図形の検査方法は、
階層毎に領域が順に小さくなるように複数の階層と複数の階層の階層毎に複数のセル領域とが定義された複数のチップが配置されて構成される描画パターンにおける各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を判定する工程と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する工程と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する工程と、
重なる複数の図形の情報を出力する工程と、
を備えたことを特徴とする。
階層毎に領域が順に小さくなるように複数の階層と複数の階層の階層毎に複数のセル領域とが定義された複数のチップが配置されて構成される描画パターンにおける各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を判定する工程と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する工程と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する工程と、
重なる複数の図形の情報を出力する工程と、
を備えたことを特徴とする。
本発明によれば、階層とセル領域とを把握しながら重なり図形を検出することができる。よって、重なり図形がどのチップのどの階層領域に配置されていたのかを容易に見つけ出すことができる。その結果、描画データの修正を短時間で行なうことができ、描画装置の復旧時間を大幅に短縮することができる。
以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。また、荷電粒子ビーム装置の一例として、荷電粒子ビーム描画装置、特に、可変成形型の電子ビーム描画装置について説明する。
図１は、実施の形態１における描画装置の構成を示す概念図である。
図１において、描画装置１００は、電子ビーム描画装置の一例である。描画装置１００は、試料１０１に所定のパターンを描画する。試料１０１には、半導体装置を製造する際にリフォグラフィ工程で用いるための露光マスク、或いは露光マスク用のガラス基板が含まれる。描画装置１００は、描画部１５０と制御部１６０を備えている。描画部１５０は、描画室１０３と描画室１０３の上部に配置された電子鏡筒１０２を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、第１のアパーチャ２０３、投影レンズ２０４、偏向器２０５、第２のアパーチャ２０６、対物レンズ２０７、偏向器２０８が配置されている。そして、描画室１０３内には、ＸＹステージ１０５が配置され、ＸＹステージ１０５上に描画対象となる試料１０１が配置される。制御部１６０は、制御ユニット１１０、描画制御回路１４０、及びモニタ１３４を有している。制御ユニット１１０、描画制御回路１４０、及びモニタ１３４は、図示しないバスにより互いに接続されている。制御ユニット１１０は、重なり図形の検査装置の一例となる。制御ユニット１１０内には、制御回路１１２、簡易検査部１１４、転送処理回路１１６、メモリ１１８、図形重複検査部１２０、磁気ディスク装置１２２，１２４，１３０、複数のデータ処理回路１２８ａ、データ処理回路１２８ｂ、・・・データ処理回路１２８ｋ、及び表示ツール１３２を有している。これら複数のデータ処理回路１２８ａ〜１２８ｋによりデータ処理回路群１２６が構成される。制御ユニット１１０内の各構成は、図示しないバスにより互いに接続されている。また、外部の磁気ディスク装置１０９内には、複数のチップ配置情報ファイルと複数のチップデータファイルが格納されている。また、磁気ディスク装置１０９内には、非検出セル情報や図形判別情報といった非検出関連情報が格納されている。図１では、本実施の形態１を説明する上で必要な構成部分について記載している。描画装置１００にとって、通常、必要なその他の構成が含まれても構わない。
図１において、描画装置１００は、電子ビーム描画装置の一例である。描画装置１００は、試料１０１に所定のパターンを描画する。試料１０１には、半導体装置を製造する際にリフォグラフィ工程で用いるための露光マスク、或いは露光マスク用のガラス基板が含まれる。描画装置１００は、描画部１５０と制御部１６０を備えている。描画部１５０は、描画室１０３と描画室１０３の上部に配置された電子鏡筒１０２を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、第１のアパーチャ２０３、投影レンズ２０４、偏向器２０５、第２のアパーチャ２０６、対物レンズ２０７、偏向器２０８が配置されている。そして、描画室１０３内には、ＸＹステージ１０５が配置され、ＸＹステージ１０５上に描画対象となる試料１０１が配置される。制御部１６０は、制御ユニット１１０、描画制御回路１４０、及びモニタ１３４を有している。制御ユニット１１０、描画制御回路１４０、及びモニタ１３４は、図示しないバスにより互いに接続されている。制御ユニット１１０は、重なり図形の検査装置の一例となる。制御ユニット１１０内には、制御回路１１２、簡易検査部１１４、転送処理回路１１６、メモリ１１８、図形重複検査部１２０、磁気ディスク装置１２２，１２４，１３０、複数のデータ処理回路１２８ａ、データ処理回路１２８ｂ、・・・データ処理回路１２８ｋ、及び表示ツール１３２を有している。これら複数のデータ処理回路１２８ａ〜１２８ｋによりデータ処理回路群１２６が構成される。制御ユニット１１０内の各構成は、図示しないバスにより互いに接続されている。また、外部の磁気ディスク装置１０９内には、複数のチップ配置情報ファイルと複数のチップデータファイルが格納されている。また、磁気ディスク装置１０９内には、非検出セル情報や図形判別情報といった非検出関連情報が格納されている。図１では、本実施の形態１を説明する上で必要な構成部分について記載している。描画装置１００にとって、通常、必要なその他の構成が含まれても構わない。
上述したように、電子ビーム描画を行なうにあたっては、まず、半導体集積回路のレイアウトが設計される。そして、パターンレイアウトが定義されたデータが生成される。この段階では、まだ、チップごとのレイアウトデータとして生成される。このレイアウトデータは、チップの配置情報が定義されたチップ配置情報ファイルとチップ内のパターンデータが定義されたチップデータファイルとして磁気ディスク装置１０９に格納される。そして、これら複数のチップ内のパターンが１つの描画領域に配置され、描画装置１００によって１枚の試料１０１上に描画されることになる。
実施の形態１では、これらの複数のチップのパターンを描画するにあたって、異なるチップ同士が重なる結果、異なるチップ間におけるパターンを構成する図形の重なりを検査する。この検査は、チップマージ処理より前に行ない、描画を行なうためのデータ処理及び描画動作を行ないながらリアルタイムに行なう。そのためにも以下に説明するように効率的なデータ処理を行なう。
図２は、実施の形態１における制御ユニット内でのデータ処理フローを示す図である。
図２において、制御ユニット１１０内では、簡易重複検査とチップデータ転送と図形重複検査とデータ変換処理とを行なう。そして、簡易重複検査とチップデータ転送と図形重複検査は、パイプライン処理になるように実行される。また、チップデータ転送と図形重複検査とデータ変換処理は、それら３つの処理、或いはそれらの少なくとも２つの処理が並列処理になるように実行される。このようにパイプライン処理或いは並列処理になるようにデータ処理を進めることで処理効率を高めることができる。その結果、データ量の多い描画データであっても図形の重なり検査、描画を行なうためのデータ処理及び描画動作をリアルタイムに行なうことができる。
図２において、制御ユニット１１０内では、簡易重複検査とチップデータ転送と図形重複検査とデータ変換処理とを行なう。そして、簡易重複検査とチップデータ転送と図形重複検査は、パイプライン処理になるように実行される。また、チップデータ転送と図形重複検査とデータ変換処理は、それら３つの処理、或いはそれらの少なくとも２つの処理が並列処理になるように実行される。このようにパイプライン処理或いは並列処理になるようにデータ処理を進めることで処理効率を高めることができる。その結果、データ量の多い描画データであっても図形の重なり検査、描画を行なうためのデータ処理及び描画動作をリアルタイムに行なうことができる。
図３は、実施の形態１における制御回路の動作を示すフローチャート図である。
Ｓ（ステップ）１０２において、非検出セル情報、或いは／及び図形判別情報取得工程として、制御回路１１２は、磁気ディスク装置１０９から非検出セル情報、或いは／及び図形判別情報を取得する。レイアウトによっては、故意にセル或いは図形について重ね配置する場合もある。これら重複しても構わないセル或いは図形を検出しないようにするため予めこれらの情報を取得しておく。元々のチップデータが階層構造を持っている場合には重複しても構わないセルを特定することができるので非検出セル情報で非検出セルを特定することができる。また、重複しても構わない図形について特定する場合には図形判別情報で非検出図形を特定することができる。元々のチップデータには、階層構造を持っていない場合もあり得る。その場合は重複しても構わないセルを特定することができないので、重複しても構わない図形について図形判別情報で非検出図形を特定すればよい。よって、ここでは、階層構造の有無によって、非検出セル情報、或いは／及び図形判別情報を取得すればよい。
Ｓ（ステップ）１０２において、非検出セル情報、或いは／及び図形判別情報取得工程として、制御回路１１２は、磁気ディスク装置１０９から非検出セル情報、或いは／及び図形判別情報を取得する。レイアウトによっては、故意にセル或いは図形について重ね配置する場合もある。これら重複しても構わないセル或いは図形を検出しないようにするため予めこれらの情報を取得しておく。元々のチップデータが階層構造を持っている場合には重複しても構わないセルを特定することができるので非検出セル情報で非検出セルを特定することができる。また、重複しても構わない図形について特定する場合には図形判別情報で非検出図形を特定することができる。元々のチップデータには、階層構造を持っていない場合もあり得る。その場合は重複しても構わないセルを特定することができないので、重複しても構わない図形について図形判別情報で非検出図形を特定すればよい。よって、ここでは、階層構造の有無によって、非検出セル情報、或いは／及び図形判別情報を取得すればよい。
図４は、実施の形態１における図形判別情報の一例を説明するための概念図である。
図４において、描画レイアウト領域２０内において非検出領域４２が決まっている場合には、非検出領域４２の基準位置の座標とサイズを設定すればよい。或いは、非検出領域４２の対角位置にある２つの座標（例えば、左下座標と右上座標）を設定しても好適である。また、非検出点４４が決まっている場合には、非検出点４４の座標を設定すればよい。
図４において、描画レイアウト領域２０内において非検出領域４２が決まっている場合には、非検出領域４２の基準位置の座標とサイズを設定すればよい。或いは、非検出領域４２の対角位置にある２つの座標（例えば、左下座標と右上座標）を設定しても好適である。また、非検出点４４が決まっている場合には、非検出点４４の座標を設定すればよい。
図５は、実施の形態１における非検出セル情報の一例を説明するための概念図である。
図５において、描画レイアウト領域２０内において非検出セル４６，４８が決まっている場合には、非検出セル４６，４８のセル名、セル番号、或いはセル配置座標等を設定すればよい。図５では、セル名が”セルＡ”となるセルを非検出セル４６，４８として示している。
図５において、描画レイアウト領域２０内において非検出セル４６，４８が決まっている場合には、非検出セル４６，４８のセル名、セル番号、或いはセル配置座標等を設定すればよい。図５では、セル名が”セルＡ”となるセルを非検出セル４６，４８として示している。
図６は、実施の形態１における指定セル内の非検出図形の一例を説明するための概念図である。
図７は、実施の形態１における指定セル内の図形判別情報の一例を説明するための概念図である。
図６に示すように、特定の指定セル５０内において非検出領域５２が決まっている場合や非検出点５４が決まっている場合がある。かかる場合に、図７に示すように、指定セル５０内の非検出領域５２が決まっている場合には、描画レイアウト領域２０内において、指定セル５０のセル名、セル番号、或いはセル配置座標等と、非検出領域５２の基準位置の座標とサイズを設定すればよい。或いは、図７に示すように、描画レイアウト領域２０内において、指定セル５０のセル名、セル番号、或いはセル配置座標等と、非検出領域５２の対角位置にある２つの座標（例えば、左下座標と右上座標）を設定しても好適である。また、図７に示すように、指定セル５０内の非検出点５４が決まっている場合には、描画レイアウト領域２０内において、指定セル５０のセル名、セル番号、或いはセル配置座標等と、非検出点４４の座標を設定すればよい。
図７は、実施の形態１における指定セル内の図形判別情報の一例を説明するための概念図である。
図６に示すように、特定の指定セル５０内において非検出領域５２が決まっている場合や非検出点５４が決まっている場合がある。かかる場合に、図７に示すように、指定セル５０内の非検出領域５２が決まっている場合には、描画レイアウト領域２０内において、指定セル５０のセル名、セル番号、或いはセル配置座標等と、非検出領域５２の基準位置の座標とサイズを設定すればよい。或いは、図７に示すように、描画レイアウト領域２０内において、指定セル５０のセル名、セル番号、或いはセル配置座標等と、非検出領域５２の対角位置にある２つの座標（例えば、左下座標と右上座標）を設定しても好適である。また、図７に示すように、指定セル５０内の非検出点５４が決まっている場合には、描画レイアウト領域２０内において、指定セル５０のセル名、セル番号、或いはセル配置座標等と、非検出点４４の座標を設定すればよい。
以上のように取得された非検出セル情報、或いは／及び図形判別情報は、メモリ１１８に格納される。
Ｓ１０４において、制御回路１１２は、簡易検査部１１４に簡易重複検査実行要求を出力する。簡易検査部１１４は、制御回路１１２からの簡易重複検査実行要求を受けて、以下に説明するように簡易重複検査を行なう。
図８は、実施の形態１における簡易重複検査の方法の要部を示すフローチャート図である。
Ｓ２０２において、簡易検査部１１４は、制御回路１１２からの簡易重複検査実行要求を取得する。
Ｓ２０２において、簡易検査部１１４は、制御回路１１２からの簡易重複検査実行要求を取得する。
Ｓ２０４において、簡易検査部１１４は、磁気ディスク装置１０９からチップ毎に格納されているチップ配置情報ファイルを順次読み出す。そして、簡易検査部１１４は、各チップ配置情報ファイルに定義された各チップのチップ配置情報を取得する。
図９は、実施の形態１におけるチップ配置の一例を示す概念図である。
図９において、描画レイアウト領域２０に、チップＡ〜Ｅが配置されている。実線はチップ外形枠を示している。点線は、マージン幅を付加したチップのマージン枠を示している。図９において、チップＡの配置位置は、チップ外形枠２１が配置された位置で示される。チップＢの配置位置は、チップ外形枠２３が配置された位置で示される。チップＣの配置位置は、チップ外形枠２５が配置された位置で示される。チップＤの配置位置は、チップ外形枠２７が配置された位置で示される。チップＥの配置位置は、チップ外形枠２９が配置された位置で示される。
図９において、描画レイアウト領域２０に、チップＡ〜Ｅが配置されている。実線はチップ外形枠を示している。点線は、マージン幅を付加したチップのマージン枠を示している。図９において、チップＡの配置位置は、チップ外形枠２１が配置された位置で示される。チップＢの配置位置は、チップ外形枠２３が配置された位置で示される。チップＣの配置位置は、チップ外形枠２５が配置された位置で示される。チップＤの配置位置は、チップ外形枠２７が配置された位置で示される。チップＥの配置位置は、チップ外形枠２９が配置された位置で示される。
Ｓ２０６において、簡易検査部１１４は、マージンを付加するかどうかを判定する。マージン幅については予め設定しておけばよい。例えば、メモリ１１８に格納しておいても好適である。その際には、簡易検査部１１４は、メモリ１１８に格納されたデータを参照し、マージン幅が設定されていればマージンを付加すると判定し、設定されていなければを付加しないと判定すればよい。マージン幅は、メモリ１１８の代わりに磁気ディスク装置１０９に格納しておいても好適である。その場合には簡易検査部１１４は、磁気ディスク装置１０９に格納されたデータを参照すればよい。マージンを付加すると判定した場合はＳ２０８に、付加しないと判定すればＳ２１０に進む。
Ｓ２０８において、簡易検査部１１４は、設定されたマージン幅をチップ外形枠の外側、すなわち、チップ高さ、及びチップ幅に付加する。図９では、マージン枠２２で示すマージン幅が付加されたチップＡの配置状態を示している。そして、図９では、マージン枠２４で示すマージン幅が付加されたチップＢの配置状態を示している。そして、図９では、マージン枠２６で示すマージン幅が付加されたチップＣの配置状態を示している。そして、図９では、マージン枠２８で示すマージン幅が付加されたチップＤの配置状態を示している。そして、図９では、マージン枠３０で示すマージン幅が付加されたチップＥの配置状態を示している。
Ｓ２１０において、簡易検査部１１４は、チップ外形重複検査を行なう。チップ外形重複検査は、チップＡとチップＢとの配置関係のように、チップ外形枠同士で重なる部分が存在するかどうかで検査する。或いは、チップＢとチップＣとの配置関係のように、チップ外形枠同士で重なる部分が存在しない場合でも一方のチップのチップ外形枠と他方のチップのマージン枠とで重なる部分が存在すれば重なっていれば重複していると判定するように検査してもよい。或いは、チップＢとチップＤとの配置関係のように、一方のチップのマージン枠と他方のチップのマージン枠との間でのみ重なる部分が存在するかどうかで検査してもよい。いずれにしても、チップＢとチップＥとの配置関係のように、チップのマージン枠同士で重なる部分が存在しない場合には、重複しないと判定される。
Ｓ２１２において、簡易検査部１１４は、検査の結果、重複するチップについて、重複チップ情報を作成し、制御回路１１２に出力する。
以上のようにして、チップ外形枠或いはマージン枠が重なるチップ同士を検査により抽出する。簡易重複検査が終了した段階では、まだ、チップ内のどの図形が重なっているのか、或いは重なりが存在しないのかについては判明していない。異なるチップ間における図形同士の重なりは後述する別の検査で判明させる。簡易重複検査では、単に、異なるチップ間における図形同士の重なりが存在する可能性があるチップ同士を抽出できればよい。この簡易重複検査によりまずは図形同士の重なりが存在する可能性があるチップをその他のチップから選別することができる。よって、すべてのチップに対して図形同士の重なり検査を行なう場合に比べて検査の手間を大幅に軽減することができる。
図３のＳ１０６において、制御回路１１２は、簡易検査部１１４から重複チップ情報を取得する。
Ｓ１０８において、制御回路１１２は、重複チップについて重複チップキューに登録する。そして、重複チップキューはメモリ１１８に格納される。
Ｓ１１０において、制御回路１１２は、転送処理回路１１６に重複チップデータ転送要求を出力する。転送処理回路１１６は、制御回路１１２からの重複チップデータ転送要求を受けて、以下に説明するようにデータ転送を行なう。
図１０は、実施の形態１におけるデータ転送の方法の要部を示すフローチャート図である。
Ｓ３０２において、転送処理回路１１６は、制御回路１１２からの重複チップデータ転送要求を取得する。
Ｓ３０２において、転送処理回路１１６は、制御回路１１２からの重複チップデータ転送要求を取得する。
Ｓ３０４において、転送処理回路１１６は、磁気ディスク装置１０９から重複チップに該当するチップのチップデータファイルを選択して、磁気ディスク装置１２２に転送する。重複チップが存在する場合には、少なくとも２つのチップデータファイルを転送することになる。
Ｓ３０６において、転送処理回路１１６は、重複チップに該当する各チップのチップデータファイルの転送が完了する毎に重複チップデータ転送済情報を制御回路１１２に出力する。
以上のようにして、まずは、重複チップに該当する各チップのチップデータファイルの転送を行なう。
図３のＳ１１２において、制御回路１１２は、転送処理回路１１６から重複チップデータ転送済情報を取得する。
Ｓ１１４において、制御回路１１２は、重複チップについて転送済キューに登録する。そして、転送済キューはメモリ１１８に格納される。
Ｓ１２０において、制御回路１１２は、すべての重複チップデータが転送されたかどうかを判定する。そして、まだ、転送していない重複チップデータが存在する場合にはＳ１１０に戻る。すべて転送済みである場合にはＳ１２２に進む。
重複チップデータが磁気ディスク装置１２２に転送されると、図２で示した図形重複検査とデータ変換処理とが並列に行なわれる。まずは、図形重複検査について説明する。
Ｓ１３０において、制御回路１１２は、図形重複検査要求を図形重複検査部１２０に出力する。図形重複検査部１２０は、制御回路１１２からの図形重複検査要求を受けて、以下に説明するように図形重複検査を行なう。
図１１は、実施の形態１における図形重複検査部の内部構成を示す概念図である。
図１１において、図形重複検査部１２０は、入力部６０、重複チップキュー判定部６２、セル外形設定部６４、重複下位層抽出部６６、検出要否判定部６８、最終セル判定部７０、図形重複判定部７２、エラー通知生成部７４、エラー通知出力部７６、セルデータ出力部７８、及び検査終了通知出力部８０を有している。ここで、図形重複検査部１２０内の各構成は、電気的な回路によるハードウェアにより構成しても構わないし、これに限るものではなく、ソフトウェアにより実施させても構わない。すなわち、図形重複検査部１２０はコンピュータでも構わない。そして、コンピュータの一例となる図形重複検査部１２０で、入力部６０、重複チップキュー判定部６２、セル外形設定部６４、重複下位層抽出部６６、検出要否判定部６８、最終セル判定部７０、図形重複判定部７２、エラー通知生成部７４、エラー通知出力部７６、セルデータ出力部７８、及び検査終了通知出力部８０といった各機能の処理を実行させても構わない。或いは、電気的な回路によるハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、かかるハードウェアとファームウェアとの組合せでも構わない。また、ソフトウェアにより、或いはソフトウェアとの組合せにより実施させる場合には、図形重複検査部１２０に入力される情報或いは演算処理中及び処理後の各情報はその都度メモリ１１８或いは図示しないメモリに記憶される。
図１１において、図形重複検査部１２０は、入力部６０、重複チップキュー判定部６２、セル外形設定部６４、重複下位層抽出部６６、検出要否判定部６８、最終セル判定部７０、図形重複判定部７２、エラー通知生成部７４、エラー通知出力部７６、セルデータ出力部７８、及び検査終了通知出力部８０を有している。ここで、図形重複検査部１２０内の各構成は、電気的な回路によるハードウェアにより構成しても構わないし、これに限るものではなく、ソフトウェアにより実施させても構わない。すなわち、図形重複検査部１２０はコンピュータでも構わない。そして、コンピュータの一例となる図形重複検査部１２０で、入力部６０、重複チップキュー判定部６２、セル外形設定部６４、重複下位層抽出部６６、検出要否判定部６８、最終セル判定部７０、図形重複判定部７２、エラー通知生成部７４、エラー通知出力部７６、セルデータ出力部７８、及び検査終了通知出力部８０といった各機能の処理を実行させても構わない。或いは、電気的な回路によるハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、かかるハードウェアとファームウェアとの組合せでも構わない。また、ソフトウェアにより、或いはソフトウェアとの組合せにより実施させる場合には、図形重複検査部１２０に入力される情報或いは演算処理中及び処理後の各情報はその都度メモリ１１８或いは図示しないメモリに記憶される。
図１２は、実施の形態１における図形重複検査の方法の要部を示すフローチャート図である。
Ｓ４０２において、入力部６０は、制御回路１１２からの図形重複検査要求を入力する。これにより図形重複検査部１２０は、制御回路１１２からの図形重複検査要求を取得することになる。
Ｓ４０２において、入力部６０は、制御回路１１２からの図形重複検査要求を入力する。これにより図形重複検査部１２０は、制御回路１１２からの図形重複検査要求を取得することになる。
Ｓ４０４において、重複チップキュー判定部６２は、制御回路１１２を介してメモリ１１８内に格納されている重複チップキューを参照し、重複チップキューが登録されているかどうかを判定する。登録された重複チップキューが存在すればＳ４０６へ進む。登録された重複チップキューが存在しなければＳ４２４へ進む。
Ｓ４０６において、セル外形設定部６４は、磁気ディスク装置１２２に格納された複数の重複チップデータを読み出し、重複チップデータの各チップ領域に対して階層毎に領域が順に小さくなるように複数の階層と複数の階層の階層毎に複数のセル領域を設定する。
図１３は、実施の形態１におけるチップデータの階層構造の一例を示す図である。
チップデータでは、描画領域が、最上位階層（第１階層）のチップ１２の層、チップ領域を例えばｙ方向に向かって短冊状に仮想分割した第２階層のセル１４の層、セル１４を分割した第３階層のセル１６の層、セル１６内の少なくとも１つ以上の図形で構成される第４階層のセル１８の層、かかるセル１８を構成する図形１９の層といった一連の複数の階層単位ごとに階層化されている場合がある。尚、ここではセル１４についてチップ領域をｙ方向（所定の方向）に向かって短冊状に分割した領域としてあるが、これは一例であり、描画面と平行しｙ方向と直交するｘ方向に分割する場合もありうる。或いは描画面と平行するその他の方向であっても構わない。図１３に示すような階層構造が予め設定されていて、各階層のセルの座標やサイズがデータに定義されているチップデータであれば、その階層構造の各階層のセルの座標やサイズの設定をそのまま利用してもよい。
チップデータでは、描画領域が、最上位階層（第１階層）のチップ１２の層、チップ領域を例えばｙ方向に向かって短冊状に仮想分割した第２階層のセル１４の層、セル１４を分割した第３階層のセル１６の層、セル１６内の少なくとも１つ以上の図形で構成される第４階層のセル１８の層、かかるセル１８を構成する図形１９の層といった一連の複数の階層単位ごとに階層化されている場合がある。尚、ここではセル１４についてチップ領域をｙ方向（所定の方向）に向かって短冊状に分割した領域としてあるが、これは一例であり、描画面と平行しｙ方向と直交するｘ方向に分割する場合もありうる。或いは描画面と平行するその他の方向であっても構わない。図１３に示すような階層構造が予め設定されていて、各階層のセルの座標やサイズがデータに定義されているチップデータであれば、その階層構造の各階層のセルの座標やサイズの設定をそのまま利用してもよい。
しかしながら、図１３のような階層構造、各階層のセルの座標及びサイズが、予め設定されていないチップデータも存在し得る。その場合には、セル外形設定部６４が、以下のようにして複数の階層を設定し、そして複数の階層の階層毎に複数のセル領域を設定する。その他にも、階層構造と各階層の各セルの座標は定義されているが、各セルのサイズが定義されていないチップデータも存在し得る。或いは、各セルのサイズも定義されているがサイズの設定を変更したい場合もあり得る。これらの場合には、セル外形設定部６４が、以下のようにして複数の階層の階層毎に複数のセル領域を設定する。設定の仕方は、最下位の階層のセルから最上位のチップの層に向かって順に設定していく。
図１４は、実施の形態１における最下位階層のセルの設定の仕方の一例を示す図である。
図１４において、例えば、３つの図形１９ａ〜１９ｃが取り囲まれるように長方形のセル１８が設定される。ここでは、長方形で図形１９を取り囲む際に、少なくとも１つの図形とセル１８の辺が接するように取り囲む。言い換えれば、いくつかの図形１９の外接矩形を設定する。内部に取り込む図形数は、セルによって変化することもある。例えば、最下位階層のセルの最大寸法を設定しておけばよい。その寸法以内のサイズで取り囲む図形が存在すれば最下位階層のセル１８を設定する。
図１４において、例えば、３つの図形１９ａ〜１９ｃが取り囲まれるように長方形のセル１８が設定される。ここでは、長方形で図形１９を取り囲む際に、少なくとも１つの図形とセル１８の辺が接するように取り囲む。言い換えれば、いくつかの図形１９の外接矩形を設定する。内部に取り込む図形数は、セルによって変化することもある。例えば、最下位階層のセルの最大寸法を設定しておけばよい。その寸法以内のサイズで取り囲む図形が存在すれば最下位階層のセル１８を設定する。
図１５は、実施の形態１における最下位階層のセルの上位層のセルの設定の仕方の一例を示す図である。
図１５において、例えば、３つのセル１８ａ〜１８ｃが取り囲まれるように１つ上位の階層の長方形のセル１６が設定される。ここでは、長方形でセル１８を取り囲む際に、下位のセル１８の一辺とセル１６の一辺が接するように取り囲む。言い換えれば、いくつかのセル１８の外接矩形を設定する。内部に取り込むセル１８の数は、上位の階層のセル１６によって変化することもある。例えば、１つ上位の階層のセルの最大寸法を設定しておけばよい。その寸法以内のサイズで取り囲むセル１８が存在すれば１つ上位の階層のセル１６を設定する。
図１５において、例えば、３つのセル１８ａ〜１８ｃが取り囲まれるように１つ上位の階層の長方形のセル１６が設定される。ここでは、長方形でセル１８を取り囲む際に、下位のセル１８の一辺とセル１６の一辺が接するように取り囲む。言い換えれば、いくつかのセル１８の外接矩形を設定する。内部に取り込むセル１８の数は、上位の階層のセル１６によって変化することもある。例えば、１つ上位の階層のセルの最大寸法を設定しておけばよい。その寸法以内のサイズで取り囲むセル１８が存在すれば１つ上位の階層のセル１６を設定する。
図１６は、実施の形態１における一部の階層のセルが定義されている場合の一例を示す図である。
図１６において、階層領域が予め格子状に分けられている場合には、最下位階層のセル１８ａ，１８ｃを取り囲むその格子状の枠を１つ上位の階層のセル１６として設定してもよい。
図１６において、階層領域が予め格子状に分けられている場合には、最下位階層のセル１８ａ，１８ｃを取り囲むその格子状の枠を１つ上位の階層のセル１６として設定してもよい。
以上のようにして、セル外形設定部６４は、重複チップデータの各チップ領域に対して階層毎に領域が順に小さくなるように複数の階層と複数の階層の階層毎に複数のセル領域を設定する。これにより、各セルの座標とサイズが計算されたことになる。各セルのセルデータは、メモリ１１８或いは図示しないメモリに格納すればよい。
Ｓ４０８において、図形重複検査部１２０による図形重複検査が行なわれる。図形重複検査工程（Ｓ４０８）には、内部工程として、非検出セル情報或いは図形判別情報入力工程（Ｓ４１０）、重複下位階層セル抽出工程（Ｓ４１２）、検出要否判定工程（Ｓ４１４）、図形重複判定工程（Ｓ４１６）、及び最終階層セル判定工程（Ｓ４１８）を有している。以下、順に説明する。
Ｓ４１０において、入力部６０は、制御回路１１２を介してメモリ１１８から格納されている非検出セル情報或いは図形判別情報を入力する。
Ｓ４１２において、重複下位層抽出部６６は、重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する。
図１７は、実施の形態１における重複セルの抽出手法を説明するための概念図である。
まずは、重複下位層抽出部６６は、描画レイアウト領域１０に、磁気ディスク装置１２２に格納された重複チップデータを読み出し、重複チップデータのチップ１２の層を配置する。重複するには相手が必要なので、通常、複数の重複チップデータのチップ１２の層が配置されることになる。図１７では、チップＢとチップＣとが重複している状態を示している。そのため、かかるチップＢとチップＣとを重複チップとしてまずは抽出する。ここで、簡易重複検査の際に使用したマージンが付加されている場合には簡易重複検査と同様にマージンを付加して重複の有無を判断すればよい。
まずは、重複下位層抽出部６６は、描画レイアウト領域１０に、磁気ディスク装置１２２に格納された重複チップデータを読み出し、重複チップデータのチップ１２の層を配置する。重複するには相手が必要なので、通常、複数の重複チップデータのチップ１２の層が配置されることになる。図１７では、チップＢとチップＣとが重複している状態を示している。そのため、かかるチップＢとチップＣとを重複チップとしてまずは抽出する。ここで、簡易重複検査の際に使用したマージンが付加されている場合には簡易重複検査と同様にマージンを付加して重複の有無を判断すればよい。
次に、重複チップにおけるチップ１２の層の１つ下位の層において重複するセル１４同士を抽出する。図１７では、チップＢの一部のセル１４とチップＣの一部のセル１４が抽出されている様子を示している。
Ｓ４１４において、検出要否判定部６８は、非検出セル情報或いは図形判別情報に基づいて、抽出されたチップＢの一部のセル１４とチップＣの一部のセル１４とが検出不要なセル同士かどうかを判定する。検出不要なセル同士であればＳ４２４に進む。検出不要なセル同士でなければＳ４１６に進む。
Ｓ４１６において、図形重複判定部７２は、抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する。そして、図形同士の重複があれば、Ｓ４２０，Ｓ４２２に進む。また、図形同士の重複の有無に関わらず終了後、次のＳ４１８に進む。
Ｓ４１８において、最終セル判定部７０は、抽出されたチップＢの一部のセル１４とチップＣの一部のセル１４とが最終階層のセルかどうかを判定する。最終階層のセルの場合にはＳ４２４に進む。最終階層のセルでない場合にはＳ４１２に戻る。
Ｓ４１２に戻った場合には、次に、重複する２つのセル１４を抜き出し、重複する２つのセル１４の層の１つ下位の層において重複するセル１６同士を抽出する。そして、検出要否判定工程（Ｓ４１４）、図形重複判定工程（Ｓ４１６）、及び最終階層セル判定工程（Ｓ４１８）を行なう。そして、最終階層のセルでない場合にはＳ４１２に戻る。このように、重複下位階層セル抽出工程（Ｓ４１２）、検出要否判定工程（Ｓ４１４）、図形重複判定工程（Ｓ４１６）、及び最終階層セル判定工程（Ｓ４１８）を検出不要なセル同士でなければ、最下位の階層まで繰り返す。このようにして、最下位の階層まで、同様に、重複する下位階層のセル同士を抽出すると共に図形重複を判定する。
Ｓ４２０において、エラー通知生成部７４は、重複する図形同士に関するエラー通知を生成する。
図１８は、実施の形態１におけるエラー通知ファイルの一例を示す図である。
図１９において、エラー通知ファイル８２には、重複番号、重なった一方の情報、重なった他方の情報、属性情報が重複する数だけ繰り返し定義される。エラー通知ファイル８２では、まず、重複番号として、”重複１”が定義される。そして、エラー通知ファイル８２では、重なった一方の情報として、重複チップ名、チップ配置座標、第２階層セル番号、第２階層セル配置座標、第３階層セル番号、第３階層セル配置座標、・・・、最下位階層の第ｎ階層セル番号、第ｎ階層セル配置座標、図形情報が定義される。続いて、重なった他方の情報として、重複チップ名、チップ配置座標、第２階層セル番号、第２階層セル配置座標、第３階層セル番号、第３階層セル配置座標、・・・、最下位階層の第ｎ階層セル番号、第ｎ階層セル配置座標、図形情報が定義される。続いて、属性情報として、例えば、重なり状況の説明が記載される。続いて、重複番号として、”重複２”が定義される。以下、同様に、重なった一方の情報、重なった他方の情報、属性情報が定義される。重複下位階層セル抽出工程（Ｓ４１２）から最終階層セル判定工程（Ｓ４１８）までが最下位の階層まで繰り返されるので、図形同士の重複があれば、その都度、上述した情報が蓄積されていくことになる。
図１８は、実施の形態１におけるエラー通知ファイルの一例を示す図である。
図１９において、エラー通知ファイル８２には、重複番号、重なった一方の情報、重なった他方の情報、属性情報が重複する数だけ繰り返し定義される。エラー通知ファイル８２では、まず、重複番号として、”重複１”が定義される。そして、エラー通知ファイル８２では、重なった一方の情報として、重複チップ名、チップ配置座標、第２階層セル番号、第２階層セル配置座標、第３階層セル番号、第３階層セル配置座標、・・・、最下位階層の第ｎ階層セル番号、第ｎ階層セル配置座標、図形情報が定義される。続いて、重なった他方の情報として、重複チップ名、チップ配置座標、第２階層セル番号、第２階層セル配置座標、第３階層セル番号、第３階層セル配置座標、・・・、最下位階層の第ｎ階層セル番号、第ｎ階層セル配置座標、図形情報が定義される。続いて、属性情報として、例えば、重なり状況の説明が記載される。続いて、重複番号として、”重複２”が定義される。以下、同様に、重なった一方の情報、重なった他方の情報、属性情報が定義される。重複下位階層セル抽出工程（Ｓ４１２）から最終階層セル判定工程（Ｓ４１８）までが最下位の階層まで繰り返されるので、図形同士の重複があれば、その都度、上述した情報が蓄積されていくことになる。
そして、エラー通知出力部７６は、重なる複数の図形の情報として、磁気ディスク装置１２４にエラー通知ファイル８２を出力する。そして、エラー通知ファイル８２は、磁気ディスク装置１２４に格納される。
Ｓ４２２において、セルデータ出力部７８は、重なる複数の図形の情報として、重複階層セルのセルデータを磁気ディスク装置１２４に出力する。重複階層セルのセルデータは、セル外形設定工程（Ｓ４０６）で設定されているので、そのデータをメモリ１１８等から読み出して用いればよい。最下位階層のセルデータには、その内部の図形１９のデータも定義しておけばよい。
Ｓ４２４において、検査終了通知出力部８０は、検出不要なセル同士であった場合、或いは最終階層のセルまで図形重複検査が終了した場合、制御回路１１２に検査終了通知を出力する。
図３のＳ１３２において、制御回路１１２は、検査終了通知出力部８０から検査終了通知を取得する。
Ｓ１３４において、制御回路１１２は、検査が終了したチップについてメモリ１１８に登録された重複チップキューを削除する。
図１９は、実施の形態１における重複図形をユーザが認知する方法を説明するための概念図である。
制御回路１１２は、表示ツール１３２を使って、磁気ディスク装置１２４に格納されたエラー通知ファイル８２や重複階層セルをモニタ１３４に表示する。図１９では、最下位階層の重複セルとその内部の重なり図形を表示している様子を示している。以上のようにして、ユーザは、各チップの階層とセル領域とを把握しながら重なり図形を検出することができる。よって、複数のチップをマージ処理する前に、重なり図形がどのチップのどの階層領域に配置されていたのかを容易に見つけ出すことができる。その結果、描画データの修正を短時間で行なうことができ、描画装置の復旧時間を大幅に短縮することができる。
制御回路１１２は、表示ツール１３２を使って、磁気ディスク装置１２４に格納されたエラー通知ファイル８２や重複階層セルをモニタ１３４に表示する。図１９では、最下位階層の重複セルとその内部の重なり図形を表示している様子を示している。以上のようにして、ユーザは、各チップの階層とセル領域とを把握しながら重なり図形を検出することができる。よって、複数のチップをマージ処理する前に、重なり図形がどのチップのどの階層領域に配置されていたのかを容易に見つけ出すことができる。その結果、描画データの修正を短時間で行なうことができ、描画装置の復旧時間を大幅に短縮することができる。
一方、上述した図形重複検査と並行して、データ変換処理も行なわれる。
Ｓ１４０において、制御回路１１２は、データ変換処理要求をデータ処理回路群１２６に出力する。データ処理回路群１２６では、データ変換処理要求を受けると磁気ディスク装置１２２に格納されたチップデータを順次読み出し、制御回路１１２によりいずれかのデータ処理回路１２８に振り分けされる。そして、担当するデータ処理回路１２８が、重複チップデータを磁気ディスク装置１２２から読み出し、複数段の変換処理の末に描画装置１００内のフォーマットのショットデータに変換される。ショットデータは、磁気ディスク装置１３０に出力される。そして、データ変換処理が終了すると、担当するデータ処理回路１２８より制御回路１１２にデータ変換終了通知が出力される。
Ｓ１４０において、制御回路１１２は、データ変換処理要求をデータ処理回路群１２６に出力する。データ処理回路群１２６では、データ変換処理要求を受けると磁気ディスク装置１２２に格納されたチップデータを順次読み出し、制御回路１１２によりいずれかのデータ処理回路１２８に振り分けされる。そして、担当するデータ処理回路１２８が、重複チップデータを磁気ディスク装置１２２から読み出し、複数段の変換処理の末に描画装置１００内のフォーマットのショットデータに変換される。ショットデータは、磁気ディスク装置１３０に出力される。そして、データ変換処理が終了すると、担当するデータ処理回路１２８より制御回路１１２にデータ変換終了通知が出力される。
Ｓ１４２において、制御回路１１２は、データ処理回路１２８からデータ変換終了通知を取得する。
以上のようにして、重複チップデータの図形重複検査とデータ変換処理との並列処理が行なわれる。他方、磁気ディスク装置１０９には、重複しないチップデータも数多く格納されている。そのため、重複チップデータの転送が終了すると次に非重複チップデータの転送処理が行なわれる。
Ｓ１２２において、制御回路１１２は、転送処理回路１１６に非重複チップデータ転送要求を出力する。転送処理回路１１６は、制御回路１１２からの非重複チップデータ転送要求を受けて、以下に説明するようにデータ転送を行なう。
図１０のＳ３０８において、転送処理回路１１６は、制御回路１１２からの非重複チップデータ転送要求を取得する。
Ｓ３１０において、転送処理回路１１６は、磁気ディスク装置１０９から非重複チップに該当するチップのチップデータファイルを選択して、磁気ディスク装置１２２に転送する。
Ｓ３１２において、転送処理回路１１６は、非重複チップに該当する各チップのチップデータファイルの転送が完了する毎に非重複チップデータ転送済情報を制御回路１１２に出力する。
以上のようにして、残りの非重複チップに該当する各チップのチップデータファイルの転送を行なう。この転送処理は、図２に示すように、重複チップデータの図形重複検査及びデータ変換処理と並列に行なわれる。すなわち、重複チップデータの処理の間に非重複チップデータの転送を行なうことでデータ処理時間の短縮を図ることができる。
図３のＳ１２４において、制御回路１１２は、転送処理回路１１６から非重複チップデータ転送済情報を取得する。
Ｓ１２６において、制御回路１１２は、非重複チップについて転送済キューに登録する。そして、転送済キューはメモリ１１８に格納される。
非重複チップデータの転送が完了すると、重複チップデータと同様、データ変換処理を行なう。
Ｓ１４０において、制御回路１１２は、データ変換処理要求をデータ処理回路群１２６に出力する。データ処理回路群１２６では、データ変換処理要求を受けると磁気ディスク装置１２２に格納された非重複チップのチップデータを順次読み出し、制御回路１１２によりいずれかのデータ処理回路１２８に振り分けされる。そして、担当するデータ処理回路１２８が、非重複チップデータを磁気ディスク装置１２２から読み出し、複数段の変換処理の末に描画装置１００内のフォーマットのショットデータに変換される。ショットデータは、磁気ディスク装置１３０に出力される。そして、データ変換処理が終了すると、担当するデータ処理回路１２８より制御回路１１２にデータ変換終了通知が出力される。
Ｓ１４０において、制御回路１１２は、データ変換処理要求をデータ処理回路群１２６に出力する。データ処理回路群１２６では、データ変換処理要求を受けると磁気ディスク装置１２２に格納された非重複チップのチップデータを順次読み出し、制御回路１１２によりいずれかのデータ処理回路１２８に振り分けされる。そして、担当するデータ処理回路１２８が、非重複チップデータを磁気ディスク装置１２２から読み出し、複数段の変換処理の末に描画装置１００内のフォーマットのショットデータに変換される。ショットデータは、磁気ディスク装置１３０に出力される。そして、データ変換処理が終了すると、担当するデータ処理回路１２８より制御回路１１２にデータ変換終了通知が出力される。
Ｓ１４２において、制御回路１１２は、データ処理回路１２８からデータ変換終了通知を取得する。
以上のようにして、非重複チップデータのデータ変換処理が行なわれる。
以上説明した中で、図形層での重なりが生じていた場合には、図形層での重なりを修正した上で、再度、上述した各工程が実施される。そして、図形層での重なりを修正した上で、全てのチップデータがショットデータに変換されて磁気ディスク装置１３０に格納される。そのショットデータは、描画制御回路１４０に出力され、描画部１５０が、電子ビーム２００を用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料１０１に描画する。描画部１５０は、描画制御回路１４０によって制御される。
電子銃２０１から出た荷電粒子線の一例となる電子ビーム２００は、照明レンズ２０２により矩形、例えば長方形の穴を持つ第１のアパーチャ２０３全体を照明する。ここで、電子ビーム２００をまず矩形、例えば長方形に成形する。そして、第１のアパーチャ２０３を通過した第１のアパーチャ像の電子ビーム２００は、投影レンズ２０４により第２のアパーチャ２０６上に投影される。かかる第２のアパーチャ２０６上での第１のアパーチャ像の位置は、偏向器２０５によって制御され、ビーム形状と寸法を変化させることができる。そして、第２のアパーチャ２０６を通過した第２のアパーチャ像の電子ビーム２００は、対物レンズ２０７により焦点を合わせ、偏向器２０８により偏向されて、移動可能に配置されたＸＹステージ１０５上の試料１０１の所望する位置に照射される。
以上のように、本実施の形態によれば、描画データの修正を短時間で行なうことができ、描画装置の復旧時間を大幅に短縮することができるので、データ転送から描画終了までの描画全体にかかる描画時間を短縮することができる。
ここで、重複図形検査を行なう際の変形例について説明する。
図２０は、実施の形態１におけるアレイ構造セルと単独セルとにおける重複図形の検査手法を説明するための図である。
図２０（ａ）において、一方のチップについて同じ図形配列のセルを繰り返し配置する場合、アレイ構造セル３００として定義される場合がある。図２０（ａ）では、他方のチップについては、単独のセル３２０として定義されている。このような両者について図形重複の有無を判定する際、アレイ構造セル３００全体を対象にする必要はない。そのため、図２０（ｂ）に示すように、アレイ構造セル３００全体を構成する複数のセルのうち、重なっているセル３１０だけを抽出するようにする。そして、セル３２０内の図形３２２と２つのセル３１０内の図形３１２とについて重なりの有無を判定する。これにより、判定に供するセル数が減少し、短時間で判定可能となる。
図２０は、実施の形態１におけるアレイ構造セルと単独セルとにおける重複図形の検査手法を説明するための図である。
図２０（ａ）において、一方のチップについて同じ図形配列のセルを繰り返し配置する場合、アレイ構造セル３００として定義される場合がある。図２０（ａ）では、他方のチップについては、単独のセル３２０として定義されている。このような両者について図形重複の有無を判定する際、アレイ構造セル３００全体を対象にする必要はない。そのため、図２０（ｂ）に示すように、アレイ構造セル３００全体を構成する複数のセルのうち、重なっているセル３１０だけを抽出するようにする。そして、セル３２０内の図形３２２と２つのセル３１０内の図形３１２とについて重なりの有無を判定する。これにより、判定に供するセル数が減少し、短時間で判定可能となる。
図２１は、実施の形態１におけるアレイ構造セルとアレイ構造セルとにおける重複図形の検査手法を説明するための図である。
図２１（ａ）において、一方のチップについて同じ図形配列のセルを繰り返し配置する場合、アレイ構造セル３００として定義される場合がある。図２０（ａ）では、他方のチップについても同じ図形配列のセルを繰り返し配置するアレイ構造セル３３１として定義される。このような両者について図形重複の有無を判定する際、アレイ構造セル３００全体とアレイ構造セル３３１全体とを対象にする必要はない。そのため、図２１（ｂ）に示すように、一方のチップについて、アレイ構造セル３００全体を構成する複数のセルのうち、重なっているセル３１０だけを抽出するようにする。同様に、他方のチップについて、アレイ構造セル３３１全体を構成する複数のセルのうち、重なっているセルだけを抽出するようにする。図２１（ｂ）では、アレイ構造セル３３１全体を構成するすべてのセルが重なっているのですべて抽出されている様子を示している。そして、アレイ構造セル３３１の３つのセル内の各図形と３つのセル３１０で構成されるセル群３１４内の各図形とについて重なりの有無を判定する。これにより、判定に供するセル数が減少し、短時間で判定可能となる。
図２１（ａ）において、一方のチップについて同じ図形配列のセルを繰り返し配置する場合、アレイ構造セル３００として定義される場合がある。図２０（ａ）では、他方のチップについても同じ図形配列のセルを繰り返し配置するアレイ構造セル３３１として定義される。このような両者について図形重複の有無を判定する際、アレイ構造セル３００全体とアレイ構造セル３３１全体とを対象にする必要はない。そのため、図２１（ｂ）に示すように、一方のチップについて、アレイ構造セル３００全体を構成する複数のセルのうち、重なっているセル３１０だけを抽出するようにする。同様に、他方のチップについて、アレイ構造セル３３１全体を構成する複数のセルのうち、重なっているセルだけを抽出するようにする。図２１（ｂ）では、アレイ構造セル３３１全体を構成するすべてのセルが重なっているのですべて抽出されている様子を示している。そして、アレイ構造セル３３１の３つのセル内の各図形と３つのセル３１０で構成されるセル群３１４内の各図形とについて重なりの有無を判定する。これにより、判定に供するセル数が減少し、短時間で判定可能となる。
以上のように、アレイ構造セルについては、重なる部分だけを抽出すると好適である。ここで、単独セル同士についても以下のように図形重複検査を行なってもよい。
図２２は、実施の形態１におけるセルと図形との重なり検査を行なう場合の一例を示す図である。
図２２（ａ）に示すように、最終セル３４１，３４４まで抽出した場合に、上述した例では、このまま重複図形の有無を判定する場合について説明した。しかし、図２２（ｂ）に示すように、一方のセル３４４についてだけ、図形展開し、セル３４４内に配置されていた図形３４６とセル３４１とについて重なりの有無を判定し、同様に、図形３４８とセル３４１とについて重なりの有無を判定するようにしても好適である。例えば、図形数の少ない方のセルを展開すると好適である。ここで、重なりが生じなければ検査終了となる。
図２２（ａ）に示すように、最終セル３４１，３４４まで抽出した場合に、上述した例では、このまま重複図形の有無を判定する場合について説明した。しかし、図２２（ｂ）に示すように、一方のセル３４４についてだけ、図形展開し、セル３４４内に配置されていた図形３４６とセル３４１とについて重なりの有無を判定し、同様に、図形３４８とセル３４１とについて重なりの有無を判定するようにしても好適である。例えば、図形数の少ない方のセルを展開すると好適である。ここで、重なりが生じなければ検査終了となる。
図２３は、実施の形態１におけるセルと上位セルとの重なり検査を行なう場合の一例を示す図である。
上述した例では、階層回数が同じチップ同士を検査する場合について説明したが、重複チップ間で階層回数の異なる場合もあり得る。その場合、図２３（ａ）に示すように、一方のチップについては、最終セル３４１まで展開されているが、他方のチップについては、まだ最終セル３５０，３５２の上位の階層のセル３４４までしか展開されていない場合もある。このようなケースでは、図２３（ｂ）に示すように、一方のセル３４２についてだけ、セル３４２内に配置されていたセル３５０，３５２まで展開する。そして、セル３５０とセル３４１とについて重なりの有無を判定し、同様に、セル３５２とセル３４１とについて重なりの有無を判定するようにしても好適である。例えば、図形数とセル配置数の合計が少ない方のセルを展開すると好適である。ここで、重なりが生じなければ検査終了となる。
上述した例では、階層回数が同じチップ同士を検査する場合について説明したが、重複チップ間で階層回数の異なる場合もあり得る。その場合、図２３（ａ）に示すように、一方のチップについては、最終セル３４１まで展開されているが、他方のチップについては、まだ最終セル３５０，３５２の上位の階層のセル３４４までしか展開されていない場合もある。このようなケースでは、図２３（ｂ）に示すように、一方のセル３４２についてだけ、セル３４２内に配置されていたセル３５０，３５２まで展開する。そして、セル３５０とセル３４１とについて重なりの有無を判定し、同様に、セル３５２とセル３４１とについて重なりの有無を判定するようにしても好適である。例えば、図形数とセル配置数の合計が少ない方のセルを展開すると好適である。ここで、重なりが生じなければ検査終了となる。
図２４は、実施の形態１におけるセルと上位セルとの重なり検査を行なう場合の他の一例を示す図である。
図２４（ａ）に示すように、一方のチップについては、最終セル３４１まで展開されているが、他方のチップについては、図形３４６とセル３５０とを包含する上位の階層のセル３４５まで展開される場合もある。このように、例えばセルを構成せずに単独の図形３４６として残り、図形３４６と他のセル３５０とが一緒にさらに一段上位のセルとして構成される場合もあり得る。このようなケースでは、図２４（ｂ）に示すように、一方のセル３４５についてだけ、セル３４５内に配置されていたセル３５０と図形３４６まで展開する。そして、セル３５０とセル３４１とについて重なりの有無を判定し、同様に、図形３４６とセル３４１とについて重なりの有無を判定するようにしても好適である。例えば、図形数とセル配置数の合計が少ない方のセルを展開すると好適である。ここで、重なりが生じなければ検査終了となる。
図２４（ａ）に示すように、一方のチップについては、最終セル３４１まで展開されているが、他方のチップについては、図形３４６とセル３５０とを包含する上位の階層のセル３４５まで展開される場合もある。このように、例えばセルを構成せずに単独の図形３４６として残り、図形３４６と他のセル３５０とが一緒にさらに一段上位のセルとして構成される場合もあり得る。このようなケースでは、図２４（ｂ）に示すように、一方のセル３４５についてだけ、セル３４５内に配置されていたセル３５０と図形３４６まで展開する。そして、セル３５０とセル３４１とについて重なりの有無を判定し、同様に、図形３４６とセル３４１とについて重なりの有無を判定するようにしても好適である。例えば、図形数とセル配置数の合計が少ない方のセルを展開すると好適である。ここで、重なりが生じなければ検査終了となる。
図２５は、実施の形態１におけるセルと上位セルとの重なり検査を行なう場合の他の一例を示す図である。
図２５（ａ）に示すように、一方のチップについては、最終セル３４１まで展開されているが、他方のチップについては、図形３５８，３６０とセル３５６とを包含する上位の階層のセル３５４まで展開される場合もある。このように、例えば図形同士が単独で離れていたためにそれぞれセルを構成せずに単独の図形３５８，３６０として残り、図形３５８，３６０と他のセル３５６とが一緒にさらに一段上位のセル３５４として構成される場合もあり得る。このようなケースでは、図２５（ｂ）に示すように、一方のセル３５４についてだけ、セル３５４内に配置されていたセル３５６と図形３５８，３６０まで展開する。例えば、面積の小さい方のセルを展開すると好適である。そして、セル３５６とセル３４１とについて重なりの有無を判定し、同様に、図形３５８とセル３４１とについて重なりの有無を判定し、図形３６０とセル３４１とについて重なりの有無を判定するようにしても好適である。ここで、重なりが生じなければ検査終了となる。図２５（ｂ）では、図形３６０とセル３４１とについて重なりが生じているので、さらに、図形３６０とセル３４１内の図形３４３との重なりの有無を判定する。或いは、セル３５６とセル３４１内の複数の図形３４３とについて重なりの有無を判定し、同様に、図形３５８とセル３４１内の複数の図形３４３とについて重なりの有無を判定し、図形３６０とセル３４１内の複数の図形３４３とについて重なりの有無を判定するようにしても好適である。
図２５（ａ）に示すように、一方のチップについては、最終セル３４１まで展開されているが、他方のチップについては、図形３５８，３６０とセル３５６とを包含する上位の階層のセル３５４まで展開される場合もある。このように、例えば図形同士が単独で離れていたためにそれぞれセルを構成せずに単独の図形３５８，３６０として残り、図形３５８，３６０と他のセル３５６とが一緒にさらに一段上位のセル３５４として構成される場合もあり得る。このようなケースでは、図２５（ｂ）に示すように、一方のセル３５４についてだけ、セル３５４内に配置されていたセル３５６と図形３５８，３６０まで展開する。例えば、面積の小さい方のセルを展開すると好適である。そして、セル３５６とセル３４１とについて重なりの有無を判定し、同様に、図形３５８とセル３４１とについて重なりの有無を判定し、図形３６０とセル３４１とについて重なりの有無を判定するようにしても好適である。ここで、重なりが生じなければ検査終了となる。図２５（ｂ）では、図形３６０とセル３４１とについて重なりが生じているので、さらに、図形３６０とセル３４１内の図形３４３との重なりの有無を判定する。或いは、セル３５６とセル３４１内の複数の図形３４３とについて重なりの有無を判定し、同様に、図形３５８とセル３４１内の複数の図形３４３とについて重なりの有無を判定し、図形３６０とセル３４１内の複数の図形３４３とについて重なりの有無を判定するようにしても好適である。
図２６は、実施の形態１におけるサイズの異なるセル同士の重なり検査を行なう場合の一例を示す図である。
図２６（ａ）に示すように、一方のチップの最終セル３６２と他方のチップの最終セル３４１とがセルサイズが異なる場合もあり得る。図２６（ａ）では、セル３６２内にセル３４１全体が入ってしまう位置関係になる場合を示している。このようなケースでは、図２６（ｂ）に示すように、サイズの大きい一方のセル３６２についてだけ、セル３６２内に配置されていた図形３６４，３６６まで展開する。そして、図形３６４とセル３４１とについて重なりの有無を判定し、同様に、図形３６６とセル３４１とについて重なりの有無を判定するようにしても好適である。ここで、重なりが生じなければ検査終了となる。
図２６（ａ）に示すように、一方のチップの最終セル３６２と他方のチップの最終セル３４１とがセルサイズが異なる場合もあり得る。図２６（ａ）では、セル３６２内にセル３４１全体が入ってしまう位置関係になる場合を示している。このようなケースでは、図２６（ｂ）に示すように、サイズの大きい一方のセル３６２についてだけ、セル３６２内に配置されていた図形３６４，３６６まで展開する。そして、図形３６４とセル３４１とについて重なりの有無を判定し、同様に、図形３６６とセル３４１とについて重なりの有無を判定するようにしても好適である。ここで、重なりが生じなければ検査終了となる。
図２７は、実施の形態１における複数のセル同士が重なる場合の一例を示す図である。
図２７において、チップＢのセル３７２，３７４が、チップＣのセル３８２，３８４と重なっている状態を示している。
図２８は、図２７のケースの図形重複検査の仕方を説明するための概念図である。
例えば、チップＢのセル３７２，３７４についてだけ、図形展開する。そして、セル３７２内の図形３７６及びその他のチップＢのセル３７２，３７４内の図形と、セル３８２，３８４との重なりの有無を判定する。ここでは、セル３８２と図形３７６とが重なっているので、これらを抽出する。そして、セル３８２内の図形３８６及びその他の内部図形と、図形３７６との重なりの有無を判定する。このように、一方のチップのセルをまず図形展開しても好適である。これにより、抽出されるセル或いは図形の個数を減らすことができる。その結果、短時間で重複検査を行なうことができる。
図２７において、チップＢのセル３７２，３７４が、チップＣのセル３８２，３８４と重なっている状態を示している。
図２８は、図２７のケースの図形重複検査の仕方を説明するための概念図である。
例えば、チップＢのセル３７２，３７４についてだけ、図形展開する。そして、セル３７２内の図形３７６及びその他のチップＢのセル３７２，３７４内の図形と、セル３８２，３８４との重なりの有無を判定する。ここでは、セル３８２と図形３７６とが重なっているので、これらを抽出する。そして、セル３８２内の図形３８６及びその他の内部図形と、図形３７６との重なりの有無を判定する。このように、一方のチップのセルをまず図形展開しても好適である。これにより、抽出されるセル或いは図形の個数を減らすことができる。その結果、短時間で重複検査を行なうことができる。
以上の説明において、「〜部」或いは「〜工程」と記載したものの機能、或いはフローチャートで示した各工程の機能については、コンピュータで動作可能なプログラムにより構成することができる。或いは、ソフトウェアとなるプログラムだけではなく、ハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、ハードウェアとファームウェアとの組合せでも構わない。また、プログラムにより構成される場合、プログラムは、磁気ディスク装置１２２、或いはメモリ１１８、或いは図示しない磁気テープ装置、ＦＤ、ＣＤ、ＤＶＤ、ＭＯ或いはＲＯＭ等の記録媒体に記録される。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置１００を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法は、本発明の範囲に包含される。
１０，２０ 描画レイアウト領域
１２ チップ
１４，１６，１８ セル
１９，３１２ 図形
２１，２３，２５，２７，２９ チップ外形枠
２２，２４，２６，２８，３０ マージン枠
４２，５２ 非検出領域
４４，５４ 非検出点
４６，４８ 非検出セル
５０ セル
５２ 非検出領域
６０ 入力部
６２ 重複チップキュー判定部
６４ セル外形設定部
６６ 重複下位層抽出部
６８ 検出要否判定部
７０ 最終セル判定部
７２ 図形重複判定部
７４ エラー通知生成部
７６ エラー通知出力部
７８ セルデータ出力部
８０ 検査終了通知出力部
８２ エラー通知ファイル
１００ 描画装置
１０１，３４０ 試料
１０２ 電子鏡筒
１０３ 描画室
１０５ ＸＹステージ
１０９，１２２，１２４，１３０ 磁気ディスク装置
１１０ 制御ユニット
１１２ 制御回路
１１４ 簡易検査部
１１６ 転送処理回路
１１８ メモリ
１２０ 図形重複検査部
１２６ データ処理回路群
１２８ データ処理回路
１３２ 表示ツール
１３４ モニタ
１４０ 描画制御回路
１５０ 描画部
１６０ 制御部
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３，４１０ 第１のアパーチャ
２０６，４２０ 第２のアパーチャ
２０４ 投影レンズ
２０５，２０８ 偏向器
２０７ 対物レンズ
３００，３３１ アレイ構造セル
３１０，３２０，３４１，３４２，３４４，３４５，３５０，３５２ セル
３１４ セル群
３２２，３４３，３４６，３４８，３５８，３６０ 図形
３３０ 電子線
３５４，３５６，３６２，３７２，３７４，３８２，３８４ セル
３６４，３６６，３７６，３８６ 図形
４１１ 開口
４２１ 可変成形開口
４３０ 荷電粒子ソース
５００，５１０，５２０，５３０ 領域
５０２，５０４，５１２，５１４，５１６，５２２，５２４，５２６ 図形
１２ チップ
１４，１６，１８ セル
１９，３１２ 図形
２１，２３，２５，２７，２９ チップ外形枠
２２，２４，２６，２８，３０ マージン枠
４２，５２ 非検出領域
４４，５４ 非検出点
４６，４８ 非検出セル
５０ セル
５２ 非検出領域
６０ 入力部
６２ 重複チップキュー判定部
６４ セル外形設定部
６６ 重複下位層抽出部
６８ 検出要否判定部
７０ 最終セル判定部
７２ 図形重複判定部
７４ エラー通知生成部
７６ エラー通知出力部
７８ セルデータ出力部
８０ 検査終了通知出力部
８２ エラー通知ファイル
１００ 描画装置
１０１，３４０ 試料
１０２ 電子鏡筒
１０３ 描画室
１０５ ＸＹステージ
１０９，１２２，１２４，１３０ 磁気ディスク装置
１１０ 制御ユニット
１１２ 制御回路
１１４ 簡易検査部
１１６ 転送処理回路
１１８ メモリ
１２０ 図形重複検査部
１２６ データ処理回路群
１２８ データ処理回路
１３２ 表示ツール
１３４ モニタ
１４０ 描画制御回路
１５０ 描画部
１６０ 制御部
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３，４１０ 第１のアパーチャ
２０６，４２０ 第２のアパーチャ
２０４ 投影レンズ
２０５，２０８ 偏向器
２０７ 対物レンズ
３００，３３１ アレイ構造セル
３１０，３２０，３４１，３４２，３４４，３４５，３５０，３５２ セル
３１４ セル群
３２２，３４３，３４６，３４８，３５８，３６０ 図形
３３０ 電子線
３５４，３５６，３６２，３７２，３７４，３８２，３８４ セル
３６４，３６６，３７６，３８６ 図形
４１１ 開口
４２１ 可変成形開口
４３０ 荷電粒子ソース
５００，５１０，５２０，５３０ 領域
５０２，５０４，５１２，５１４，５１６，５２２，５２４，５２６ 図形
Claims (9)
- 複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
前記複数のチップ領域に対して複数の階層と各階層の複数のセル領域とを設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
を備えたことを特徴とする重なり図形の検査装置。 - 複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
前記複数のチップ領域に対して各チップ情報が有する階層毎に複数のセル領域を設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
を備えたことを特徴とする重なり図形の検査装置。 - 階層毎にセル領域が順に小さくなるように複数の階層と前記複数の階層の階層毎に複数のセル領域とが定義された複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
を備えたことを特徴とする重なり図形の検査装置。 - 複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
前記複数のチップ領域に対して複数の階層と各階層の複数のセル領域とを設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
荷電粒子ビームを用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料に描画する描画部と、
を備えたことを特徴とする荷電粒子ビーム描画装置。 - 複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査するチップ重複検査部と、
前記複数のチップ領域に対して各チップ情報が有する階層毎に複数のセル領域を設定する設定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
荷電粒子ビームを用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料に描画する描画部と、
を備えたことを特徴とする荷電粒子ビーム描画装置。 - 階層毎に領域が順に小さくなるように複数の階層と前記複数の階層の階層毎に複数のセル領域とが定義された複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を判定する判定部と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する抽出部と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する図形重複判定部と、
重なる複数の図形の情報を出力する出力部と、
荷電粒子ビームを用いて、図形層での重なりが生じない複数のチップが配置されて構成される描画パターンを試料に描画する描画部と、
を備えたことを特徴とする荷電粒子ビーム描画装置。 - 複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査する工程と、
前記複数のチップ領域に対して複数の階層と各階層の複数のセル領域とを設定する工程と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する工程と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する工程と、
重なる複数の図形の情報を出力する工程と、
を備えたことを特徴とする重なり図形の検査方法。 - 複数のチップが配置されて構成される描画パターンにおける各チップ情報ファイルを入力し、各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を検査する工程と、
前記複数のチップ領域に対して各チップ情報が有する階層毎に複数のセル領域を設定する工程と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する工程と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する工程と、
重なる複数の図形の情報を出力する工程と、
を備えたことを特徴とする重なり図形の検査方法。 - 階層毎に領域が順に小さくなるように複数の階層と前記複数の階層の階層毎に複数のセル領域とが定義された複数のチップが配置されて構成される描画パターンにおける各チップ領域の配置情報に基づいて複数のチップ領域間での重なりの有無を判定する工程と、
重なりが生じた複数のチップ領域について、重なる領域が位置する、より下位の階層のセル領域を順に抽出する工程と、
抽出された一方のセル領域内の図形と残りのセル領域内の図形との重なりの有無を判定する工程と、
重なる複数の図形の情報を出力する工程と、
を備えたことを特徴とする重なり図形の検査方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008045860A JP5033018B2 (ja) | 2008-02-27 | 2008-02-27 | 重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法 |
| US12/392,507 US8280632B2 (en) | 2008-02-27 | 2009-02-25 | Apparatus and method for inspecting overlapping figure, and charged particle beam writing apparatus |
| KR1020090016082A KR101015645B1 (ko) | 2008-02-27 | 2009-02-26 | 겹침 도형의 검사 장치, 하전 입자 빔 묘화 장치 및 겹침 도형의 검사 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008045860A JP5033018B2 (ja) | 2008-02-27 | 2008-02-27 | 重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009206248A JP2009206248A (ja) | 2009-09-10 |
| JP5033018B2 true JP5033018B2 (ja) | 2012-09-26 |
Family
ID=40999117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008045860A Expired - Fee Related JP5033018B2 (ja) | 2008-02-27 | 2008-02-27 | 重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8280632B2 (ja) |
| JP (1) | JP5033018B2 (ja) |
| KR (1) | KR101015645B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8407228B1 (en) | 2010-03-26 | 2013-03-26 | Cadence Design Systems, Inc | Method and mechanism for maintaining existence information for electronic layout data |
| US8413087B1 (en) * | 2010-03-26 | 2013-04-02 | Cadence Design Systems, Inc. | Method and mechanism for implementing region query using hierarchical grids |
| US8940555B2 (en) * | 2012-09-06 | 2015-01-27 | Globalfoundries Inc. | Method and system for determining overlap process windows in semiconductors by inspection techniques |
| JP2015185800A (ja) * | 2014-03-26 | 2015-10-22 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置、情報処理装置、パターン検査装置及び荷電粒子ビーム描画方法 |
| US10474781B2 (en) | 2014-05-24 | 2019-11-12 | Synopsys, Inc. | Virtual hierarchical layer usage |
| CN104503202B (zh) * | 2014-12-25 | 2018-10-16 | 上海华虹宏力半导体制造有限公司 | 重复设计单元的区分方法 |
| JP6484491B2 (ja) * | 2015-04-10 | 2019-03-13 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法 |
| JP6819475B2 (ja) * | 2017-06-14 | 2021-01-27 | 株式会社ニューフレアテクノロジー | データ処理方法、荷電粒子ビーム描画装置、及び荷電粒子ビーム描画システム |
| DE112019007422T5 (de) | 2019-05-31 | 2022-02-24 | Micron Technology, Inc. | Speicherkomponente für ein system-on-chip-gerät |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274038A (ja) * | 1998-03-23 | 1999-10-08 | Toshiba Corp | パターン描画方法及び描画装置 |
| JP3679751B2 (ja) * | 2001-12-26 | 2005-08-03 | タマパック株式会社 | 貼り絵シミュレーション装置、方法、及びプログラム |
| JP4831390B2 (ja) * | 2003-08-29 | 2011-12-07 | 大日本印刷株式会社 | 電子線描画データ作成方法、作成装置及び作成プログラム並びに電子線描画装置 |
| JP2005268657A (ja) | 2004-03-19 | 2005-09-29 | Toshiba Corp | 電子ビーム描画データ生成方法と電子ビーム描画データ生成用プログラム及び電子ビーム描画装置 |
| US7669158B2 (en) * | 2004-09-30 | 2010-02-23 | Cadence Design Systems, Inc. | Method and system for semiconductor design hierarchy analysis and transformation |
| JP4751273B2 (ja) * | 2006-08-17 | 2011-08-17 | 株式会社ニューフレアテクノロジー | 描画装置の描画エラー検証方法及び描画装置の描画エラー検証用データの作成装置 |
-
2008
- 2008-02-27 JP JP2008045860A patent/JP5033018B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-25 US US12/392,507 patent/US8280632B2/en active Active
- 2009-02-26 KR KR1020090016082A patent/KR101015645B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101015645B1 (ko) | 2011-02-22 |
| KR20090092715A (ko) | 2009-09-01 |
| JP2009206248A (ja) | 2009-09-10 |
| US8280632B2 (en) | 2012-10-02 |
| US20090216450A1 (en) | 2009-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5033018B2 (ja) | 重なり図形の検査装置、荷電粒子ビーム描画装置及び重なり図形の検査方法 | |
| US7760347B2 (en) | Design-based method for grouping systematic defects in lithography pattern writing system | |
| JP4791267B2 (ja) | 欠陥検査システム | |
| JP5408852B2 (ja) | パターン測定装置 | |
| US7760929B2 (en) | Grouping systematic defects with feedback from electrical inspection | |
| JP3668215B2 (ja) | パターン検査装置 | |
| JP2020510864A (ja) | ２つのフォトマスクを比較することによるフォトマスクの検査 | |
| US9703919B2 (en) | System and method of filtering actual defects from defect information for a wafer | |
| JP2008047722A (ja) | 描画装置の描画エラー検証方法及び描画装置の描画エラー検証用データの作成装置 | |
| JP4953693B2 (ja) | 荷電ビーム描画装置の描画エラー診断方法および荷電ビーム描画装置 | |
| KR102506721B1 (ko) | 어레이 구역에 대한 결함 샘플 생성 | |
| JP4695942B2 (ja) | データの検証方法 | |
| JP4982125B2 (ja) | 欠陥検査方法及びパターン抽出方法 | |
| JP5148233B2 (ja) | 描画装置及び描画方法 | |
| JP2010278179A (ja) | 描画装置の描画エラー検証方法及び描画装置の描画エラー検証用データの作成装置 | |
| JP2009141290A (ja) | 描画装置及び描画データの変換方法 | |
| JP4828460B2 (ja) | 描画データ作成方法及び描画データファイルを格納した記憶媒体 | |
| JP5232429B2 (ja) | 描画装置及び描画方法 | |
| JP6690216B2 (ja) | データ処理方法、データ処理プログラム、荷電粒子ビーム描画方法、及び荷電粒子ビーム描画装置 | |
| JP4388045B2 (ja) | パターン検査方法 | |
| US11561256B2 (en) | Correlation between emission spots utilizing CAD data in combination with emission microscope images | |
| JP2008085248A (ja) | 荷電粒子ビーム描画データの作成方法及び荷電粒子ビーム描画データの変換方法 | |
| US8369569B2 (en) | Method and apparatus for detecting non-uniform fracturing of a photomask shape | |
| KR20230119139A (ko) | 하전 입자 빔 검사 시스템에서의 토폴로지 기반의 이미지 렌더링 | |
| JP2005215016A (ja) | 電子ビーム描画におけるデータ圧縮方法および電子ビーム描画方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5033018 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |