JP3097111B2 - レイアウト検証装置 - Google Patents
レイアウト検証装置Info
- Publication number
- JP3097111B2 JP3097111B2 JP02202068A JP20206890A JP3097111B2 JP 3097111 B2 JP3097111 B2 JP 3097111B2 JP 02202068 A JP02202068 A JP 02202068A JP 20206890 A JP20206890 A JP 20206890A JP 3097111 B2 JP3097111 B2 JP 3097111B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- window
- layout
- verification
- windows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路のレイアウト設計におけるレイア
ウト検証装置に利用され、特に、LSI用のレイアウト検
証装置における大規模回路接続検証に関する。
ウト検証装置に利用され、特に、LSI用のレイアウト検
証装置における大規模回路接続検証に関する。
本発明は、集積回路の設計におけるレイアウトデータ
を各階層のセルに分割して、検証を行うレイアウト検証
装置において、 レイアウトデータを指定したウインドウ内を下位セ
ル、ウインドウ外を上位セルとして階層変更を行い検証
することにより、 セル間の重なりの誤りも検証できるようにしたもので
ある。
を各階層のセルに分割して、検証を行うレイアウト検証
装置において、 レイアウトデータを指定したウインドウ内を下位セ
ル、ウインドウ外を上位セルとして階層変更を行い検証
することにより、 セル間の重なりの誤りも検証できるようにしたもので
ある。
集積回路の設計におけるレイアウト検証は、プロセッ
サを用い、図形寸法検証（DRCと呼ばれる）と、回路接
続検証（LVSと呼ばれる）とを含んで行われるが、以後
説明の都合上、レイアウト検証は回路接続検証のみを示
すものとして説明する。
サを用い、図形寸法検証（DRCと呼ばれる）と、回路接
続検証（LVSと呼ばれる）とを含んで行われるが、以後
説明の都合上、レイアウト検証は回路接続検証のみを示
すものとして説明する。
第６図は従来のレイアウト検証装置の一例の要部を示
すブロック構成図である。
すブロック構成図である。
本従来例は、レイアウトデータ25を入力して各階層の
セルに展開する階層展開手段21と、図形演算を行う図形
処理手段22と、階層について等電位線を追跡し回路接続
情報（ネットリストと呼ばれる）を得る等電位追跡手段
23と、得られたネットリストとあらかじめ設定された参
照ネットリストとを照合し、照合した結果の差異を検証
結果27として出力するネットリスト照合手段24とを備え
ている。そして、これら各手段21〜24はプロセッサ20内
に含まれる。
セルに展開する階層展開手段21と、図形演算を行う図形
処理手段22と、階層について等電位線を追跡し回路接続
情報（ネットリストと呼ばれる）を得る等電位追跡手段
23と、得られたネットリストとあらかじめ設定された参
照ネットリストとを照合し、照合した結果の差異を検証
結果27として出力するネットリスト照合手段24とを備え
ている。そして、これら各手段21〜24はプロセッサ20内
に含まれる。
一般にレイアウトデータは、セルと呼ばれるデータ集
合から構成される。チップ全体も一つのセルである。各
セルは第12図（ａ）〜（ｄ）に示すプリミティブと呼ば
れる基本図形と、下位のセルとから構成される。第12図
において、（ａ）は多角形（クローズドポリゴン）、
（ｂ）は矩形（レクタングル）、（ｃ）は幅付き線（パ
ス）、および（ｄ）はオープンポリゴンである。
合から構成される。チップ全体も一つのセルである。各
セルは第12図（ａ）〜（ｄ）に示すプリミティブと呼ば
れる基本図形と、下位のセルとから構成される。第12図
において、（ａ）は多角形（クローズドポリゴン）、
（ｂ）は矩形（レクタングル）、（ｃ）は幅付き線（パ
ス）、および（ｄ）はオープンポリゴンである。
従って、第８図（ａ）および（ｂ）に示すように、レ
イアウトデータは階層構造を形成する。第８図（ａ）お
よび（ｂ）において、チップ60は最上位セル、セル
（Ａ）61およびセル（Ｂ）62は次位セルを、セル（Ｃ）
63およびセル（Ｄ）64は最下位セルである。この他に基
本データとして第13図（ａ）に示すテキスト（AB）があ
る。これは文字情報と、その図形情報を有するデータで
ある。第13図（ｂ）にはこの他、属性（AB）の例を示
す。これはプリミティブまたはセルに付属する情報でそ
の意味（例えば、節点名、ウインドウ番号等）とその値
を設定できる。
イアウトデータは階層構造を形成する。第８図（ａ）お
よび（ｂ）において、チップ60は最上位セル、セル
（Ａ）61およびセル（Ｂ）62は次位セルを、セル（Ｃ）
63およびセル（Ｄ）64は最下位セルである。この他に基
本データとして第13図（ａ）に示すテキスト（AB）があ
る。これは文字情報と、その図形情報を有するデータで
ある。第13図（ｂ）にはこの他、属性（AB）の例を示
す。これはプリミティブまたはセルに付属する情報でそ
の意味（例えば、節点名、ウインドウ番号等）とその値
を設定できる。
第７図は本従来例の動作を示す流れ図で回路接続検証
の手順を示す。
の手順を示す。
まず、検査対象セルを最上位セルとして、下位のセル
を展開して、プリミティブのみとする（この処理はスマ
ッシュと呼ばれる）（ステップS11）。次に、第９図
（ａ）、（ｂ）および（ｃ）で示す図形演算、すなわ
ち、論理積（アンド）、論理和（オア）、ならびに否定
論理和（ナンド）または否定論理積（ノア）をとったう
えでいずれか一方を消去する論理差（サブトラクトとい
う）を組み合わせて実行し、素子図形（MOSトランジス
タ、MOSキャパシタおよび抵抗等）を作成する。さら
に、第９図（ｄ）で示す包含検査を実行し、ネットリス
トと呼ばれる回路接続情報を作成する（ステップS12、S
13）。
を展開して、プリミティブのみとする（この処理はスマ
ッシュと呼ばれる）（ステップS11）。次に、第９図
（ａ）、（ｂ）および（ｃ）で示す図形演算、すなわ
ち、論理積（アンド）、論理和（オア）、ならびに否定
論理和（ナンド）または否定論理積（ノア）をとったう
えでいずれか一方を消去する論理差（サブトラクトとい
う）を組み合わせて実行し、素子図形（MOSトランジス
タ、MOSキャパシタおよび抵抗等）を作成する。さら
に、第９図（ｄ）で示す包含検査を実行し、ネットリス
トと呼ばれる回路接続情報を作成する（ステップS12、S
13）。
第10図にこのネットリストの例として回路図と対応す
る回路シミュレーションシステムの入力データを示す。
このとき、図形上に節点名に対応するテキストが存在す
るか、図形に節点名を表す属性値があると、ネットリス
ト上に節点名として、その名称を出力する。どちらでも
ないと、ネットリスト上の節点名は自動的に発生した名
称（例えば一連番号）が出力される。最後にこのネット
リストとあらかじめの用意したネットリスト（通常は回
路シミュレーション用データ）を照合する（ステップS1
4）。
る回路シミュレーションシステムの入力データを示す。
このとき、図形上に節点名に対応するテキストが存在す
るか、図形に節点名を表す属性値があると、ネットリス
ト上に節点名として、その名称を出力する。どちらでも
ないと、ネットリスト上の節点名は自動的に発生した名
称（例えば一連番号）が出力される。最後にこのネット
リストとあらかじめの用意したネットリスト（通常は回
路シミュレーション用データ）を照合する（ステップS1
4）。
ところで、現在、回路接続検証における課題は大規模
レイアウトに対応した装置の大規模化である。
レイアウトに対応した装置の大規模化である。
通常、実行速度10MIPS、主記憶容量32メガバイトのコ
ンピュータでは、10万トランジスタが限界で、実行時間
は20時間必要である。このため、大規模なレイアウト検
証では、セル階層を全部展開するのではなく、必要なセ
ルを展開しないでそのまま利用して、残存セルごとに
（通常は下位のセルから）検証を行っている。これを階
層型レイアウト検証という。
ンピュータでは、10万トランジスタが限界で、実行時間
は20時間必要である。このため、大規模なレイアウト検
証では、セル階層を全部展開するのではなく、必要なセ
ルを展開しないでそのまま利用して、残存セルごとに
（通常は下位のセルから）検証を行っている。これを階
層型レイアウト検証という。
このレイアウト検証装置では、各セルを並列に検証で
きるため、その分大規模なレイアウトが検証できるし、
また検証時間を短縮できる。
きるため、その分大規模なレイアウトが検証できるし、
また検証時間を短縮できる。
この方法は第11図に示すように、各セルの配線の出入
り口を端子としてある図形を付加しておき、上位セルの
検証時にセル間の接続検証を行うものである。第11図に
おいて、70はチップ、71はセル（Ａ）、72はセル
（Ｂ）、73はセル間配線、ならびに74および75は端子で
ある。
り口を端子としてある図形を付加しておき、上位セルの
検証時にセル間の接続検証を行うものである。第11図に
おいて、70はチップ、71はセル（Ａ）、72はセル
（Ｂ）、73はセル間配線、ならびに74および75は端子で
ある。
前述の階層型レイアウト検証では、通常、参照ネット
リストが部分回路と呼ばれるデータ集合の階層構造を有
しているため、これら部分回路と各セルの回路内容が必
ずしも対応するとは限らない。また、セルどうしが重な
るような誤りは発見できないなどの欠点があった。
リストが部分回路と呼ばれるデータ集合の階層構造を有
しているため、これら部分回路と各セルの回路内容が必
ずしも対応するとは限らない。また、セルどうしが重な
るような誤りは発見できないなどの欠点があった。
本発明の目的は、前記の欠点を除去することにより、
セルどうしの重なりも発見できる高精度のレイアウト検
証装置を提供することにある。
セルどうしの重なりも発見できる高精度のレイアウト検
証装置を提供することにある。
本発明は、入力されたレイアウトデータの階層を展開
する階層展開手段と、この展開されたレイアウトデータ
の被検証チップ内を矩形を含む多角形で指定し、指定し
た多角形のウインドウ内を下位セル、ウインドウ外の残
りの部分を上位セルに分割するウインドウ分割手段と、
この分割された下位セルと上位セルとをそれぞれ一つの
セルとしてレイアウト検証を行う検証手段とを備えたこ
とを特徴とする。
する階層展開手段と、この展開されたレイアウトデータ
の被検証チップ内を矩形を含む多角形で指定し、指定し
た多角形のウインドウ内を下位セル、ウインドウ外の残
りの部分を上位セルに分割するウインドウ分割手段と、
この分割された下位セルと上位セルとをそれぞれ一つの
セルとしてレイアウト検証を行う検証手段とを備えたこ
とを特徴とする。
また、本発明は、前記ウインドウ上に存在するテキス
トにより前記ウインドウをグループ化する手段を含むこ
とができる。
トにより前記ウインドウをグループ化する手段を含むこ
とができる。
また、本発明は、前記ウインドウ上に付属する属性値
により前記ウインドウをグループ化する手段を含むこと
ができる。
により前記ウインドウをグループ化する手段を含むこと
ができる。
また、本発明は、隣接する前記ウインドウが接するよ
うに分割する手段を含むことができる。
うに分割する手段を含むことができる。
ウインドウ分割手段は、例えば展開されたレイアウト
データを複数の多角形のウインドウ（通常は長方形）を
指定することで、ウインドウ内（ウインドウ切り出し
部）を下位セル、ウインドウ外（ウインドウ切り出しの
残り部分）を上位セルに階層変更を行う。この場合、例
えば、同一テキストまたは属性を有するウインドウはグ
ループ化を行い、また、隣接ウインドウは接するように
分割する。そして、検証手段により、前記上位セルおよ
び前記下位セルごとに検証を行う。
データを複数の多角形のウインドウ（通常は長方形）を
指定することで、ウインドウ内（ウインドウ切り出し
部）を下位セル、ウインドウ外（ウインドウ切り出しの
残り部分）を上位セルに階層変更を行う。この場合、例
えば、同一テキストまたは属性を有するウインドウはグ
ループ化を行い、また、隣接ウインドウは接するように
分割する。そして、検証手段により、前記上位セルおよ
び前記下位セルごとに検証を行う。
従って、分割検証ができるため、セル間の重なりの誤
りも検証することが可能となる。
りも検証することが可能となる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の要部を示すブロック構成
図である。
図である。
本実施例は、レイアウトデータ15を入力してその階層
構造を展開する階層展開手段11と、展開された上位セル
および下位セルごとにそれぞれネットリストを作成し、
あらかじめ設定された参照ネットリスト16と照合し、検
証結果17を出力する上位セル検証手段13および下位セル
検証手段14とを備えたレイアウト検証装置において、 本発明の特徴とするところの、 前記展開されたセルについて、指定した多角形のウイ
ンドウ内を下位セル、ウインドウ外を上位セルに階層を
変更するウインドウ分割手段12を備えている。そしてこ
れら各手段11〜14はプロセッサ10に含まれる。
構造を展開する階層展開手段11と、展開された上位セル
および下位セルごとにそれぞれネットリストを作成し、
あらかじめ設定された参照ネットリスト16と照合し、検
証結果17を出力する上位セル検証手段13および下位セル
検証手段14とを備えたレイアウト検証装置において、 本発明の特徴とするところの、 前記展開されたセルについて、指定した多角形のウイ
ンドウ内を下位セル、ウインドウ外を上位セルに階層を
変更するウインドウ分割手段12を備えている。そしてこ
れら各手段11〜14はプロセッサ10に含まれる。
次に、本実施例の動作について、第２図に示す流れ
図、ならびに第３図、第４図および第５図を示すウイン
ドウ分割例（１）、（２）および（３）を参照して説明
する。
図、ならびに第３図、第４図および第５図を示すウイン
ドウ分割例（１）、（２）および（３）を参照して説明
する。
まず、階層展開手段11により入力されたレイアウトデ
ータを展開する（ステップS1）。
ータを展開する（ステップS1）。
次に、ウインドウ分割手段12により、例えば第３図の
分割例（１）に示すように、チップ30上を、多角形のウ
インドウ（１）31、（２）32および（３）33に分割し、
ウインドウ（１）31、（２）32および（３）33内を下位
セルとし、ウインドウ外を上位セルに階層変更を行う
（ステップS2）。このウインドウ分割は、例えば、展開
図形と多角形のウインドウとの間で、第９図に示す図形
演算のうち、論理積および論理差を行うことで可能であ
る。かくして、ウインドウ内（切り出し部）が下位セ
ル、ウインドウ外（切り出しの残り部分）が上位セルと
なる新しい階層構造が作成される。
分割例（１）に示すように、チップ30上を、多角形のウ
インドウ（１）31、（２）32および（３）33に分割し、
ウインドウ（１）31、（２）32および（３）33内を下位
セルとし、ウインドウ外を上位セルに階層変更を行う
（ステップS2）。このウインドウ分割は、例えば、展開
図形と多角形のウインドウとの間で、第９図に示す図形
演算のうち、論理積および論理差を行うことで可能であ
る。かくして、ウインドウ内（切り出し部）が下位セ
ル、ウインドウ外（切り出しの残り部分）が上位セルと
なる新しい階層構造が作成される。
次に、上位セル検証手段13により、作成されたネット
リストと参照ネットリスト16との照合により前記上位セ
ルの検証を行う（ステップS3）。
リストと参照ネットリスト16との照合により前記上位セ
ルの検証を行う（ステップS3）。
次に、ステップS3と同様に、下位セル検証手段14によ
り前記下位セルの検証を行う（ステップS4）。
り前記下位セルの検証を行う（ステップS4）。
なお、上位セル検証手段13および下位セル検証手段14
における検証は、第７図の従来例のステップS12、S13お
よびS14の処理と同じ処理で行われる。
における検証は、第７図の従来例のステップS12、S13お
よびS14の処理と同じ処理で行われる。
また、上位セルにおける検証は、下位セル間の接続検
証となるため、検証順は逆でもよい。
証となるため、検証順は逆でもよい。
第４図は本実施例の分割例（２）を示すレイアウト図
である。チップ40上に、多角形のウインドウ（１）41、
（２）42および（３）43が分割され設定される。ここで
は、ウインドウ上のテキストで同じテキストＡを有する
ウインドウ（１）41および（２）42を一つのグループ、
すなわち、一つのセルと見なし、テキストＢを有するウ
インドウ（３）43を他の一つのセルとして処理を行う。
である。チップ40上に、多角形のウインドウ（１）41、
（２）42および（３）43が分割され設定される。ここで
は、ウインドウ上のテキストで同じテキストＡを有する
ウインドウ（１）41および（２）42を一つのグループ、
すなわち、一つのセルと見なし、テキストＢを有するウ
インドウ（３）43を他の一つのセルとして処理を行う。
この分割例（２）では第３図に示した分割例（１）に
比べ、物理的に離れた部分を一つのセルとして同時に検
証できる利点がある。
比べ、物理的に離れた部分を一つのセルとして同時に検
証できる利点がある。
なお、第４図において、テキストの代わりに属性の場
合も同様である。
合も同様である。
第５図は本実施例の分割例（３）を示すレイアウト図
である。チップ50上に、ウインドウ（１）51、ウインド
ウ（２）52、ウインドウ（３）53およびウインドウ
（４）54が分割され設定される。
である。チップ50上に、ウインドウ（１）51、ウインド
ウ（２）52、ウインドウ（３）53およびウインドウ
（４）54が分割され設定される。
ここでは、各ウインドウ（１）51、（２）52、（３）
53および（４）54の隣接している辺が接しており、この
ため上位セルは下位セルの外形しか含まないため、上位
セルの検証は不要である利点がある。
53および（４）54の隣接している辺が接しており、この
ため上位セルは下位セルの外形しか含まないため、上位
セルの検証は不要である利点がある。
なお、前述の実施例における多角形のウインドウは、
第12図（ｄ）で示すオープンポリゴンで指定しても、後
の処理でウインドウを発生させることもできる。
第12図（ｄ）で示すオープンポリゴンで指定しても、後
の処理でウインドウを発生させることもできる。
以上説明したように、本発明は、レイアウトデータを
指定したウインドウ内を下位セル、ウインドウ外を上位
セルとして新たに階層構造を作るため、ウインドウを対
応する部分回路の範囲に設定することにより、単にセル
ごとに検証する従来のレイアウト検証装置に比べ、分割
検証が実行可能で、セル間の重なりの誤りも検証可能と
なり、高検証精度が得られる効果がある。
指定したウインドウ内を下位セル、ウインドウ外を上位
セルとして新たに階層構造を作るため、ウインドウを対
応する部分回路の範囲に設定することにより、単にセル
ごとに検証する従来のレイアウト検証装置に比べ、分割
検証が実行可能で、セル間の重なりの誤りも検証可能と
なり、高検証精度が得られる効果がある。
第１図は本発明の一実施例の要部を示すブロック構成
図。 第２図はその動作を示す流れ図。 第３図はそのウインドウ分割例（１）を示すレイアウト
図。 第４図はそのウインドウ分割例（２）を示すレイアウト 第５図はそのウインドウ分割例（３）を示すレイアウト
図。 第６図は従来例の要部を示すブロック構成図。 第７図はその動作を示す流れ図。 第８図（ａ）および（ｂ）はレイアウトデータの階層構
造を示す説明図。 第９図（ａ）〜（ｄ）は図形演算例を示す説明図。 第10図はネットリスト例を示す説明図。 第11図は階層構造検証例を示す説明図。 第12図（ａ）〜（ｄ）はプリミティブ例を示す説明図。 第13図（ａ）および（ｂ）はテキスト例および属性例を
示す説明図。 10、20……プロセッサ、11、21……階層展開手段、12…
…ウインドウ分割手段、13……上位セル検証手段、14…
…下位セル検証手段、15、25……レイアウトデータ、1
6、26……参照ネットリスト、17、27……検証結果、22
……図形処理手段、23……等電位追跡手段、24……ネッ
トリスト照合手段、30、40、50、60、70……チップ、3
1、41、51……ウインドウ（１）、32、42、52……ウイ
ンドウ（２）、33、43、53……ウインドウ（３）、54…
…ウインドウ（４）、61、71……セル（Ａ）、62、72…
…セル（Ｂ）、63……セル（Ｃ）、64……セル（Ｄ）、
73……セル間配線、74、75……端子、S1〜S4、S11〜S14
……ステップ。
図。 第２図はその動作を示す流れ図。 第３図はそのウインドウ分割例（１）を示すレイアウト
図。 第４図はそのウインドウ分割例（２）を示すレイアウト 第５図はそのウインドウ分割例（３）を示すレイアウト
図。 第６図は従来例の要部を示すブロック構成図。 第７図はその動作を示す流れ図。 第８図（ａ）および（ｂ）はレイアウトデータの階層構
造を示す説明図。 第９図（ａ）〜（ｄ）は図形演算例を示す説明図。 第10図はネットリスト例を示す説明図。 第11図は階層構造検証例を示す説明図。 第12図（ａ）〜（ｄ）はプリミティブ例を示す説明図。 第13図（ａ）および（ｂ）はテキスト例および属性例を
示す説明図。 10、20……プロセッサ、11、21……階層展開手段、12…
…ウインドウ分割手段、13……上位セル検証手段、14…
…下位セル検証手段、15、25……レイアウトデータ、1
6、26……参照ネットリスト、17、27……検証結果、22
……図形処理手段、23……等電位追跡手段、24……ネッ
トリスト照合手段、30、40、50、60、70……チップ、3
1、41、51……ウインドウ（１）、32、42、52……ウイ
ンドウ（２）、33、43、53……ウインドウ（３）、54…
…ウインドウ（４）、61、71……セル（Ａ）、62、72…
…セル（Ｂ）、63……セル（Ｃ）、64……セル（Ｄ）、
73……セル間配線、74、75……端子、S1〜S4、S11〜S14
……ステップ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】入力されたレイアウトデータの階層を展開
する階層展開手段と、 この展開されたレイアウトデータの被検証チップ内を矩
形を含む多角形で指定し、指定した多角形のウインドウ
内を下位セル、ウインドウ外の残りの部分を上位セルに
分割するウインドウ分割手段と、 この分割された下位セルと上位セルとをそれぞれ一つの
セルとしてレイアウト検証を行う検証手段と を備えたことを特徴とするレイアウト検証装置。 - 【請求項２】前記ウインドウ上に存在するテキストによ
り前記ウインドウをグループ化する手段を含む請求項１
記載のレイアウト検証装置。 - 【請求項３】前記ウインドウ上に付属する属性値により
前記ウインドウをグループ化する手段を含む請求項１記
載のレイアウト検証装置。 - 【請求項４】隣接する前記ウインドウが接するように分
割する手段を含む請求項１記載のレイアウト検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02202068A JP3097111B2 (ja) | 1990-07-30 | 1990-07-30 | レイアウト検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02202068A JP3097111B2 (ja) | 1990-07-30 | 1990-07-30 | レイアウト検証装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0485675A JPH0485675A (ja) | 1992-03-18 |
| JP3097111B2 true JP3097111B2 (ja) | 2000-10-10 |
Family
ID=16451417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02202068A Expired - Fee Related JP3097111B2 (ja) | 1990-07-30 | 1990-07-30 | レイアウト検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3097111B2 (ja) |
-
1990
- 1990-07-30 JP JP02202068A patent/JP3097111B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0485675A (ja) | 1992-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6009251A (en) | Method and system for layout verification of an integrated circuit design with reusable subdesigns | |
| US5724250A (en) | Method and apparatus for performing drive strength adjust optimization in a circuit design | |
| US5726903A (en) | Method and apparatus for resolving conflicts between cell substitution recommendations provided by a drive strength adjust tool | |
| US6240542B1 (en) | Poly routing for chip interconnects with minimal impact on chip performance | |
| US6289412B1 (en) | Layout synopsizing process for efficient layout parasitic extraction and circuit simulation in post-layout verification | |
| US6418551B1 (en) | Design rule checking tools and methods that use waiver layout patterns to waive unwanted dimensional check violations | |
| US7020855B2 (en) | Digital circuit layout techniques using identification of input equivalence | |
| US5896300A (en) | Methods, apparatus and computer program products for performing post-layout verification of microelectronic circuits by filtering timing error bounds for layout critical nets | |
| US8490036B2 (en) | System and technique of pattern matching and pattern replacement | |
| US5719783A (en) | Method and apparatus for performing timing analysis on a circuit design | |
| US5210699A (en) | Process for extracting logic from transistor and resistor data representations of circuits | |
| US7111269B2 (en) | Comparison of two hierarchical netlist to generate change orders for updating an integrated circuit layout | |
| JP3022315B2 (ja) | 回路抽出方法 | |
| EP1305744A1 (en) | Method and system for hierarchical metal-end, enclosure and exposure checking | |
| US20080263480A1 (en) | Language and templates for use in the design of semiconductor products | |
| US6829755B2 (en) | Variable detail automatic invocation of transistor level timing for application specific integrated circuit static timing analysis | |
| US7076410B1 (en) | Method and apparatus for efficiently viewing a number of selected components using a database editor tool | |
| US6023567A (en) | Method and apparatus for verifying timing rules for an integrated circuit design | |
| Wagner | Hierarchical layout verification | |
| US6820048B1 (en) | 4 point derating scheme for propagation delay and setup/hold time computation | |
| JP3097111B2 (ja) | レイアウト検証装置 | |
| US6704916B1 (en) | Method and apparatus for optimizing placement and routing and recording medium for recording program for optimizing placement and routing | |
| US5740071A (en) | Method and apparatus for selective shape adjustment of hierarchical designs | |
| JPH07287051A (ja) | 論理シミュレータ用入力データ作成装置 | |
| JP2962292B2 (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |