JPH0485675A - レイアウト検証装置 - Google Patents

レイアウト検証装置

Info

Publication number
JPH0485675A
JPH0485675A JP2202068A JP20206890A JPH0485675A JP H0485675 A JPH0485675 A JP H0485675A JP 2202068 A JP2202068 A JP 2202068A JP 20206890 A JP20206890 A JP 20206890A JP H0485675 A JPH0485675 A JP H0485675A
Authority
JP
Japan
Prior art keywords
cell
window
cells
verification
windows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2202068A
Other languages
English (en)
Other versions
JP3097111B2 (ja
Inventor
Masumi Nakao
真澄 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP02202068A priority Critical patent/JP3097111B2/ja
Publication of JPH0485675A publication Critical patent/JPH0485675A/ja
Application granted granted Critical
Publication of JP3097111B2 publication Critical patent/JP3097111B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路のレイアウト設計におけるレイアウ
ト検証装置に利用され、特に、LSI用のレイアウト検
証装置における大規模回路接続検証に関する。
〔概要〕
本発明は、集積回路の設計におけるレイアウトデータを
各階層のセルに分割して、検証を行うレイアウト検証装
置において、 レイアウトデータを指定したウィンドウ内を下位セル、
ウィンドウ外を上位セルとして階層変更を行い検証する
ことにより、 セル間の重なりの誤りも検証できるようにしたものであ
る。
〔従来の技術〕
集積回路の設計におけるレイアウト検証は、プロセッサ
を用い、図形寸法検証(DRCと呼ばれる)と、回路接
続検証(LVSと呼ばれる)とを含んで行われる。
第6図は従来のレイアウト検証装置の一例の要部を示す
ブロック構成図である。
本従来例は、レイアウトデータ25を入力して各階層の
セルに展開する階層展開手段21と、図形演算を行う図
形処理手段22と、階層について等電位線を追跡し回路
接続情報(ネッl−IJストと呼ばれる)を得る等電位
追跡手段23と、得られたネットリストとあらかじめ設
定された参照ネットリストとを照合し、照合した結果の
差異を検証結果27として出力するネットリスト照合手
段24とを備えている。そして、これら各手段21〜2
4はプロセッサ20内に含まれる。
一般にレイアウトデータは、セルと呼ばれるデータ集合
から構成される。チップ全体も一つのセルである。各セ
ルは第12図(a)〜(d)に示すプリミティブと呼ば
れる基本図形と、下位のセルとから構成される。第12
図において、(a、)は多角形(クローズドポリゴン)
、う〕は矩形(レフタンブル) 、(C)は幅付き線(
パス)、および(d)はオープンポリゴンである。
従って、第8図(a)および(b)に示すように、レイ
アウトデータは階層構造を形成する。第8図(a)およ
び(b)において、チップ60は最上位セル、セル(A
)61およびセル(B)62は次位セルを、セル(C)
63およびセル(D)64は最下位セルである。この他
に基本データとして第13図(a)に示すテキス) (
AB)がある。これは文字情報と、その図形情報を有す
るデータである。第13図(b)にはこの他、属性(A
B)の例を示す。これはプリミティブまたはセルに付属
する情報でその意味(例えば、節点名、ウィンドウ番号
等)とその値を設定できる。
第7図は本従来例の動作を示す流れ図で回路接続検証の
手順を示す。
まず、検査対象セルを最上位セルとして、下位のセルを
展開して、プリミティブのみとする(この処理はスマッ
シュと呼ばれる)(ステップ511)。
次に、第9図(a)、(社)および(C)で示す図形演
算、すなわち、論理積(アンド)、論理和(オア)、な
らびに否定論理和(ナンド)または否定論理積(ノア)
をとったうえでいずれか一方を消去する論理差(サブト
ラクトという)を組み合わせて実行し、素子図形(MO
S)ランジスタ、MOSキャパシタおよび抵抗等)を作
成する。さらに、第9図(6)で示す包含検査を実行し
、ネットリストと呼ばれる回路接続情報を作成する(ス
テップS12.313)。
第10図にこのネットリストの例として回路図と対応す
る回路シミュレーションシステムの入力データを示す。
このとき、図形上に節点名に対応するテキストが存在す
るか、図形に節点名を表す属性値があると、ネットリス
ト上に節点名として、その名称を出力する。どちらでも
ないと、ネットリスト上の節点名は自動的に発生した名
称(例えば一連番号)が出力される。最後にこのネッ)
 IJストとあらかじめの用意したネットリスト (通
常は回路シミュレーション用データ)を照合する(ステ
ップ514)。
ところで、現在、回路接続検証における課題は大規模レ
イアウトに対応した装置の大規模化である。
通常、実行速度10MIPS、主記憶容量32メガバイ
トのコンピュータでは、10万トランジスタが限界で、
実行時間は20時間必要である。このため、大規模なレ
イアウト検証ではセルの階層を利用してセルごとに(通
常は下位のセルから)検証を行っている。
このレイアウト検証装置では、各セルを並列に検証でき
るため、その分天規模なレイアウトが検証できるし、ま
た検証時間を短縮できる。
この方法は第11図に示すように、各セルの配線の出入
り口を端子としである図形を付加しておき、上位セルの
検証時にセル間の接続検証を行うものである。第11図
において、70はチック、71はセル(A)、72はセ
ル(B)、73はセル間配線、ならびに74および75
は端子である。
〔発明が解決しようとする課題〕
前述のレイアウト検証装置におけるレイアウトデータの
階層を利用し、セルごとに回路接続検証を行う方法では
、用意した回路の一部(部分回路)と各セルの回路内容
が必ずしも対応するとは限らない。また、セルどうしが
重なるような誤りは発見できないなどの欠点があった。
本発明の目的は、前記の欠点を除去することにより、セ
ルどうしの重なりも発見できる高精度のレイアウト検証
装置を提供することにある。
〔課題を解決するための手段〕
本発明は、人力されたレイアウトデータを各階層のセル
に展開する階層展開手段と、前記展開された各階層のセ
ルごとにネットリストを作成しあらかじめ設定された参
照ネッ) IJストと照合し検証結果を出力する検証手
段とを備えた集積回路のレイアウト検証装置において、
前記展開された各階層のセルについて、指定した多角形
のウィンドウ内を下位セル、ウィンドウ外を上位セルに
階層を変更するウィンドウ分割手段を備えたことを特徴
とする。
また、本発明は、前記ウィンドウ上に存在するテキスト
により前記ウィンドウをグループ化する手段を含むこと
ができる。
また、本発明は、前記ウィンドウ上に付属する属性値に
より前記ウィンドウをグループ化する手段を含むことが
できる。
また、本発明は、隣接する前記ウィンドウが接するよう
に分割する手段を含むことができる。
〔作用〕
ウィンドウ分割手段は、レイアウトデータを複数の多角
形のウィンドウ(通常は長方形)を指定することで、ウ
ィンドウ内(ウィンドウ切り出し部)を下位上ノへウィ
ンドウ外(ウィンドウ切り出しの残り部分〉を上位セル
に階層変更を行う。
この場合、例えば、同一テキストまたは属性を有するウ
ィンドウはグループ化を行い、また、隣接ウィンドウは
接するように分割する。そして、検証手段により、前記
上位セルおよび前記下位セルごとに検証を行う。
従って、分割検証ができるため、セル間の重なりの誤り
も検証することが可能となる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例の要部を示すブロック構成図
である。
本実施例は、レイアウトデータ15を入力して各階層の
セルに展開する階層展開手段11と、展開された上位セ
ルおよび下位セルごとにそれぞれネットリストを作成し
、あらかし於設定された参照ネットリスト16と照合し
、検証結果17を出力する上位セル検証手段13および
下位セル検証手段14とを備えたレイアウト検証装置に
おいて、 本発明の特徴とするところの、 前記展開された各階層のセルについて、指定した多角形
のウィンドウ内を下位上ノへウィンドウ外を上位セルに
階層を変更するウィンドウ分割手段12を備えている。
そしてこれら各手段11〜14はプロセッサ10に含ま
れる。
次に、本実施例の動作について、第2図に示す流れ図、
ならびに第3図、第4図および第5図を示すウィンドウ
分割例(1)、(2)および(3)を参照して説明する
まず、階層展開手段11により入力されたレイアウトデ
ータを各階層のセルに展開する(ステップSL)。
次に、ウィンドウ分割手段12により、例えば第3図の
分割例(1)に示すように、チップ30上を、多角形の
ウィンドウ(1)31、(2)32および(3)33に
分割し、ウィンドウ(1)31、(2)32および(3
)33内を下位セルとし、ウィンドウ外を上位セルに階
層変更を行う (ステップS2)。このウィンドウ分割
は、例えば、展開図形と多角形のウィンドウとの間で、
第9図に示す図形演算のうち、論理積および論理差を行
うことで可能である。かくして、ウィンドウ内(切り出
し部)が下位セノベウインドウ外(切り出しの残り部分
)が上位セルとなる新しい階層構造が作成される。
次に、上位セル検証手段13により、作成されたネット
リストと参照ネットリスト16との照合により前記上位
セルの検証を行う(ステップS3)。
次に、ステップS3と同様に、下位セル検証手段14に
より前記下位セルの検証を行う (ステップS4)。
なお、上位セル検証手段13および下位セル検証手段1
4における検証は、第7図の従来例のステップ312.
313およびS14の処理と同じ処理で行われる。
また、上位セルにおける検証は、下位セル間の接続検証
となるため、検証順は逆でもよい。
第4図は本実施例の分割例(2)を示すレイアウト図で
ある。チップ40上に、多角形のウィンドウ(1)41
、(2)42および(3)43が分割され設定される。
ここでは、ウィンドウ上のテキストで同じテキストAを
有するウィンドウ(1)41および(2)42を一つの
グループ、すなわち、一つのセルと見なし、テキストB
を有するウィンドウ(3)43を他の一つのセルとして
処理を行う。
この分割例(2)では第3図に示した分割例(1)に比
べ、物理的に離れた部分を一つのセルとして同時に検証
できる利点がある。
なお、第4図において、テキストの代わりに属性の場合
も同様である。
第5図は本実施例の分割例(3)を示すレイアウト図で
ある。チップ50上に、ウィンドウ(1,)51、ウィ
ンドウ(2)52、ウィンドウ(3)53およびウィン
ドウ(4)54が分割され設定される。
ここでは、各ウィンドウ(1)51、(2)52、(3
)53および(4)54の隣接している辺が接しており
、このため上位セルは下位セルの外形しか含まないため
、上位セルの検証は不要である利点がある。
なお、前述の実施例における多角形のウィンドウは、第
12図(d)で示すオープンポリゴンで指定しても、後
の処理でウィンドウを発生させることもできる。
〔発明の効果〕
以上説明したように、本発明は、レイアウトデータを指
定したウィンドウ内を下位セノペウインドウ外を上位セ
ルとして新たに階層構造を作るため、ウィンドウを対応
する部分回路の範囲に設定することにより、単にセルご
とに検証する従来のレイアウト検証装置に比べ、分割検
証が実行可能で、セル間の重なりの誤りも検証可能とな
り、高検証精度が得られる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の要部を示すブロック構成図
。 第2図はその動作を示す流れ図。 第3図はそのウィンドウ分割例(1)を示すレイアウト
図。 第4図はそのウィンドウ分割例(2)を示すレイアウト 第5図はそのウィンドウ分割例(3)を示すレイアウト
図。 第6図は従来例の要部を示すブロック構成図。 第7図はその動作を示す流れ図。 第8図(a)および(b)はレイアウトデータの階層構
造を示す説明図。 第9図(a)〜(d)は図形演算例を示す説明図。 第10図はネッ)+Jスト例を示す説明図。 第11図は階層構造検証例を示す説明図。 第12図(a)〜(d)はプリミティブ例を示す説明図
。 第13図(a)およびら)はテキスト例および属性例を
示す説明図。 10.20・・・プロセッサ、11.21・・・階層展
開手段、12・・・ウィンドウ分割手段、13・・・上
位セル検証手段、14・・・下位セル検証手段、15.
25・・・レイアウトデータ、16.26・・・参照ネ
ットリスト、17.27・・・検証結果、22・・・図
形処理手段、23・・・等電位追跡手段、24・・・ネ
ットリスト照合手段、30.40.50.60.70・
・・チップ、31.41.51・・・ウィンドウ(1)
、32.42.52・・・ウィンドウ(2)、33.4
3.53・・・ウィンドウ(3)、54・・・ウィンド
ウ(4)、6L 71・・・セル(A) 、62.72
・・・セル(B) 、63・・・セル(C)、64・・
・セル(D) 、73・・・セル間配線、74.75・
・・端子、 ・・・ステップ。 81〜S4. 311〜314

Claims (1)

  1. 【特許請求の範囲】 1、入力されたレイアウトデータを各階層のセルに展開
    する階層展開手段と、 前記展開された各階層のセルごとにネットリストを作成
    しあらかじめ設定された参照ネットリストと照合し検証
    結果を出力する検証手段と を備えた集積回路のレイアウト検証装置において、 前記展開された各階層のセルについて、指定した多角形
    のウィンドウ内を下位セル、ウィンドウ外を上位セルに
    階層を変更するウィンドウ分割手段 を備えたことを特徴とするレイアウト検証装置。 2、前記ウィンドウ上に存在するテキストにより前記ウ
    ィンドウをグループ化する手段を含む請求項1記載のレ
    イアウト検証装置。 3、前記ウィンドウ上に付属する属性値により前記ウィ
    ンドウをグループ化する手段を含む請求項1記載のレイ
    アウト検証装置。 4、隣接する前記ウィンドウが接するように分割する手
    段を含む請求項1記載のレイアウト検証装置。
JP02202068A 1990-07-30 1990-07-30 レイアウト検証装置 Expired - Fee Related JP3097111B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02202068A JP3097111B2 (ja) 1990-07-30 1990-07-30 レイアウト検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02202068A JP3097111B2 (ja) 1990-07-30 1990-07-30 レイアウト検証装置

Publications (2)

Publication Number Publication Date
JPH0485675A true JPH0485675A (ja) 1992-03-18
JP3097111B2 JP3097111B2 (ja) 2000-10-10

Family

ID=16451417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02202068A Expired - Fee Related JP3097111B2 (ja) 1990-07-30 1990-07-30 レイアウト検証装置

Country Status (1)

Country Link
JP (1) JP3097111B2 (ja)

Also Published As

Publication number Publication date
JP3097111B2 (ja) 2000-10-10

Similar Documents

Publication Publication Date Title
Kahng et al. VLSI physical design: from graph partitioning to timing closure
US6026228A (en) Integrated circuit design method, database apparatus for designing integrated circuit and integrated circuit design support apparatus
US5568396A (en) Identifying overconstraints using port abstraction graphs
US5210701A (en) Apparatus and method for designing integrated circuit modules
US20070094622A1 (en) Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages
US5920489A (en) Method and system for modeling the behavior of a circuit
JP3851357B2 (ja) トランジスタ回路のタイミング特性抽出方法、タイミング特性ライブラリを記憶した記憶媒体、lsiの設計方法、及びゲート抽出方法
US6829755B2 (en) Variable detail automatic invocation of transistor level timing for application specific integrated circuit static timing analysis
US20150033196A1 (en) Clustering For Processing Of Circuit Design Data
US6560571B1 (en) Method and apparatus for prioritizing the order in which checks are performed on a node in an integrated circuit
US6550041B1 (en) Method and apparatus for evaluating the design quality of network nodes
US6389578B1 (en) Method and apparatus for determining the strengths and weaknesses of paths in an integrated circuit
US6023567A (en) Method and apparatus for verifying timing rules for an integrated circuit design
US6449578B1 (en) Method and apparatus for determining the RC delays of a network of an integrated circuit
US6311314B1 (en) System and method for evaluating the loading of a clock driver
US6367055B1 (en) Method and apparatus for determining certain characteristics of circuit elements
US7031889B1 (en) Method and apparatus for evaluating the design quality of network nodes
US6301691B1 (en) System and method for detecting NFETs that pull up to VDD and PFETs that pull down to ground
JP2006024008A (ja) 情報処理方法、情報処理装置およびプログラム
JPH0485675A (ja) レイアウト検証装置
US6434723B1 (en) System and method for evaluating a very large scale integrated circuit for potential design errors
Meyer et al. Active timing multilevel fault-simulation with switch-level accuracy
US6718522B1 (en) Electrical rules checker system and method using tri-state logic for electrical rule checks
US6542860B1 (en) System and method for detecting nodes that are susceptible to floating
US7689953B1 (en) Method and apparatus for determining cell-based timing elements from a transistor-level design

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees