JP2006024008A - 情報処理方法、情報処理装置およびプログラム - Google Patents
情報処理方法、情報処理装置およびプログラム Download PDFInfo
- Publication number
- JP2006024008A JP2006024008A JP2004201868A JP2004201868A JP2006024008A JP 2006024008 A JP2006024008 A JP 2006024008A JP 2004201868 A JP2004201868 A JP 2004201868A JP 2004201868 A JP2004201868 A JP 2004201868A JP 2006024008 A JP2006024008 A JP 2006024008A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- redundant
- information
- operation information
- circuit operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 ハードウェア記述言語を用いた回路動作情報およびその回路動作情報を論理合成してネットリストに変換するためのライブラリが格納された記憶部と、表示部とを備えた情報処理装置による冗長回路を検出する情報処理方法であって、記憶部に格納された回路動作情報を一文毎に階層化するステップと、ライブラリを参照し、階層化された回路動作情報を論理合成してネットリストに変換するステップと、論理的に冗長な箇所となる冗長故障箇所をネットリストから検出するステップと、冗長故障箇所を含む冗長回路を示す情報を表示部に表示させるステップとを有するものである。
【選択図】 図1
Description
Giovanni De Micheli著、「Synthesis and Optimization of Digital Circuits」、(米国)、マグロウ・ヒル社、1994年、p.408-409
前記記憶部に格納された回路動作情報を一文毎に階層化するステップと、
前記ライブラリを参照し、階層化された前記回路動作情報を論理合成して前記ネットリストに変換するステップと、
論理的に冗長な箇所となる冗長故障箇所を前記ネットリストから検出するステップと、
前記冗長故障箇所を含む前記冗長回路を示す情報を前記表示部に表示させるステップと、
を有するものである。
冗長回路を示す情報を表示するための表示部と、
前記記憶部に格納された回路動作情報を一文毎に階層化した後、前記ライブラリを参照し、階層化された該回路動作情報を論理合成してネットリストに変換し、その後、論理的に冗長な箇所となる冗長故障箇所を前記ネットリストから検出して該冗長故障箇所を含む前記冗長回路を示す情報を前記表示部に表示させるデータ処理部と、
を有する構成である。
前記記憶部に格納された回路動作情報を一文毎に階層化するステップと、
前記ライブラリを参照し、階層化された前記回路動作情報を論理合成してネットリストに変換するステップと、
論理的に冗長な箇所となる冗長故障箇所を前記ネットリストから検出するステップと、
前記冗長故障箇所を含む前記冗長回路を示す情報を前記表示部に表示させるステップとを有する処理を前記コンピュータに実行させるものである。
・
TEST_DOUT_10/U1
TEST_DOUT_10/U2
TEST_DOUT_10/U3
・
・
TEST_CHECK_19/U8
・
・
その後、冗長故障検出部23がネットリスト13を読み込み、各セルについて入力信号線に縮退故障がある場合とない場合とで出力が変化するかを調べ、出力に変化がないところを冗長故障箇所として検出する(ステップS3)。ここでは、冗長故障検出部23は、図4に示したモジュール「TEST_CHECK_19」の「assign CHECK=DOUT&ECHK」の文に対応するセルに冗長故障箇所があるものと判定する。また、この文に関連して、ブロック名「TEST_DOUT_10」のセルも冗長故障箇所があるものと判定する。表2はこれらの検出結果の一例を示すリストである。そして、AおよびBはピン名である。
TEST_DOUT_10/U1/A
TEST_DOUT_10/U2/A
TEST_DOUT_10/U2/B
TEST_CHECK_19/U8/A
続いて、冗長故障検出部23は、このリストの各文からセル名およびピン名を削除し、ブロック名のみを残す。その際、同一のブロック名が複数ある場合には1つだけ残す。そして、その結果を冗長回路候補リスト14として表示部3に表示させる(ステップS4)。冗長回路候補リスト14は以下に示す表3のようになる。
TEST_DOUT_10
TEST_CHECK_19
このようして表示部3に表示された冗長回路候補リスト14のブロック名から、設計者は信頼性のための冗長回路を特定することが可能となる。
2 データ処理装置
3 表示部
11 RTL
12 階層化RTL
13 ネットリスト
14 冗長回路候補リスト
21 階層化部
22 論理合成部
23 冗長故障検出部
Claims (6)
- ハードウェア記述言語を用いて回路の動作が記述された回路動作情報および該回路動作情報を論理合成して回路パターンの情報であるネットリストに変換するためのライブラリが格納された記憶部と、表示部とを備えた情報処理装置による冗長回路を検出する情報処理方法であって、
前記記憶部に格納された回路動作情報を一文毎に階層化するステップと、
前記ライブラリを参照し、階層化された前記回路動作情報を論理合成して前記ネットリストに変換するステップと、
論理的に冗長な箇所となる冗長故障箇所を前記ネットリストから検出するステップと、
前記冗長故障箇所を含む前記冗長回路を示す情報を前記表示部に表示させるステップと、
を有する情報処理方法。 - 前記回路動作情報を階層化する際、単位回路の動作が記述された回路ブロック毎に異なるブロック名を付与するステップを有し、
前記冗長回路を示す情報が、前記冗長故障箇所を含む回路ブロックの前記ブロック名である請求項1記載の情報処理方法。 - ハードウェア記述言語を用いて回路の動作が記述された回路動作情報および該回路動作情報を論理合成して回路パターンの情報であるネットリストに変換するためのライブラリが格納された記憶部と、
冗長回路を示す情報を表示するための表示部と、
前記記憶部に格納された回路動作情報を一文毎に階層化した後、前記ライブラリを参照し、階層化された該回路動作情報を論理合成してネットリストに変換し、その後、論理的に冗長な箇所となる冗長故障箇所を前記ネットリストから検出して該冗長故障箇所を含む前記冗長回路を示す情報を前記表示部に表示させるデータ処理部と、
を有する情報処理装置。 - 前記データ処理部は、前記回路動作情報を階層化する際、単位回路の動作が記述された回路ブロック毎に異なるブロック名を付与し、
前記冗長回路を示す情報が、前記冗長故障箇所を含む回路ブロックの前記ブロック名である請求項3記載の情報処理装置。 - ハードウェア記述言語を用いて回路の動作が記述された回路動作情報および該回路動作情報を論理合成して回路パターンの情報であるネットリストに変換するためのライブラリが格納された記憶部と、表示部とを備えたコンピュータに冗長回路を検出させるためのプログラムであって、
前記記憶部に格納された回路動作情報を一文毎に階層化するステップと、
前記ライブラリを参照し、階層化された前記回路動作情報を論理合成してネットリストに変換するステップと、
論理的に冗長な箇所となる冗長故障箇所を前記ネットリストから検出するステップと、
前記冗長故障箇所を含む前記冗長回路を示す情報を前記表示部に表示させるステップとを有する処理を前記コンピュータに実行させるためのプログラム。 - 前記回路動作情報を階層化する際、単位回路の動作が記述された回路ブロック毎に異なるブロック名を付与するステップを有し、
前記冗長回路を示す情報が、前記冗長故障箇所を含む回路ブロックの前記ブロック名である請求項5記載のプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201868A JP4239008B2 (ja) | 2004-07-08 | 2004-07-08 | 情報処理方法、情報処理装置およびプログラム |
US11/174,620 US7461326B2 (en) | 2004-07-08 | 2005-07-06 | Information processing method capable of detecting redundant circuits and displaying redundant circuits in the circuit design process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004201868A JP4239008B2 (ja) | 2004-07-08 | 2004-07-08 | 情報処理方法、情報処理装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006024008A true JP2006024008A (ja) | 2006-01-26 |
JP4239008B2 JP4239008B2 (ja) | 2009-03-18 |
Family
ID=35542714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004201868A Expired - Fee Related JP4239008B2 (ja) | 2004-07-08 | 2004-07-08 | 情報処理方法、情報処理装置およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7461326B2 (ja) |
JP (1) | JP4239008B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8166427B1 (en) * | 2007-03-09 | 2012-04-24 | Altera Corporation | Tracing and reporting registers removed during synthesis |
JP4375435B2 (ja) * | 2007-05-23 | 2009-12-02 | 株式会社日立製作所 | 予知型データ移行を行う階層ストレージシステム |
JP4975661B2 (ja) * | 2008-02-26 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のレイアウト設計方法 |
US10140405B2 (en) * | 2016-12-22 | 2018-11-27 | Mellanox Technologies, Ltd | Method and apparatus for finding logic equivalence between register transfer level and post synthesis nets |
CN107480561B (zh) * | 2017-07-21 | 2023-08-04 | 天津大学 | 基于少态节点遍历的硬件木马检测方法 |
US10558776B2 (en) * | 2017-10-09 | 2020-02-11 | Autodesk, Inc. | Trigger-action-circuits: leveraging generative design to enable novices to design and build circuitry |
US10460060B2 (en) | 2017-11-27 | 2019-10-29 | Mellanox Technologies, Ltd. | Checking equivalence between changes made in a circuit definition language and changes in post-synthesis nets |
WO2019171428A1 (ja) * | 2018-03-05 | 2019-09-12 | 株式会社日立製作所 | 回路生成装置及びソフトウェア生成装置 |
US10599802B2 (en) | 2018-06-18 | 2020-03-24 | Mellanox Technologies, Ltd. | Methods for automatic engineering change order (ECO) bug fixing in integrated circuit design |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2802140B2 (ja) * | 1990-04-06 | 1998-09-24 | 三菱電機株式会社 | 論理回路の設計方法 |
JPH08101861A (ja) * | 1994-09-30 | 1996-04-16 | Toshiba Corp | 論理回路合成装置 |
JP2988521B2 (ja) | 1997-08-29 | 1999-12-13 | 日本電気株式会社 | 論理回路の自動合成方式 |
JP3033544B2 (ja) | 1997-09-26 | 2000-04-17 | 日本電気株式会社 | 論理回路検証方式 |
JPH11306084A (ja) * | 1998-04-23 | 1999-11-05 | Fujitsu Ltd | 情報処理装置及び記憶媒体 |
US7093204B2 (en) * | 2003-04-04 | 2006-08-15 | Synplicity, Inc. | Method and apparatus for automated synthesis of multi-channel circuits |
JP4123514B2 (ja) * | 2003-12-02 | 2008-07-23 | 日本電気株式会社 | 集積回路設計装置、および、集積回路設計方法 |
-
2004
- 2004-07-08 JP JP2004201868A patent/JP4239008B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-06 US US11/174,620 patent/US7461326B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7461326B2 (en) | 2008-12-02 |
JP4239008B2 (ja) | 2009-03-18 |
US20060010342A1 (en) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7774735B1 (en) | Integrated circuit netlist migration | |
US7461326B2 (en) | Information processing method capable of detecting redundant circuits and displaying redundant circuits in the circuit design process | |
US20070294647A1 (en) | Transferring software assertions to hardware design language code | |
US20020128809A1 (en) | Randomized simulation model instrumentation | |
JP2004240753A (ja) | 設計検証システム、設計検証方法及び設計検証プログラム | |
US6658630B1 (en) | Method to translate UDPs using gate primitives | |
US7523029B2 (en) | Logic verification and logic cone extraction technique | |
US9792394B2 (en) | Accurate glitch detection | |
JPH10283394A (ja) | 故障シミュレーション方法 | |
US20090222778A1 (en) | Property generating apparatus, property generating method and program | |
US20010049802A1 (en) | Fault analyzing system, method for pursuing fault origin and information storage medium for storing computer program representative of the method | |
JP2000277617A (ja) | Asic設計方法およびasic設計装置 | |
US7814455B2 (en) | Logic synthesis method and device | |
US7234127B2 (en) | Integrated circuit designing support apparatus and method for the same | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
JP5115003B2 (ja) | 論理設計支援システム及びプログラム | |
US10831953B1 (en) | Logic partition identifiers for integrated circuit design | |
JPH03290761A (ja) | 論理回路の設計方法 | |
US20200151299A1 (en) | Testing system and testing method | |
JP2001195441A (ja) | 出力ドントケア指定方法並びにこれを用いた処理装置、処理方法及び処理プログラムを記録した記録媒体 | |
US11782682B2 (en) | Providing metric data for patterns usable in a modeling environment | |
US10628545B2 (en) | Providing guidance to an equivalence checker when a design contains retimed registers | |
US7302633B2 (en) | LSI design system, logic correction support equipment, logic correction support method used therefor, and program therefor | |
JP2962292B2 (ja) | レイアウト設計を考慮したlsi論理設計支援システム | |
JP3105782B2 (ja) | 電子回路の論理生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |