JP2001195441A - 出力ドントケア指定方法並びにこれを用いた処理装置、処理方法及び処理プログラムを記録した記録媒体 - Google Patents

出力ドントケア指定方法並びにこれを用いた処理装置、処理方法及び処理プログラムを記録した記録媒体

Info

Publication number
JP2001195441A
JP2001195441A JP2000004731A JP2000004731A JP2001195441A JP 2001195441 A JP2001195441 A JP 2001195441A JP 2000004731 A JP2000004731 A JP 2000004731A JP 2000004731 A JP2000004731 A JP 2000004731A JP 2001195441 A JP2001195441 A JP 2001195441A
Authority
JP
Japan
Prior art keywords
logic circuit
information
circuit information
don
care
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000004731A
Other languages
English (en)
Inventor
Hideki Shoyama
英樹 庄山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP2000004731A priority Critical patent/JP2001195441A/ja
Priority to US09/760,624 priority patent/US6587993B2/en
Publication of JP2001195441A publication Critical patent/JP2001195441A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/327Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】論理回路情報に対してドントケアノードとドン
トケア論理との指定を容易とする方法を提供する。 【解決手段】論理回路情報および該論理回路情報と同一
の入力を有し特定の入力状態で出力状態値を論理“1”
に設定したドントケア指定情報を論理回路情報読込手段
12により外部記憶装置4から読み込み、データ形式変
換手段13によりアプリケーションに対応したデータ形
式に変換する。続いて、論理回路情報の複数の入力とド
ントケア指定情報の対応する入力とを論理回路情報結合
手段14により結合させ、出力状態検出手段15により
ドントケア指定情報の出力状態値が論理“1”となる入
力状態に対応する変換済論理回路情報の出力状態を検出
する。ドントケア指定情報で論理“1”に設定した入力
状態に対応する論理回路情報の出力状態がドントケアに
指定される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、論理回路情報の出
力ドントケア指定方法並びにこれを用いた処理装置およ
び処理方法に関し、特に論理回路情報の等価性検証効率
化または論理合成用論理回路情報の効率化に有効な出力
ドントケア指定方法並びにこれを用いた形式検証または
論理合成の処理装置、処理方法および処理プログラムを
記録したコンピュータ読取可能な記録媒体に関する。
【0002】
【従来の技術】二つの論理回路の等価性を検証する方法
としてそれぞれの論理回路を論理関数に変換してその等
価性を検証する形式検証がある。図10は、従来の形式
検証システムの構成図である。形式検証システムは、プ
ログラムにより動作するコンピュータで実現されてお
り、グラフィックディスプレイ1と、キーボード2と、
マウス3と、外部記憶装置4と形式検証処理装置101
とから構成されており、形式検証処理装置101は、論
理回路情報読込手段105およびデータ形式変換手段1
06を備える入力部102と、等価性検証手段103
と、内部データベース104とを備えている。
【0003】論理回路情報読込手段105により、ハー
ドウェア記述言語であるHDL、論理式、真理値表、ゲ
ートレベルの接続情報などで表現された比較側と参照側
の二つの論理回路情報を外部記憶装置4から読み込み、
内部データベース104に格納する。それぞれの論理回
路情報は内部データベース104から読み出され、デー
タ形式変換手段106により等価性検証手段103で使
用されるデータ形式に変換される。データ形式変換され
た比較側論理回路情報と参照側論理回路情報とは、等価
性検証手段103により論理的に一致するか否かが検証
される。
【0004】レジスタ・トランスファレベルの原論理回
路情報から論理合成されたゲートレベルの論理回路情報
の形式検証を行うなどの一般的な場合では、レジスタ・
トランスファレベルの原論理回路情報を参照側論理回路
情報とし、ゲートレベルの論理回路情報を比較側論理回
路情報として等価性検証を行う。参照側、比較側のいず
れかの論理回路情報の出力状態値に不定値“X”を含む
場合には、等価性検証手段103は、参照側論理回路情
報の出力状態値が不定値“X”のときには、比較側論理
回路情報の状態値が不定値“X”、論理値“0”または
論理値“1”のいずれであっても等価と判定するが、比
較側論理回路情報の出力状態値が不定値“X”のときに
は、参照側論理回路情報の出力状態値も不定値“X”で
あるときのみ等価とし、参照側論理回路情報の出力状態
値が論理値“0”などの不定値“X”以外の値であると
きには等価ではないと判定する。すなわち、参照側が論
理値“0”ならば比較側も論理値“0”のみが等価と判
定され、参照側が論理値“1”ならば比較側も論理値
“1”のみが等価と判定される。
【0005】しかしながら、例えば、比較側論理回路情
報と参照側論理回路情報とがドントケア論理を含むレジ
スタ・トランスファレベルの原論理回路情報から異なる
制約条件の下に論理合成されたゲートレベルの論理回路
情報であると想定すると、等価性検証において参照側と
比較側の論理が一致しない場合が生じる。ここで、ドン
トケア論理とは、出力ノードの状態値がどのような値で
あっても以降の回路の論理演算結果に関与しない出力状
態を指す。図11は、ドントケア論理を含む論理回路情
報からの論理合成例を示す図である。原論理回路情報1
11をもとに制約条件(A)を付与して論理合成した論
理回路(A)の論理回路情報112とを参照側とし、制
約条件(B)を付与して論理合成した論理回路(B)の
論理回路情報113を比較側として等価性検証を実行し
た場合には、原論理回路情報111における不定値
“X”は論理値“0”であっても論理値“1”であって
もよいので、論理回路情報112と論理回路情報113
とは等価であると判定すべきであるにもかかわらず、見
かけ上の論理回路情報が異なるために図10の形式検証
システムでは等価でないと判定する。
【0006】このようなドントケア論理に起因する見か
けの論理不一致を回避するために、ドントケア論理を持
つノードを特定し、該当ノードに対して論理不一致の発
生防止処置をする必要があった。図12は、ドントケア
論理に起因する論理不一致を防止した第1の従来例の検
証処理フロー図であり、図13は論理不一致防止処置の
具体例を示す図である。以下、比較側論理回路情報およ
び参照側論理回路情報はいずれもHDLで記述されてい
るものとし、それぞれ比較側HDLおよび参照側HDL
と称するものとして、図10および図13を参照しなが
ら図12のフローについて説明する。
【0007】まず、ステップ121で、論理回路情報読
込手段105により外部記憶装置4から比較側HDLを
読み込む。このとき、比較側HDLで記述された論理回
路のマッピングに必要なテクノロジライブラリがあれば
合わせて入力する。同様にして、ステップ122で、参
照側HDLを読み込む。次に、ステップ123で、デー
タ形式変換手段106により、比較側HDLを等価性検
証手段103で検証可能な内部データ形式である比較側
回路データ131に変換する。同様にして、ステップ1
24で、参照側HDLを参照側回路データ133にデー
タ形式変換する。
【0008】次に、ステップ125で、設計者はドント
ケアが設定されたノード(以下ドントケアノードと略
す)を探し出し、検証時に参照側回路データ133と比
較側回路データ131とが一致するように論理値を指定
するかまたはドントケアノードを検証の対象外に指定す
る。次に、ステップ126で、等価性検証手段103に
より、参照側回路データ133と比較側回路データ13
1とが論理等価であるかを検証し、結果をグラフィック
ディスプレイ1または外部記憶装置4に出力する。
【0009】しかし、この第1の従来例の論理不一致回
避方法には次のような問題点があった。第1は、比較側
HDLのノードと対応する参照側HDLのノードを探索
し抽出するためには、煩雑で時間のかかる作業を要する
という点である。原回路HDLから論理合成により生成
される参照側HDLのノード名称と、同様に原回路HD
Lから論理合成により生成される比較側HDLのノード
名称とは、それぞれ論理合成時に自動生成されるため
に、対応したノードを探索しやすいように命名されると
は限らず、原回路HDLを介してノードの対応をトレー
スしなければならないからである。
【0010】第2は、ドントケア論理の検証に設計者の
知識と多大な工数が必要な点である。ドントケアノード
を検証するケースに応じて論理“1”または論理“0”
の値に指定したり、または検証対象外に指定する必要が
あり、論理合成により生成された比較側および参照側の
論理回路の動作を熟知して処理する必要がある。ドント
ケアノードを検証対象外とした場合には、ドントケアノ
ード以降の回路の検証ができなくなる。
【0011】図13で、(a)は比較側の全体回路を示
し、(b)は参照側の全体回路を示すものとする。比較
側回路データ131と参照側回路データ133とは、
(A,B)=(0,1)と(A,B)=(1,0)の状
態で出力Cが異なっており、この入力状態における出力
状態値はドントケアとして処理すべきものである。この
ケースでは、比較側回路データ131の(A,B)=
(0,1)に対応する出力Cの状態値を論理“0”に変
更指定し、また参照側回路データ133の(A,B)=
(1,0)に対応する出力Cの状態値をも論理“0”に
変更指定することにより比較側回路データ131の出力
C と参照側回路データ133の出力CR は一致し、ま
た比較側回路のAND回路132の出力DC と参照側回
路のAND回路134の出力DR を一致させることがで
きるものの、このように処置するには比較側回路および
参照側回路の動作の詳細について理解が必要なことはい
うまでもない。
【0012】これに対して、特開平11−3361号公
報には、ドントケア論理を含む論理回路情報を人手によ
るノード探索や論理値修正処置を必要とせずに直接的に
等価性検証する方法が記載されている。図14は、特開
平11−3361号に開示された第2の従来例の等価性
検証方法を示す図である。参照側回路141と比較側回
路142とは、一致検出回路143に入力され、その出
力とドントケア関数144がOR回路145に入力され
ている。
【0013】入力Aの論理“0”または論理“1”と入
力Bの論理“0”または論理“1”との組合せに対し
て、比較側回路142の出力論理値と参照側回路141
の出力論理値とが一致するときには、一致検出回路14
3の出力が論理“1”となり、OR回路145の出力C
HKも論理“1”となり二つの回路は等価と判定する。
【0014】比較側回路142の出力論理値と参照側回
路141の出力論理値とが異なるときには、一致検出回
路143の出力は論理“0”となるが、比較側および参
照側の二つの論理回路の出力がドントケアのケースであ
ればドントケア関数144から論理“1”がOR回路1
45に入力されるため、OR回路145の出力CHKは
論理“1”となり、この場合も二つの回路は等価と判定
する。
【0015】比較側回路142の出力論理値と参照側回
路141の出力論理値とが異なり、かつドントケア関数
144にドントケア情報として登録されていない場合に
限り、OR回路145の出力CHKは論理“0”とな
り、等価でないと判定されるので、ドントケア論理を含
む論理回路情報を、人手が介入すること無しに直接的に
等価性検証することが可能となる。
【0016】
【発明が解決しようとする課題】しかしながら、第2の
従来例では、検証する回路の単位が入力端子から出力端
子までの組み合わせ回路全体またはレジスタレジスタ間
の組み合わせ回路全体などの大規模な回路単位とする必
要があり、組合せ回路内をさらに小規模な組み合わせ回
路に分割して検証することが困難である。
【0017】たとえば、図13(a)の比較側回路デー
タ131とAND回路132を含む比較側全体回路と、
(b)の参照側回路データ133とAND回路134を
含む参照側全体回路との等価性を、回路単位ごとに分割
して第2の従来例の方法により検証する場合には、比較
側回路データ131と参照側回路データ133とを切り
出し、図14の第2の従来例を適用して比較側回路デー
タ131の出力CC と参照側回路データ133の出力C
R との等価性検証する段階では等価であるという結果が
得られるが、次に比較側のAND回路132と参照側の
AND回路134とを等価性検証する段階では、異なる
名称の入力信号名が入力されているので等価でないと判
定される。したがって、第2の従来例では、比較側回路
データ131とAND回路132を含む比較側全体回路
と、参照側回路データ133とAND回路134を含む
参照側全体回路とを等価性検証しなければならず、分割
して検証する場合には等価性判定結果の正確性が保証さ
れない。
【0018】このように第2の従来例では大きな回路単
位で検証を行わなければならず、このために、等価性検
証結果で不一致が発見された場合には、不一致原因の解
析および不一致箇所の同定がきわめて困難であるという
問題点があった。
【0019】第1の従来例において、原回路HDLから
論理合成された比較側HDLと参照側HDLのうちの一
方たとえば参照側HDLのノードと原回路HDLのノー
ドとの対応をとることは比較的容易であるので、参照側
HDLにドントケアノードのドントケア論理指定が容易
にできれば、ドントケアノードについては等価性検証時
には出力ドントケアの出力状態を検証対象から外し、次
の段の論理回路への入力の論理値としては本来の出力状
態値をそのまま伝えるように処理することにより、論理
回路情報自体を人手で変更することなく検証を実行で
き、また、分割された回路単位での検証も不都合なく実
行できる。さらに、任意のノードに対して設計者が容易
にドントケアノードとして指定しドントケア論理を指定
できるならば、ドントケアノードおよびドントケア論理
の設定変更が容易となり、もとの論理回路情報から部分
的な回路削除を行って派生的な論理回路情報を作成する
などの処理をきわめて効率的に行うことが可能となる。
【0020】本発明の目的は、ドントケアノードとドン
トケア論理とを指定する方法を提供することにあり、ま
たこれを用いた形式検証および論理合成の装置および方
法を提供することにある。
【0021】
【課題を解決するための手段】本発明の出力ドントケア
指定方法は、複数の入力状態に対応して出力状態を記述
した論理回路情報を読み込む第1のステップと、前記論
理回路情報と同一の入力状態のうち特定の入力状態に対
してのみ出力状態値が所定の論理値となるドントケア指
定情報を読み込む第2のステップと、前記論理回路情報
の複数の入力と前記ドントケア指定情報の対応する入力
とを結合させる第3のステップと、前記ドントケア指定
情報の出力状態値が前記所定の論理値となる入力状態に
対応する前記論理回路情報の出力状態を検出する第4の
ステップとを備えている。または、複数の入力状態に対
応して出力状態を記述した論理回路情報を読み込む第1
のステップと、前記論理回路情報と同一の入力状態のう
ち特定の入力状態にのみ出力状態値が所定の論理値とな
るドントケア指定情報を読み込む第2のステップと、前
記第1の論理回路情報をアプリケーションに対応したデ
ータ形式に変換して変換済論理回路情報を作成する第3
のステップと、前記ドントケア指定情報を前記データ形
式に変換して変換済ドントケア指定情報を作成する第4
のステップと、前記変換済論理回路情報の複数の入力と
前記変換済ドントケア指定情報の対応する入力とを結合
させる第5のステップと前記変換済ドントケア指定情報
の出力状態値が前記所定の論理値となる入力状態に対応
する前記変換済論理回路情報の出力状態を検出する第6
のステップとを備えてもよい。
【0022】本発明の形式検証の処理システムは、論理
回路情報を格納する内部データベースと、外部から等価
性判定の対象となる比較側論理回路情報と等価性判定の
参照データである参照側論理回路情報と該参照側論理回
路情報と同一の入力状態を有しドントケアとする出力状
態に対応する入力状態にのみ出力状態値が所定の論理値
となるドントケア指定情報とを読み込む論理回路情報読
込手段と、前記比較側論理回路情報、前記参照側論理回
路情報および前記ドントケア指定情報のそれぞれを検証
処理用のデータ形式に変換して変換済比較側論理回路情
報、変換済参照側論理回路情報および変換済ドントケア
指定情報を作成するデータ形式変換手段と、前記変換済
参照側論理回路情報の入力と前記変換済ドントケア指定
情報の対応する入力とを結合させる論理回路情報結合手
段と、前記変換済ドントケア指定情報の出力状態値が前
記所定の論理値となる入力状態に対応する前記変換済参
照側論理回路情報の出力状態を検出する出力状態検出手
段と、前記変換済参照側論理回路情報の出力状態のうち
前記出力状態検出手段により検出された出力状態の出力
状態値は不定値であるとみなし前記出力状態検出手段に
より検出されなかった出力状態について前記変換済比較
側論理回路情報の出力状態値と前記参照側論理回路情報
の出力状態値とを比較して一致しているかを判定する等
価性検証手段とを備えている。また、形式検証の処理方
法は、比較側論理回路情報を外部から読み込み内部デー
タベースに格納する第1のステップと、参照側論理回路
情報を外部から読み込み前記内部データベースに格納す
る第2のステップと、前記参照側論理回路情報と同一の
入力状態を有しドントケアとする出力状態に対応する入
力状態にのみ出力状態値が所定の論理値となるドントケ
ア指定情報を外部から読み込み前記内部データベースに
格納する第3のステップと、前記比較側論理回路情報を
等価性検証用データ形式に変換して変換済比較側論理回
路情報を作成する第4のステップと、前記参照側論理回
路情報を前記等価性検証用データ形式に変換して変換済
参照側論理回路情報を作成する第5のステップと、前記
ドントケア指定情報を前記等価性検証用データ形式に変
換し変換済ドントケア指定情報を作成する第6のステッ
プと、前記変換済参照側論理回路情報の入力と前記変換
済ドントケア指定情報の対応する入力とを結合させて前
記内部データベースに格納する第7のステップと、前記
変換済ドントケア指定情報の出力状態値が前記所定の論
理値となる入力状態に対応する前記変換済参照側論理回
路情報の出力状態を検出する第8のステップと、前記変
換済参照側論理回路情報の出力状態のうち前記第8のス
テップにより検出された出力状態の出力状態値は不定値
であるとみなし検出されなかった出力状態について前記
変換済比較側論理回路情報の出力状態値と前記参照側論
理回路情報の出力状態値とを比較して一致しているかを
判定する第9のステップとを備えている。また、形式検
証の処理プログラムを記録したコンピュータ読取可能な
記録媒体は、比較側論理回路情報と参照側論理回路情報
と前記参照側論理回路情報と同一の入力状態を有しドン
トケアとする出力状態に対応する入力状態にのみ出力状
態値が所定の論理値となるドントケア指定情報とを外部
から読み込み内部データベースに格納する第1のプログ
ラムと、前記比較側論理回路情報と前記参照側論理回路
情報と前記ドントケア指定情報とを等価性検証用データ
形式に変換する第2のプログラムと、データ形式変換済
参照側論理回路情報の入力とデータ形式変換済ドントケ
ア指定情報の対応する入力とを結合させて前記内部デー
タベースに格納する第3のプログラムと、前記データ形
式変換済ドントケア指定情報の出力状態値が前記所定の
論理値となる入力状態に対応する前記データ形式変換済
参照側論理回路情報の出力状態値を検出する第4のプロ
グラムと、前記変換済参照側論理回路情報の出力状態の
うち前記第4のプログラムにより検出された出力状態の
出力状態値は不定値であるとみなし検出されなかった出
力状態について前記変換済比較側論理回路情報の出力状
態値と前記参照側論理回路情報の出力状態値とを比較し
て一致しているかを判定する第5のプログラムとが記録
されている。
【0023】本発明の論理合成の処理装置は、論理回路
情報を格納する内部データベースと、外部から原論理回
路情報と前記原論理回路情報の複数の出力状態のうち特
定の入力状態にのみ出力状態値が所定の論理値となるド
ントケア指定情報とを読み込む論理回路情報読込手段
と、前記原論理回路情報および前記ドントケア指定情報
のそれぞれを論理合成処理用のデータ形式に変換して変
換済原論理回路情報および変換済ドントケア指定情報を
作成するデータ形式変換手段と、前記変換済原論理回路
情報の入力と前記変換済ドントケア指定情報の対応する
入力とを結合する論理回路情報結合手段と、前記変換済
ドントケア指定情報の出力状態値が前記所定の論理値と
なる入力状態に対応する前記変換済原論理回路情報の出
力状態値を検出して該出力状態値を不定値に置換し論理
合成用論理回路情報を作成する出力状態検出手段と、前
記論理合成用論理回路情報を読み込み論理合成して合成
結果論理回路情報を生成する論理合成手段とを備えてい
る。また、論理合成の処理方法は、原論理回路情報を外
部から読み込み内部データベースに格納する第1のステ
ップと、前記原論理回路情報の複数の出力状態のうち特
定の入力状態にのみ出力状態値が所定の論理値となるド
ントケア指定情報を外部から読み込み前記内部データベ
ースに格納する第2のステップと、前記原論理回路情報
を論理合成用データ形式に変換して変換済原論理回路情
報を作成し前記内部データベースに格納する第3のステ
ップと、前記ドントケア指定情報を前記論理合成用デー
タ形式に変換し変換済ドントケア指定情報を作成する第
4のステップと、前記変換済原論理回路情報の入力と前
記変換済ドントケア指定情報の対応する入力とを結合す
る第5のステップと、前記変換済ドントケア指定情報の
出力状態値が前記所定の論理値となる入力状態に対応す
る前記変換済原論理回路情報の出力状態値を検出して該
出力状態値を不定値に置換し論理合成用論理回路情報を
作成して前記内部データベースに格納する第6のステッ
プと、前記論理合成用論理回路情報に基づき論理合成し
て合成結果論理回路情報を生成する第7のステップとを
備えている。また、論理合成の処理プログラムを記録し
たコンピュータ読取可能な記録媒体は、原論理回路情報
と前記原論理回路情報の複数の出力状態のうち特定の入
力状態にのみ出力状態値が所定の論理値となるドントケ
ア指定情報とを外部から読み込み前記内部データベース
に格納する第1のプログラムと、前記原論理回路情報と
前記ドントケア指定情報とを論理合成用データ形式に変
換する第4のステップと、前記変換済原論理回路情報の
入力と前記変換済ドントケア指定情報の対応する入力と
を結合する第3のプログラムと、前記変換済ドントケア
指定情報の出力状態値が前記所定の論理値となる入力状
態に対応する前記変換済原論理回路情報の出力状態値を
検出して該出力状態値を不定値に置換し論理合成用論理
回路情報を作成して前記内部データベースに格納する第
4のプログラムと、前記論理合成用論理回路情報に基づ
き論理合成して合成結果論理回路情報を生成する第5の
プログラムとが記録されている。
【0024】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図1は、本発明の第1
実施形態である出力ドントケア指定の処理システムの構
成図である。グラフィックディスプレイ1と、キーボー
ド2と、マウス3と、外部記憶装置4とドントケア指定
処理装置11とから構成されており、ドントケア指定処
理装置11は、論理回路情報読込手段12と、データ形
式変換手段13と、論理回路情報結合手段14と、出力
状態検出手段15とを有している。
【0025】外部記憶装置には、出力ドントケア指定の
対象となる論理回路情報と、複数入力の組合せにより定
まり論理回路情報の出力ドントケアに指定する出力状態
に対応する特定の入力状態に対してのみ出力状態値が所
定の論理値たとえば論理“1”となるドントケア指定情
報とが、予めシステム外部より入力されて格納される。
論理回路情報の形式としては、HDL、論理式、真理値
表、ゲートレベルの接続情報などいずれでもよい。
【0026】図2は、出力ドントケア指定処理フロー図
であり、図3は、論理回路情報とドントケア指定情報と
の結合様態の概念図である。以下、図1および図3を参
照しながら図2のフロー図に沿って説明する。
【0027】まず、ステップ21で、論理回路情報31
を論理回路情報読込手段12により外部記憶装置4から
読み込む。次にステップ22で、ドントケア指定情報3
1を論理回路情報読込手段12により外部記憶装置4か
ら読み込む。
【0028】次にステップ23で論理回路情報31をデ
ータ形式変換手段13によりアプリケーションに対応し
たデータ形式に変換して変換済論理回路情報を作成す
る。同様にステップ24でドントケア指定情報32をデ
ータ形式変換手段13によりアプリケーションに対応し
たデータ形式に変換して変換済ドントケア指定情報を作
成する。データ形式の変換が不要な場合には、ステップ
23およびステップ24は省略する。
【0029】次にステップ25で、変換済論理回路情報
の複数の入力と変換済ドントケア指定情報の対応する入
力とを論理回路情報結合手段14により結合させる。図
3に結合済論理回路情報33を示す。論理回路情報31
の出力OUTと対応したドントケア指定情報の出力を関
連づけるために、ドントケア指定情報32の出力ノード
名称は、結合済論理回路情報33の出力ノード名称OU
Tに“DC_”のサフィックスを付加してDC_OUT
としている。サフィックスを付加する以外にもノード間
の対応を示すフラグを出力ノードにもたせてもよい。な
お、図3では、ステップ23および24を省略した場合
を示している。
【0030】次にステップ26で、出力状態検出手段1
5により変換済ドントケア指定情報の出力状態値が論理
“1”となる入力状態に対応する変換済論理回路情報の
出力状態を検出する。図3を参照して具体的に説明する
と、ステップ26では、結合済論理回路情報33におい
てドントケア指定情報の出力ノードDC_OUTの出力
状態値が所定の論理値である論理“1”となる特定の入
力状態すなわち(IN1,IN2)=(0,1)および
(IN1,IN2)=(1,0)における論理回路情報
31の出力ノードOUTの出力状態を指定したノードの
出力ドントケアとする出力状態すなわちドントケアノー
ドのドントケア論理として検出する。
【0031】以上説明したように、図2の処理フローに
よれば、ドントケア指定情報で所望の出力状態について
出力状態値を論理“1”に設定することにより、ドント
ケア出力情報が論理“1”を出力する入力状態に対応す
る論理回路情報の出力状態を出力ドントケアの出力状態
として指定することができる。
【0032】次に、本発明の他の実施の形態として、ド
ントケア指定処理装置およびドントケア指定方法を利用
して、ドントケア論理を含む論理回路情報の形式検証を
効率的に実行できる形式検証処理装置および形式検証処
理方法について説明する。
【0033】図4は、本発明の第2実施形態である形式
検証処理のシステムの構成図である。グラフィックディ
スプレイ1と、キーボード2と、マウス3と、外部記憶
装置4と形式検証処理装置41とから構成されている。
形式検証処理装置41は、図1のドントケア指定処理装
置11に対応し論理回路情報読込手段45とデータ形式
変換手段46と論理回路情報結合手段47と出力状態検
出手段48とを含むドントケア指定部42と、等価性検
証手段43と、内部データベース44とを備えている。
【0034】外部記憶装置4には、等価性判定の対象と
なる比較側論理回路情報と、等価性判定の参照データで
ある参照側論理回路情報と、この参照側論理回路情報と
同一の入力状態を有しドントケアとする出力状態に対応
する入力状態にのみ出力状態値が所定の論理値となるド
ントケア指定情報とが予めシステム外部から入力され格
納される。以下の説明では、比較側論理回路情報、参照
側論理回路情報およびドントケア指定情報は、HDLで
表現されているものとして、それぞれ比較側HDL、参
照側HDLおよびドントケアHDLと称することとす
る。
【0035】図5は、形式検証処理装置41による形式
検証処理フロー図であり、図6は、形式検証処理装置4
1による等価性検証の概念図である。以下、図4および
図6を参照しながら図5のフローに沿って説明する。
【0036】まずステップ51で、比較側HDLを外部
記憶装置4から論理回路情報読込手段45により読み込
み、内部データベース44に格納する。このときに後の
ステップ54で必要となるテクノロジライブラリがあれ
ば同時に読み込み内部データベース44に格納する。次
に、ステップ52で参照側HDLを外部記憶装置4から
論理回路情報読込手段45により読み込み、内部データ
ベース44に格納する。このときに後のステップ55で
必要となるテクノロジライブラリがあれば同時に読み込
む。また、ステップ53でドントケアHDLを外部記憶
装置4から論理回路情報読込手段45により読み込み、
内部データベース44に格納する。このときに後のステ
ップ56で必要となるテクノロジライブラリがあれば同
時に読み込む。
【0037】次に、ステップ54で、データ形式変換手
段46により比較側HDLを等価性検証用データ形式に
変換して比較側回路データ61を作成する。同様に、ス
テップ55で、データ形式変換手段46により参照側H
DLを等価性検証用データ形式に変換して参照側回路デ
ータ63を作成する。また、ステップ56で、データ形
式変換手段46によりドントケアHDLを等価性検証用
データ形式に変換してドントケアデータ64を作成す
る。
【0038】次に、ステップ57で、参照側回路データ
63の入力とドントケアデータ64の対応する入力とを
論理回路情報結合手段47により結合させて結合済参照
側回路データ65を作成し、内部データベース44に格
納する。このときに参照側回路データ63出力Cと対応
したドントケアデータの出力を関連づけるために、ドン
トケアデータの出力ノード名称には、“DC_”のサフ
ィックスを付加してリネームしDC_OUTとしている
ことは図3と同様である。
【0039】次に、ステップ58で、出力状態検出手段
48によりドントケアデータの出力状態値が論理値
“1”となる入力状態に対応する参照側回路データの出
力状態を検出し、等価性判定時の参照側回路データの出
力状態値を不定値“X”とみなすように処理する。
【0040】次に、ステップ59で、等価性検証手段4
3により、参照側回路データ63の出力状態のうちステ
ップ58において検出された出力状態の出力状態値は不
定値“X”であるので比較側回路データの如何に拘わら
ず一致していると判定し、ステップ58において検出さ
れなかった参照側回路データ63の出力状態について比
較側回路データ61の出力状態値と参照側回路データ6
3の出力状態値とを比較して一致を判定し、結果をグラ
フィックディスプレイ1または外部記憶装置4に出力す
る。
【0041】ドントケアデータにより指定された参照側
回路データの出力状態値は、等価性検証時においては以
上のようにして不定値“X”とみなされるが、同じ出力
が次段の回路への入力とされる場合には、その本来の出
力状態値が入力されるものとする。図6を用いて具体的
に説明する。
【0042】図6において比較側回路データ61と参照
側回路データ63では、入力状態(A,B)=(0,
1)および入力状態(A,B)=(1,0)において出
力状態値が異なっているので、等価と判定するためにド
ントケアデータ64で入力状態(A,B)=(0,1)
および入力状態(A,B)=(1,0)に対する出力状
態値を論理“1”としてドントケア指定する。これによ
り、比較側回路データ61の出力ノードCC と参照側回
路データ63の出力ノードCR との等価性判定では、参
照側回路データ63の入力状態(A,B)=(0,1)
および入力状態(A,B)=(1,0)に対する出力状
態値はいずれも不定値“X”とみなして判定されるの
で、比較側回路データ61と参照側回路データ63は一
致していると判定される。次に、次段の比較側AND回
路62の出力ノードDC と参照側AND回路66の出力
ノードDR との等価性判定では、参照側回路データ63
の出力ノードCR の出力状態が入力状態(A,B)=
(0,1)および入力状態(A,B)=(1,0)に対
する本来の出力状態値、すなわち入力状態(A,B)=
(0,1)では論理“0”がAND回路66に入力さ
れ、入力状態(A,B)=(1,0)では論理“1”が
AND回路66に入力されたとして定まる出力ノードD
R の出力状態と比較側AND回路62の出力ノードDC
の出力状態とが比較されるので、参照側の出力ノードD
R の出力状態と比較側の出力ノードDC の出力状態とは
等価であると判定される。
【0043】本実施形態の形式検証処理においては、こ
のように全体回路が複数の組み合わせ回路からなる回路
であっても図14の第2の従来例のような不都合が生じ
ないので、等価性検証結果で不一致が発見された場合に
も、不一致原因の解析および不一致箇所の同定が容易で
ある。
【0044】本実施の形態においては、参照側HDLに
ドントケアHDLを付加するとして説明したが、比較側
HDLにドントケアHDLを付加しても同一の効果が得
られ、また、参照側HDLおよび比較側HDLの両方に
付加してもよい。
【0045】また、出力状態検出手段48を等価性検証
手段43に含め、検証時にリネームされたドントケアデ
ータに対応する参照側回路データの出力ノードがないか
を探索し、対応するドントケアノードが存在した場合、
ドントケアデータの該当するノードの出力状態値を監視
して、論理“1”であれば参照側回路データの該当ノー
ドの出力状態値を不定値“X”とみなして等価性判定す
るように構成してもよい。
【0046】次に、本発明の他の実施形態として、ドン
トケア指定処理装置またはドントケア指定方法を利用し
て、一部の仕様のみ異なる複数の論理回路を一つの原論
理回路情報をもとに派生させて論理合成することができ
る論理合成処理装置および処理システムについて説明す
る。
【0047】図7は、本発明の第3実施形態である論理
合成処理のシステムの構成図である。グラフィックディ
スプレイ1と、キーボード2と、マウス3と、外部記憶
装置4と論理合成処理装置71とから構成されている。
論理合成処理装置71は、図1のドントケア指定処理装
置11に対応し論理回路情報読込手段75とデータ形式
変換手段76と論理回路情報結合手段77と出力状態検
出手段78とを含むドントケア指定部72と、論理合成
手段73と、内部データベース74とを備えている。
【0048】外部記憶装置4には、将来派生させる可能
性のある論理回路情報を内包した原論理回路情報と、こ
の原論理回路情報と同一の入力状態を有しドントケアと
する出力状態に対応する入力状態にのみ出力状態値が所
定の論理値となるドントケア指定情報とが予めシステム
外部から入力され格納される。以下の説明では、原論理
回路情報およびドントケア指定情報は、HDLで表現さ
れているものとして、原回路HDLおよびドントケアH
DLと称することとする。
【0049】図8は、論理合成処理装置71による論理
合成処理フロー図であり、図9は、論理合成処理装置7
1による論理合成用データ生成の概念図である。以下、
図7および図9を参照しながら図8のフローに沿って説
明する。
【0050】まず、ステップ81で、原回路HDL91
を外部記憶装置4から論理回路情報読込手段75により
読み込み、内部データベース74に格納する。原回路H
DL91には、たとえば図9(a)のように、信号si
gnal1がAAという状態にあるときにはa=b+c
の演算をし、BBという状態にあるときにはa=b×c
の演算をする等々の機能が記述される。次に、ステップ
82で、ドントケアHDL92には、たとえば図9
(b)のように、信号signal1がDDという状態
にあるときにa=1とすることが記述される。
【0051】次にステップ83で、原回路HDL91を
データ形式変換手段76により論理合成用データ形式に
変換して原回路データを作成し、内部データベース74
に格納する。同様にステップ84で、ドントケアHDL
92をデータ形式変換手段76により論理合成用データ
形式に変換してドントケアデータを作成し、内部データ
ベース74に格納する。
【0052】次に、ステップ85で、論理回路情報結合
手段77により原回路データの入力とドントケアデータ
の対応する入力とを結合する。
【0053】次に、ステップ86で、ドントケアデータ
の出力状態値が所定の論理値となる入力状態に対応する
原回路データの出力状態値を検出して不定値“X”に置
換し論理合成用回路データを作成し、内部データベース
74に格納する。図9(c)のように、合成後に得られ
る回路では不要となる機能としてドントケアHDL92
で論理“1”として指定された入力状態DDについては
不定値“X”に置換された論理合成用HDL93に相当
する論理合成用回路データが作成される。図13では入
力状態DDに対応するa=b%cすなわちb÷cの剰余
を演算する機能を不要とする場合について説明したが、
他の機能が不要な場合についても同様にしてドントケア
HDLで指定すればよい。
【0054】次に、ステップ87で、論理合成用回路デ
ータに基づき論理合成してゲートレベルのネットリスト
等の合成結果回路データを生成し、グラフィックディス
プレイ1または外部記憶装置4に出力する。入力状態D
Dに対応する剰余計算機能は無くてもよいとして論理合
成されるために全部の機能を含んで論理合成される場合
よりもコンパクトな合成結果が得られる。
【0055】本実施の形態では、大部分が同じ論理をも
つ複数の機能回路を一つの原回路HDLとして作成し、
不要な機能をドントケア指定することにより、原回路H
DLからそれぞれ異なった一部の機能を削除した多種類
の機能回路を論理合成することができ、設計の効率を上
げるとともに設計ミスを減少させることも可能となる。
【0056】
【発明の効果】本発明のドントケア指定方法によれば、
所望の出力状態について出力状態値を所定の論理値に設
定することにより、ドントケア出力情報が所定の論理値
を出力する入力状態に対応する論理回路情報の出力状態
を出力ドントケアの出力状態として指定することができ
るので、ドントケア論理の指定が容易となる。
【0057】また、本発明の形式検証の処理装置および
処理方法によれば、一方の論理回路情報に対してドント
ケアノードとドントケア論理を指定すればよいので第1
の従来例に比較して煩雑な作業が大幅に軽減されるとい
う効果があるとともに、全体回路が複数の組み合わせ回
路の連なりからなる回路であっても不都合なく検証でき
るので、第2の従来例に比較して等価性検証結果で不一
致が発見された場合の解析および不一致箇所の同定が格
段に容易となるという効果がある。
【0058】また、本発明の論理合成の処理装置および
処理方法によれば、大部分が同じ論理をもつ複数の機能
回路を一つの原論理回路情報から派生生成できるので、
設計の効率を上げるとともに設計ミスを減少させるとい
う効果がある。
【図面の簡単な説明】
【図1】本発明の出力ドントケア指定処理の処理システ
ムの構成図である。
【図2】出力ドントケア指定処理のフロー図である。
【図3】論理回路情報とドントケア指定情報との結合様
態の概念図である。
【図4】本発明の形式検証処理のシステムの構成図であ
る。
【図5】形式検証処理のフロー図である。
【図6】形式検証処理装置による等価性検証の概念図で
ある。
【図7】本発明の論理合成処理のシステムの構成図であ
る。
【図8】論理合成処理のフロー図である。
【図9】論理合成処理装置による論理合成用データ生成
の概念図である。
【図10】従来の形式検証システムの構成図である。
【図11】ドントケア論理を含む論理回路情報からの論
理合成例を示す図である。
【図12】ドントケア論理に起因する論理不一致を防止
した第1の従来例の検証処理のフロー図である。
【図13】第1の従来例における論理不一致防止処置の
具体例を示す図である。
【図14】第2の従来例の等価性検証方法を示す図であ
る。
【符号の説明】
1 グラフィックディスプレイ 2 キーボード 3 マウス 4 外部記憶装置 11 ドントケア指定処理装置 12,45,75,105 論理回路情報読込手段 13,46,76,106 データ形式変換手段 14,47,77 論理回路情報結合手段 15,48,78 出力状態検出手段 31 論理回路情報 32 ドントケア指定情報 33 結合済論理回路情報 41,101 形式検証処理装置 42 ドントケア指定部 43,103 等価性検証手段 44,74,104 内部データベース 61,131 比較側回路データ 62,66,132,134 AND回路 63,133 参照側回路データ 64 ドントケアデータ 65 結合済参照側回路データ 71 論理合成処理装置 73 論理合成手段 141 参照側回路 142 比較側回路 143 一致検出回路 144 ドントケア関数 145 OR回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 複数の入力状態に対応して出力状態を記
    述した論理回路情報を読み込む第1のステップと、 前記論理回路情報と同一の入力状態のうち特定の入力状
    態に対してのみ出力状態値が所定の論理値となるドント
    ケア指定情報を読み込む第2のステップと、 前記論理回路情報の複数の入力と前記ドントケア指定情
    報の対応する入力とを結合させる第3のステップと、 前記ドントケア指定情報の出力状態値が前記所定の論理
    値となる入力状態に対応する前記論理回路情報の出力状
    態を検出する第4のステップとを備えたことを特徴とす
    る出力ドントケア指定方法。
  2. 【請求項2】 複数の入力状態に対応して出力状態を記
    述した論理回路情報を読み込む第1のステップと、 前記論理回路情報と同一の入力状態のうち特定の入力状
    態にのみ出力状態値が所定の論理値となるドントケア指
    定情報を読み込む第2のステップと、 前記第1の論理回路情報をアプリケーションに対応した
    データ形式に変換して変換済論理回路情報を作成する第
    3のステップと、 前記ドントケア指定情報を前記データ形式に変換して変
    換済ドントケア指定情報を作成する第4のステップと、 前記変換済論理回路情報の複数の入力と前記変換済ドン
    トケア指定情報の対応する入力とを結合させる第5のス
    テップと前記変換済ドントケア指定情報の出力状態値が
    前記所定の論理値となる入力状態に対応する前記変換済
    論理回路情報の出力状態を検出する第6のステップとを
    備えたことを特徴とする出力ドントケア指定方法。
  3. 【請求項3】 論理回路情報を格納する内部データベー
    スと、 外部から等価性判定の対象となる比較側論理回路情報と
    等価性判定の参照データである参照側論理回路情報と該
    参照側論理回路情報と同一の入力状態を有しドントケア
    とする出力状態に対応する入力状態にのみ出力状態値が
    所定の論理値となるドントケア指定情報とを読み込む論
    理回路情報読込手段と、 前記比較側論理回路情報、前記参照側論理回路情報およ
    び前記ドントケア指定情報のそれぞれを検証処理用のデ
    ータ形式に変換して変換済比較側論理回路情報、変換済
    参照側論理回路情報および変換済ドントケア指定情報を
    作成するデータ形式変換手段と、 前記変換済参照側論理回路情報の入力と前記変換済ドン
    トケア指定情報の対応する入力とを結合させる論理回路
    情報結合手段と、 前記変換済ドントケア指定情報の出力状態値が前記所定
    の論理値となる入力状態に対応する前記変換済参照側論
    理回路情報の出力状態を検出する出力状態検出手段と、 前記変換済参照側論理回路情報の出力状態のうち前記出
    力状態検出手段により検出された出力状態の出力状態値
    は不定値であるとみなし前記出力状態検出手段により検
    出されなかった出力状態について前記変換済比較側論理
    回路情報の出力状態値と前記参照側論理回路情報の出力
    状態値とを比較して一致しているかを判定する等価性検
    証手段とを備えたことを特徴とする処理装置。
  4. 【請求項4】 比較側論理回路情報を外部から読み込み
    内部データベースに格納する第1のステップと、 参照側論理回路情報を外部から読み込み前記内部データ
    ベースに格納する第2のステップと、 前記参照側論理回路情報と同一の入力状態を有しドント
    ケアとする出力状態に対応する入力状態にのみ出力状態
    値が所定の論理値となるドントケア指定情報を外部から
    読み込み前記内部データベースに格納する第3のステッ
    プと、 前記比較側論理回路情報を等価性検証用データ形式に変
    換して変換済比較側論理回路情報を作成する第4のステ
    ップと、 前記参照側論理回路情報を前記等価性検証用データ形式
    に変換して変換済参照側論理回路情報を作成する第5の
    ステップと、 前記ドントケア指定情報を前記等価性検証用データ形式
    に変換し変換済ドントケア指定情報を作成する第6のス
    テップと、 前記変換済参照側論理回路情報の入力と前記変換済ドン
    トケア指定情報の対応する入力とを結合させて前記内部
    データベースに格納する第7のステップと、 前記変換済ドントケア指定情報の出力状態値が前記所定
    の論理値となる入力状態に対応する前記変換済参照側論
    理回路情報の出力状態を検出する第8のステップと、 前記変換済参照側論理回路情報の出力状態のうち前記第
    8のステップにより検出された出力状態の出力状態値は
    不定値であるとみなし検出されなかった出力状態につい
    て前記変換済比較側論理回路情報の出力状態値と前記参
    照側論理回路情報の出力状態値とを比較して一致してい
    るかを判定する第9のステップとを備えたことを特徴と
    する処理方法。
  5. 【請求項5】 比較側論理回路情報と参照側論理回路情
    報と前記参照側論理回路情報と同一の入力状態を有しド
    ントケアとする出力状態に対応する入力状態にのみ出力
    状態値が所定の論理値となるドントケア指定情報とを外
    部から読み込み内部データベースに格納する第1のプロ
    グラムと、 前記比較側論理回路情報と前記参照側論理回路情報と前
    記ドントケア指定情報とを等価性検証用データ形式に変
    換する第2のプログラムと、 データ形式変換済参照側論理回路情報の入力とデータ形
    式変換済ドントケア指定情報の対応する入力とを結合さ
    せて前記内部データベースに格納する第3のプログラム
    と、 前記データ形式変換済ドントケア指定情報の出力状態値
    が前記所定の論理値となる入力状態に対応する前記デー
    タ形式変換済参照側論理回路情報の出力状態値を検出す
    る第4のプログラムと、 前記変換済参照側論理回路情報の出力状態のうち前記第
    4のプログラムにより検出された出力状態の出力状態値
    は不定値であるとみなし検出されなかった出力状態につ
    いて前記変換済比較側論理回路情報の出力状態値と前記
    参照側論理回路情報の出力状態値とを比較して一致して
    いるかを判定する第5のプログラムとを備えたことを特
    徴とする処理プログラムを記録したコンピュータ読取可
    能な記録媒体。
  6. 【請求項6】 論理回路情報を格納する内部データベー
    スと、 外部から原論理回路情報と前記原論理回路情報の複数の
    出力状態のうち特定の入力状態にのみ出力状態値が所定
    の論理値となるドントケア指定情報とを読み込む論理回
    路情報読込手段と、 前記原論理回路情報および前記ドントケア指定情報のそ
    れぞれを論理合成処理用のデータ形式に変換して変換済
    原論理回路情報および変換済ドントケア指定情報を作成
    するデータ形式変換手段と、 前記変換済原論理回路情報の入力と前記変換済ドントケ
    ア指定情報の対応する入力とを結合する論理回路情報結
    合手段と、 前記変換済ドントケア指定情報の出力状態値が前記所定
    の論理値となる入力状態に対応する前記変換済原論理回
    路情報の出力状態値を検出して該出力状態値を不定値に
    置換し論理合成用論理回路情報を作成する出力状態検出
    手段と、 前記論理合成用論理回路情報を読み込み論理合成して合
    成結果論理回路情報を生成する論理合成手段とを備えた
    ことを特徴とする処理装置。
  7. 【請求項7】 原論理回路情報を外部から読み込み内部
    データベースに格納する第1のステップと、 前記原論理回路情報の複数の出力状態のうち特定の入力
    状態にのみ出力状態値が所定の論理値となるドントケア
    指定情報を外部から読み込み前記内部データベースに格
    納する第2のステップと、 前記原論理回路情報を論理合成用データ形式に変換して
    変換済原論理回路情報を作成し前記内部データベースに
    格納する第3のステップと、 前記ドントケア指定情報を前記論理合成用データ形式に
    変換し変換済ドントケア指定情報を作成する第4のステ
    ップと、 前記変換済原論理回路情報の入力と前記変換済ドントケ
    ア指定情報の対応する入力とを結合する第5のステップ
    と、 前記変換済ドントケア指定情報の出力状態値が前記所定
    の論理値となる入力状態に対応する前記変換済原論理回
    路情報の出力状態値を検出して該出力状態値を不定値に
    置換し論理合成用論理回路情報を作成して前記内部デー
    タベースに格納する第6のステップと、 前記論理合成用論理回路情報に基づき論理合成して合成
    結果論理回路情報を生成する第7のステップとを備えた
    ことを特徴とする処理方法。
  8. 【請求項8】 原論理回路情報と前記原論理回路情報の
    複数の出力状態のうち特定の入力状態にのみ出力状態値
    が所定の論理値となるドントケア指定情報とを外部から
    読み込み前記内部データベースに格納する第1のプログ
    ラムと、 前記原論理回路情報と前記ドントケア指定情報とを論理
    合成用データ形式に変換する第4のステップと、 前記変換済原論理回路情報の入力と前記変換済ドントケ
    ア指定情報の対応する入力とを結合する第3のプログラ
    ムと、 前記変換済ドントケア指定情報の出力状態値が前記所定
    の論理値となる入力状態に対応する前記変換済原論理回
    路情報の出力状態値を検出して該出力状態値を不定値に
    置換し論理合成用論理回路情報を作成して前記内部デー
    タベースに格納する第4のプログラムと、 前記論理合成用論理回路情報に基づき論理合成して合成
    結果論理回路情報を生成する第5のプログラムとを備え
    たことを特徴とする処理プログラムを記録したコンピュ
    ータ読取可能な記録媒体。
JP2000004731A 2000-01-13 2000-01-13 出力ドントケア指定方法並びにこれを用いた処理装置、処理方法及び処理プログラムを記録した記録媒体 Pending JP2001195441A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000004731A JP2001195441A (ja) 2000-01-13 2000-01-13 出力ドントケア指定方法並びにこれを用いた処理装置、処理方法及び処理プログラムを記録した記録媒体
US09/760,624 US6587993B2 (en) 2000-01-13 2001-01-16 Method of designating output “don't care” and processor of processing logic circuit data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000004731A JP2001195441A (ja) 2000-01-13 2000-01-13 出力ドントケア指定方法並びにこれを用いた処理装置、処理方法及び処理プログラムを記録した記録媒体

Publications (1)

Publication Number Publication Date
JP2001195441A true JP2001195441A (ja) 2001-07-19

Family

ID=18533485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000004731A Pending JP2001195441A (ja) 2000-01-13 2000-01-13 出力ドントケア指定方法並びにこれを用いた処理装置、処理方法及び処理プログラムを記録した記録媒体

Country Status (2)

Country Link
US (1) US6587993B2 (ja)
JP (1) JP2001195441A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447620B2 (en) * 2006-02-23 2008-11-04 International Business Machines Corporation Modeling asynchronous behavior from primary inputs and latches
KR100837270B1 (ko) * 2006-06-07 2008-06-11 삼성전자주식회사 스마트 카드 및 그것의 데이터 보안 방법
US7490305B2 (en) * 2006-07-17 2009-02-10 International Business Machines Corporation Method for driving values to DC adjusted/untimed nets to identify timing problems
US7882473B2 (en) 2007-11-27 2011-02-01 International Business Machines Corporation Sequential equivalence checking for asynchronous verification
US8122410B2 (en) * 2008-11-05 2012-02-21 International Business Machines Corporation Specifying and validating untimed nets
US9311444B1 (en) * 2014-07-10 2016-04-12 Sandia Corporation Integrated circuit test-port architecture and method and apparatus of test-port generation

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0668194A (ja) 1992-08-14 1994-03-11 Matsushita Electric Ind Co Ltd 不定情報抽出方法及び論理回路生成方法とそのシステム
US5774481A (en) * 1995-03-31 1998-06-30 International Business Machines Corporation Reduced gate error detection and correction circuit
US5867818A (en) * 1995-10-02 1999-02-02 Lam; Peter Ar-Fu Programmable sound synthesizer apparatus
JPH09128431A (ja) 1995-11-07 1997-05-16 Toshiba Corp 形式検証システム
JPH09319782A (ja) 1996-05-30 1997-12-12 Hitachi Ltd 論理装置の検証方法
US6056784A (en) * 1996-10-04 2000-05-02 Synopsys, Inc. Circuit synthesis verification method and apparatus
JP3660097B2 (ja) 1997-03-21 2005-06-15 株式会社東芝 論理回路の形式検証装置及び検証方法
US6086626A (en) * 1997-05-16 2000-07-11 Fijutsu Limited Method for verification of combinational circuits using a filtering oriented approach
JP3394888B2 (ja) 1997-06-11 2003-04-07 株式会社東芝 論理回路検証装置、論理回路検証方法及び論理回路検証プログラムを格納したコンピュータ読み取り可能な記録媒体
US6247163B1 (en) * 1998-10-13 2001-06-12 Cadence Design Systems, Inc. Method and system of latch mapping for combinational equivalence checking
US6226777B1 (en) * 1998-11-25 2001-05-01 Agilent Technologies, Inc. Method and system for improving the performance of a circuit design verification tool
US6336206B1 (en) * 1999-09-27 2002-01-01 Synopsys, Inc. Method and apparatus for structural input/output matching for design verification

Also Published As

Publication number Publication date
US20010013112A1 (en) 2001-08-09
US6587993B2 (en) 2003-07-01

Similar Documents

Publication Publication Date Title
US8266571B2 (en) Methods and devices for independent evaluation of cell integrity, changes and origin in chip design for production workflow
US7360180B2 (en) Computer program product, method, and system for hardware model conversion
KR101580258B1 (ko) 생산용 칩 디자인 워크플로우에서의 셀 무결성, 변경 및 기점에 대한 독립적인 평가 방법 및 장치
US7523029B2 (en) Logic verification and logic cone extraction technique
JP2000207440A (ja) 半導体集積回路の設計検証装置、方法及び記憶媒体
JP2008065382A (ja) Lsiの消費電力算出方法及びその算出プログラム
JP2001195441A (ja) 出力ドントケア指定方法並びにこれを用いた処理装置、処理方法及び処理プログラムを記録した記録媒体
JP2758817B2 (ja) 論理回路実現性判定システム
US20090070619A1 (en) Multi-cycle path information verification method and multi-cycle path information verification device
US6701510B2 (en) Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern
JP4239008B2 (ja) 情報処理方法、情報処理装置およびプログラム
US10460060B2 (en) Checking equivalence between changes made in a circuit definition language and changes in post-synthesis nets
JP2917969B2 (ja) 論理等価性検証方法および論理等価性検証装置
Loewenstein Reasoning about state machines in higher-order logic
Beerel et al. Automatic synthesis of gate-level speed-independent circuits
US8090564B1 (en) Automatic generation of transaction level bus simulation instructions from bus protocol
KR100412964B1 (ko) 논리 시뮬레이션 모델의 작성방법, 장치 및 기록매체
US20040199889A1 (en) Modeling integrated circuits
JPH1091651A (ja) 論理合成方法および論理合成装置
EP4386614A1 (en) Verification of a logic circuit
JP2001060216A (ja) 論理等価性検証装置
US20100175037A1 (en) Method, apparatus, and program for correcting hold error
JP3033760B1 (ja) 論理回路合成装置及びその合成方法
CN118330425A (zh) 基于语义等价程序执行的符号化快速错误检测方法
JP2008198160A (ja) 冗長回路検出方法及びプログラム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020514