JP2666915B2 - 自動配置配線処理装置 - Google Patents
自動配置配線処理装置Info
- Publication number
- JP2666915B2 JP2666915B2 JP3261151A JP26115191A JP2666915B2 JP 2666915 B2 JP2666915 B2 JP 2666915B2 JP 3261151 A JP3261151 A JP 3261151A JP 26115191 A JP26115191 A JP 26115191A JP 2666915 B2 JP2666915 B2 JP 2666915B2
- Authority
- JP
- Japan
- Prior art keywords
- automatic placement
- cell
- routing
- elements
- fill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ＬＳＩの自動配置配
線処理装置に関し、特に穴埋めセルを自動生成できる装
置に関するものである。
線処理装置に関し、特に穴埋めセルを自動生成できる装
置に関するものである。
【０００２】
【従来の技術】自動配置配線装置は要求仕様に従って素
子形成型大規模集積回路、即ちゲートアレイのゲートを
自動的に配置し、その間の配線を自動的に行なうもので
あるが、このようなＬＳＩの配置において、未使用素子
から発生する雑音を防ぐため、従来より、未使用素子上
に穴埋めセルを自動生成することが行なわれている。穴
埋めセルとは未使用素子のゲート電位を安定化するため
に、コンタクトを落とす等の処置を行なったセルであ
る。
子形成型大規模集積回路、即ちゲートアレイのゲートを
自動的に配置し、その間の配線を自動的に行なうもので
あるが、このようなＬＳＩの配置において、未使用素子
から発生する雑音を防ぐため、従来より、未使用素子上
に穴埋めセルを自動生成することが行なわれている。穴
埋めセルとは未使用素子のゲート電位を安定化するため
に、コンタクトを落とす等の処置を行なったセルであ
る。
【０００３】図３は従来の自動配置配線処理装置を示
す。図において、４００は演算処理装置であり、この演
算処理装置４００において、４１は自動配置配線処理手
段、４２はセル自動生成処理手段、６１は自動配置配線
処理手段４１の結果のマスクパターンデータベース、６
４はセル自動生成処理手段４２で使用する素子１個分の
穴埋めセルデータベース、５１はＣＲＴ、５２はキーボ
ード、５３はマウス、４３はＣＲＴ５１，キーボード５
２，マウス５３と演算処理装置４００を接続するインタ
ーフェイス部である。
す。図において、４００は演算処理装置であり、この演
算処理装置４００において、４１は自動配置配線処理手
段、４２はセル自動生成処理手段、６１は自動配置配線
処理手段４１の結果のマスクパターンデータベース、６
４はセル自動生成処理手段４２で使用する素子１個分の
穴埋めセルデータベース、５１はＣＲＴ、５２はキーボ
ード、５３はマウス、４３はＣＲＴ５１，キーボード５
２，マウス５３と演算処理装置４００を接続するインタ
ーフェイス部である。
【０００４】次に動作について説明する。図４におい
て、自動配置配線処理手段４１は設計者がＣＲＴ５１を
見ながらキーボード５２やマウス５３を操作して対話的
に入力した要求仕様に応じて自動配置配線を行ない、そ
の処理結果としてのマスクパターンデータベース６１を
得る。この自動配置配線処理手段４１の結果であるマス
クパターンデータベース６１に含まれる全ての未使用素
子上にセル自動生成処理手段４２を用いて素子１個分の
穴埋めセルデータベース６４を生成していく。
て、自動配置配線処理手段４１は設計者がＣＲＴ５１を
見ながらキーボード５２やマウス５３を操作して対話的
に入力した要求仕様に応じて自動配置配線を行ない、そ
の処理結果としてのマスクパターンデータベース６１を
得る。この自動配置配線処理手段４１の結果であるマス
クパターンデータベース６１に含まれる全ての未使用素
子上にセル自動生成処理手段４２を用いて素子１個分の
穴埋めセルデータベース６４を生成していく。
【０００５】
【発明が解決しようとする課題】従来の自動配置配線処
理装置は以上のように構成されており、ＬＳＩの全ての
未使用素子に対して素子１個分の穴埋めセルを生成する
ため、膨大な計算機の処理時間を必要としていた。ま
た、穴埋めセル自動生成後のマスクパターンデータ量が
膨大になるなどの問題があった。
理装置は以上のように構成されており、ＬＳＩの全ての
未使用素子に対して素子１個分の穴埋めセルを生成する
ため、膨大な計算機の処理時間を必要としていた。ま
た、穴埋めセル自動生成後のマスクパターンデータ量が
膨大になるなどの問題があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、短い計算機処理時間で穴埋めセ
ルを生成できるとともに、生成後のデータ量を少なくす
ることのできる自動配置配線処理装置を得ることを目的
とする。
ためになされたもので、短い計算機処理時間で穴埋めセ
ルを生成できるとともに、生成後のデータ量を少なくす
ることのできる自動配置配線処理装置を得ることを目的
とする。
【０００７】
【課題を解決するための手段】この発明に係る自動配置
配線処理装置は、ＬＳＩのマスクパターンデータを作成
する自動配置配線手段と、マスクパターンデータに含ま
れる未使用素子上に素子ｎ個分から素子１個分までの穴
埋めセルを、順に生成するセル自動生成処理手段を設け
たものである。
配線処理装置は、ＬＳＩのマスクパターンデータを作成
する自動配置配線手段と、マスクパターンデータに含ま
れる未使用素子上に素子ｎ個分から素子１個分までの穴
埋めセルを、順に生成するセル自動生成処理手段を設け
たものである。
【０００８】
【作用】この発明においては、マスクパターンデータに
含まれる未使用素子上に素子ｎ個分から素子１個分まで
の穴埋めセルを大きな穴埋めセルから小さな穴埋めセル
の順に生成するので、処理時間の短縮化が図れ、データ
量の削減が可能である。
含まれる未使用素子上に素子ｎ個分から素子１個分まで
の穴埋めセルを大きな穴埋めセルから小さな穴埋めセル
の順に生成するので、処理時間の短縮化が図れ、データ
量の削減が可能である。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１(a) はこの発明の一実施例による自動配置配
線処理装置のブロック図である。図１(a) を参照して図
３に示した従来の装置と比較すると、演算装置４００内
に、素子１個分穴埋めセルデータベース６４に加えて素
子ｍ個分、穴埋めセルデータベース６３，…，素子ｎ個
分穴埋めセル６２（但し、ｎ＞ｍ＞１）を設けている。
他の部分は図３に示した従来の装置と同様であるので、
説明を省略する。図１(b) 〜図１(e) はこの発明の一実
施例の効果を示す概念図である。
する。図１(a) はこの発明の一実施例による自動配置配
線処理装置のブロック図である。図１(a) を参照して図
３に示した従来の装置と比較すると、演算装置４００内
に、素子１個分穴埋めセルデータベース６４に加えて素
子ｍ個分、穴埋めセルデータベース６３，…，素子ｎ個
分穴埋めセル６２（但し、ｎ＞ｍ＞１）を設けている。
他の部分は図３に示した従来の装置と同様であるので、
説明を省略する。図１(b) 〜図１(e) はこの発明の一実
施例の効果を示す概念図である。
【００１０】図１(b) 中、１１はＬＳＩ上の素子を示
す。図１(c)は図１(b) に対し、自動配置配線処理手段
４１を行い、１２に示すセルを配置したマスクパターン
データを示す。図１(d) は図１(c) のマスクパターンデ
ータに対し、仮に素子４個分の穴埋めセル１３をセル自
動生成処理手段４２を用いて生成した図、図１(e) は図
１(d) に加えて素子２個分の穴埋めセル１４，素子１個
分の穴埋めセル１５を順に生成した図を示す。
す。図１(c)は図１(b) に対し、自動配置配線処理手段
４１を行い、１２に示すセルを配置したマスクパターン
データを示す。図１(d) は図１(c) のマスクパターンデ
ータに対し、仮に素子４個分の穴埋めセル１３をセル自
動生成処理手段４２を用いて生成した図、図１(e) は図
１(d) に加えて素子２個分の穴埋めセル１４，素子１個
分の穴埋めセル１５を順に生成した図を示す。
【００１１】次に動作について説明する。図２は図１の
素子ｎ個分の穴埋めセルデータベース６２，素子ｍ個分
の穴埋めセルデータベース６３の順に素子１個分の穴埋
めセルデータベース６４（但し、ｎ＞ｍ＞１）を使用し
た場合のセル自動生成処理手段４２の動作を示すフロー
チャート図である。
素子ｎ個分の穴埋めセルデータベース６２，素子ｍ個分
の穴埋めセルデータベース６３の順に素子１個分の穴埋
めセルデータベース６４（但し、ｎ＞ｍ＞１）を使用し
た場合のセル自動生成処理手段４２の動作を示すフロー
チャート図である。
【００１２】図２において、スタートすると、ステップ
２１で穴埋めセルデータベースのうち、最も大きいｎ個
分の穴埋めセル６２が選択される。次に、ステップ２２
でｎ個分穴埋めセル６２が配置可能な未使用素子の並び
に合わせて自動生成される。同様にして、ステップ２３
及びステップ２４でｎ個分の次に大きいｍ個分の穴埋め
セル６３が自動生成される。
２１で穴埋めセルデータベースのうち、最も大きいｎ個
分の穴埋めセル６２が選択される。次に、ステップ２２
でｎ個分穴埋めセル６２が配置可能な未使用素子の並び
に合わせて自動生成される。同様にして、ステップ２３
及びステップ２４でｎ個分の次に大きいｍ個分の穴埋め
セル６３が自動生成される。
【００１３】この操作をステップ２５及びステップ２６
の素子１個分穴埋めセルの自動生成まで大きい穴埋めセ
ルから順に行うことによって、マスクパターンデータ上
の全ての未使用素子を穴埋めセルで埋める作業が完了す
る。
の素子１個分穴埋めセルの自動生成まで大きい穴埋めセ
ルから順に行うことによって、マスクパターンデータ上
の全ての未使用素子を穴埋めセルで埋める作業が完了す
る。
【００１４】従って、素子１個分の穴埋めセルのみを全
ての未使用素子に対して形成していた、従来の装置に比
し極めて短い処理時間、かつ少ないマスクパターンのデ
ータ量で穴埋めセルの形成が完了する。
ての未使用素子に対して形成していた、従来の装置に比
し極めて短い処理時間、かつ少ないマスクパターンのデ
ータ量で穴埋めセルの形成が完了する。
【００１５】なお、上記実施例ではゲートアレイの種類
について特に言及しなかったが、自動配置配線装置の使
用を前提とするＳＯＧ（sea of gate)方式のゲートアレ
イの他、チャネル方式のゲートアレイの穴埋めセルの生
成についても本発明を適用でき、上記実施例と同様の効
果を奏する。
について特に言及しなかったが、自動配置配線装置の使
用を前提とするＳＯＧ（sea of gate)方式のゲートアレ
イの他、チャネル方式のゲートアレイの穴埋めセルの生
成についても本発明を適用でき、上記実施例と同様の効
果を奏する。
【００１６】
【発明の効果】以上述べたように、この発明に係る自動
配置配線処理装置によれば、穴埋めセルを素子ｎ個分か
ら素子１個分まで、素子数の多いものから少ないものの
順に自動生成させるように構成したため、マスクパター
ンデータ内の未使用素子を埋めるために使用する計算機
処理時間が短くなり、また穴埋めセルの生成個数が少な
いため、マスクパターンデータのデータ量を少なくする
効果がある。
配置配線処理装置によれば、穴埋めセルを素子ｎ個分か
ら素子１個分まで、素子数の多いものから少ないものの
順に自動生成させるように構成したため、マスクパター
ンデータ内の未使用素子を埋めるために使用する計算機
処理時間が短くなり、また穴埋めセルの生成個数が少な
いため、マスクパターンデータのデータ量を少なくする
効果がある。
【図１】この発明の一実施例を示す自動配置配線処理装
置を示す図で、図１(a) はそのブロック図、図１(b) 〜
図１(e) はこの発明の一実施例の自動配置配線処理装置
の効果を示す概念図である。
置を示す図で、図１(a) はそのブロック図、図１(b) 〜
図１(e) はこの発明の一実施例の自動配置配線処理装置
の効果を示す概念図である。
【図２】この発明の一実施例の自動配置配線処理装置の
動作を示すフローチャート図である。
動作を示すフローチャート図である。
【図３】従来の自動配置配線処理装置のブロック図であ
る。
る。
１１ ＬＳＩ上の素子 １２ 自動配置配線処理で配置されたセル １３ 素子４個分の穴埋めセル １４ 素子２個分の穴埋めセル １５ 素子１個分の穴埋めセル ４００ 演算処理装置 ４１ 自動配置配線処理部 ４２ セル自動生成処理部 ４３ インタフェース部 ６１ マスクパターンデータベース ６２ 素子ｎ個分穴埋めセルデータベース ６３ 素子ｍ個分穴埋めセルデータベース ６４ 素子１個分穴埋めセルデータベース ５１ ＣＲＴ ５２ キーボード ５３ マウス
Claims (1)
- 【請求項１】 素子形成型大規模集積回路（以下、ＬＳ
Ｉという）のゲートの自動配置および自動配線を行なう
自動配置配線処理装置において、 自動配置配線完了後の未使用素子上に未使用素子を埋め
るセル（以下、穴埋めセルという）を生成するとき、単
数あるいは複数個の未使用素子に対応した穴埋めセルを
素子数の多いものから少ないものの順に生成するように
したことを特徴とする自動配置配線処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261151A JP2666915B2 (ja) | 1991-09-10 | 1991-09-10 | 自動配置配線処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3261151A JP2666915B2 (ja) | 1991-09-10 | 1991-09-10 | 自動配置配線処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574936A JPH0574936A (ja) | 1993-03-26 |
| JP2666915B2 true JP2666915B2 (ja) | 1997-10-22 |
Family
ID=17357818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3261151A Expired - Lifetime JP2666915B2 (ja) | 1991-09-10 | 1991-09-10 | 自動配置配線処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666915B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4629189B2 (ja) * | 2000-06-14 | 2011-02-09 | 富士通セミコンダクター株式会社 | レイアウト方法、レイアウト装置及び記録媒体 |
-
1991
- 1991-09-10 JP JP3261151A patent/JP2666915B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574936A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4701778A (en) | Semiconductor integrated circuit having overlapping circuit cells and method for designing circuit pattern therefor | |
| US8001517B2 (en) | Layout design method of semiconductor integrated circuit cell to adjust distances inside cell between diffusion layers and borders of cell | |
| US5369596A (en) | Semiconductor integrated circuit fabrication method | |
| JPH08212250A (ja) | 集積回路レイアウト内への標準セルの自動挿入装置 | |
| US6502229B2 (en) | Method for inserting antenna diodes into an integrated circuit design | |
| JPH02115979A (ja) | 半導体集積回路装置のマスクパターンのコンパクション処理方法 | |
| CN113723040A (zh) | 一种数字模拟混合电路中数字版图布局的方法及其装置 | |
| US5602406A (en) | Semiconductor integrated circuit device with reduced clock signal line noise | |
| US6820048B1 (en) | 4 point derating scheme for propagation delay and setup/hold time computation | |
| JP2666915B2 (ja) | 自動配置配線処理装置 | |
| Sudo et al. | CAD systems for VLSI in Japan | |
| WO2022119778A1 (en) | Adaptive row patterns for custom-tiled placement fabrics for mixed height cell libraries | |
| TW569108B (en) | Method of combining power lines to form standard logic unit database | |
| EP0414412A2 (en) | Semiconductor integrated circuit device having wiring layers | |
| JP3925679B2 (ja) | 半導体装置および半導体設計装置 | |
| US6530063B1 (en) | Method and apparatus for detecting equivalent and anti-equivalent pins | |
| JPH07271836A (ja) | 配線間隔決定方法 | |
| JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
| Slana | Workshop Report Computer Elements for the 80's | |
| US6536016B1 (en) | Method and apparatus for locating constants in combinational circuits | |
| Newton | A survey of computer aids for VLSI layout | |
| JP2692349B2 (ja) | 集積回路設計装置および方法 | |
| DE102022100492A1 (de) | Vertikale interconnect-strukturen mit integrierten schaltkreisen | |
| JPH07121602A (ja) | 半導体集積回路のレイアウト検証装置及び検証方法 | |
| JP2679577B2 (ja) | 階層テストパターン作成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |