JP2692349B2 - 集積回路設計装置および方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路設計装置に利用され、特に、大規模
な敷き詰め型の集積回路の配置設計法を改善した集積回
路設計装置および方法に関する。

〔概要〕

本発明は、複数の機能ブロックを自動的に配置し、配
線を行うことにより所望の集積回路を設計する集積回路
設計装置および方法において、 自動的に配置される機能セルの面積を例えば配線領域
分だけ拡大しておき、配置された後に元の面積に縮小し
て配線するようにすることにより、 配線領域を確保して未完結配線の発生を防止したもの
である。

〔従来の技術〕

第５図は従来の集積回路の配置設計方法を説明するた
めの半導体基板の模式的平面図である。半導体基板10に
は基本セル11が規制的な２次元の配列上に並べられてい
る。

従来、敷き詰め型大規模集積回路の設計においては、
あらかじめ配線領域を確保せず、論理接続情報において
関係が深い機能セルが近い位置におかれるように機能セ
ルを配置した後、機能セルが配置されなかった領域を配
線領域として配線している。

〔発明が解決しようとする課題〕

しかし、上述した従来の集積回路設計装置における配
置設計法においては、機能セルが隣接して配置された場
合に充分な配線領域が確保できず、未完結配線が生じて
しまう欠点がある。

第６図はこのような従来の設計例（１）を示すレイア
ウト図である。メモリブロック13は下辺に端子12を多数
持っている。これをこのまま自動配置にかけた結果、機
能ブロック14がメモリブロック13の下辺に隣接して配置
されてしまい、端子12を配線するための領域が不足し
て、未完結配線が発生する。

第７図はこのような従来の設計例（２）を示すレイア
ウト図である。そのまま自動配置にかけた結果、機能ブ
ロック17が密集して配置され、配線領域が不足して未完
結配線が発生する。

本発明の目的は、前記の欠点を除去することにより、
未完結配線を発生することのない集積回路設計装置およ
び方法を提供することにある。

〔課題を解決するための手段〕

本発明は、機能ブロックに剰余面積を付加する手段
と、前記剰余面積を付加した機能ブロックを配置する手
段と、前記配置した機能ブロックから前記剰余面積を削
除する手段と、前記削除された剰余面積を配線領域とし
て用いて機能ブロック間の配線を行う手段とを備えたこ
とを特徴とする。

〔作用〕

本発明は、剰余面積として、例えば、機能セルの端子
数や経験的な値から必要な配線領域を算出し、その配線
領域を含んだ面積をあらかじめ配置前の機能セルに与え
て自動配置を行い、配置後に元の機能セルの面積に戻し
て、その差分と機能セルが配置されなかった領域を配線
領域に使用する。

従って、機能セルが隣接して配置されたり、密集して
配置されたりすることがなくなり、配線領域を確保し未
完結配線の発生を防止することが可能となる。

なお、剰余面積としては、前記配線領域のほかに、例
えば、接続のためのインタフェース領域なども含まれ
る。

〔実施例〕

以下、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック構成図であ
る。

本実施例は、機能セルの必要な面積を算出する面積算
出手段１と、複数の機能セルを自動的に配置する自動配
置手段３と、各機能ブロック間の配線を自動的に行う自
動配線手段５とを備えた集積回路設計装置において、 自動配置手段３により配置される機能セルの面積とし
て、面積算出手段１により算出された面積に必要な配線
領域を剰余面積として付加してその面積を拡大する面積
拡大手段２と、自動配置手段３により自動配置されたこ
の剰余面積を付加された機能セルについて、その機能セ
ルの面積から付加した配線領域を差し引いて元の面積に
戻す面積縮小手段４とを備え、前記自動配線手段５によ
り配置され元の面積に戻された機能セル間の配線を行う
ことを特徴としている。

次に、本実施例の動作について第２図に示す流れ図を
参照して説明する。

始めに、面積算出手段１により、機能セルが持つ端子
数から配線のために必要な領域を上下左右方向算出する
（ステップS1）。次に、面積拡大手段２により、機能セ
ルの面積に算出した配線領域を加えて機能セルの形状を
決定する（ステップS2）。そして、自動配置手段３によ
り、自動配置を行う（ステップS3）。

配置が終了したら面積縮小手段４により、配置前に加
えた配線領域の分だけ機能セルの面積を縮小させてから
（ステップS4）、自動配線手段５により自動配線を行う
（ステップS5）。

次に、具体的な設計例について説明する。

第３図は本実施例における設計例（１）を示すレイア
ウト図で、第６図に示した従来例の設計例（１）に対応
する。

第３図に示すように、メモリブロック13の周囲に配線
領域15を設け、この配線領域15をメモリブロック13の面
積に加える。自動配置ではこの配線領域15を含んだ面積
をメモリブロック13の面積とみなすので、機能ブロック
14は配線領域15の外側に配置される。自動配置終了後、
メモリブロック13の面積を元に戻すことにより、メモリ
ブロック13と機能ブロック17との間に充分な配線領域を
確保することができ、すべての端子12から配線16を引き
出すことが可能になる。

第４図は本実施例による設計例（２）を示すレイアウ
ト図で、第７図に示す従来例の設計例（２）に対応す
る。

第４図は各機能ブロック17に各配線領域18を付加して
自動配置を行った結果のレイアウト図である。自動配置
終了後に機能ブロック17の面積を元に戻す機能ブロック
17の配置がまばらになるので、配線のために充分な配線
領域を確保することができる。

〔発明の効果〕

以上説明したように、本発明は、機能セルにあらかじ
め配線領域を付加して面積を決定し自動配置を行った後
に、機能セルの面積を基に戻して配線を行うことによ
り、例えばメモリブロックを自動配置した場合に、人手
を介さないで充分な配線領域を確保できる効果がある。
また、機能ブロックの面積を大きめに決定して自動配置
を行うことにより、配置の密集を防ぐ効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図はその動作を示す流れ図。 第３図はその設計例（１）を示すレイアウト図。 第４図はその設計例（２）を示すレイアウト図。 第５図は従来の半導体基板の一例示す模式的平面図。 第６図は従来例による設計例（１）を示すレイアウト
図。 第７図は従来例による設計例（２）を示すレイアウト
図。 １…面積算出手段、２…面積拡大手段、３…自動配置手
段、４…面積縮小手段、５…自動配線手段、10…半導体
基板、11…基本セル、12…端子、13…メモリブロック、
14、17…機能ブロック、15、18…配線領域、16…配線、
S1〜S5…ステップ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】機能ブロックに剰余面積を付加する手段
   と、 前記剰余面積を付加した機能ブロックを配置する手段
   と、 前記配置した機能ブロックから前記剰余面積を削除する
   手段と、 前記削除された剰余面積を配線領域として用いて機能ブ
   ロック間の配線を行う手段と を備えたことを特徴とする集積回路設計装置。
2. 【請求項２】機能ブロックに剰余面積を付加する工程
   と、 前記剰余面積を付加した機能ブロックを自動配置する工
   程と、 前記配置した機能ブロックから前記剰余面積を削除する
   工程と、 前記削除された剰余面積を配線領域として用いて機能ブ
   ロック間の配線を行う工程と を有することを特徴とする集積回路設計方法。