JP2664465B2 - 半導体装置のセル配置方法 - Google Patents

半導体装置のセル配置方法

Info

Publication number
JP2664465B2
JP2664465B2 JP1062831A JP6283189A JP2664465B2 JP 2664465 B2 JP2664465 B2 JP 2664465B2 JP 1062831 A JP1062831 A JP 1062831A JP 6283189 A JP6283189 A JP 6283189A JP 2664465 B2 JP2664465 B2 JP 2664465B2
Authority
JP
Japan
Prior art keywords
wiring
cell
cells
semiconductor device
specific net
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1062831A
Other languages
English (en)
Other versions
JPH02241062A (ja
Inventor
誠吏 西岡
篤彦 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP1062831A priority Critical patent/JP2664465B2/ja
Priority to DE69027239T priority patent/DE69027239T2/de
Priority to EP90302746A priority patent/EP0388189B1/en
Priority to KR1019900003458A priority patent/KR930003279B1/ko
Publication of JPH02241062A publication Critical patent/JPH02241062A/ja
Priority to US08/469,375 priority patent/US5519631A/en
Application granted granted Critical
Publication of JP2664465B2 publication Critical patent/JP2664465B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［概要］ 半導体装置の基板上のセルの配置に係り、詳しくは特
定ネットにおける配線容量が予め定めた値以下となるよ
うにセル配置を行なう半導体装置のセル配置方法に関
し、 セル位置及び配線の修正作業をする必要がなく、設計
者が意図した配線容量以下になるようにセル配置を決定
し配線をすることができ、配置及び配線の作業能率の向
上を図ることを目的とし、 多数のセルが配置された基板上において、特定ネット
における配線容量が予め設定した値以下となるように配
線経路を仮定した後、その配線経路で決まるセル配置領
域内で当該特定ネットにおけるセルの配置処理を行なう
ようにした。
［産業上の利用分野］ 本発明は半導体装置の基板上のセルの配置に係り、詳
しくは特定ネットにおける配線容量が予め定めた値以下
となるようにセル配置を行なう半導体装置のセル配置方
法に関するものである。
ゲートアレイ等のLSIの論理設計をする上で周波数の
高いネット、ファンアウト数が多いネット等の特定ネッ
トにおける配線は特に配線容量を考慮する必要がある。
その結果、特定ネットを構成するセルの配置処理もその
配線容量を満足する配線を考慮したセルの配置が必要と
なる。
［従来の技術］ 従来、例えばCMOSゲートアレイ等の半導体装置におけ
るセル配置及び配線方法には、設計者が各特定のネット
の配線容量を考慮することなく配置位置を指定し、配線
を自動的に決定して終了する場合と、まず、配置・配線
を自動で行なった後、当該ネットに対して配線容量を計
算し、所望の配線容量以下になるように手作業でセル位
置及び配線の修正を行なって配置・配線をする場合とが
ある。
［発明が解決しようとする課題］ しかしながら、前者の場合には各特定のネットの配線
容量を考慮しない配置・配線であることから、配線経路
は周りの配線に依存し一定化せず、設計者が意図した配
線容量を得ることは困難であるとともに、エレクトロマ
イグレーション等の電気的障害の発生するおそれがあっ
た。
又、後者の場合にはセル位置及び配線の修正を手作業
で行なわなければならず、その作業に膨大な時間を要
し、作業能率が低下する問題があった。
本発明は、セル位置及び配線の修正作業をする必要が
なく、設計者が意図した配線容量以下になるようにセル
配置を決定し配線をすることができ、配置及び配線の作
業能率の向上を図ることができる半導体装置のセル配置
方法を提供することを目的とするものである。
［課題を解決するための手段］ 第１図は本発明の原理説明図である。
まず、特定のネット１におけるセル配置領域２を優先
的に設定するために、当該特定ネット１における所望の
配線容量を予め設定する。続いて、第１図（ａ）に示す
ようにI/Oセル５からの配線容量が前記設定した配線容
量以下となるような配線経路３を仮定する。
そして、第１図（ｂ）に示すようにその仮定した配線
経路３で決まるセル領域をセル配置領域２とし、そのセ
ル配置領域２内で当該特定ネット１におけるセル４の配
置処理を行なう。
［作用］ セル配置領域２はI/Oセル５からの配線容量が設定し
た配線容量以下となる領域であることから、設計者はそ
のセル配置領域２内での特定ネット１におけるセル４の
配置処理を行なう限り、意図した通りの配線容量を得る
ことができる。又、セル配置領域２は配線容量のみを特
定しているだけなので、特定ネット１を構成する各セル
４の配置位置を完全に固定しなくてもよく、セル配置領
域２内においては他のセル結線関係を考慮した自由なセ
ルの配置が行なえる。
［実施例］ 以下、本発明を具体化した一実施例について説明す
る。
第２図は本発明のセル配置方法の一実施例を示す工程
図である。図中、第１図で示したものと同一のものは同
一符号を付して説明する。
基板11の中央部にはセルを多数配設したセル列12が複
数設けられている。基板11の外周縁部には前記セル列12
を囲撓するように複数のI/Oセル５がほぼ四角環状に配
設されている。そして、各セル列12の間、及び全セル列
12と環状に配設されたI/Oセル５との間を配線領域13,14
としている。
さて、上記のように構成された基板11上において、特
定ネット１を構成するセル配置・配線を行なうには、ま
ず、特定のネット１におけるセル配置領域２を優先的に
設定するために、当該特定ネット１における所望の配線
容量を予め計算して設定する。
次に、第２図（ａ）に示すように、特定のI/Oセル５
からの配線容量が前記設定した配線容量以下となるよう
な配線経路３を前記配線領域13,14上で仮定する。即
ち、前記設定した配線容量に到達する直前まで隣接する
セルを結びながら順次延ばしていく。この場合、エレク
トロマイグレーションを考慮に入れて行なう。
そして、第２図（ａ）に示すように前記設定した配線
容量以内に納まる配線経路３が決まると、その仮定した
配線経路３で結ばれる全セルをセル配置領域２とする。
続いて、第２図（ｂ）に示すようにそのセル配置領域２
内で当該特定ネット１におけるセル４の配置処理を行な
う。この後、前記I/Oセル５より配置したセル４に対し
て配線処理することにより特定ネット１が形成される。
以上のように、本実施例ではセル配置領域２はI/Oセ
ル５からの配線容量が設定した配線容量以下となる領域
であることから、設計者はそのセル配置領域２内での特
定ネット１におけるセル４の配置処理を行なう限り、セ
ル位置及び配線の修正作業をする必要がなく、意図した
配線容量以下になるようにセル配置を決定し配線をする
ことができ、配置及び配線の作業能率の向上を図ること
ができる。
又、セル配置領域２は配線容量のみを特定しているだ
けなので、特定ネット１を構成する各セル４の配置位置
を完全に固定しなくてもよく、セル配置領域２内におい
ては他のセル結線関係を考慮した自由なセルの配置を行
なうことができる。
なお、本実施例では１つの特定ネット１、即ち、設定
した配線容量に対して１つのセル配置領域２の設定につ
いて説明したが、配線経路の延設方向を変えることによ
って複数種類のセル配置領域が考えられ、その中で最も
優れたセル配置領域を設定してもよい。
［発明の効果］ 以上詳述したように、本発明によればセル位置及び配
線の修正作業をする必要がなく、設計者が意図した配線
容量以下になるようにセル配置を決定し配線をすること
ができ、配置及び配線の作業能率の向上を図ることがで
きる優れた効果がある。
【図面の簡単な説明】
第１図は本発明の原理説明図、 第２図は本発明のセル配置方法の一実施例を示す工程図
である。 図において、１は特定ネット、２はセル配置領域、３は
配線経路、４はセル、５はI/Oセル、11は基板、13,14は
配線領域である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】多数のセルが配置された基板上において、
    特定ネットにおける配線容量が予め設定した値以下とな
    るように配線経路を仮定した後、その配線経路で決まる
    セル配置領域内で当該特定ネットにおけるセルの配置処
    理を行なうようにしたことを特徴とする半導体装置のセ
    ル配置方法。
JP1062831A 1989-03-15 1989-03-15 半導体装置のセル配置方法 Expired - Lifetime JP2664465B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1062831A JP2664465B2 (ja) 1989-03-15 1989-03-15 半導体装置のセル配置方法
DE69027239T DE69027239T2 (de) 1989-03-15 1990-03-15 Verfahren zum Anordnen von Komponenten in einer Halbleitervorrichtung
EP90302746A EP0388189B1 (en) 1989-03-15 1990-03-15 Method of arranging components in semiconductor device
KR1019900003458A KR930003279B1 (ko) 1989-03-15 1990-03-15 반도체장치내의 소자 배치방법
US08/469,375 US5519631A (en) 1989-03-15 1995-06-06 Method of arranging components in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1062831A JP2664465B2 (ja) 1989-03-15 1989-03-15 半導体装置のセル配置方法

Publications (2)

Publication Number Publication Date
JPH02241062A JPH02241062A (ja) 1990-09-25
JP2664465B2 true JP2664465B2 (ja) 1997-10-15

Family

ID=13211661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1062831A Expired - Lifetime JP2664465B2 (ja) 1989-03-15 1989-03-15 半導体装置のセル配置方法

Country Status (5)

Country Link
US (1) US5519631A (ja)
EP (1) EP0388189B1 (ja)
JP (1) JP2664465B2 (ja)
KR (1) KR930003279B1 (ja)
DE (1) DE69027239T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5367469A (en) * 1990-12-13 1994-11-22 Vlsi Technology, Inc. Predictive capacitance layout method for integrated circuits
JP3986717B2 (ja) * 1999-12-01 2007-10-03 富士通株式会社 パス決定方法及び記憶媒体
JP3433731B2 (ja) * 2000-11-10 2003-08-04 セイコーエプソン株式会社 Ｉ／ｏセル配置方法及び半導体装置
JP2004040447A (ja) * 2002-07-03 2004-02-05 Toyota Industries Corp Ａｇｃ回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694403A (en) * 1983-08-25 1987-09-15 Nec Corporation Equalized capacitance wiring method for LSI circuits
US4577276A (en) * 1983-09-12 1986-03-18 At&T Bell Laboratories Placement of components on circuit substrates
US4630219A (en) * 1983-11-23 1986-12-16 International Business Machines Corporation Element placement method
US4686629A (en) * 1984-05-10 1987-08-11 Rca Corporation Logic cell placement method in computer-aided-customization of universal arrays and resulting integrated circuit
JPS6156435A (ja) * 1984-07-25 1986-03-22 Fujitsu Ltd 半導体集積回路装置に於ける配線長予測方法
JPH0679319B2 (ja) * 1985-04-10 1994-10-05 株式会社日立製作所 配置更新方法
US4924430A (en) * 1988-01-28 1990-05-08 Teradyne, Inc. Static timing analysis of semiconductor digital circuits

Also Published As

Publication number Publication date
KR900015286A (ko) 1990-10-26
DE69027239D1 (de) 1996-07-11
EP0388189B1 (en) 1996-06-05
DE69027239T2 (de) 1996-10-02
US5519631A (en) 1996-05-21
EP0388189A2 (en) 1990-09-19
EP0388189A3 (en) 1991-07-10
KR930003279B1 (ko) 1993-04-24
JPH02241062A (ja) 1990-09-25

Similar Documents

Publication Publication Date Title
JPH04211154A (ja) 半導体集積回路のレイアウト方法
JP2001313339A (ja) フリップチップ型半導体装置の設計方法
JP2664465B2 (ja) 半導体装置のセル配置方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JP2885897B2 (ja) 自動配線方式
JPH11154708A (ja) プログラミング可能な半導体装置
JPH07123139B2 (ja) 半導体論理集積回路装置のレイアウト方法
JP2656840B2 (ja) チャネル配線装置
JPH0465859A (ja) ウエハ・スケール集積回路および該回路における信号伝播経路形成方法
JPS63260150A (ja) 集積回路の配置設計方法
JP2604469B2 (ja) 半導体集積回路装置及びその構成方法
JPS59175747A (ja) 半導体集積回路
JPH0685064A (ja) 半導体集積回路製造装置及び製造方法
JPH0786415A (ja) 自動配置配線方法
JPH02201958A (ja) ゲートアレイ方式の半導体集積回路装置
JPS61214543A (ja) ゲ−トアレイ
JPS63187647A (ja) マスタ−スライス方式の半導体集積回路
JPH05347354A (ja) スタンダードセル型半導体集積回路の製造方法
JPH02278830A (ja) 半導体装置の配線方法
JPH0323650A (ja) 半導体論理集積回路
JPH0653318A (ja) トランジスタ配置方法
JPH0442571A (ja) 半導体集積回路装置における集積回路素子の配置方法
JPS6248042A (ja) マスタ−スライス方式半導体集積回路
JPH03196547A (ja) 半導体集積回路の配置方法
JP2004071878A (ja) 半導体集積回路装置