JPH03196547A - 半導体集積回路の配置方法 - Google Patents
半導体集積回路の配置方法Info
- Publication number
- JPH03196547A JPH03196547A JP33480889A JP33480889A JPH03196547A JP H03196547 A JPH03196547 A JP H03196547A JP 33480889 A JP33480889 A JP 33480889A JP 33480889 A JP33480889 A JP 33480889A JP H03196547 A JPH03196547 A JP H03196547A
- Authority
- JP
- Japan
- Prior art keywords
- state
- circuit
- improved
- disposing
- placement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 2
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、スタンダードセル方式あるいはゲートアレイ
方式の半導体集積回路の配置方法に係り、特に回路ブロ
ックの配置を計算機を用いて自動配置処理により決定す
る配置方法に関する。
方式の半導体集積回路の配置方法に係り、特に回路ブロ
ックの配置を計算機を用いて自動配置処理により決定す
る配置方法に関する。
（従来の技術）
半導体集積回路装置は、論理機能や記憶機能を有する矩
形の回路ブロックをチップ内に配置し、各回路の入出力
端子間を配線することにより、所望の回路動作を得るも
のである。
形の回路ブロックをチップ内に配置し、各回路の入出力
端子間を配線することにより、所望の回路動作を得るも
のである。
第３図は一般的なスタンダードセル方式による半導体集
積回路チップの概略構成を示す。チップは、素子領域で
ある複数の回路ブロック行１２、各回路ブロック行間に
ある配線領域１３．および周辺に設けられた入出力回路
領域１４に分けられている。
積回路チップの概略構成を示す。チップは、素子領域で
ある複数の回路ブロック行１２、各回路ブロック行間に
ある配線領域１３．および周辺に設けられた入出力回路
領域１４に分けられている。
配線には通電２〜３層の金属配線が用いられ、水平方向
と垂直方向にそれぞれ別の層が割当てられる。
と垂直方向にそれぞれ別の層が割当てられる。
この様な半導体集積回路装置において計算機を用いた自
動配置処理により配置レイアウトを決定する時には、集
積回路の面積を最小にし、かつ各配線長を最小にするこ
とが目的となる。この為の自動配置手法としては、チッ
プ上の２つの回路ブロックを選択し、これらの回路ブロ
ックの交換により、全体の配置状態が改善されるか否か
を判定し、セルの交換を順次収束するまで繰返し、すべ
てのセルの配置位置を決定する方法がある。
動配置処理により配置レイアウトを決定する時には、集
積回路の面積を最小にし、かつ各配線長を最小にするこ
とが目的となる。この為の自動配置手法としては、チッ
プ上の２つの回路ブロックを選択し、これらの回路ブロ
ックの交換により、全体の配置状態が改善されるか否か
を判定し、セルの交換を順次収束するまで繰返し、すべ
てのセルの配置位置を決定する方法がある。
しかし、この方法では、最終的な配置状態が、初期的な
配置状態に依存し、また最良の配置状態に到達する前に
改良が収束し、局所的な最小解に陥りやすいという問題
点がある。
配置状態に依存し、また最良の配置状態に到達する前に
改良が収束し、局所的な最小解に陥りやすいという問題
点がある。
この問題点を第４図を用いてより具体的に説明する。第
４図（ａ）は５つの回路ブロック１０．．１０□。
４図（ａ）は５つの回路ブロック１０．．１０□。
１０、、１０．、１０．から構成されたチップの初期状
態の配置である。これらの回路ブロック１０間は、配線
１１により接続されている。２つの回路ブロック間を結
ぶ配線の長さを１とした場合、総配線長は８となる。こ
の配線長を更に短くする目的で例えば第４図（ｂ）に示
す様に、２つの回路ブロック１０．。
態の配置である。これらの回路ブロック１０間は、配線
１１により接続されている。２つの回路ブロック間を結
ぶ配線の長さを１とした場合、総配線長は８となる。こ
の配線長を更に短くする目的で例えば第４図（ｂ）に示
す様に、２つの回路ブロック１０．。
ｌＯ４の交換移動を行なう。この場合の総配線長は１１
となり、初期状態に比べ配線長は長くなる。従って、こ
の回路ブロックの交換移動は採用されないことになる。
となり、初期状態に比べ配線長は長くなる。従って、こ
の回路ブロックの交換移動は採用されないことになる。
次に初期状態に回路ブロックの配線を戻した後、同様な
方法で別の２つの回路ブロックの交換移動を行なっても
総配線長は短くならない。ところが実際には、第４図（
ｃ）に示す様な配置が可能であり、これが最良の配置状
態であり総配線長は５である。即ち１回路配置が初期状
態に依存し、最良の配置状態に到達する前に改良が収束
し、局所的な最小解に陥ってしまい大局的にみて最良の
配置状態を得ることができないという問題点があった。
方法で別の２つの回路ブロックの交換移動を行なっても
総配線長は短くならない。ところが実際には、第４図（
ｃ）に示す様な配置が可能であり、これが最良の配置状
態であり総配線長は５である。即ち１回路配置が初期状
態に依存し、最良の配置状態に到達する前に改良が収束
し、局所的な最小解に陥ってしまい大局的にみて最良の
配置状態を得ることができないという問題点があった。
（発明が解決しようとする課題）
以上の様に従来の自動配置法では１局所的な改善が可能
か否かにより配置状態の改善を進行していく為、最終的
な配置状態が、初期的な配置状態に依存し、最良の配置
状態に到達する前に改良が収束し１局所的な最小解に陥
りやすく大局的にみて最良の配置状態を得られないとい
う問題があった。
か否かにより配置状態の改善を進行していく為、最終的
な配置状態が、初期的な配置状態に依存し、最良の配置
状態に到達する前に改良が収束し１局所的な最小解に陥
りやすく大局的にみて最良の配置状態を得られないとい
う問題があった。
（課題を解決するための手段）
本発明は上記事情に鑑みて為されたもので、半導体基板
上の回路ブロックの配置を自動配置処理により決定する
際に、前記回路ブロックを交換移動して回路配置状態を
特定の基準を用いて判定し、前記回路配置状態が改良さ
れなかった場合は所定回数以内で前記回路ブロックの交
換移動を連続して行ない、前記回路配置状態が改良され
た場合は、この改良された回路配置状態を登録すること
を特徴とする半導体集積回路の配置方法を提供するもの
である。
上の回路ブロックの配置を自動配置処理により決定する
際に、前記回路ブロックを交換移動して回路配置状態を
特定の基準を用いて判定し、前記回路配置状態が改良さ
れなかった場合は所定回数以内で前記回路ブロックの交
換移動を連続して行ない、前記回路配置状態が改良され
た場合は、この改良された回路配置状態を登録すること
を特徴とする半導体集積回路の配置方法を提供するもの
である。
（作用）
以上の様に本発明に依れば、初期状態から回路ブロック
の交換移動を行ない、回路配置状態を判定し改良されな
い場合でもあらかじめ設定された回数内であれば更に続
けて回路ブロックの交換移動を行なうことができる。従
って、複数回の連続的な回路ブロックの交換移動を行な
うことにより、局所的な最小解から抜は出しより最適な
回路配置状態へ収束することが可能となる。
の交換移動を行ない、回路配置状態を判定し改良されな
い場合でもあらかじめ設定された回数内であれば更に続
けて回路ブロックの交換移動を行なうことができる。従
って、複数回の連続的な回路ブロックの交換移動を行な
うことにより、局所的な最小解から抜は出しより最適な
回路配置状態へ収束することが可能となる。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は、本配置方法の処理手順を示したものである。
スタート後、先ずチップ領域内で初期的な配置状態を決
定する（Ｓｌ）。次に連続的に回路ブロックの交換移動
を行なう回数を設定する（Ｓ２）。
定する（Ｓｌ）。次に連続的に回路ブロックの交換移動
を行なう回数を設定する（Ｓ２）。
次に現在の配置状態を評価しくＳ３）、回路ブロックの
交換移動の回数を設定値と比較する（Ｓ４）。設定値よ
り少ない場合は、ステップ３５以降へ進む１次に回路ブ
ロックの交換移動を行ない、新しい配置状態を生成して
状態評価をする（Ｓ５． Ｓ６． Ｓ７）。次に、生成
された新装置状態が旧装置状態より改善されたか否かを
判定し、改善された場合は新装置状態の登録と現在迄の
回路ブロックの交換移動の回数をリセットする（Ｓ１０
．５２２）。次に、配置改善が得られないと判定された
場合は、回路ブロックの連続的に交換移動を行う回数を
１回増加しくＳ９）、複数のセルの交換移動を繰返し、
さらなる改善が得られる様な新装置状態を生成する。
交換移動の回数を設定値と比較する（Ｓ４）。設定値よ
り少ない場合は、ステップ３５以降へ進む１次に回路ブ
ロックの交換移動を行ない、新しい配置状態を生成して
状態評価をする（Ｓ５． Ｓ６． Ｓ７）。次に、生成
された新装置状態が旧装置状態より改善されたか否かを
判定し、改善された場合は新装置状態の登録と現在迄の
回路ブロックの交換移動の回数をリセットする（Ｓ１０
．５２２）。次に、配置改善が得られないと判定された
場合は、回路ブロックの連続的に交換移動を行う回数を
１回増加しくＳ９）、複数のセルの交換移動を繰返し、
さらなる改善が得られる様な新装置状態を生成する。
第２図は、本配置方法を用いて処理された配置図である
。第２図（ａ）は５つの回路ブロック１１１１□ｔ Ｌ
ｔ １４９１１から構成されたチップ初期状態の配置で
ある（Ｓｌ）。これらの回路ブロック１間は。
。第２図（ａ）は５つの回路ブロック１１１１□ｔ Ｌ
ｔ １４９１１から構成されたチップ初期状態の配置で
ある（Ｓｌ）。これらの回路ブロック１間は。
配線２により接続されている。次に連続的に回路ブロッ
クの交換移動を行う回数を設定する。今の場合、例えば
設定値を２とする（Ｓ２）、次に現在の配置状態を評価
する。評価方法としては例えば総配線長を基準として採
用する。２つの回路ブロック１間を結ぶ配線の長さを１
とした場合、総配線長は８となる（Ｓ３）。次に、第２
図（ｂ）に示す様に２つの回路ブロックｌ、、１４を選
択し交換移動を行う（Ｓ５． Ｓ６）。次にこの新装置
状態を評価する。総配線長は１１となる（Ｓ７）、次に
新装置状態が旧装置状態より改善されたか否かを判定す
る。今の場合旧配置の総配線長が８に対し、新装置の総
配線長が１１となり回路配置状態は悪くなっている（Ｓ
８）。
クの交換移動を行う回数を設定する。今の場合、例えば
設定値を２とする（Ｓ２）、次に現在の配置状態を評価
する。評価方法としては例えば総配線長を基準として採
用する。２つの回路ブロック１間を結ぶ配線の長さを１
とした場合、総配線長は８となる（Ｓ３）。次に、第２
図（ｂ）に示す様に２つの回路ブロックｌ、、１４を選
択し交換移動を行う（Ｓ５． Ｓ６）。次にこの新装置
状態を評価する。総配線長は１１となる（Ｓ７）、次に
新装置状態が旧装置状態より改善されたか否かを判定す
る。今の場合旧配置の総配線長が８に対し、新装置の総
配線長が１１となり回路配置状態は悪くなっている（Ｓ
８）。
従来はこの段階で処理が終了し回路ブロック１３１１４
の配置を初期状態に戻した後、別の２つの回路ブロック
１に対して交換移動を行っていた６本発明においては、
新装置状態が旧装置状態より悪くなった場合でも、交換
移動を行う回数が設定値以下の場合は、処理を続行する
。即ち１本実施例においては、設定値が２に対し、現在
交換移動の回数は１の為、処理を続行する（Ｓ９）、即
ち、第２図（ｂ）の配置状態から、第２図（ｃ）に示す
様に回路ブロック１□、１．を選択し交換移動を行う（
ｓｓ、ｓｂ）。
の配置を初期状態に戻した後、別の２つの回路ブロック
１に対して交換移動を行っていた６本発明においては、
新装置状態が旧装置状態より悪くなった場合でも、交換
移動を行う回数が設定値以下の場合は、処理を続行する
。即ち１本実施例においては、設定値が２に対し、現在
交換移動の回数は１の為、処理を続行する（Ｓ９）、即
ち、第２図（ｂ）の配置状態から、第２図（ｃ）に示す
様に回路ブロック１□、１．を選択し交換移動を行う（
ｓｓ、ｓｂ）。
次に、この新装置状態を評価する。総配置長は５となる
（Ｓ７）、次に、新装置状態が旧装置状態より改善され
たか否かを判定する。今の場合、旧装置の総配線長が８
に対し、新装置の総配線長が５となり、回路配置状態は
改良されている（ＳＳ）、従って、この新装置状態を登
録しく５ＩＯ）、回路ブロックの交換移動を行う回数を
リセットする（Ｓｌｌ）。
（Ｓ７）、次に、新装置状態が旧装置状態より改善され
たか否かを判定する。今の場合、旧装置の総配線長が８
に対し、新装置の総配線長が５となり、回路配置状態は
改良されている（ＳＳ）、従って、この新装置状態を登
録しく５ＩＯ）、回路ブロックの交換移動を行う回数を
リセットする（Ｓｌｌ）。
しかしながら、第２図（ｂ）の配置状態から、第２図（
ｄ）に示す様に回路ブロック１１．１．を選択し、２回
目の交換移動を実行した場合は、総配線長が１１となり
旧装置の総配線長８に比べ改善されていない、ここで交
換移動を行う回数はあらかじめ２回と設定されているた
め、処理を終了する。そして、配置状態も改善されてい
ない為、初期の第２図（ａ）に示す初期の配置状態に戻
す。
ｄ）に示す様に回路ブロック１１．１．を選択し、２回
目の交換移動を実行した場合は、総配線長が１１となり
旧装置の総配線長８に比べ改善されていない、ここで交
換移動を行う回数はあらかじめ２回と設定されているた
め、処理を終了する。そして、配置状態も改善されてい
ない為、初期の第２図（ａ）に示す初期の配置状態に戻
す。
以上の様に、本配置方法を用いて回路ブロックの配置を
行った場合は、初期的な配置状態に依存する局所的な最
小解に陥らずより最適な配置状態を生成することが可能
となる。
行った場合は、初期的な配置状態に依存する局所的な最
小解に陥らずより最適な配置状態を生成することが可能
となる。
なお、回路ブロックを交換移動する回数の設定値は必ず
しも２に限定されるわけではなく、３以上でも可能であ
る。
しも２に限定されるわけではなく、３以上でも可能であ
る。
また、配置状態を評価する方法としてここでは総配線長
を用いたが、その他例えば配線の混雑度やある領域に配
線が何本通過するかを評価関数とすることもできる。ま
た、スタンダードセル方式の半導体集積回路については
チップの総面積を評価関数とすることもできる。
を用いたが、その他例えば配線の混雑度やある領域に配
線が何本通過するかを評価関数とすることもできる。ま
た、スタンダードセル方式の半導体集積回路については
チップの総面積を評価関数とすることもできる。
以上述べた様に本発明によれば、回路ブロックの配置位
置を計算機を用いて自動処理により決定する配置方法に
おいて、初期的な配置状態に依存する局所的な最小解に
陥りにくく、より最適な配置状態を生成することが可能
となり、スタンダードセル方式あるいはゲートアレイ方
式の半導体集積回路チップの集積度向上を図ることがで
きる。
置を計算機を用いて自動処理により決定する配置方法に
おいて、初期的な配置状態に依存する局所的な最小解に
陥りにくく、より最適な配置状態を生成することが可能
となり、スタンダードセル方式あるいはゲートアレイ方
式の半導体集積回路チップの集積度向上を図ることがで
きる。
第１図は本発明の実施例の処理手順を示すフローチャー
ト、第２図は本配置方法を用いて処理された配置図、第
３図は一般的なスタンダードセル方式の半導体集積回路
チップの概略構成図、第４図は従来の配置方法を用いて
処理された配置図である。 図において、 １・・・回路ブロック、 １０・・・回路ブロック、 １２・・・回路セル行、 １４・・・入出力回路領域。 ２・・・配線、 １１・・・配線、 １３・・・配線領域、
ト、第２図は本配置方法を用いて処理された配置図、第
３図は一般的なスタンダードセル方式の半導体集積回路
チップの概略構成図、第４図は従来の配置方法を用いて
処理された配置図である。 図において、 １・・・回路ブロック、 １０・・・回路ブロック、 １２・・・回路セル行、 １４・・・入出力回路領域。 ２・・・配線、 １１・・・配線、 １３・・・配線領域、
Claims (1)
- 半導体基板上の回路ブロックの配置を自動配置処理によ
り決定する際に、前記回路ブロックを交換移動して回路
配置状態を特定の基準を用いて判定し、前記回路配置状
態が改良されなかった場合は所定回数以内で前記回路ブ
ロックの交換移動を連続して行ない、前記回路配置状態
が改良された場合は、この改良された回路配置状態を登
録することを特徴とする半導体集積回路の配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33480889A JP2965259B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路の配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33480889A JP2965259B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路の配置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196547A true JPH03196547A (ja) | 1991-08-28 |
| JP2965259B2 JP2965259B2 (ja) | 1999-10-18 |
Family
ID=18281456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33480889A Expired - Lifetime JP2965259B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路の配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2965259B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930151A (en) * | 1996-06-04 | 1999-07-27 | Nec Corporation | Optimum placement method of circuit blocks in semiconductor integrated circuit |
-
1989
- 1989-12-26 JP JP33480889A patent/JP2965259B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930151A (en) * | 1996-06-04 | 1999-07-27 | Nec Corporation | Optimum placement method of circuit blocks in semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2965259B2 (ja) | 1999-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
| KR970008363B1 (ko) | 트리밍 회로 | |
| Tong et al. | Routing in a three-dimensional chip | |
| CN114239451A (zh) | 一种电源开关单元的连接关系优化方法和装置 | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH0714927A (ja) | 自動配置設計方法および自動配置設計装置 | |
| KR100245816B1 (ko) | 고정기본셀및배치가능한상호연결네트워크로형성되는기능셀을이용한직접회로레이아웃설계방법및반도체구조물 | |
| JPH03196547A (ja) | 半導体集積回路の配置方法 | |
| JP3965911B2 (ja) | マスタースライス方式半導体集積回路の設計方法 | |
| KR0134854B1 (ko) | 반도체 장치의 설계장치 및 방법 | |
| US6523160B2 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
| JP2664465B2 (ja) | 半導体装置のセル配置方法 | |
| JP2002217300A (ja) | セル配置方法 | |
| US6992504B2 (en) | General-purpose logic array and ASIC using the same | |
| Goto | A two-dimensional placement algorithm for the master slice LSI layout problem | |
| US6868530B2 (en) | Method for fabricating an integrated semiconductor circuit | |
| US20230333158A1 (en) | Array of Unit Cells Having Pad Structures | |
| JP3064925B2 (ja) | レイアウト方法 | |
| KR20080096233A (ko) | 반도체 디바이스의 불량 분석 방법 및 불량 분석 시스템 | |
| JPS58157150A (ja) | マスタスライス型半導体集積回路の製造方法 | |
| JP3214332B2 (ja) | 半導体集積回路装置のレイアウト方法 | |
| JP2671759B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
| CN118693049A (zh) | 集成电路及其制造方法、以及对集成电路进行调试的方法 | |
| Hess | Strategy to optimize the development, use, and dimension of test structures to control defect appearance in backend process steps | |
| JP2553709B2 (ja) | セルのグループ化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |