CN114239451A - 一种电源开关单元的连接关系优化方法和装置 - Google Patents

一种电源开关单元的连接关系优化方法和装置 Download PDF

Info

Publication number
CN114239451A
CN114239451A CN202111476364.3A CN202111476364A CN114239451A CN 114239451 A CN114239451 A CN 114239451A CN 202111476364 A CN202111476364 A CN 202111476364A CN 114239451 A CN114239451 A CN 114239451A
Authority
CN
China
Prior art keywords
power switch
array
unit
connection
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111476364.3A
Other languages
English (en)
Inventor
周俊
杜华斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Integrated Circuit Design Co Ltd
Original Assignee
Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Integrated Circuit Design Co Ltd filed Critical Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority to CN202111476364.3A priority Critical patent/CN114239451A/zh
Publication of CN114239451A publication Critical patent/CN114239451A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种电源开关单元的连接关系优化方法和装置,该方法包括:根据芯片上的电源开关单元之间的距离,将电源开关单元划分为电源开关阵列;确定多个电源开关阵列的输入输出顺序,根据相邻电源开关阵列之间的电源开关单元的距离,从每个电源开关阵列中确定输入单元和输出单元;将每个前驱阵列的输出单元与后继阵列的输入单元相连接,作为相邻阵列的连接线;在每个电源开关阵列内部,确定其他电源开关单元的连接顺序,作为阵列内部的连接线;根据相邻阵列的连接线和阵列内部的连接线,确定所有电源开关单元的连接顺序。本发明的方法保证各个阵列之间的电源开关单元连线距离达到最短,有效地控制上电时间。

Description

一种电源开关单元的连接关系优化方法和装置
技术领域
本发明涉及集成电路低功耗设计领域,尤其涉及一种电源开关单元的连接关系优化方法和装置。
背景技术
随着集成电路技术的发展,功耗已经成为影响芯片应用的重要因素。在芯片工作期间不可避免地会产生功耗。只有将电源关闭才能完全停止消耗功率。因此在芯片设计期间,一般将芯片划分为多个电源域,每个电源域的电源可以被独立地控制。某些模块或IP在不需要使用时是可以关断的,而在需要使用时又可以重新上电,可以有效降低芯片功耗。实现以上功能的关键器件是电源开关单元即Power Switch cell。
Power switch cell相当于一般电路中的开关,不同之处在于,Power switchcell并不是由强电电路中的接触开关来实现连接和断开的,而是依然通过CMOS电路构造来实现的。当需要关断一个或者多个模块的时候,需要较大的电流值。而一个MOS管所能通过的电流极其有限的。因此在使用阶段,需要大量power switch cell协同工作。
为了降低模块或IP上电时产生的电源噪声(IR drop),防止上电时的电流(rushcurrent)过大。通常可将模块或IP内部的所有标准单元依次加电而不是同时加电。常用的方式是采用菊花链(daisy chain)结构连接电源开关,也就是前一个电源开关打开后产生一个输出信号,该输出信号连接到后一个电源开关的控制输入端,以此类推,所有的开关串联形成一条单向链路。图1示出了传统电子设计自动化即EDA工具采用的daisy chain连接Power switch cell的示意图。
而在某些特殊场景下,如图2所示,由于Power switch cell阵列不是规则的阵列,不同行或列的长度可能不一致,当EDA工具将Power switch cell进行串联时,会自动基于就近原则进行顺序连接。然而,EDA工具自动连接结果会出现前后两个单元距离较远而不得不使用长线连接的情形,例如图2的长连接线1、2和3。为了满足transition(渡越)的要求,需要插入always on buffer(常开缓冲器)来保证相邻Power switch cell的信号质量,这必然增加了设计的复杂度,尤其是pg(电源网络)的复杂度,并且无法控制上电时间。
发明内容
有鉴于此,本发明提供了一种电源开关单元的连接关系优化方法和装置,旨在解决不规则阵列的power switch cell之间的连接问题。
本发明一方面提供了一种电源开关单元的连接关系优化方法,包括:
步骤S101,根据芯片上的电源开关单元之间的距离,将电源开关单元划分为多个电源开关阵列;
步骤S102,确定所述多个电源开关阵列的输入输出顺序,根据相邻电源开关阵列之间的每个电源开关单元的距离,从每个电源开关阵列的电源开关单元中确定输入单元和输出单元;
步骤S103,将每个前驱阵列的输出单元与后继阵列的输入单元相连接,作为相邻阵列的连接线;
步骤S104,在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,作为阵列内部的连接线;
步骤S105,根据所确定的相邻阵列的连接线和阵列内部的连接线,确定所有电源开关单元的连接顺序。
优选地,所述根据芯片上的电源开关单元之间的距离,将电源开关单元划分为多个电源开关阵列,进一步包括:
获取距起始点的输入信号的曼哈顿距离小于预设阈值的多个电源开关单元,作为第一电源开关阵列;
从剩余的电源开关单元中获取距所述第一电源开关阵列的曼哈顿距离小于预设阈值的多个电源开关单元,作为第二电源开关阵列;
重复上述步骤,从剩余的电源开关单元中依次获取距前驱阵列的曼哈顿距离小于预设阈值的多个电源开关单元,作为第N电源开关阵列,直到所有的电源开关单元都被划分为电源开关阵列,其中N为整数并且N>2。
优选地,所述从每个电源开关阵列的电源开关单元中确定输入单元和输出单元,进一步包括:
在相邻电源开关阵列中,计算前驱阵列的每个电源开关单元与后继阵列中的每个电源开关单元之间的曼哈顿距离,确定所述曼哈顿距离的最小值所对应的前驱阵列的第一电源开关单元与后继阵列中的第二电源开关单元,将所述第一电源开关单元确定为所述输出单元,将所述第二电源开关单元确定为所述输入单元。
优选地,将纵坐标值相同的第一电源开关单元和第二电源开关单元分别确定为所述输出单元和所述输入单元。
优选地,所述在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,进一步包括:
以第一预设单元间隔将所述输入单元、电源开关阵列中的其他电源开关单元以及所述输出单元相连接,所述第一预设单元间隔数量不大于1。
优选地,所述在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,进一步包括:
当与起始点和终点相对应电源开关单元位于同一电源开关阵列中时,以第二预设单元间隔将所述输入单元、电源开关阵列中的其他电源开关单元以及所述输出单元相连接,所述第二预设单元间隔数量大于1。
本发明另一方面提供了一种电源开关单元的连接关系优化装置,其特征在于,包括:
阵列划分模块(201),用于根据电源开关单元之间的距离,将电源开关单元划分为多个电源开关阵列;
输入输出单元确定模块(202),用于确定多个电源开关阵列的输入输出顺序,根据相邻电源开关阵列之间的每个电源开关单元的距离,从每个电源开关阵列的电源开关单元中确定输入单元和输出单元;
阵列间连线模块(203),用于将每个前驱阵列的输出单元与后继阵列的输入单元相连接,作为相邻阵列的连接线;
阵列内连线模块(204),用于在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,作为阵列内部的连接线;以及
连接关系确定模块(205),用于根据所确定的相邻阵列的连接线和阵列内部的连接线,确定所有电源开关单元的连接顺序。
优选地,所述阵列划分模块进一步被配置为:
获取距起始点的输入信号的曼哈顿距离小于预设阈值的多个电源开关单元,作为第一电源开关阵列;
从剩余的电源开关单元中获取距所述第一电源开关阵列的曼哈顿距离小于预设阈值的多个电源开关单元,作为第二电源开关阵列;
重复上述步骤,从剩余的电源开关单元中依次获取距前驱阵列的曼哈顿距离小于预设阈值的多个电源开关单元,作为第N电源开关阵列,直到所有的电源开关单元都被划分为电源开关阵列,其中N为整数并且N>2。
优选地,所述输入输出单元确定模块进一步被配置为:
在相邻电源开关阵列中,计算前驱阵列的每个电源开关单元与后继阵列中的每个电源开关单元之间的曼哈顿距离,确定所述曼哈顿距离的最小值所对应的前驱阵列的第一电源开关单元与后继阵列中的第二电源开关单元,将所述第一电源开关单元确定为所述输出单元,将所述第二电源开关单元确定为所述输入单元。
优选地,所述输入输出单元确定模块进一步被配置为:
将纵坐标值相同的第一电源开关单元和第二电源开关单元分别确定为所述输出单元和所述输入单元。
优选地,所述阵列内连线模块进一步被配置为:
以第一预设单元间隔将所述输入单元、电源开关阵列中的其他电源开关单元以及所述输出单元相连接,所述第一预设单元间隔数量不大于1。
优选地,所述阵列内连线模块进一步被配置为:
当与起始点和终点相对应电源开关单元位于同一电源开关阵列中时,以第二预设单元间隔将所述输入单元、电源开关阵列中的其他电源开关单元以及所述输出单元相连接,所述第二预设单元间隔数量大于1。
可以看出,本发明的技术方案保证了各个阵列之间的power switch cell连线距离达到最短,最大限度地避免了为修复transition而插入always on buffer的情况,同时可以有效地控制上电时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为根据现有技术的EDA工具所采用的daisy chain连接Power switch cell的示意图。
图2为根据现有技术的daisy chain连接Power switch cell在特殊条件下的连接效果示意图。
图3为本发明所述的电源开关单元的连接关系优化方法的流程图。
图4为根据本发明采用图3的方法的Power switch cell连接效果示意图。
图5为根据本发明另一种连接关系的Power switch cell连接效果示意图。
图6为本发明所述的电源开关单元的连接关系优化装置的模块图。
具体实施方式
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案做详细的说明。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例,为了更加清楚说明本发明,在以下的具体实施例中描述了众多技术细节,本领域技术人员应当理解,没有其中的某些细节,本发明同样可以实施。另外,为了凸显本发明的发明主旨,涉及的一些本领域技术人员所熟知的方法、手段、零部件及其应用等未作详细描述,但是,这并不影响本发明的实施。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
实施例一
本发明一方面提供了一种电源开关单元的连接关系优化方法。参见图3的方法流程图,具体步骤包括:
步骤S101,根据芯片上的电源开关单元之间的距离,将电源开关单元划分为多个电源开关阵列。
以图4的Power switch cell布局为例,采用广度优先遍历策略。首先,获取距起始点的输入信号的曼哈顿距离小于预设阈值的多个电源开关单元power switch cell,组成第一电源开关阵列,图4中标记为阵列1,并获取阵列1的左下角坐标和右上角坐标。然后,获取剩余的距离阵列1的曼哈顿距离小于预设阈值的下一组power switch cell,作为第二电源开关阵列,记为阵列2。重复上述步骤,每次从剩余的电源开关单元中依次获取距第N-1电源开关阵列的曼哈顿距离小于预设阈值的多个电源开关单元,作为第N电源开关阵列,直到所有的电源开关单元都被划分为电源开关阵列。其中N为整数并且N>2。依次地,获取除阵列1以外,距离阵列2的曼哈顿距离小于预设阈值的下一组阵列,记为阵列3…。继续遍历剩余的power switch cell,直到获取到最后一个阵列,记为阵列n。
可选地,还可以首先以所有的power switch cell所在区域为中心,以预设曼哈顿距离为步长进行扩展,得到与每个power switch cell相对应的虚拟扩展区域。然后判断相互之间存在位置重叠的虚拟扩展区域,将存在重叠的power switch cell划分到同一个电源开关阵列。也就是说,在一个电源开关阵列内,对于每个power switch cell,至少存在另一个power switch cell,使得两者的虚拟扩展区域发生重叠。以此方法获取到每个开关单元阵列。
步骤S102,确定多个电源开关阵列的输入输出顺序,根据相邻电源开关阵列之间的每个电源开关单元的距离,从每个电源开关阵列的电源开关单元中确定输入单元和输出单元。
在得到多个电源开关阵列之后,首先需要确定电源开关阵列的先后顺序。显然,与起始点连接的power switch cell所在的阵列是首个阵列,在图4中示出为阵列1。然后,计算与阵列1的曼哈顿距离最小的阵列,作为后继阵列,即阵列2。其中,阵列之间的曼哈顿距离定义是,前驱阵列的每个电源开关单元与后继阵列中的每个电源开关单元之间的曼哈顿距离的最小值。以此类推,继续计算除阵列1之外,距离阵列2的曼哈顿距离最小的阵列,作为后继阵列3…。继续遍历剩余的阵列,直到将所有阵列首尾相连。
即在每一对相邻电源开关阵列中,计算前驱阵列的每个电源开关单元与后继阵列中的每个电源开关单元之间的曼哈顿距离,确定所述曼哈顿距离的最小值所对应的前驱阵列的第一电源开关单元与后继阵列中的第二电源开关单元,将所述第一电源开关单元确定为所述输出单元,将所述第二电源开关单元确定为所述输入单元。
从另一个角度上,为使相邻电源开关阵列的连接线最短,也可以将相邻电源开关阵列中高度上相同或接近的两个电源开关单元分别确定为输出单元和输入单元。以图4为例说明,在得到多个电源开关阵列之后,相邻阵列包括阵列1和阵列2,假设阵列1和阵列2的相互位置关系如图中所示,根据阵列1和阵列2中每个power switch cell的关系,从阵列1和阵列2中分别确定一个power switch cell,使得两个power switch cell的高度最接近,即两者之间的距离最短,其中电源开关单元高度可以用电源开关单元的纵坐标来表示。阵列1的所确定的power switch cell在图4中记为cell 1-2,阵列2中所确定的power switchcell在图4中记为cell 2-1。由于阵列1与阵列2必然需要通过连接线进行顺序连接,因此将cell 1-2称为阵列1的输出单元,将cell 2-1称为阵列2的输入单元。
同理,从阵列2和阵列3中分别确定一个power switch cell,使得两个powerswitch cell之间的距离最短。阵列2中所确定的power switch cell可标记为cell 2-3阵列3中所确定的power switch cell可标记为cell 3-2。将cell 2-3称为阵列2的输出单元,将cell 3-2称为阵列3的输入单元。
根据上述方式,确定所有电源开关阵列的输出单元和输入单元,即阵列1~阵列n的输出单元和输入单元。本领域技术人员应当理解,对于位于链首的电源开关阵列,只需要确定输出单元,因为该阵列的输入直接来自于输入信号。同理,对于位于链尾的最后一个电源开关阵列,只需要确定输入单元。
可选地,当相邻阵列之间存在多对距离最短的电源开关单元时,可将任一对电源开关单元确定为输入单元和输出单元。例如可将遍历过程中发现的第一对距离最短的电源开关单元分别确定为输入单元和输出单元。
并且,对于任一个电源开关阵列,将该阵列本身的输入单元和输出单元设定为不同的单元,以使输入单元与前驱阵列相连接,输出单元与后继阵列相连接,保证不会出现连接错误。仍参见图4,例如,在将cell 2选择为相对于阵列1的输入单元之后,在除cell 2之外的其他power switch cell中选择相对于阵列3的输出单元,从而保证任一个powerswitch cell都不会被重复连接。
步骤S103,将每个前驱阵列的输出单元与后继阵列的输入单元相连接,作为相邻阵列的连接线。
如上一步骤所述,对于相邻两个阵列,从前驱阵列中选择的输出单元与从后继阵列中选择的输入单元具有最短曼哈顿距离。为实现两个阵列的连接线最短,该输出单元到输入单元的连接必然是两个电源开关阵列的最短距离。例如在图4中,阵列1的cell 1-2与阵列2的cell 2-1之间的连接线被作为阵列1与阵列2的连接线,使得两个阵列之间不会产生长线连接的情形。阵列2的cell 2-3与阵列3的cell 3-2之间的连接线被作为阵列2与阵列3的连接线。依次类推,通过多个相邻阵列的连接线将所有阵列顺序连接。
步骤S104,在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,作为阵列内部的连接线。
对每个电源开关阵列内部的各个单元进行遍历。阵列的输入单元作为第一个被连接的单元,输出单元作为最后一个被连接的单元,对于其他电源开关单元,按照预定义规则进行顺序连接。所述预定义规则中的第一预定义规则可以是,电源开关阵列内部除输出单元和输入单元之外的其他power switch cell之间的连接线的单元间隔数量不大于1。如图4所示,在连接阵列1中power switch cell时,在遍历到cell 1-2之前,根据纵坐标从低到高依次连接,即单元间隔数量为0。当遍历到cell 1-2时,先跳过cell 1-2,然后每间隔一个power switch cell连接。连接到最高点后,返回向下连接,直到最后到达cell 1-2,即完成阵列1的内部连接,并通过cell 1-2跳转到阵列2的cell 2-1。
在另一种预定义规则中,可根据相邻阵列的纵坐标范围来确定连接顺序。如果前驱阵列的纵坐标完全处于后继阵列的纵坐标范围内,可以以第一预设单元间隔将输入单元、其他电源开关单元以及输出单元相连接,第一预设单元间隔数量不大于1。即如果前驱阵列的纵坐标完全处于后继阵列的纵坐标范围内,则重新确定前驱阵列的输出单元。具体地,首先设置连接线的单元间隔数量不大于1,从后继阵列的输入单元开始,按预设方向逐个遍历该阵列的其他power switch cell,按照遍历顺序将每个power switch cell进行连接。当遍历到最后一个power switch cell时,将最后一个power switch cell确定为输出单元。
如图4所示,通过判断阵列2和阵列3的相对位置,发现阵列2的纵坐标在阵列3的范围内,则阵列2首先间隔一个cell向下连接,到达最低点的cell后,返回向上连接。当到达该阵列的最后一个cell后,将其作为阵列2的输出单元,记为cell 2-3,通过cell 2-3跳转到阵列3。
如果前驱阵列的纵坐标完全处于后继阵列的纵坐标范围内,则仍然需要根据步骤102中确定的输入单元和输出单元以及步骤102中的第一预定义规则来确定阵列内部的连接线。举例而言,通过判断图4的阵列3和阵列4的相对位置,发现阵列4的cell的纵坐标在阵列3的范围内,即阵列4并未完全涵盖阵列3的纵坐标,可参照阵列1和2之间的连接关系连接。即在确定了阵列3的输入单元和输出单元之后,再根据单元间隔数量不大于1的规则,顺序连接输入单元和输出单元之间的其他power switch cell。
在可选的实施方式中,当与起始点和终点相对应电源开关单元位于同一电源开关阵列中时,以第二预设单元间隔将输入单元、其他电源开关单元以及输出单元相连接,第二预设单元间隔数量大于1。即所述预定义规则中的第二预定义规则可以是,在连接过程中,单元间隔数量不大于第二预设数值。根据芯片的规模,可将第二预设数值设置为大于1,例如设置为2或者更大的数值。在芯片规模或power switch cell的实际距离允许的前提下,适当延长单元间隔能够让连线多次来回,可以增加上电时间。通过控制来回的次数,可以有效控制上电时间。特别地,参见图5,对于起始点和终点需要足够接近的情况,例如环形连接,所述单元间隔数量可设置为第三预设数值,例如为3。通过适当延长单元间隔,可以在相邻的power switch cell周围留出空白单元,能够增加多次来回的可能性,使得最后一个阵列中的最后一个power switch cell即终点单元有机会更加接近起始点。
步骤S105,根据所确定的相邻阵列的连接线和阵列内部的连接线,确定所有电源开关单元的连接顺序。
通过步骤S103确定的阵列之间的连接线以及通过步骤S104确定的阵列内部的连接线,能够将所有的power switch cell全部连接起来。与图2所示的连接方式相比较可以看出,在本发明的上述连接方式中,无论是相邻阵列的连接线还是阵列内部的连接线,均未出现较长的连接。该方法保证各个阵列之间的power switch cell连线距离达到最短,最大限度地避免了为修复transition而插入always on buffer的情况,同时可以有效地控制上电时间。
实施例二
参见图6,本发明的另一方面还包括和前述电源开关单元的连接关系优化方法流程完全对应一致的功能模块架构,即本发明实施例还提供了一种电源开关单元的连接关系优化装置,包括:
阵列划分模块(201),用于根据芯片上的电源开关单元之间的距离,将电源开关单元划分为多个电源开关阵列;
输入输出单元确定模块(202),用于确定多个电源开关阵列的输入输出顺序,根据相邻电源开关阵列之间的每个电源开关单元的距离,从每个电源开关阵列的电源开关单元中确定输入单元和输出单元;
阵列间连线模块(203),用于将每个前驱阵列的输出单元与后继阵列的输入单元相连接,作为相邻阵列的连接线;
阵列内连线模块(204),用于在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,作为阵列内部的连接线;以及
连接关系确定模块(205),用于根据所确定的相邻阵列的连接线和阵列内部的连接线,确定所有电源开关单元的连接顺序。
该装置可通过上述实施例一提供的电源开关单元的连接关系优化方法实现。各个模块所实现的具体功能可参见实施例一中的描述,在此不再赘述。
本领域技术人员可以理解,以上所述的电源开关单元的连接关系优化方法和装置的每个步骤或模块的实现细节并不构成对本发明整体方案的限定。本领域技术人员可以根据芯片或电源开关的实际规模、位置或状态,对上述方法和装置所涉及的顺序、参数或算法等作出容易想到的调整。
上文描述了本发明实施例提供的多个实施例,各实施例介绍的各可选方式可在不冲突的情况下相互结合、交叉引用,从而延伸出多种可能的实施例,这些均可认为是本发明实施例披露、公开的实施例。
虽然本发明实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种电源开关单元的连接关系优化方法,其特征在于,包括:
步骤S101,根据芯片上的电源开关单元之间的距离,将电源开关单元划分为多个电源开关阵列;
步骤S102,确定所述多个电源开关阵列的输入输出顺序,根据相邻电源开关阵列之间的每个电源开关单元的距离,从每个电源开关阵列的电源开关单元中确定输入单元和输出单元;
步骤S103,将每个前驱阵列的输出单元与后继阵列的输入单元相连接,作为相邻阵列的连接线;
步骤S104,在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,作为阵列内部的连接线;
步骤S105,根据所确定的相邻阵列的连接线和阵列内部的连接线,确定所有电源开关单元的连接顺序。
2.根据权利要求1所述的电源开关单元的连接关系优化方法,其特征在于,所述根据芯片上的电源开关单元之间的距离,将电源开关单元划分为多个电源开关阵列,进一步包括:
获取距起始点的输入信号的曼哈顿距离小于预设阈值的多个电源开关单元,作为第一电源开关阵列;
从剩余的电源开关单元中获取距所述第一电源开关阵列的曼哈顿距离小于预设阈值的多个电源开关单元,作为第二电源开关阵列;
重复上述步骤,从剩余的电源开关单元中依次获取距前驱阵列的曼哈顿距离小于预设阈值的多个电源开关单元,作为第N电源开关阵列,直到所有的电源开关单元都被划分为电源开关阵列,其中N为整数并且N>2。
3.根据权利要求1所述的电源开关单元的连接关系优化方法,其特征在于,所述从每个电源开关阵列的电源开关单元中确定输入单元和输出单元,进一步包括:
在相邻电源开关阵列中,计算前驱阵列的每个电源开关单元与后继阵列中的每个电源开关单元之间的曼哈顿距离,确定所述曼哈顿距离的最小值所对应的前驱阵列的第一电源开关单元与后继阵列中的第二电源开关单元,将所述第一电源开关单元确定为所述输出单元,将所述第二电源开关单元确定为所述输入单元。
4.根据权利要求3所述的电源开关单元的连接关系优化方法,其特征在于,将纵坐标值相同的第一电源开关单元和第二电源开关单元分别确定为所述输出单元和所述输入单元。
5.根据权利要求1所述的电源开关单元的连接关系优化方法,其特征在于,所述在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,进一步包括:
以第一预设单元间隔将所述输入单元、电源开关阵列中的其他电源开关单元以及所述输出单元相连接,所述第一预设单元间隔数量不大于1。
6.根据权利要求1所述的电源开关单元的连接关系优化方法,其特征在于,所述在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,进一步包括:
当与起始点和终点相对应电源开关单元位于同一电源开关阵列中时,以第二预设单元间隔将所述输入单元、电源开关阵列中的其他电源开关单元以及所述输出单元相连接,所述第二预设单元间隔数量大于1。
7.一种电源开关单元的连接关系优化装置,其特征在于,包括:
阵列划分模块(201),用于根据电源开关单元之间的距离,将电源开关单元划分为多个电源开关阵列;
输入输出单元确定模块(202),用于确定所述多个电源开关阵列的输入输出顺序,根据相邻电源开关阵列之间的每个电源开关单元的距离,从每个电源开关阵列的电源开关单元中确定输入单元和输出单元;
阵列间连线模块(203),用于将每个前驱阵列的输出单元与后继阵列的输入单元相连接,作为相邻阵列的连接线;
阵列内连线模块(204),用于在每个电源开关阵列内部,确定除所述输入单元和输出单元之外其他电源开关单元的连接顺序,作为阵列内部的连接线;以及
连接关系确定模块(205),用于根据所确定的相邻阵列的连接线和阵列内部的连接线,确定所有电源开关单元的连接顺序。
8.根据权利要求7所述的电源开关单元的连接关系优化装置,其特征在于,所述阵列划分模块进一步被配置为:
获取距起始点的输入信号的曼哈顿距离小于预设阈值的多个电源开关单元,作为第一电源开关阵列;
从剩余的电源开关单元中获取距所述第一电源开关阵列的曼哈顿距离小于预设阈值的多个电源开关单元,作为第二电源开关阵列;
重复上述步骤,从剩余的电源开关单元中依次获取距前驱阵列的曼哈顿距离小于预设阈值的多个电源开关单元,作为第N电源开关阵列,直到所有的电源开关单元都被划分为电源开关阵列,其中N为整数并且N>2。
9.根据权利要求7所述的电源开关单元的连接关系优化装置,其特征在于,所述输入输出单元确定模块进一步被配置为:
在相邻电源开关阵列中,计算前驱阵列的每个电源开关单元与后继阵列中的每个电源开关单元之间的曼哈顿距离,确定所述曼哈顿距离的最小值所对应的前驱阵列的第一电源开关单元与后继阵列中的第二电源开关单元,将所述第一电源开关单元确定为所述输出单元,将所述第二电源开关单元确定为所述输入单元。
10.根据权利要求9所述的电源开关单元的连接关系优化装置,其特征在于,所述输入输出单元确定模块进一步被配置为:
将纵坐标值相同的第一电源开关单元和第二电源开关单元分别确定为所述输出单元和所述输入单元。
11.根据权利要求7所述的电源开关单元的连接关系优化装置,其特征在于,所述阵列内连线模块进一步被配置为:
以第一预设单元间隔将所述输入单元、电源开关阵列中的其他电源开关单元以及所述输出单元相连接,所述第一预设单元间隔数量不大于1。
12.根据权利要求7所述的电源开关单元的连接关系优化装置,其特征在于,所述阵列内连线模块进一步被配置为:
当与起始点和终点相对应电源开关单元位于同一电源开关阵列中时,以第二预设单元间隔将所述输入单元、电源开关阵列中的其他电源开关单元以及所述输出单元相连接,所述第二预设单元间隔数量大于1。
CN202111476364.3A 2021-12-06 2021-12-06 一种电源开关单元的连接关系优化方法和装置 Pending CN114239451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111476364.3A CN114239451A (zh) 2021-12-06 2021-12-06 一种电源开关单元的连接关系优化方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111476364.3A CN114239451A (zh) 2021-12-06 2021-12-06 一种电源开关单元的连接关系优化方法和装置

Publications (1)

Publication Number Publication Date
CN114239451A true CN114239451A (zh) 2022-03-25

Family

ID=80753340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111476364.3A Pending CN114239451A (zh) 2021-12-06 2021-12-06 一种电源开关单元的连接关系优化方法和装置

Country Status (1)

Country Link
CN (1) CN114239451A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116776824A (zh) * 2023-08-22 2023-09-19 上海韬润半导体有限公司 一种电源开关自动化串行连接方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116776824A (zh) * 2023-08-22 2023-09-19 上海韬润半导体有限公司 一种电源开关自动化串行连接方法和装置
CN116776824B (zh) * 2023-08-22 2023-11-03 上海韬润半导体有限公司 一种电源开关自动化串行连接方法和装置

Similar Documents

Publication Publication Date Title
CN114239451A (zh) 一种电源开关单元的连接关系优化方法和装置
CN104182556B (zh) 芯片的布局方法
CN114386356A (zh) 芯片设计的布线方法及装置、设备、存储介质
CN109033510B (zh) 基于遗传算法的三维集成电路互连线长度优化方法及装置
CN105069216A (zh) 一种fpga布线方法及装置
US20030221175A1 (en) Automatic placement and routing apparatus for designing integrated circuit that controls its timing using multiple power supplies
JPH07336447A (ja) 電子交換機の回線選択方法
CN111062180B (zh) 一种fpga布线方法及装置
US7091614B2 (en) Integrated circuit design for routing an electrical connection
US20220229962A1 (en) Simulation method and device, power wire topology network, test circuit and storage medium
CN114297959A (zh) 通过裂分线网以提高布线效率的fpga布线方法
US11544438B2 (en) Superconductive circuit splitter placement
US20240160825A1 (en) Method and system for providing fault tolerant layout of massively parallel processing array
Alia et al. Automated module placement and wire routeing according to a structured biplanar scheme in printed boards
JP3214332B2 (ja) 半導体集積回路装置のレイアウト方法
CN114896941B (zh) 一种时钟树的布局优化方法、优化装置和相关设备
Ho et al. Layer minimization in escape routing for staggered-pin-array PCBs
Liu et al. Multilayer pin assignment for macro cell circuits
CN117236253B (zh) 一种fpga布线方法、装置、计算机设备及存储介质
LU503256A1 (en) 2.5d chiplet arrangement method for optimizing communication power consumption
JPH02241062A (ja) 半導体装置のセル配置方法
WO2024102953A1 (en) Method and system for providing fault tolerant layout of massively parallel processing array
CN117592405A (zh) 门控电源单元自动搜寻优化连接方法、装置、产品和介质
JPH03196547A (ja) 半導体集積回路の配置方法
CN115509206A (zh) 一种nand控制芯片的测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination