JP3986717B2 - パス決定方法及び記憶媒体 - Google Patents

パス決定方法及び記憶媒体 Download PDF

Info

Publication number
JP3986717B2
JP3986717B2 JP34230699A JP34230699A JP3986717B2 JP 3986717 B2 JP3986717 B2 JP 3986717B2 JP 34230699 A JP34230699 A JP 34230699A JP 34230699 A JP34230699 A JP 34230699A JP 3986717 B2 JP3986717 B2 JP 3986717B2
Authority
JP
Japan
Prior art keywords
path
area
wiring
search
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34230699A
Other languages
English (en)
Other versions
JP2001160076A (ja
Inventor
博史 浜村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP34230699A priority Critical patent/JP3986717B2/ja
Priority to US09/678,669 priority patent/US6775710B1/en
Publication of JP2001160076A publication Critical patent/JP2001160076A/ja
Application granted granted Critical
Publication of JP3986717B2 publication Critical patent/JP3986717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)
  • Communication Control (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はパス決定方法及び記憶媒体に係り、特に配線領域内の配線経路、通信網内の通信経路、交通システム内の移動経路等のパスの決定を自動的に行うパス決定方法、及び、コンピュータにこのようなパス決定方法で自動的にパスの決定を行わせるプログラムが格納されたコンピュータ読み取り可能な記憶媒体に関する。
【0002】
半導体集積回路やプリント基板上の配線領域内の配線経路、通信網内の通信経路、交通システム内の移動経路等のパスの決定を、コンピュータで自動的に行うことが従来より行われている。配線経路を決定する配線手法、通信経路を決定するルーティング手法、移動経路を決定するナビゲーション手法等は、様々なものが提案されている。
【0003】
【従来の技術】
例えば、半導体集積回路やプリント基板上の配線領域内の配線を設計する場合、近年の回路や素子実装の集積度の向上に伴い、設計が年々困難になっている。このため、LSI等の配線経路は、CADを用いた自動配線手法により決定される。
【0004】
このような自動配線手法によると、任意の配線から順に決定して行き、配線が重なってしまうような場合には、設計者が迂回して重ならないような配線経路を手動で探索して、配線経路を修正する。従って、LSI等の場合には、配線層が複数存在して配線が非常に複雑であるため、このような配線経路の修正には熟練した設計者が必要となり、又、配線経路の修正に時間がかかるため、最終的な配線経路を決定するのにはかなりの時間がかかる。
【0005】
更に、配線領域内の2点間の配線経路は、配線領域の特定の部分に集中する傾向がある。一般的には、配線領域の中央部分では、他の部分に比べて配線経路が集中してしまう。このように、配線領域内で配線経路が局所的に集中してしまうと、配線が重なる確率が高くなり、配線成功率が低下するため、設計者は迂回して重ならないような配線経路を手動で探索して配線経路を修正する作業を頻繁に行う必要が生じる。
【0006】
【発明が解決しようとする課題】
ところが、配線経路が局所的に集中していると、配線経路を設けることが可能な未使用の部分が配線領域内に存在していても、配線経路数が増大するにつれて、配線経路の局所的な集中のために適切な迂回経路が設けられない場合が発生してしまい、このような場合には配線設計を大幅に変更する必要があり、配線設計に膨大な時間がかかってしまうと言う問題があった。
【0007】
又、配線経路の局所的な集中は、設計者が管理するしか方法がないために、結果的には配線領域の利用効率は設計者の熟練度に依存してしまい、設計者の熟練度にかかわらず配線領域の利用効率を一定値以上に維持することは難しいという問題もあった。しかし、配線経路数が増大するにつれて、配線成功率は低下し、設計者が配線経路の局所的な集中を管理したり、適切な迂回路を設けたりする作業を行うことが、実質的に不可能になりつつある。
【0008】
上記の如き問題は、配線経路を決定する配線手法特有のものではなく、通信経路を決定するルーティング手法や、移動経路を決定するナビゲーション手法等の場合にも、同様の問題が発生する。つまり、通信網の場合にも通信経路が局所的に集中する傾向があり、交通システムの場合にも移動経路が局所的に集中する傾向がある。このため、通信網内で通信経路を短時間で高い成功率で決定することが可能なルーティング手法、及び交通システム内で移動経路を短時間で高い成功率で決定することが可能なナビゲーション手法の実現も、上記の問題を解決し得る配線手法の実現と共に望まれていた。
【0009】
そこで、本発明は、パス決定の対象となる領域内で、パスを短時間で高い成功率で決定することが可能で、パス決定の対象となる領域の利用効率を向上可能なパス決定方法、及びコンピュータにこのようなパス決定方法を用いたパスの決定を行わせるプログラムが格納された記憶媒体を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記の課題は、確率的に利用率が第1の所定値以下の第1の領域においてパスを決定するステップと、該第1の領域の該利用率が第2の所定値を超えると、確率的に利用率が該第1の所定値を超え、且つ、該第1の領域とは異なる第2の領域においてパスを決定するステップと、パス決定の対象となる領域全体を所定のサイズに分割して得られる部分領域をパス探索の最小単位とするステップと、各部分領域内のパス収容容量で表される熱容量を各部分領域に割り付けるステップと、接する部分領域間の熱容量の変化に応じて探索速度を制御して2点間のパスを探索するステップとを含むパス決定方法によって達成できる。本発明になるパス決定方法によれば、パス決定の対象となる領域内で、パスを短時間で高い成功率で決定することが可能となり、パス決定の対象となる領域の利用効率も向上可能となる。又、パス決定の対象となる領域の利用効率を更に向上して、高い成功率でパスの決定を短時間で行える。
【0011】
前記パス決定の対象となる領域は配線領域であり、前記パスは該配線領域内の配線経路であり、前記部分領域は該配線領域内の2つの端子で決定されても良い。この場合、配線工程の自動化を更に向上することができる。
上記の課題は、コンピュータにパスの決定を行わせるプログラムを格納したコンピュータ読み取り可能な記憶媒体であって、コンピュータに、確率的に利用率が第1の所定値以下の第1の領域においてパスを決定させる手段と、コンピュータに、該第1の領域の該利用率が第2の所定値を超えると、確率的に利用率が該第1の所定値を超え、且つ、該第1の領域とは異なる第2の領域においてパスを決定させる手段と、コンピュータに、パス決定の対象となる領域全体を所定のサイズに分割して得られる部分領域をパス探索の最小単位とさせる手段と、コンピュータに、各部分領域内のパス収容容量で表される熱容量を各部分領域に割り付けさせる手段と、コンピュータに、隣接する部分領域間の熱容量の変化に応じて探索速度を制御して2点間のパスを探索させる手段とを備えた記憶媒体によっても達成できる。本発明になる記憶媒体によれば、パス決定の対象となる領域内で、パスを短時間で高い成功率で決定することが可能となり、パス決定の対象となる領域の利用効率も向上可能となる。
【0012】
従って、本発明によれば、パス決定の対象となる領域内で、パスを短時間で高い成功率で決定することが可能となり、パス決定の対象となる領域の利用効率も向上可能となる。
【0013】
【発明の実施の形態】
以下に、本発明になるパス決定方法及び記憶媒体の各実施例を、図面と共に説明する。
【0014】
【実施例】
先ず、本発明になるパス決定方法の第1実施例を説明する。本実施例では、本発明が配線手法に適用されている。
VLSIや高密度プリント基板等における高密度・高集積度の配線設計においては、一般的に配線するべき2点間の経路候補が配線領域の中央に集中する傾向がある。このように、配線決定の対象となる配線領域内で配線が局所的に集中する現象が、配線領域内で1以上の箇所で発生すると、配線不能の状態に陥る場合がしばしばある。
【0015】
そこで、本実施例では、このような配線領域内での配線の局所的な集中を回避するために、配線過程において確率的に利用率の低い領域を優先的に使用し、この領域の利用率がある程度上がった時点で、確率的に利用率の高い他の領域を配線に開放して使用する。この結果、配線領域の全域にわたって均等利用を図ることができ、配線領域の利用効率を向上すると共に、配線成功率を向上することができる。
【0016】
各領域の配線への開放は、熱平衡と熱伝導のモデルを利用して、動的に制御する。図1は、熱モデルの概念図である。同図中、縦軸は温度T、横軸は隣接スペースの境界を示す。又、Tbは熱平衡点の温度、i,i+1は夫々スペースを示す。
2点間の配線経路探索は、熱伝導のモデルに基づき、本実施例の場合は迷路法を利用して行われる。具体的には、配線領域全体をを所定のサイズに分割して得られる部分領域(以下、スペースと言う)を配線経路探索の最小単位とし、各スペース内の配線の収容容量で表される状態量を各スペースに割り付け、隣接するスペース間の状態量の変化に応じて探索速度を制御して2点間の配線経路を探索する。本実施例の場合、上記状態量は、温度に対応し、隣接するスペース間の状態量の変化は、隣接するスペース間の温度勾配の大きさに対応する。このため、迷路法における探索波の伝播速度は、隣接するスペース間の温度勾配の大きさに応じて制御され、本明細書ではこのような配線経路探索を、後述する如く変速迷路法と呼ぶものとする。変速迷路法によると、スペースが配線経路の構成単位となるため、本実施例による配線経路の決定は、概略配線経路の決定に好適である。
【0017】
尚、迷路法以外に、例えば、探索基本アルゴリズム(ラインサーチ法等)を用いても本実施例を実現できる。
次に、本実施例における(1.1)スペース分割と配線資源の定義、(1.2)状態量の設定、(1.3)状態変化の計算、及び(1.4)配線経路の決定方法について説明する。
【0018】
(1.1)スペース分割と配線資源の定義
図2は、スペース分割と容量モデルを説明する図であり、同図(a)はスペースiのモデル、同図(b)は容量モデルを示す。
図2(a)に示すように、ある任意のスペースiは、例えば配線基板上の配線領域10全体をある大きさで分割された1つの立方体として定義される。ここで、配線領域10は、必ずしも均一に分割される必要はない。
【0019】
図2(b)に示すように、スペースiは、4つのエッジと呼ばれる側面j(j=0〜3)と、スペースi内に存在するビアと呼ばれる配線層間の中継用ホールの集合体とからなる。各エッジjは、配線の通過可能本数を示す配線容量Cij E を有し、ビア集合体は、使用可能ビア数を示すビア容量Ci V を有する。これらの容量Cij E ,Ci V は、スペースiにおける配線資源を意味する。
【0020】
(1.2)状態量の設定
先ず、配線要求量の予測と初期温度分布は、次のようにして求める。即ち、配線領域10内の全てのスペースi上のエッジ及びビア集合体に対して、全配線工程を通して使用されるであろう量(要求量)を、確率的に次式(1),(2)に基づいて求め、夫々の初期値TE0,TV0として割り付ける。
【0021】
【数1】
Figure 0003986717
【0022】
ここで、ijはスペースiのエッジj(j=0〜3)、Weは配線するべき2ピン間を囲む最小矩形内の総エッジ数、Cij E はエッジjのエッジ容量、wireは総配線数を表す。
【0023】
【数2】
Figure 0003986717
【0024】
ここで、Seは配線するべき2ピン間を囲む最小矩形内の総スペース数、Ci V はスペースiのビア容量、wireは総配線数を表す。
図3は、スペースiの初期温度を示す図である。又、図4は、2つのピンA,B間の配線の確率的利用領域を示す図である。
配線資源と熱容量は、次のようにして求める。つまり、スペースiにおける4辺のエッジ容量Cij E 、j=0,1,2,3及びビア容量Ci V を配線資源として、熱容量に対応付ける。
【0025】
又、配線資源の使用量と熱量は、次のように求める。即ち、実際の配線工程において、各スペースi内の各エッジj上を通過する配線本数及びビアの使用量は、次の如くであり、熱量に対応する。
エッジ使用量: Qij E (j=0,1,2,3)
ビア使用量: Qi V
配線状態関数と温度変化は、次のように求める。各スペースiの4辺のエッジjとビア集合体における使用状態を示す量は、次式(3),(4)で表され、温度変化に対応付けられる。
【0026】
エッジ状態関数: Tij E =Tij E0±ΔTij E 式(3)
ビア状態関数: Ti V =Ti V0±ΔTi V 式(4)
ここで、温度変化ΔT、熱量変化ΔQ及び熱容量Cの間には、次式(5)の関係が成り立つ。
ΔT=(1/C)×ΔQ 式(5)
(1.3)状態変化の計算
熱伝導、熱平衡の概念に基づいて、配線処理工程における状態の変化を以下に説明するようにモデル化する。
【0027】
1単位の熱量の移動経路を、2ピン間(ワイヤ)の配線経路に対応付けるとすると、1単位の熱量がスペースiのエッジj上を移動した後の温度上昇ΔTij E は、ΔTij E =1/Cij E で表し、移動後のエッジjの温度Tij E は、Tij E ←Tij E +ΔTij E で表す。同様にして、熱量の移動経路がスペースi上で方向を変える、即ち、ビアを使用した場合の温度上昇ΔTi V は、ΔTi V =1/Ci V で表し、移動後のスペースiの温度Ti V は、Ti V ←Ti V +ΔTi V で表す。
【0028】
他方、1単位の熱量がスペースiのエッジj上を通過したことによる温度上昇ΔTij E 及びビアを使用したことによる温度上昇ΔTi V の反作用、即ち、平衡に近づこうとする現象として、スペースiのエッジj及びビア集合iの温度に対して、Tj <Tk の関係にある各スペースk(k=1,...,m)上のエッジ及びビア集合の熱量がスペースiのエッジj及びビア集合に移動すると考えられる。移動する熱量は、各々エッジj及びビア集合との温度勾配τjl(l=1,...,p)に比例し、距離djlに反比例する。
【0029】
この場合、温度は次のように下降するものとする。図5は、スペースiにおける温度変化の概念図である。同図中、縦軸は温度T、横軸はスペース番号を示す。つまり、スペースkのエッジjの温度変化Tkl E は、Tkl E ←Tkl E −(1/Ckl E ){(τjl/djl)/(τj1/dj1+...+τjp/djp)}で表され、スペースkのビア集合k及び温度変化Tk V は、Tk V ←Tk V −(1/Ck V ){(τij/dik)/(τi1/di1+...+τik/dik)}で表される。
【0030】
(1.4)配線経路の決定方法
本実施例で用いる2ピン間の配線経路の探索の基本アルゴリズムは、所謂迷路法である。つまり、上記の如く求めたスペース上のエッジ間の温度勾配τの大きさの比を探索波の伝播速度として経路探索を行う。これに加え、従来の迷路法では等速探索であるのに対し、本実施例では変速探索を行うので、本実施例で用いる探索アルゴリズムを変速迷路法と言うものとする。
【0031】
温度勾配の定義は、次のように行われる。図6は、スペースiにおけるエッジ間の温度勾配を説明する図である。同図中、ハッチングで示す矢印は、探索波の先端を示す。着目するスペースi上のエッジ間の温度勾配は、探索波が進入するエッジをj、エッジjに対向するエッジをmとすると、エッジmがjと対面関係にある場合にはτjm=Tj E −Tm E で表され、エッジmがjと側面関係にある場合にはτjm=Tj E −(Tm E +α×Ti V )で表される。ここで、αは定数である。
【0032】
又、波面伝播速度の定義は、次のように行われる。図7は、変速迷路法の伝播波形を説明する図であり、図8は、比較のために、従来の迷路法の伝播波形を説明する図である。
着目するスペースiのエッジjから同じスペースi内の対向する3辺k,l,mへの探索波は、温度勾配が正の辺に向かって伝播し、夫々の速度vjk,vjl,vjmは、対向するエッジ間の温度勾配の相対値に比例するものとする。つまり、v∝rであるものとする。
【0033】
探索波の先端Wは、各スペースのエッジ間で与えられる伝播速度vの大きさに比例して、図7に示す如く波状的に伝播する。又、各スペースにおける探索波の伝播速度vは、着目するエッジから対向エッジへの到達に要する波状数ωで表される。波状数ωと伝播速度vとの間には、ω=1/vなる関係が成立する。従って、図8に示すように伝播速度vが一定である従来の迷路法の場合と比較すると、本実施例では変速迷路法を用いるので、伝播速度vの変化に伴い探索波が図7に示すように変化する。
【0034】
経路探索における単位区間、即ち、スペース内のエッジ間を伝播する探索波の波状数ωは、各伝播エッジ間の温度勾配τの逆数を、最大値1、次式(6)のように、最小値Nとして正規化した値で示すことができる。式(6)中、ω,Nはいずれも正の整数である。
1≦ω≦N 式(6)
図9は、スペース内の探索波の伝播を説明する図である。同図中、(a)はスペース内の探索波を示し、(b)はスペース内の対向する3辺k,l,mに対する波状数ω、即ち、伝播時間を示す。
【0035】
次に、本実施例における経路探索の処理手順を、図10と共に説明する。図10は、経路探索処理を説明するフローチャートである。
図10において、ステップS1は、スペース分割と容量の設定を行う。具体的には、図2に示す配線領域10を、X方向xグリッド、Y方向yグリッドのサイズを有するスペースに分割し、各スペースの4辺のエッジ及びビア集合に対して、上記(1.1)項で説明したように、容量Cij E ,Ci V を割り付ける。
【0036】
ステップS2は、ネット分解を行う。具体的には、配線対象となる全てのネットを、接続するべきピンペア(ワイヤ)に分解する。
ステップS3は、初期温度状態の設定を行う。具体的には、上記(1.2)項で説明した計算式に従って、全てのスペースの初期温度を求める。
ステップS4は、全てのピンペアの選択が終了したか否かを判定する。具体的には、全てのピンペアに対して配線が終了したか否かを判定する。ステップS4の判定結果がYESであると、処理は終了する。他方、ステップS5の判定結果がNOであると、処理はステップS5へ進む。
【0037】
ステップS5は、配線するべきピンペアを、配線経路の短い順に1つずつ選択する。
ステップS6は、経路探索を、変速迷路法を用いて行う。具体的には、変速迷路法により、2ピンA,B間の配線経路を求める。一方のピンAからの探索波が他方のピンBに到達するか、或いは、同一ネット内の既配線に衝突した(T分岐となる)時点で探索波の伝播を止め、到達した探索波の中から最も距離の短い経路を選択し、選択された経路をピンA,B間の配線経路として確定する。又、探索波が全てのスペースを通過したにも関わらず、目標ピンB又は同一ネットの既配線に到達しない場合には、配線不能とみなす。
【0038】
ステップS7は、経路探索が成功したか否かを判定する。具体的には、経路探索により経路が確定したか、或いは、配線不能のために経路が確定しないかを判定する。ステップS7の判定結果がNOであると、処理はステップS4へ戻り、次のピンペアに対する経路探索が開始される。他方、ステップS7の判定結果がYESであると、処理はステップS8へ進む。
【0039】
ステップS8は、ピンA,B間の確定した配線経路に対して、上記(1.3)項で説明した計算式に従って温度状態の更新を行い、処理はステップS4へ戻る。
尚、ステップS7の判定結果がNOの場合は、配線不能と判定された箇所を記録したり、メッセージと共に表示したりしても良い。
【0040】
図11は、パス決定方法の実施例を実現するコンピュータシステムを示す斜視図である。本実施例では、デスクトップ型のコンピュータシステムが使用されているが、携帯型のコンピュータシステムも同様に使用可能である。
図11に示すコンピュータシステム100は、大略CPUやディスクドライブ装置等を内蔵した本体部101、本体部101からの指示により、表示画面102a上に画像を表示するディスプレイ102、コンピュータシステム100に種々の情報を入力するためのキーボード103、ディスプレイ102の表示画面102a上の任意の位置を指定するマウス104、外部のデータベースなどにアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードするモデム105等を有する。
【0041】
ディスク110等の可搬型記録媒体に格納されるか、モデム105等の通信装置を使って他のコンピュータシステムの記録媒体106からダウンロードされる自動配線プログラムは、コンピュータシステム100に入力されてコンパイルされる。本発明になる記憶媒体は、自動配線プログラムを格納した、例えばディスク110等の記録媒体からなる。本発明になる記憶媒体を構成する記録媒体は、ディスク110、ICカードメモリ、フロッピーディスク、光磁気ディスク、CD−ROM等の可搬型記録媒体に限定されるものではなく、モデム105やLAN等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
【0042】
図12は、コンピュータシステム100の本体部101内の要部の構成を説明するブロック図である。同図中、本体部101は、大略バス200により接続されたCPU201と、RAMやROM等からなるメモリ部202と、ディスク110用のディスクドライブ203と、ハードディスクドライブ204とからなる。図示は省略するが、ディスプレイ102、キーボード103、マウス104等は、バス200を介してCPU201に接続されていても、直接CPU201に接続されていても良い。
【0043】
尚、コンピュータシステム100の構成は、図11及び図12に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。
本発明になる記憶媒体の一実施例に格納されている自動配線プログラムは、CPU201に少なくとも図10に示す経路探索処理を行わせるプログラム部分を含む。
【0044】
ところで、本発明は、配線経路を決定する配線手法への適用に限定されるものではなく、通信経路を決定するルーティング手法や、移動経路を決定するナビゲーション手法等にも、同様に適用可能である。つまり、通信網の場合にも通信経路が局所的に集中する傾向があり、交通システムの場合にも移動経路が局所的に集中する傾向がある。このため、上記実施例と同様の手法により、通信網内で通信経路を短時間で高い成功率で決定することが可能なルーティング手法、及び交通システム内で移動経路を短時間で高い成功率で決定することが可能なナビゲーション手法の実現も可能となる。
【0045】
具体的には、パス決定方法は、確率的に利用率が第1の所定値以下の第1の領域においてパスを決定するステップと、第1の領域の利用率が第2の所定値を超えると、確率的に利用率が第1の所定値を超え、且つ、第1の領域とは異なる第2の領域においてパスを決定するステップとを含めば良い。この場合、第1の所定値及び前記第2の所定値は、互いに異なる値であっても、或いは、等しい値であっても良い。又、パス決定の対象となる領域全体を所定のサイズに分割して得られる部分領域をパス探索の最小単位とするステップと、各部分領域内のパス収容容量で表される状態量を各部分領域に割り付けるステップと、隣接する部分領域間の状態量の変化に応じて探索速度を制御して2点間のパスを探索するステップとを更に含むようにしても良い。
【0046】
本発明が配線手法に適用される場合は、パス決定の対象となる領域は配線領域であり、パスは配線領域内の配線経路であり、部分領域は配線領域内の2つの端子で決定され、状態量の変化は隣接する部分領域間の温度勾配の大きさである。
又、本発明が通信経路を決定するルーティング手法に適用される場合は、パスは通信網内の通信経路であり、部分領域は通信網内の2つのノードで決定され、状態量は前記通信網の帯域である。
【0047】
更に、本発明が移動経路を決定するナビゲーション手法に適用される場合は、パスは交通システム内の移動経路であり、部分領域は交通システム内の2つの流入流出拠点で決定され、状態量は交通システム内の移動経路の幅である。移動経路の幅とは、例えば道路幅である。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【0048】
【発明の効果】
本発明によれば、パス決定の対象となる領域内で、パスを短時間で高い成功率で決定することが可能となり、パス決定の対象となる領域の利用効率も向上可能となる。
【図面の簡単な説明】
【図1】熱モデルの概念図である。
【図2】スペース分割と容量モデルを説明する図である。
【図3】スペースiの初期温度を示す図である。
【図4】2つのピンA,B間の配線の確率的利用領域を示す図である。
【図5】スペースiにおける温度変化の概念図である。
【図6】スペースiにおけるエッジ間の温度勾配を説明する図である。
【図7】変速迷路法の伝播波形を説明する図である。
【図8】従来の迷路法の伝播波形を説明する図である。
【図9】スペース内の探索波の伝播を説明する図である。
【図10】経路探索処理を説明するフローチャートである。
【図11】パス決定方法の一実施例を実現するコンピュータシステムを示す斜視図である。
【図12】コンピュータシステムの本体部の要部の構成を示すブロック図である。
【符号の説明】
100 コンピュータシステム
110 ディスク
201 CPU

Claims (3)

  1. 確率的に利用率が第1の所定値以下の第1の領域においてパスを決定し、
    該第1の領域の該利用率が第2の所定値を超えると、確率的に利用率が該第1の所定値を超え、且つ、該第1の領域とは異なる第2の領域においてパスを決定し、
    パス決定の対象となる領域全体を所定のサイズに分割して得られる部分領域をパス探索の最小単位とし、
    各部分領域内のパス収容容量で表される熱容量を各部分領域に割り付け、
    隣接する部分領域間の熱容量の変化に応じて探索速度を制御して2点間のパスを探索し、
    前記パス決定の対象となる領域は配線領域であり、前記パスは該配線領域内の配線経路であり、前記部分領域は該配線領域内の2つの端子で決定され、前記隣接する部分領域間の熱容量の変化は前記隣接する部分領域間の温度勾配の大きさであることを特徴とする、コンピュータによるパス決定方法。
  2. 着目する部分領域i上のエッジ間の温度勾配は、探索波が進入するエッジをj、該エッジjに対向するエッジをmとすると、該エッジmが該エッジjと対面関係にある場合にはτjm=T −T で表され、該エッジmが該エッジjと側面関係にある場合にはτjm=T −(T +α×T )で表され、αは定数であり、
    該探索波の先端Wは、各部分領域のエッジ間で与えられる伝播速度vの大きさに比例して波状的に伝播し、
    各部分領域における該探索波の伝播速度vは、着目するエッジから対向エッジへの到達に要する波状数ωで表され、
    波状数ωと伝播速度vとの間には、ω=1/vなる関係が成立することを特徴とする、請求項1記載のコンピュータによるパス決定方法。
  3. コンピュータにパスの決定を行わせるプログラムを格納したコンピュータ読み取り可能な記憶媒体であって、該プログラムは、
    該コンピュータに、確率的に利用率が第1の所定値以下の第1の領域においてパスを決定させる手順と、
    該コンピュータに、該第1の領域の該利用率が第2の所定値を超えると、確率的に利用率が該第1の所定値を超え、且つ、該第1の領域とは異なる第2の領域においてパスを決定させる手順と、
    該コンピュータに、パス決定の対象となる領域全体を所定のサイズに分割して得られる部分領域をパス探索の最小単位とさせる手順と、
    該コンピュータに、各部分領域内のパス収容容量で表される熱容量を各部分領域に割り付けさせる手順と、
    該コンピュータに、隣接する部分領域間の熱容量の変化に応じて探索速度を制御して2点間のパスを探索させる手順とを含み、
    前記パス決定の対象となる領域は配線領域であり、前記パスは該配線領域内の配線経路であり、前記部分領域は該配線領域内の2つの端子で決定され、前記隣接する部分領域間の熱容量の変化は前記隣接する部分領域間の温度勾配の大きさであることを特徴とする、コンピュータ読み取り可能な記憶媒体。
JP34230699A 1999-12-01 1999-12-01 パス決定方法及び記憶媒体 Expired - Fee Related JP3986717B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34230699A JP3986717B2 (ja) 1999-12-01 1999-12-01 パス決定方法及び記憶媒体
US09/678,669 US6775710B1 (en) 1999-12-01 2000-10-04 Path determination method and computer-readable storage medium determining a path within a path determination region with an improved utilization efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34230699A JP3986717B2 (ja) 1999-12-01 1999-12-01 パス決定方法及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2001160076A JP2001160076A (ja) 2001-06-12
JP3986717B2 true JP3986717B2 (ja) 2007-10-03

Family

ID=18352715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34230699A Expired - Fee Related JP3986717B2 (ja) 1999-12-01 1999-12-01 パス決定方法及び記憶媒体

Country Status (2)

Country Link
US (1) US6775710B1 (ja)
JP (1) JP3986717B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009243893A (ja) * 2008-03-28 2009-10-22 Nippon Telegr & Teleph Corp <Ntt> 経路探索装置、経路探索方法、及び経路探索プログラム
JP5776413B2 (ja) 2011-07-28 2015-09-09 富士通株式会社 回路設計支援装置、回路設計支援方法および回路設計支援プログラム
US9298874B2 (en) 2014-02-07 2016-03-29 Qualcomm Incorporated Time-variant temperature-based 2-D and 3-D wire routing
US20150227667A1 (en) 2014-02-07 2015-08-13 Qualcomm Incorporated Temperature-based wire routing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2664465B2 (ja) * 1989-03-15 1997-10-15 富士通株式会社 半導体装置のセル配置方法
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
JPH04130968A (ja) * 1990-09-21 1992-05-01 Toshiba Corp ニューラルネットワークを用いた配線方式
JP3219500B2 (ja) * 1991-12-27 2001-10-15 株式会社東芝 自動配線方法
JP3564295B2 (ja) * 1998-05-22 2004-09-08 富士通株式会社 セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体
WO2000038228A1 (fr) * 1998-12-22 2000-06-29 Fujitsu Limited Appareil et procede de cablage brute et support d'enregistrement conservant un programme de cablage brute
US6295634B1 (en) * 1999-04-02 2001-09-25 International Business Machines Corporation Wiring design apparatus, wiring determination apparatus and methods thereof

Also Published As

Publication number Publication date
JP2001160076A (ja) 2001-06-12
US6775710B1 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
Cong et al. DUNE: A multi-layer gridless routing system with wire planning
US6996512B2 (en) Practical methodology for early buffer and wire resource allocation
US8386984B2 (en) Interconnect routing methods of integrated circuit designs
US7299442B2 (en) Probabilistic congestion prediction with partial blockages
JP2759573B2 (ja) 回路基板の配線パターン決定方法
US8015534B2 (en) Method and apparatus for estimating core size in designing semiconductor integrated circuit
JPH03188650A (ja) 配線経路処理方法、配線経路処理システム、及び半導体集積回路
JP2005506588A (ja) ルーティングのための方法および装置
WO2000038228A1 (fr) Appareil et procede de cablage brute et support d&#39;enregistrement conservant un programme de cablage brute
Tang et al. A survey on steiner tree construction and global routing for vlsi design
US6694502B2 (en) Data structure for fine-grid multi-level VLSI routing and method for storing the data structure in a computer readable medium
JP3986717B2 (ja) パス決定方法及び記憶媒体
US10902175B1 (en) Cross-hierarchical block pin placement
Chang et al. Pseudo pin assignment with crosstalk noise control
CN113591427A (zh) 考虑单位移动和复杂布线约束的增量三维全局布线方法
US6567966B2 (en) Interweaved integrated circuit interconnects
US10943051B1 (en) Metal fill shape removal from selected nets
Hanchate et al. A linear time algorithm for wire sizing with simultaneous optimization of interconnect delay and crosstalk noise
Xiang et al. Min-cost flow-based algorithm for simultaneous pin assignment and routing
Ranjan et al. Fast floorplanning for effective prediction and construction
JPH10173058A (ja) 配置配線方法
JP3548398B2 (ja) 概略経路決定方法および概略経路決定方式
JP3229235B2 (ja) 配線整形方法及び装置、禁止領域半径決定方法及び装置
JP3954253B2 (ja) Lsiフロアプラン決定装置及び方法並びにプログラム記録媒体
JP2751199B2 (ja) 配線経路探索方式及び装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees