JP3954253B2 - Ｌｓｉフロアプラン決定装置及び方法並びにプログラム記録媒体 - Google Patents
Ｌｓｉフロアプラン決定装置及び方法並びにプログラム記録媒体 Download PDFInfo
- Publication number
- JP3954253B2 JP3954253B2 JP31072499A JP31072499A JP3954253B2 JP 3954253 B2 JP3954253 B2 JP 3954253B2 JP 31072499 A JP31072499 A JP 31072499A JP 31072499 A JP31072499 A JP 31072499A JP 3954253 B2 JP3954253 B2 JP 3954253B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- block
- floor plan
- value
- parent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩのフロアプランを決定するＬＳＩフロアプラン決定装置及び方法と、その装置の実現に用いられるプログラムを記録したプログラム記録媒体とに関し、特に、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定できるようにするＬＳＩフロアプラン決定装置及び方法と、その装置の実現に用いられるプログラムを記録したプログラム記録媒体とに関する。
【０００２】
最近の回路技術の進歩に伴って、ＬＳＩ（特にＶＬＳＩ）の集積度の向上と回路規模の増大には目覚ましいものがある。集積度の向上、回路規模の増大に伴い、１つのＬＳＩチップに含まれるブロックやＲＡＭの個数が増大し、人手でフロアプランをレイアウトすると必ずしも最適なレイアウトが求まらず、しかも時間がかかる。そこで、最適なフロアプランを短い処理時間で求め、そのＴＡＴを上上げていく技術の構築が叫ばれている。
【０００３】
【従来の技術】
ＬＳＩを自動レイアウトする場合、先ず最初に、ＬＳＩの持つ機能などを分割して、それを実現するためのチップ面積を求め、それらのチップ面積に応じて、ＬＳＩチップを複数の四角形の領域に分割することでＬＳＩのフロアプランを決定するという処理を行う。
【０００４】
このＬＳＩのフロアプランの決定方法として、slicing treeによるフロアプランの最適化方法が広く用いられている。
【０００５】
slicing treeによるフロアプランでは、階層的に繰り返し分割を行って、個々のＬＳＩブロックの四角形の形状とその位置とを求めることになる。この階層構造は、Ｐolish expressionという文字列で表現されることになる。
【０００６】
例えば、図２２（ａ）に示すフロアプランは、縦に分割するカットラインを「＊」、横に分割するカットラインを「＋」で表すならば、図２２（ｂ）に示すように、
１６＋３５＊２＋７４＋＊＊
というＰolish expressionで表現されることになる。ここで、この「＊」や「＋」はオペレータ（operator）と呼ばれ、数字の部分はオペランド（operand ）と呼ばれている。
【０００７】
slicing treeによるフロアプランでは、このＰolish expressionを変形することによりslicing treeのツリー構造を変形することで最適化を行う。
【０００８】
最適化のアルゴリズムとしては、例えば、Ｓimulated Ａnnealing（以下、ＳＡと略記する）が用いられる。
【０００９】
このＳＡでは、図２３に示すように、Ｐolish expressionの初期解Ｓ0 と初期温度Ｔ0 とを設定し、温度が規定の終了温度Ｔx に到達するまでの間、設定された各温度Ｔにおいて、Ｐolish expressionにオペレーションを施すことで、Ｐolish expressionをＳからＳ’に変形することを想定して、そのときのＳのコストCost(S) とＳ’のコストCost(S')とを算出し、それから、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
を算出して、その値が０〜１の間で発生するランダム値よりも大きいときにはＳをＳ’に変形し、小さいときには変形しないことを繰り返していって、その繰り返し回数が規定回数MaxCountに到達するときに、温度ＴをＴx に向けて減少させていくことで、Ｐolish expressionの最適解を求めていくという方法である。
【００１０】
Ｐolish expressionの変形のオペレーションとしては、Ｐolish expressionの持つ２つの隣接するオペランドを交換するとか、Ｐolish expressionの中からある部分を取り出して、そこに含まれるオペレータの補集合（「＊」→「＋」、「＋」→「＊」に変換する）を取るといったものが用意されている。
【００１１】
ＳＡでは、「Cost(S')＜Cost(S) 」のときには、
ｅ-[Cost(S')-Cost(S)]/T ＞１
となるので、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）＝１
となり、これから、０〜１の間で発生するランダム値よりも必ず大きくなることで、ＳはＳ’に必ず変形されることになる。すなわち、コストが小さくなる（高い評価値になる）ときには、ＳはＳ’に必ず変形されることになる。
【００１２】
これに対して、「Cost(S')＞Cost(S) 」のときには、
ｅ-[Cost(S')-Cost(S)]/T ＝ｍ＜１
但し、ｍは温度Ｔが高いほど１に近づく
となるので、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）＜１
となり、これから、０〜１の間で発生するランダム値に応じて、ＳはＳ’に変形されたり変形されなかったりする。このとき、温度が高いときほど、ＳはＳ’に変形される確率が高くなる。
【００１３】
すなわち、ＳＡでは、温度が高い初期の状態にあるときには、コストが悪くなっても、ＳはＳ’に変形されていくことがある。このことにより、初期解にとらわれることがなくなり、他の最適化のアルゴリズムに比べて、よりよい解が得られる可能性がある。
【００１４】
【発明が解決しようとする課題】
従来技術に従うslicing treeによるＬＳＩのフロアプランでは、Ｐolish expressionの規定する分割形態に従い、各ＬＳＩブロックの面積に応じて最終的なカットラインを線引きするというように、各ＬＳＩブロックの面積だけを考慮して分割を行っており、その形状については考慮していないことから、形状の規定されたＬＳＩブロックを配置する必要がある場合に、それらのＬＳＩブロックの配置が可能となるフロアプランを生成できないという問題点がある。
【００１５】
すなわち、ＬＳＩチップには固定形状のＲＡＭなどを実装することがあるが、従来技術に従うslicing treeによるＬＳＩのフロアプランでは、ＬＳＩブロックの形状については考慮していないことから、ＲＡＭなどのような固定形状のＬＳＩブロックを配置する必要がある場合に、それらのＬＳＩブロックの配置が可能となるフロアプランを生成できないという問題点がある。
【００１６】
本発明はかかる事情を鑑みてなされたものであって、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定できるようにする新たなＬＳＩフロアプラン決定装置及び方法の提供と、その装置の実現に用いられるプログラムを記録した新たなプログラム記録媒体の提供とを目的とする。
【００１７】
【課題を解決するための手段】
図１に本発明の原理構成を図示する。
【００１８】
図中、１は本発明を具備するＬＳＩフロアプラン決定装置であって、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定するものである。
【００１９】
本発明のＬＳＩフロアプラン決定装置１は、ブロック情報管理手段１０と、ネットリスト管理手段１１と、実行手段１２と、割付手段１３と、決定手段１４とを備える。
【００２０】
このブロック情報管理手段１０は、フロアプランの処理対象となるＬＳＩブロックのＩＤに対応付けて、そのＬＳＩブロックの面積と、そのＬＳＩブロックが固定形状を有するのか有しないかの情報と、そのＬＳＩブロック内に配線されるネット数などの情報を管理する。ネットリスト管理手段１１は、複数のＬＳＩブロックに接続されるネットのＩＤに対応付けて、そのネットに接続されるＬＳＩブロックのＩＤを管理する。
【００２１】
実行手段１２は、固定形状のＬＳＩブロックを省略する形に従いつつ、ＬＳＩのフロアプランとなるＬＳＩブロックの配置関係をツリー構造で記述する配置関係記述文の初期解を入力あるいは生成する。
【００２２】
割付手段１３は、固定形状のＬＳＩブロックに対して、それを内包する親となる非固定形状の親ＬＳＩブロックの初期値を割り付ける。
【００２３】
決定手段１４は、配置関係記述文などを操作し、その評価値を求めて、それに従って配置関係記述文などを変更するのか否かを決定することを繰り返していくことで、ＬＳＩのフロアプランを決定する。
【００２４】
ここで、本発明のＬＳＩフロアプラン決定装置１の持つ機能は具体的にはプログラムで実現されるものであり、このプログラムは、フロッピィディスクなどに格納されたり、サーバなどのディスクなどに格納され、それらから本発明のＬＳＩフロアプラン決定装置１にインストールされてメモリ上で動作することで、本発明を実現することになる。
【００２９】
このように構成される本発明のＬＳＩフロアプラン決定装置１では、実行手段１２は、固定形状のＬＳＩブロックを省略する形に従いつつ、ＬＳＩのフロアプランとなるＬＳＩブロックの配置関係をツリー構造で記述する配置関係記述文の初期解を入力あるいは生成し、これを受けて、割付手段１３は、固定形状のＬＳＩブロックに対して、それを内包する親となる非固定形状の親ＬＳＩブロックの初期値を割り付ける。
【００３０】
これを受けて、決定手段１４は、親ＬＳＩブロックを操作対象に含めつつ、配置関係記述文を操作し、その操作前の配置関係記述文の規定するフロアプランのコスト値と、その操作後の配置関係記述文の規定するフロアプランのコスト値とに基づいて、その操作についての評価値を求め、かつ、このコスト値の算出にあたって、親ＬＳＩブロックに係るコスト値については、その親ＬＳＩブロック自身の持つコスト値とその親ＬＳＩブロックが内包する固定形状のＬＳＩブロックの持つコスト値との和に基づいてコスト値を求めることにより、その操作についての評価値を求めて、それに従って配置関係記述文及び／又は親ＬＳＩブロックを変更するのか否かを決定することを繰り返していくことで、ＬＳＩのフロアプランを決定する。
このとき、決定手段は、フロアプランのコスト値として、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長が指定される配線長を越えるのか否かに応じて算出されるペナルティ値の総和を用いることがある。
また、決定手段は、フロアプランのコスト値として、各ＬＳＩブロックの持つブロック内配線長の総和と、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和との合計値を用いることがある。
また、決定手段は、フロアプランのコスト値として、各ＬＳＩブロックの持つブロック内配線長の総和と、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和と、該ブロック間配線長が指定される配線長を越えるのか否かに応じて算出されるペナルティ値の総和との合計値を用いることがある。
また、決定手段は、ブロック内配線長を算出するにあたって、ＬＳＩブロックの縦横の和とそのＬＳＩブロック内に配線されるネット数との乗算値に応じた値を、各ＬＳＩブロックの持つブロック内配線長として算出することがある。
また、決定手段は、ブロック間配線長を算出するにあたって、ネットに接続されるＬＳＩブロックの中心を完全に含む四角形の縦横の和を、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長として算出することがあり、このとき、固定形状ＬＳＩブロックについては、ブロック中心を用いるのではなくて、実際の端子位置を用いて四角形を特定することがある。
【００３１】
このようにして、本発明のＬＳＩフロアプラン決定装置１によれば、固定形状を持つＬＳＩブロックについては、固定形状を持たないＬＳＩブロックにマージする形態で、ＬＳＩのフロアプランを決定できるようになる。
【００３２】
これにより、固定形状を持つＬＳＩブロックは、固定形状を持たないＬＳＩブロックとマージされることになることで、その固定形状を保持できる可能性が高くなり、従って、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定できるようになる。
【００３９】
【発明の実施の形態】
以下、実施の形態に従って本発明を詳細に説明する。
【００４０】
図２に、本発明のＬＳＩフロアプラン決定装置１の一実施例を図示する。
【００４１】
この実施例に従う本発明のＬＳＩフロアプラン決定装置１は、ブロックテーブル２０と、ネットリストテーブル２１と、ＳＡの最適化アルゴリズムに従ってＬＳＩのフロアプランを決定するＬＳＩフロアプラン決定プログラム２２と、ＬＳＩフロアプラン決定プログラム２２の処理に必要となる初期化処理を実行する初期化処理実行プログラム２３とを備える。
【００４２】
ここで、ＬＳＩフロアプラン決定プログラム２２や初期化処理実行プログラム２３は、計算機が読み取り可能な半導体メモリなどの適当な記録媒体に格納することができる。
【００４３】
本発明の説明に先立って、本発明に関連するＬＳＩフロアプランの決定処理（以下、本発明に関連する第１のＬＳＩフロアプランの決定処理と称する）について説明する。
図３に、本発明に関連する第１のＬＳＩフロアプランの決定処理で用いられるブロックテーブル２のテーブルデータの一例を図示し、図４に、本発明に関連する第１のＬＳＩフロアプランの決定処理で用いられるネットリストテーブル２１のテーブルデータの一例を図示する。
【００４４】
図３に示すブロックテーブル２０は、ＬＳＩフロアプラン決定プログラム２２の処理対象となるＬＳＩブロックのＩＤに対応付けて、そのＬＳＩブロックの面積と、そのＬＳＩブロック内に配線されるネット数と、そのＬＳＩブロックが固定形状であるのか否か示すフラグ（固定形状フラグ）と、固定形状のＬＳＩブロックについてはその大きさ（ｘ，ｙ）と、固定形状のＬＳＩブロックについてはその姿勢となる回転コード（どういう向きで固定形状ＬＳＩブロックを配置するのかを指示するコード）とを管理する。
【００４５】
一方、ネットリストテーブル２１は、図４に示すように、複数のＬＳＩブロックに接続されるネットのＩＤに対応付けて、そのネットに接続されるＬＳＩブロックのＩＤを管理する。例えば、「１」というネットＩＤのネットに接続されるＬＳＩブロックは、「１」と「３」と「６」と「７」というＬＳＩブロックであるということを管理するのである。
【００４６】
図５に、本発明に関連する第１のＬＳＩフロアプランの決定処理を実現する初期化処理実行プログラム２３の実行する処理フローの一例を図示し、図６及び図７に、この決定処理を実現するＬＳＩフロアプラン決定プログラム２２の実行する処理フローの一例を図示する。次に、これらの処理フローに従って、本発明に関連する第１のＬＳＩフロアプランの決定処理について説明する。
【００４７】
初期化処理実行プログラム２３は、起動されると、図５の処理フローに示すように、先ず最初に、ステップ１で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付ける回転コードの初期値を生成して、ブロックテーブル２０の対応する回転コードのエントリー域に書き込む。
【００４８】
例えば、図３に示すように、「１」という固定形状ＬＳＩブロックに対しては、「１」という回転コードの初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、「３」という回転コードの初期値を割り付けるのである。
【００４９】
続いて、ステップ２で、ブロックテーブル２０に格納されるＬＳＩブロックのＩＤを用いて、乱数を使って、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成する。
【００５０】
例えば、図２２（ｂ）に示したような、
１６＋３５＊２＋７４＋＊＊
というＰolish expressionの初期解を生成するのである。
【００５１】
このようにして、初期化処理実行プログラム２３は、起動されると、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成するとともに、そのＰolish expressionに記述される固定形状ＬＳＩブロックに対して、それの姿勢となる回転コードの初期値を割り付けるのである。
【００５２】
この初期化処理実行プログラム２３の実行する初期化処理を受けて、ＬＳＩフロアプラン決定プログラム２２は、図６の処理フローに従って、最適なＬＳＩのフロアプランの決定する。
【００５３】
すなわち、ＬＳＩフロアプラン決定プログラム２２は、起動されると、図６の処理フローに示すように、先ず最初に、ステップ１で、ＳＡで定義される初期温度Ｔを設定する。続いて、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったのか否かを判断して、小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことに対応して、処理を終了する。
【００５４】
一方、温度Ｔが規定の終了温度Ｔx よりも大きいことを判断するときには、ステップ３に進んで、カウンタの値Ｃを０にセットする。続いて、ステップ４で、カウンタ値Ｃが規定の最大値を越えたのか否かを判断して、越えていないことを判断するときには、ステップ５に進んで、Ｐolish expressionあるいは固定形状ＬＳＩブロックに割り付けられる回転コードに対してオペレーションを施す。
【００５５】
例えば、図７の処理フローに示すように、０，１，２の値を取る乱数を発生して、その乱数値が０を取るときには、Ｐolish expressionの持つ隣接する２つのオペランド（どのオペランドを選択するのかについては別途乱数などを使って決定する）を交換し、その乱数値が１を取るときには、Ｐolish expressionの持つある部分のオペレータ（どの部分を処理するのかについては別途乱数などを使って決定する）の補集合を取り、その乱数値が２を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられる回転コードを変更（どの値に変更するのかについては別途乱数などを使って決定する）するというオペレーションを施すのである。
【００５６】
ここで、オペランドを交換する処理や、オペレータの補集合を取る処理や、回転コードを変更する処理は、それぞれその処理を行う関数が用意されていて、それを呼び出すことで実行される。
【００５７】
また、図７の処理フローでは、オペランドを交換するか、オペレータの補集合を取るか、回転コードを変更するというオペレーションを施しているが、オペランドを交換するとともに回転コードを変更したり、オペレータの補集合を取るとともに回転コードを変更するといったようなオペレーションを施すことも可能である。
【００５８】
続いて、ステップ６で、そのステップ５での操作により変形されたＰolish expressionの規定するＬＳＩフロアプランで、固定形状ＬＳＩブロックの配置が可能であるのか否かを判断（大きさと回転コードの指定する姿勢とで判断する）して、その配置が不可能であることを判断するときには、ステップ５に戻っていくことで、Ｐolish expressionあるいは固定形状ＬＳＩブロックに割り付けられる回転コードに対して次のオペレーションを施していく。
【００５９】
すなわち、ＬＳＩブロックの面積だけを考慮する従来技術と異なって、本発明に関連する第１のＬＳＩフロアプランの決定処理では、固定形状ＬＳＩブロックに対して、その姿勢となる回転コードを割り付ける構成を採っているので、Ｐolish expressionの規定するＬＳＩフロアプランでは、固定形状ＬＳＩブロックの配置が不可能となることが起こる。これから、オペレーションを施すことでＰolish expressionを変形すると、固定形状ＬＳＩブロックの配置が可能であるのか否かを判断して、配置が不可能であると判断するときには、そのＰolish expressionについては採用せずに、ステップ５に戻って、次のＰolish expressionを生成していくように処理するのである。
【００６０】
一方、ステップ６で、固定形状ＬＳＩブロックの配置が可能であることを判断するときには、ステップ７に進んで、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定する。
【００６１】
このコストとして、例えば、各ＬＳＩブロックの持つブロック内配線長の総和と、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和との合計値で定義される配線コストを用いることが可能である。
【００６２】
この各ＬＳＩブロックの持つブロック内配線長の総和として定義される配線コスト（COST１）は、例えば、
COST１＝Σhalf-perimeter-intra-block(i) ×ｐ×block-intra-net(i)
の式に従って算出する。
【００６３】
ここで、「half-perimeter-intra-block(i) 」はＬＳＩブロックｉの内部に配線される１つのネットの配線長、ｐは重み、「block-intra-net(i)」はＬＳＩブロックｉの内部に配線されるネットの本数（ブロックテーブル２０に登録されるブロック内ネット本数）である。
【００６４】
「half-perimeter-intra-block(i) 」は、例えば、図８（ａ）に示すように、Ｐolish expressionの規定するＬＳＩフロアプランで配置されるＬＳＩブロックｉの持つ縦の長さと横の長さとの合計値で算出する。言うまでもなく、固定形状ＬＳＩブロックについては、ブロックテーブル２０に登録される縦の長さと横の長さとの合計値となる。
【００６５】
一方、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和として定義される配線コスト（COST２）は、例えば、
COST２＝Σhalf-perimeter-inter-block(j)
の式に従って算出する。
【００６６】
ここで、「half-perimeter-inter-block(j) 」はネットｊの配線長であって、例えば、図８（ｂ）に示すように、ネットｊと接続されているＬＳＩブロックの中心を完全に含む四角形の持つ縦の長さと横の長さとの合計値で算出する。このとき、ネットｊが固定形状ＬＳＩブロックの端子と接続される場合には、ＬＳＩブロックの中心に代えて、その実際の端子位置を使って上記の四角形を決定していくことが好ましい。なお、各ネットがどのＬＳＩブロックと接続されているのかについては、ネットリストテーブル２１を参照することで入手する。
【００６７】
更に、配線コストとして、上述した配線コスト（COST１）と配線コスト（COST２）との合計値に加えて、「half-perimeter-inter-block(j) 」で求めたネットｊの配線長がユーザの指定する「net-length(j) 」を越えていたら１、越えていなかったら０を割り当てることで定義されるペナルティ値の総和
COST３＝Σlength-violation(j) ×ｑ
但し、ｑは重み
を加えることも可能である。
【００６８】
すなわち、ユーザと対話することで、図９に示すような「net-length(j) 」を管理するネットテーブルを作成して、「half-perimeter-inter-block(j) 」で求めたネットｊの配線長がこの「net-length(j) 」を越えていたら１、越えていなかったら０を割り当てることで定義されるペナルティ値の総和を配線コストに加えることも可能である。
【００６９】
このペナルティ値の総和として定義される配線コスト（COST３）を用いると、タイミングがクリティカルなネットが、指定された配線長に入る場合に高いコストが与えられることで、できるだけ指定された配線長に入るようにと、ＬＳＩのフロアプランの最適化が制御されることになる。
【００７０】
ここで、ブロック内配線長の総和で定義される配線コスト（COST１）と、ブロック間配線長の総和で定義される配線コスト（COST２）と、ペナルティ値の総和として定義される配線コスト（COST３）との合計値を最終的な配線コストとして用いるではなくて、ペナルティ値の総和として定義される配線コスト（COST３）のみを最終的な配線コストとして用いることも可能である。
【００７１】
図６の処理フローの説明に戻るならば、ステップ７で、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定すると、続いて、ステップ８で、０〜１の間に入る乱数値を発生する。
【００７２】
続いて、ステップ９で、その発生した乱数値がステップ７で決定したmin 値よりも小さいのか否かを判断して、小さいことを判断するときには、ステップ１０に進んで、オペレーションを施した後のＰolish expression（回転コード）を新たなＰolish expression（回転コード）とすることで、Ｐolish expression（回転コード）を変更し、一方、大きいことを判断するときには、ステップ１０の処理を行うことなく、オペレーションを施す前のＰolish expression（回転コード）を有効とすることで、Ｐolish expression（回転コード）を変更しないように処理する。
【００７３】
続いて、ステップ１１で、カウンタ値Ｃの値を１つインクリメントしてから、ステップ４に戻っていく。
【００７４】
ステップ４ないしステップ１１の処理を繰り返していくことで、設定される温度ＴでＰolish expressionの変更を繰り返していくときに、ステップ４で、その繰り返し処理を所定の回数分行ったことを判断すると、ステップ１２に進んで、温度Ｔを所定の温度だけ低くして、ステップ２に戻っていくことで、前回よりも低い温度で、Ｐolish expressionの変更を繰り返していく。
【００７５】
そして、この繰り返し処理を実行していくときに、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことを判断して、処理を終了する。
【００７６】
このようにして、ＬＳＩフロアプラン決定プログラム２２は、本発明に関連する第１のＬＳＩフロアプランの決定処理を実現する場合には、固定形状のＬＳＩブロックについては、その固定形状がくずれないように制御しつつ、その配置の姿勢も制御しながら、ＳＡの最適化アルゴリズムに従って、ＬＳＩフロアプランを決定するように処理するのである。
【００７７】
次に、本発明の実施例について説明する。
【００７８】
この実施例では、図１０に示すように、固定形状ＬＳＩブロック（図中の「１」と「５」）を、固定形状を持たないいずれかのＬＳＩブロックに内包させつつ、その親となるＬＳＩブロックについても操作対象としながらＳＡを実行することで、ＬＳＩのフロアプランを決定するように処理する。
【００７９】
この実施例に従う場合、固定形状ＬＳＩブロックは、決定されたＬＳＩフロアプランの中で、必ずしもその形状が保証される訳ではないが、固定形状を持たないいずれかのＬＳＩブロックとマージされることになるので、そのマージされた大きな面積の中でその形状が保証される可能性は高く、従って、有効なＬＳＩのフロアプランを決定できる可能性は極めて高い。
【００８０】
図１１に、この実施例で用いられるブロックテーブル２０のテーブルデータの一実施例を図示する。
【００８１】
この実施例に従うブロックテーブル２０は、ＬＳＩフロアプラン決定プログラム２２の処理対象となるＬＳＩブロックのＩＤに対応付けて、そのＬＳＩブロックの面積と、そのＬＳＩブロック内に配線されるネット数と、そのＬＳＩブロックが固定形状であるのか否か示すフラグ（固定形状フラグ）と、固定形状のＬＳＩブロックについてはそれが所属する親ＬＳＩブロックのＩＤとを管理する。
【００８２】
図１２に、この実施例に従う場合の初期化処理実行プログラム２３の実行する処理フローの一実施例、図１３及び図１４に、この実施例に従う場合のＬＳＩフロアプラン決定プログラム２２の実行する処理フローの一実施例を図示する。次に、これらの処理フローに従って、この実施例によるＬＳＩフロアプランの決定処理について詳細に説明する。
【００８３】
初期化処理実行プログラム２３は、起動されると、図１２の処理フローに示すように、先ず最初に、ステップ１で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付ける親ＬＳＩブロックのＩＤの初期値（重複しないようにすることが好ましい）を生成して、ブロックテーブル２０の対応する親ＬＳＩブロックＩＤのエントリー域に書き込む。
【００８４】
例えば、図１１に示すように、「１」という固定形状ＬＳＩブロックに対しては、「６」という親ＬＳＩブロックＩＤの初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、「３」という親ＬＳＩブロックＩＤの初期値を割り付けるのである。
【００８５】
続いて、ステップ２で、固定形状ＬＳＩブロックを処理対象から外しつつ、ブロックテーブル２０に格納されるＬＳＩブロックのＩＤを用いて、乱数を使って、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成する。例えば、図１０に示したＬＳＩフロアプランを規定する
６３２＋＊７４＋＊
というＰolish expressionの初期解を生成するのである。
【００８６】
このとき、「６」というＬＳＩブロックの面積は、「６」というＬＳＩブロック自身の面積と、その配下となる「１」という固定形状ＬＳＩブロックの面積との合計値となる。また、「３」というＬＳＩブロックの面積は、「３」というＬＳＩブロック自身の面積と、その配下となる「５」という固定形状ＬＳＩブロックの面積の合計値となる。
【００８７】
更に、「６」というＬＳＩブロックの持つブロック内ネット本数は、「６」というＬＳＩブロック自身の持つブロック内ネット本数と、その配下となる「１」という固定形状ＬＳＩブロックの持つブロック内ネット本数と、「６」と「１」という固定形状ＬＳＩブロックとの間を接続するネット本数との合計値となる。また、「３」というＬＳＩブロックの持つブロック内ネット本数は、「３」というＬＳＩブロック自身の持つブロック内ネット本数と、その配下となる「５」という固定形状ＬＳＩブロックの持つブロック内ネット本数と、「３」と「５」という固定形状ＬＳＩブロックとの間を接続するネット本数との合計値となる。
【００８８】
このようにして、初期化処理実行プログラム２３は、起動されると、固定形状ＬＳＩブロックに対して、それを包含する親ＬＳＩブロックのＩＤを割り付けるとともに、それらの固定形状ＬＳＩブロックを処理対象から外しつつ、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成するのである。
【００８９】
この初期化処理実行プログラム２３の実行する初期化処理を受けて、ＬＳＩフロアプラン決定プログラム２２は、図１３の処理フローに従って、最適なＬＳＩフロアプランの決定する。
【００９０】
すなわち、ＬＳＩフロアプラン決定プログラム２２は、起動されると、図１３の処理フローに示すように、先ず最初に、ステップ１で、ＳＡで定義される初期温度Ｔを設定する。続いて、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったのか否かを判断して、小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことに対応して、処理を終了する。
【００９１】
一方、温度Ｔが規定の終了温度Ｔx よりも大きいことを判断するときには、ステップ３に進んで、カウンタの値Ｃを０にセットする。続いて、ステップ４で、カウンタ値Ｃが規定の最大値を越えたのか否かを判断して、越えていないことを判断するときには、ステップ５に進んで、Ｐolish expressionあるいは固定形状ＬＳＩブロックが所属する親ＬＳＩブロックのＩＤに対してオペレーションを施す。
【００９２】
例えば、図１４の処理フローに示すように、０，１，２の値を取る乱数を発生して、その乱数値が０を取るときには、Ｐolish expressionの持つ隣接する２つのオペランド（どのオペランドを選択するのかについては別途乱数などを使って決定する）を交換し、その乱数値が１を取るときには、Ｐolish expressionの持つある部分のオペレータ（どの部分を処理するのかについては別途乱数などを使って決定する）の補集合を取り、その乱数値が２を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられる親ＬＳＩブロックのＩＤ（どの値に変更するのかについては別途乱数などを使って決定する）を変更するというオペレーションを施すのである。
【００９３】
ここで、親ＬＳＩブロックのＩＤが変更されるときには、それまで親であったＬＳＩブロックの面積／ブロック内ネット本数と、新たに親となったＬＳＩブロックの面積／ブロック内ネット本数とが変更されることになる。
【００９４】
また、オペランドを交換する処理や、オペレータの補集合を取る処理や、親ＬＳＩブロックのＩＤを変更する処理は、それぞれその処理を行う関数が用意されていて、それを呼び出すことで実行される。
【００９５】
また、図１４の処理フローでは、オペランドを交換するか、オペレータの補集合を取るか、親ＬＳＩブロックのＩＤを変更するというオペレーションを施しているが、オペランドを交換するとともに親ＬＳＩブロックのＩＤを変更したり、オペレータの補集合を取るとともに親ＬＳＩブロックのＩＤを変更するといったようなオペレーションを施すことも可能である。
【００９６】
続いて、ステップ６で、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定する。
【００９７】
ここで、このとき用いるコストとしては、例えば、上述したように、ＬＳＩブロック内配線長の総和で定義される配線コスト（COST１）と、ＬＳＩブロック間配線長の総和で定義される配線コスト（COST２）との合計値を用いる。
【００９８】
続いて、ステップ７で、０〜１の間に入る乱数値を発生し、続くステップ８で、その発生した乱数値が決定したmin 値よりも小さいのか否かを判断する。
【００９９】
この判断処理により、発生した乱数値が決定したmin 値よりも小さいことを判断するときには、ステップ９に進んで、オペレーションを施した後のＰolish expression（親ＬＳＩブロックＩＤ）を新たなＰolish expression（親ＬＳＩブロックＩＤ）とすることで、Ｐolish expression（親ＬＳＩブロックＩＤ）を変更し、一方、大きいことを判断するときには、ステップ９の処理を行うことなく、オペレーションを施す前のＰolish expression（親ＬＳＩブロックＩＤ）を有効とすることで、Ｐolish expression（親ＬＳＩブロックＩＤ）を変更しないように処理する。
【０１００】
続いて、ステップ１０で、カウンタ値Ｃの値を１つインクリメントしてから、ステップ４に戻っていく。
【０１０１】
ステップ４ないしステップ１０の処理を繰り返していくことで、設定される温度ＴでＰolish expressionの変更を繰り返していくときに、ステップ４で、その繰り返し処理を所定の回数分行ったことを判断すると、ステップ１１に進んで、温度Ｔを所定の温度だけ低くして、ステップ２に戻っていくことで、前回よりも低い温度で、Ｐolish expressionの変更を繰り返していく。
【０１０２】
そして、この繰り返し処理を実行していくときに、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことを判断して、処理を終了する。
【０１０３】
このようにして、ＬＳＩフロアプラン決定プログラム２２は、本発明を実現する場合には、固定形状のＬＳＩブロックについては、固定形状を持たないＬＳＩブロックにマージするように制御しつつ、ＳＡの最適化アルゴリズムに従ってＬＳＩフロアプランを決定するように処理するのである。
【０１０４】
次に、本発明に関連するＬＳＩフロアプランの他の決定処理（以下、本発明に関連する第２のＬＳＩフロアプランの決定処理と称する）について説明する。
【０１０５】
本発明に関連する第２のＬＳＩフロアプランの決定処理では、図１５に示すように、ＳＡを実行するにあたって、固定形状ＬＳＩブロックの固定形状を考慮しない形でＬＳＩのフロアプランを決定し、そのフロアプランのコストを算出するときに、固定形状ＬＳＩブロックがパッキングできることになるようにとカットラインをブレークして、その状態でコストを算出していくように処理している。
【０１０６】
これにより、本発明に関連する第２のＬＳＩフロアプランの決定処理では、固定形状ＬＳＩブロックがその固定形状を保持したままパッキングされることに対して高いコストが与えられることで、固定形状ＬＳＩブロックができる限りその固定形状を保持したまま配置されることになるようにと、ＬＳＩのフロアプランの最適化が制御されることになる。
【０１０７】
図１６に、本発明に関連する第２のＬＳＩフロアプランの決定処理で用いられるブロックテーブル２のテーブルデータの一例を図示する。
【０１０８】
この図１６に示すブロックテーブル２０は、ＬＳＩフロアプラン決定プログラム２２の処理対象となるＬＳＩブロックのＩＤに対応付けて、そのＬＳＩブロックの面積と、そのＬＳＩブロック内に配線されるネット数と、そのＬＳＩブロックが固定形状であるのか否か示すフラグ（固定形状フラグ）と、固定形状のＬＳＩブロックについてはその大きさ（ｘ，ｙ）と、固定形状のＬＳＩブロックについてはその姿勢となる回転コードと、固定形状のＬＳＩブロックについてはパッキング優先順位と、固定形状のＬＳＩブロックについてはパッキング優先方向とを管理する。
【０１０９】
このパッキング優先順位は、どういう順番に従って、固定形状ＬＳＩブロックのパッキングを実行していくのかを規定している。図１６の例で説明するならば、先ず最初に、「１」という固定形状ＬＳＩブロックについてパッキングを行い、次に、「５」という固定形状ＬＳＩブロックについてパッキングを行うことになる。
【０１１０】
一方、このパッキング優先方向は、どういう方向を優先してパッキングを実行していくのかを規定している。図１６の例で説明するならば、「１」という固定形状ＬＳＩブロックについては、「ＵＬＲＤ（上方向→左方向→右方向→下方向）」という順に方向を優先させてパッキングを行い、「５」という固定形状ＬＳＩブロックについては、「ＤＬＲＵ（下方向→左方向→右方向→上方向）」という順に方向を優先させてパッキングを行うことになる。
【０１１１】
図１７に、本発明に関連する第２のＬＳＩフロアプランの決定処理を実現する初期化処理実行プログラム２３の実行する処理フローの一例を図示し、図１８ないし図２０に、この決定処理を実現するＬＳＩフロアプラン決定プログラム２２の実行する処理フローの一例を図示する。次に、これらの処理フローに従って、本発明に関連する第２のＬＳＩフロアプランの決定処理について説明する。
【０１１２】
初期化処理実行プログラム２３は、起動されると、図１７の処理フローに示すように、先ず最初に、ステップ１で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付ける回転コードの初期値を生成して、ブロックテーブル２０の対応する回転コードのエントリー域に書き込む。
【０１１３】
例えば、図１６に示すように、「１」という固定形状ＬＳＩブロックに対しては、「１」という回転コードの初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、「３」という回転コードの初期値を割り付けるのである。
【０１１４】
続いて、ステップ２で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付けるパッキング優先順位の初期値を生成して、ブロックテーブル２０の対応するパッキング優先順位のエントリー域に書き込む。
【０１１５】
例えば、図１６に示すように、「１」という固定形状ＬＳＩブロックに対しては、第１順位というパッキング優先順位の初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、第２順位というパッキング優先順位の初期値を割り付けるのである。
【０１１６】
続いて、ステップ３で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付けるパッキング優先方向の初期値を生成して、ブロックテーブル２０の対応するパッキング優先方向のエントリー域に書き込む。
【０１１７】
例えば、図１６に示すように、「１」という固定形状ＬＳＩブロックに対しては、「ＵＬＲＤ」というパッキング優先方向の初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、「ＤＬＲＵ」というパッキング優先方向の初期値を割り付けるのである。
【０１１８】
続いて、ステップ４で、ブロックテーブル２０に格納されるＬＳＩブロックのＩＤを用いて、乱数を使って、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成する。
【０１１９】
例えば、図２２（ｂ）に示したような、
１６＋３５＊２＋７４＋＊＊
というＰolish expressionの初期解を生成するのである。
【０１２０】
このようにして、初期化処理実行プログラム２３は、起動されると、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成するとともに、そのＰolish expressionに記述される固定形状ＬＳＩブロックに対して、回転コード／パッキング優先順位／パッキング優先方向の初期値を割り付けるのである。
【０１２１】
この初期化処理実行プログラム２３の実行する初期化処理を受けて、ＬＳＩフロアプラン決定プログラム２２は、図１８の処理フローに従って、最適なＬＳＩのフロアプランを決定する。
【０１２２】
すなわち、ＬＳＩフロアプラン決定プログラム２２は、起動されると、図１８の処理フローに示すように、先ず最初に、ステップ１で、ＳＡで定義される初期温度Ｔを設定する。続いて、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったのか否かを判断して、小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことに対応して、処理を終了する。
【０１２３】
一方、温度Ｔが規定の終了温度Ｔx よりも大きいことを判断するときには、ステップ３に進んで、カウンタの値Ｃを０にセットする。続いて、ステップ４で、カウンタ値Ｃが規定の最大値を越えたのか否かを判断して、越えていないことを判断するときには、ステップ５に進んで、Ｐolish expressionあるいは固定形状ＬＳＩブロックに割り付けられる回転コードやパッキング優先順位やパッキング優先方向に対してオペレーションを施す。
【０１２４】
例えば、図１９の処理フローに示すように、０，１，２，３，４の値を取る乱数を発生して、その乱数値が０を取るときには、Ｐolish expressionの持つ隣接する２つのオペランド（どのオペランドを選択するのかについては別途乱数などを使って決定する）を交換し、その乱数値が１を取るときには、Ｐolish expressionの持つある部分のオペレータ（どの部分を処理するのかについては別途乱数などを使って決定する）の補集合を取り、その乱数値が２を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられる回転コードを変更（どの値に変更するのかについては別途乱数などを使って決定する）し、その乱数値が３を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられるパッキング優先順位を変更（どの値に変更するのかについては別途乱数などを使って決定する）し、その乱数値が４を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられるパッキング優先方向を変更（どの値に変更するのかについては別途乱数などを使って決定する）するというオペレーションを施すのである。
【０１２５】
ここで、オペランドを交換する処理や、オペレータの補集合を取る処理や、回転コードを変更する処理や、パッキング優先順位を変更する処理や、パッキング優先方向を変更する処理は、それぞれその処理を行う関数が用意されていて、それを呼び出すことで実行される。
【０１２６】
また、図１９の処理フローでは、オペランドを交換するか、オペレータの補集合を取るか、回転コードを変更するか、パッキング優先順位を変更するか、パッキング優先方向を変更するというオペレーションを施しているが、これらのオペレーションを組み合わせたものを施すことも可能である。
【０１２７】
続いて、ステップ６で、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定する。
【０１２８】
ここで、このとき用いるコストとしては、例えば、上述したように、ＬＳＩブロック内配線長の総和で定義される配線コスト（COST１）と、ＬＳＩブロック間配線長の総和で定義される配線コスト（COST２）との合計値を用いる。
【０１２９】
このコストの算出にあたって、固定形状ＬＳＩブロックについては、オペレーションを施した後のＰolish expressionの規定する領域にパッキングできるのか否かを判定して、パッキングできないときにはＬＳＩブロックを区切るカットラインをブレークさせることでそのパッキングを実現して、その状態でコストを算出していくように処理する。
【０１３０】
すなわち、ステップ５で、Ｐolish expressionにオペレーションを施した後、ステップ６に進むと、図２０の処理フローに示すように、先ず最初に、ステップ６０で、全ての固定形状ＬＳＩブロックを選択したのか否かを判断して、全ての固定形状ＬＳＩブロックを選択していないことを判断するときには、ステップ６１に進んで、割り付けられるパッキング優先順位に従って、未選択の固定形状ＬＳＩブロックの中から優先順位の最も高いものを１つ選択する。
【０１３１】
続いて、ステップ６２で、その選択した固定形状ＬＳＩブロックに割り付けられる回転コード及びパッキング優先方向に従って、オペレーションの施したＰolish expressionの規定する領域に、その選択した固定形状ＬＳＩブロックをパッキングすることを試みる。
【０１３２】
続いて、ステップ６３で、そのパッキング処理により固定形状ＬＳＩブロックがパッキングできたのか否かを判断して、パッキングできないことを判断するときには、ステップ６４に進んで、パッキングができるまで、未ブレーク（break)のカットライン（ＬＳＩブロックを区画するライン）の内の最下位レベルのものをブレークさせていく。
【０１３３】
例えば、図１５に示す例で説明するならば、「１」という固定形状ＬＳＩブロックがＰolish expressionの規定する領域にパッキングできないときには、「６」という非固定形状のＬＳＩブロックとの間を区切るカットライン▲１▼をブレークさせていくことで、「１」という固定形状ＬＳＩブロックのパッキングを実現するのである。また、「５」という固定形状ＬＳＩブロックがＰolish expressionの規定する領域にパッキングできないときには、「３」という非固定形状のＬＳＩブロックとの間を区切るカットライン▲２▼をブレークさせていくことで、「５」という固定形状ＬＳＩブロックのパッキングを実現するのである。
【０１３４】
ここで、最下位レベルのカットラインからブレークさせていくのは、Ｐolish expressionの規定するＬＳＩフロアプランの配置形態をできる限り崩さないようにすることに、その理由がある。
【０１３５】
そして、ステップ６４の処理を終了すると、ステップ６０に戻る。また、ステップ６３でパッキングできたことを判断するときには、ステップ６４の処理を行うことなく、そのままステップ６０に戻る。
【０１３６】
一方、ステップ６０で、全ての固定形状ＬＳＩブロックを選択したことを判断すると、ステップ６５に進んで、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出する。
【０１３７】
そして、この後、図１８の処理フローのステップ６では、上述したように、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定する処理を行う。
【０１３８】
ここで、図１５の下段に示す図から分かるように、カットラインをブレークさせると、そのブレークさせたカットラインにより区切られるＬＳＩブロックの形状が四角形でなくなることになるので、その非四角形のＬＳＩブロックについては、例えば適当なアルゴリズムに従って四角形に変形することで、上述した配線コストのCOST１，２を求めたり、例えば非四角形の重心を求めて、その重心を上述した四角形の中心の代わりに用いることで、上述した配線コストのCOST２を求めることなどにより、配線コストを算出していくように処理することになる。
【０１３９】
図１８の処理フローの説明に戻るならば、ステップ６で、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定すると、続いて、ステップ７で、０〜１の間に入る乱数値を発生する。
【０１４０】
続いて、ステップ８で、その発生した乱数値がステップ６で決定したmin 値よりも小さいのか否かを判断して、小さいことを判断するときには、ステップ９に進んで、オペレーションを施した後のＰolish expression（回転コード／パッキング優先順位／パッキング優先方向）を新たなＰolish expression（回転コード／パッキング優先順位／パッキング優先方向）とすることで、Ｐolish expression（回転コード／パッキング優先順位／パッキング優先方向）を変更し、一方、大きいことを判断するときには、ステップ１０の処理を行うことなく、オペレーションを施す前のＰolish expression（回転コード／パッキング優先順位／パッキング優先方向）を有効とすることで、Ｐolish expression（回転コード／パッキング優先順位／パッキング優先方向）を変更しないように処理する。
【０１４１】
続いて、ステップ１０で、カウンタ値Ｃの値を１つインクリメントしてから、ステップ４に戻っていく。
【０１４２】
ステップ４ないしステップ１０の処理を繰り返していくことで、設定される温度ＴでＰolish expressionの変更を繰り返していくときに、ステップ４で、その繰り返し処理を所定の回数分行ったことを判断すると、ステップ１１に進んで、温度Ｔを所定の温度だけ低くして、ステップ２に戻っていくことで、前回よりも低い温度で、Ｐolish expressionの変更を繰り返していく。
【０１４３】
そして、この繰り返し処理を実行していくときに、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことを判断して、処理を終了する。
【０１４４】
このようにして、本発明に関連する第２のＬＳＩフロアプランの決定処理では、ＬＳＩフロアプラン決定プログラム２２は、ＳＡを実行するにあたって、固定形状ＬＳＩブロックの固定形状を考慮しない形でＬＳＩのフロアプランを決定して、そのフロアプランのコストを算出するときに、固定形状ＬＳＩブロックがパッキングできることになるようにとカットラインをブレークさせて、その状態でコストを算出していく。
【０１４５】
これにより、本発明に関連する第２のＬＳＩフロアプランの決定処理では、固定形状ＬＳＩブロックがその固定形状を保持したままパッキングされることに対して高いコストが与えられることで、固定形状ＬＳＩブロックができる限りその固定形状を保持したまま配置されることになるようにと、ＬＳＩのフロアプランの最適化が制御されることになる。
【０１４６】
この処理を実行していくあたって、ＬＳＩフロアプラン決定プログラム２２は、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックに対して重点的にオペレーションを施していくことで、固定形状ＬＳＩブロックができる限りその固定形状を保持したまま配置されることになるようにと制御する構成を採ることがある。
【０１４７】
この構成を採る場合には、例えば、図２１に示すように、第１回目として、０，１，２，３，４，５の値を取る乱数を発生して、その乱数値が０を取るときには、Ｐolish expressionの持つ隣接する２つのオペランドを交換するというオペレーションを施し、その乱数値が１を取るときには、Ｐolish expressionの持つある部分のオペレータの補集合を取るというオペレーションを施し、その乱数値が２を取るときには、固定形状ＬＳＩブロックに割り付けられる回転コードを変更するというオペレーションを施し、その乱数値が３を取るときには、固定形状ＬＳＩブロックに割り付けられるパッキング優先順位を変更するというオペレーションを施し、その乱数値が４を取るときには、固定形状ＬＳＩブロックに割り付けられるパッキング優先方向を変更するというオペレーションを施すとともに、その乱数値が５を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として設定する処理を行う。
【０１４８】
そして、第１回目の乱数発生で、乱数値５が発生した場合には、続いて、第２回目として、０，１，２，３，４の値を取る乱数を発生して、その乱数値が０を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、Ｐolish expressionの持つ隣接する２つのオペランドを交換するというオペレーションを施し、その乱数値が１を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、Ｐolish expressionの持つある部分のオペレータの補集合を取るというオペレーションを施し、その乱数値が２を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、固定形状ＬＳＩブロックに割り付けられる回転コードを変更するというオペレーションを施し、その乱数値が３を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、固定形状ＬＳＩブロックに割り付けられるパッキング優先順位を変更するというオペレーションを施し、その乱数値が４を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、固定形状ＬＳＩブロックに割り付けられるパッキング優先方向を変更するというオペレーションを施す処理を行う。
【０１４９】
この第１回目に発生する乱数によりオペレーションの施されるＬＳＩブロックは、ブレークさせたカットラインよりも上位のツリーレベルに位置するＬＳＩブロックと、下位のツリーレベルに位置するＬＳＩブロックとの両方であるのに対して、この第２回目に発生する乱数によりオペレーションの施されるＬＳＩブロックは、ブレークさせたカットラインよりも下位のツリーレベルに位置するＬＳＩブロックのみである。
【０１５０】
これにより、ＬＳＩフロアプラン決定プログラム２２は、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックに対して重点的にオペレーションを施していくことができるようになる。
【０１５１】
図示実施例に従って本発明を説明したが、これに限定されるものではない。例えば、実施例では、最適化のアルゴリズムとしてＳＡを用いる構成を採ったが、本発明は、その他の最適化アルゴリズムを用いる場合にも、そのまま適用できる。
【０１５２】
また、実施例では、Ｐolish expressionの初期解を自動生成する構成を採ったが、ユーザにより作成されたＰolish expressionの初期解を入力していくようにする構成を採ってもよい。
【０１５３】
【発明の効果】
以上説明したように、本発明によれば、固定形状を持つＬＳＩブロックについては、固定形状を持たないＬＳＩブロックにマージする形態で、ＬＳＩのフロアプランを決定できるようになる。
【０１５６】
これにより、固定形状を持つＬＳＩブロックは、固定形状を持たないＬＳＩブロックとマージされることになることで、その固定形状を保持できる可能性が高くなり、従って、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定できるようになる。
【０１５９】
そして、本発明によれば、固定形状を持つＬＳＩブロックの配置位置を指定できるようにするＬＳＩのフロアプランを決定するときにあって、配線長がなるべく短くなる形態で、そのフロアプランを決定できるようになる。
【０１６０】
そして、本発明によれば、固定形状を持つＬＳＩブロックの配置位置を指定できるようにするＬＳＩのフロアプランを決定するときにあって、タイミングがクリティカルな配線については、その配線が指定された配線長に入る形態で、そのフロアプランを決定できるようになる。
【図面の簡単な説明】
【図１】 本発明の原理構成図である。
【図２】 本発明の一実施例である。
【図３】 ブロックテーブルの一例である。
【図４】 ネットリストテーブルの一例である。
【図５】 初期化処理実行プログラムの処理フローである。
【図６】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図７】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図８】 コスト計算の説明図である。
【図９】 ネットテーブルの説明図である。
【図１０】 本発明の実施形態例の説明図である。
【図１１】 ブロックテーブルの一実施例である。
【図１２】 初期化処理実行プログラムの処理フローである。
【図１３】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図１４】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図１５】 本発明に関連する発明の説明図である。
【図１６】 ブロックテーブルの一例である。
【図１７】 初期化処理実行プログラムの処理フローである。
【図１８】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図１９】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図２０】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図２１】 本発明に関連する発明の説明図である。
【図２２】 Ｐolish expressionの説明図である。
【図２３】 Ｓimulated Ａnnealingの説明図である。
【符号の説明】
１ ＬＳＩフロアプラン決定装置
１０ ブロック情報管理手段
１１ ネットリスト管理手段
１２ 実行手段
１３ 割付手段
１４ 決定手段
【発明の属する技術分野】
本発明は、ＬＳＩのフロアプランを決定するＬＳＩフロアプラン決定装置及び方法と、その装置の実現に用いられるプログラムを記録したプログラム記録媒体とに関し、特に、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定できるようにするＬＳＩフロアプラン決定装置及び方法と、その装置の実現に用いられるプログラムを記録したプログラム記録媒体とに関する。
【０００２】
最近の回路技術の進歩に伴って、ＬＳＩ（特にＶＬＳＩ）の集積度の向上と回路規模の増大には目覚ましいものがある。集積度の向上、回路規模の増大に伴い、１つのＬＳＩチップに含まれるブロックやＲＡＭの個数が増大し、人手でフロアプランをレイアウトすると必ずしも最適なレイアウトが求まらず、しかも時間がかかる。そこで、最適なフロアプランを短い処理時間で求め、そのＴＡＴを上上げていく技術の構築が叫ばれている。
【０００３】
【従来の技術】
ＬＳＩを自動レイアウトする場合、先ず最初に、ＬＳＩの持つ機能などを分割して、それを実現するためのチップ面積を求め、それらのチップ面積に応じて、ＬＳＩチップを複数の四角形の領域に分割することでＬＳＩのフロアプランを決定するという処理を行う。
【０００４】
このＬＳＩのフロアプランの決定方法として、slicing treeによるフロアプランの最適化方法が広く用いられている。
【０００５】
slicing treeによるフロアプランでは、階層的に繰り返し分割を行って、個々のＬＳＩブロックの四角形の形状とその位置とを求めることになる。この階層構造は、Ｐolish expressionという文字列で表現されることになる。
【０００６】
例えば、図２２（ａ）に示すフロアプランは、縦に分割するカットラインを「＊」、横に分割するカットラインを「＋」で表すならば、図２２（ｂ）に示すように、
１６＋３５＊２＋７４＋＊＊
というＰolish expressionで表現されることになる。ここで、この「＊」や「＋」はオペレータ（operator）と呼ばれ、数字の部分はオペランド（operand ）と呼ばれている。
【０００７】
slicing treeによるフロアプランでは、このＰolish expressionを変形することによりslicing treeのツリー構造を変形することで最適化を行う。
【０００８】
最適化のアルゴリズムとしては、例えば、Ｓimulated Ａnnealing（以下、ＳＡと略記する）が用いられる。
【０００９】
このＳＡでは、図２３に示すように、Ｐolish expressionの初期解Ｓ0 と初期温度Ｔ0 とを設定し、温度が規定の終了温度Ｔx に到達するまでの間、設定された各温度Ｔにおいて、Ｐolish expressionにオペレーションを施すことで、Ｐolish expressionをＳからＳ’に変形することを想定して、そのときのＳのコストCost(S) とＳ’のコストCost(S')とを算出し、それから、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
を算出して、その値が０〜１の間で発生するランダム値よりも大きいときにはＳをＳ’に変形し、小さいときには変形しないことを繰り返していって、その繰り返し回数が規定回数MaxCountに到達するときに、温度ＴをＴx に向けて減少させていくことで、Ｐolish expressionの最適解を求めていくという方法である。
【００１０】
Ｐolish expressionの変形のオペレーションとしては、Ｐolish expressionの持つ２つの隣接するオペランドを交換するとか、Ｐolish expressionの中からある部分を取り出して、そこに含まれるオペレータの補集合（「＊」→「＋」、「＋」→「＊」に変換する）を取るといったものが用意されている。
【００１１】
ＳＡでは、「Cost(S')＜Cost(S) 」のときには、
ｅ-[Cost(S')-Cost(S)]/T ＞１
となるので、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）＝１
となり、これから、０〜１の間で発生するランダム値よりも必ず大きくなることで、ＳはＳ’に必ず変形されることになる。すなわち、コストが小さくなる（高い評価値になる）ときには、ＳはＳ’に必ず変形されることになる。
【００１２】
これに対して、「Cost(S')＞Cost(S) 」のときには、
ｅ-[Cost(S')-Cost(S)]/T ＝ｍ＜１
但し、ｍは温度Ｔが高いほど１に近づく
となるので、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）＜１
となり、これから、０〜１の間で発生するランダム値に応じて、ＳはＳ’に変形されたり変形されなかったりする。このとき、温度が高いときほど、ＳはＳ’に変形される確率が高くなる。
【００１３】
すなわち、ＳＡでは、温度が高い初期の状態にあるときには、コストが悪くなっても、ＳはＳ’に変形されていくことがある。このことにより、初期解にとらわれることがなくなり、他の最適化のアルゴリズムに比べて、よりよい解が得られる可能性がある。
【００１４】
【発明が解決しようとする課題】
従来技術に従うslicing treeによるＬＳＩのフロアプランでは、Ｐolish expressionの規定する分割形態に従い、各ＬＳＩブロックの面積に応じて最終的なカットラインを線引きするというように、各ＬＳＩブロックの面積だけを考慮して分割を行っており、その形状については考慮していないことから、形状の規定されたＬＳＩブロックを配置する必要がある場合に、それらのＬＳＩブロックの配置が可能となるフロアプランを生成できないという問題点がある。
【００１５】
すなわち、ＬＳＩチップには固定形状のＲＡＭなどを実装することがあるが、従来技術に従うslicing treeによるＬＳＩのフロアプランでは、ＬＳＩブロックの形状については考慮していないことから、ＲＡＭなどのような固定形状のＬＳＩブロックを配置する必要がある場合に、それらのＬＳＩブロックの配置が可能となるフロアプランを生成できないという問題点がある。
【００１６】
本発明はかかる事情を鑑みてなされたものであって、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定できるようにする新たなＬＳＩフロアプラン決定装置及び方法の提供と、その装置の実現に用いられるプログラムを記録した新たなプログラム記録媒体の提供とを目的とする。
【００１７】
【課題を解決するための手段】
図１に本発明の原理構成を図示する。
【００１８】
図中、１は本発明を具備するＬＳＩフロアプラン決定装置であって、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定するものである。
【００１９】
本発明のＬＳＩフロアプラン決定装置１は、ブロック情報管理手段１０と、ネットリスト管理手段１１と、実行手段１２と、割付手段１３と、決定手段１４とを備える。
【００２０】
このブロック情報管理手段１０は、フロアプランの処理対象となるＬＳＩブロックのＩＤに対応付けて、そのＬＳＩブロックの面積と、そのＬＳＩブロックが固定形状を有するのか有しないかの情報と、そのＬＳＩブロック内に配線されるネット数などの情報を管理する。ネットリスト管理手段１１は、複数のＬＳＩブロックに接続されるネットのＩＤに対応付けて、そのネットに接続されるＬＳＩブロックのＩＤを管理する。
【００２１】
実行手段１２は、固定形状のＬＳＩブロックを省略する形に従いつつ、ＬＳＩのフロアプランとなるＬＳＩブロックの配置関係をツリー構造で記述する配置関係記述文の初期解を入力あるいは生成する。
【００２２】
割付手段１３は、固定形状のＬＳＩブロックに対して、それを内包する親となる非固定形状の親ＬＳＩブロックの初期値を割り付ける。
【００２３】
決定手段１４は、配置関係記述文などを操作し、その評価値を求めて、それに従って配置関係記述文などを変更するのか否かを決定することを繰り返していくことで、ＬＳＩのフロアプランを決定する。
【００２４】
ここで、本発明のＬＳＩフロアプラン決定装置１の持つ機能は具体的にはプログラムで実現されるものであり、このプログラムは、フロッピィディスクなどに格納されたり、サーバなどのディスクなどに格納され、それらから本発明のＬＳＩフロアプラン決定装置１にインストールされてメモリ上で動作することで、本発明を実現することになる。
【００２９】
このように構成される本発明のＬＳＩフロアプラン決定装置１では、実行手段１２は、固定形状のＬＳＩブロックを省略する形に従いつつ、ＬＳＩのフロアプランとなるＬＳＩブロックの配置関係をツリー構造で記述する配置関係記述文の初期解を入力あるいは生成し、これを受けて、割付手段１３は、固定形状のＬＳＩブロックに対して、それを内包する親となる非固定形状の親ＬＳＩブロックの初期値を割り付ける。
【００３０】
これを受けて、決定手段１４は、親ＬＳＩブロックを操作対象に含めつつ、配置関係記述文を操作し、その操作前の配置関係記述文の規定するフロアプランのコスト値と、その操作後の配置関係記述文の規定するフロアプランのコスト値とに基づいて、その操作についての評価値を求め、かつ、このコスト値の算出にあたって、親ＬＳＩブロックに係るコスト値については、その親ＬＳＩブロック自身の持つコスト値とその親ＬＳＩブロックが内包する固定形状のＬＳＩブロックの持つコスト値との和に基づいてコスト値を求めることにより、その操作についての評価値を求めて、それに従って配置関係記述文及び／又は親ＬＳＩブロックを変更するのか否かを決定することを繰り返していくことで、ＬＳＩのフロアプランを決定する。
このとき、決定手段は、フロアプランのコスト値として、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長が指定される配線長を越えるのか否かに応じて算出されるペナルティ値の総和を用いることがある。
また、決定手段は、フロアプランのコスト値として、各ＬＳＩブロックの持つブロック内配線長の総和と、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和との合計値を用いることがある。
また、決定手段は、フロアプランのコスト値として、各ＬＳＩブロックの持つブロック内配線長の総和と、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和と、該ブロック間配線長が指定される配線長を越えるのか否かに応じて算出されるペナルティ値の総和との合計値を用いることがある。
また、決定手段は、ブロック内配線長を算出するにあたって、ＬＳＩブロックの縦横の和とそのＬＳＩブロック内に配線されるネット数との乗算値に応じた値を、各ＬＳＩブロックの持つブロック内配線長として算出することがある。
また、決定手段は、ブロック間配線長を算出するにあたって、ネットに接続されるＬＳＩブロックの中心を完全に含む四角形の縦横の和を、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長として算出することがあり、このとき、固定形状ＬＳＩブロックについては、ブロック中心を用いるのではなくて、実際の端子位置を用いて四角形を特定することがある。
【００３１】
このようにして、本発明のＬＳＩフロアプラン決定装置１によれば、固定形状を持つＬＳＩブロックについては、固定形状を持たないＬＳＩブロックにマージする形態で、ＬＳＩのフロアプランを決定できるようになる。
【００３２】
これにより、固定形状を持つＬＳＩブロックは、固定形状を持たないＬＳＩブロックとマージされることになることで、その固定形状を保持できる可能性が高くなり、従って、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定できるようになる。
【００３９】
【発明の実施の形態】
以下、実施の形態に従って本発明を詳細に説明する。
【００４０】
図２に、本発明のＬＳＩフロアプラン決定装置１の一実施例を図示する。
【００４１】
この実施例に従う本発明のＬＳＩフロアプラン決定装置１は、ブロックテーブル２０と、ネットリストテーブル２１と、ＳＡの最適化アルゴリズムに従ってＬＳＩのフロアプランを決定するＬＳＩフロアプラン決定プログラム２２と、ＬＳＩフロアプラン決定プログラム２２の処理に必要となる初期化処理を実行する初期化処理実行プログラム２３とを備える。
【００４２】
ここで、ＬＳＩフロアプラン決定プログラム２２や初期化処理実行プログラム２３は、計算機が読み取り可能な半導体メモリなどの適当な記録媒体に格納することができる。
【００４３】
本発明の説明に先立って、本発明に関連するＬＳＩフロアプランの決定処理（以下、本発明に関連する第１のＬＳＩフロアプランの決定処理と称する）について説明する。
図３に、本発明に関連する第１のＬＳＩフロアプランの決定処理で用いられるブロックテーブル２のテーブルデータの一例を図示し、図４に、本発明に関連する第１のＬＳＩフロアプランの決定処理で用いられるネットリストテーブル２１のテーブルデータの一例を図示する。
【００４４】
図３に示すブロックテーブル２０は、ＬＳＩフロアプラン決定プログラム２２の処理対象となるＬＳＩブロックのＩＤに対応付けて、そのＬＳＩブロックの面積と、そのＬＳＩブロック内に配線されるネット数と、そのＬＳＩブロックが固定形状であるのか否か示すフラグ（固定形状フラグ）と、固定形状のＬＳＩブロックについてはその大きさ（ｘ，ｙ）と、固定形状のＬＳＩブロックについてはその姿勢となる回転コード（どういう向きで固定形状ＬＳＩブロックを配置するのかを指示するコード）とを管理する。
【００４５】
一方、ネットリストテーブル２１は、図４に示すように、複数のＬＳＩブロックに接続されるネットのＩＤに対応付けて、そのネットに接続されるＬＳＩブロックのＩＤを管理する。例えば、「１」というネットＩＤのネットに接続されるＬＳＩブロックは、「１」と「３」と「６」と「７」というＬＳＩブロックであるということを管理するのである。
【００４６】
図５に、本発明に関連する第１のＬＳＩフロアプランの決定処理を実現する初期化処理実行プログラム２３の実行する処理フローの一例を図示し、図６及び図７に、この決定処理を実現するＬＳＩフロアプラン決定プログラム２２の実行する処理フローの一例を図示する。次に、これらの処理フローに従って、本発明に関連する第１のＬＳＩフロアプランの決定処理について説明する。
【００４７】
初期化処理実行プログラム２３は、起動されると、図５の処理フローに示すように、先ず最初に、ステップ１で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付ける回転コードの初期値を生成して、ブロックテーブル２０の対応する回転コードのエントリー域に書き込む。
【００４８】
例えば、図３に示すように、「１」という固定形状ＬＳＩブロックに対しては、「１」という回転コードの初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、「３」という回転コードの初期値を割り付けるのである。
【００４９】
続いて、ステップ２で、ブロックテーブル２０に格納されるＬＳＩブロックのＩＤを用いて、乱数を使って、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成する。
【００５０】
例えば、図２２（ｂ）に示したような、
１６＋３５＊２＋７４＋＊＊
というＰolish expressionの初期解を生成するのである。
【００５１】
このようにして、初期化処理実行プログラム２３は、起動されると、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成するとともに、そのＰolish expressionに記述される固定形状ＬＳＩブロックに対して、それの姿勢となる回転コードの初期値を割り付けるのである。
【００５２】
この初期化処理実行プログラム２３の実行する初期化処理を受けて、ＬＳＩフロアプラン決定プログラム２２は、図６の処理フローに従って、最適なＬＳＩのフロアプランの決定する。
【００５３】
すなわち、ＬＳＩフロアプラン決定プログラム２２は、起動されると、図６の処理フローに示すように、先ず最初に、ステップ１で、ＳＡで定義される初期温度Ｔを設定する。続いて、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったのか否かを判断して、小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことに対応して、処理を終了する。
【００５４】
一方、温度Ｔが規定の終了温度Ｔx よりも大きいことを判断するときには、ステップ３に進んで、カウンタの値Ｃを０にセットする。続いて、ステップ４で、カウンタ値Ｃが規定の最大値を越えたのか否かを判断して、越えていないことを判断するときには、ステップ５に進んで、Ｐolish expressionあるいは固定形状ＬＳＩブロックに割り付けられる回転コードに対してオペレーションを施す。
【００５５】
例えば、図７の処理フローに示すように、０，１，２の値を取る乱数を発生して、その乱数値が０を取るときには、Ｐolish expressionの持つ隣接する２つのオペランド（どのオペランドを選択するのかについては別途乱数などを使って決定する）を交換し、その乱数値が１を取るときには、Ｐolish expressionの持つある部分のオペレータ（どの部分を処理するのかについては別途乱数などを使って決定する）の補集合を取り、その乱数値が２を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられる回転コードを変更（どの値に変更するのかについては別途乱数などを使って決定する）するというオペレーションを施すのである。
【００５６】
ここで、オペランドを交換する処理や、オペレータの補集合を取る処理や、回転コードを変更する処理は、それぞれその処理を行う関数が用意されていて、それを呼び出すことで実行される。
【００５７】
また、図７の処理フローでは、オペランドを交換するか、オペレータの補集合を取るか、回転コードを変更するというオペレーションを施しているが、オペランドを交換するとともに回転コードを変更したり、オペレータの補集合を取るとともに回転コードを変更するといったようなオペレーションを施すことも可能である。
【００５８】
続いて、ステップ６で、そのステップ５での操作により変形されたＰolish expressionの規定するＬＳＩフロアプランで、固定形状ＬＳＩブロックの配置が可能であるのか否かを判断（大きさと回転コードの指定する姿勢とで判断する）して、その配置が不可能であることを判断するときには、ステップ５に戻っていくことで、Ｐolish expressionあるいは固定形状ＬＳＩブロックに割り付けられる回転コードに対して次のオペレーションを施していく。
【００５９】
すなわち、ＬＳＩブロックの面積だけを考慮する従来技術と異なって、本発明に関連する第１のＬＳＩフロアプランの決定処理では、固定形状ＬＳＩブロックに対して、その姿勢となる回転コードを割り付ける構成を採っているので、Ｐolish expressionの規定するＬＳＩフロアプランでは、固定形状ＬＳＩブロックの配置が不可能となることが起こる。これから、オペレーションを施すことでＰolish expressionを変形すると、固定形状ＬＳＩブロックの配置が可能であるのか否かを判断して、配置が不可能であると判断するときには、そのＰolish expressionについては採用せずに、ステップ５に戻って、次のＰolish expressionを生成していくように処理するのである。
【００６０】
一方、ステップ６で、固定形状ＬＳＩブロックの配置が可能であることを判断するときには、ステップ７に進んで、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定する。
【００６１】
このコストとして、例えば、各ＬＳＩブロックの持つブロック内配線長の総和と、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和との合計値で定義される配線コストを用いることが可能である。
【００６２】
この各ＬＳＩブロックの持つブロック内配線長の総和として定義される配線コスト（COST１）は、例えば、
COST１＝Σhalf-perimeter-intra-block(i) ×ｐ×block-intra-net(i)
の式に従って算出する。
【００６３】
ここで、「half-perimeter-intra-block(i) 」はＬＳＩブロックｉの内部に配線される１つのネットの配線長、ｐは重み、「block-intra-net(i)」はＬＳＩブロックｉの内部に配線されるネットの本数（ブロックテーブル２０に登録されるブロック内ネット本数）である。
【００６４】
「half-perimeter-intra-block(i) 」は、例えば、図８（ａ）に示すように、Ｐolish expressionの規定するＬＳＩフロアプランで配置されるＬＳＩブロックｉの持つ縦の長さと横の長さとの合計値で算出する。言うまでもなく、固定形状ＬＳＩブロックについては、ブロックテーブル２０に登録される縦の長さと横の長さとの合計値となる。
【００６５】
一方、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和として定義される配線コスト（COST２）は、例えば、
COST２＝Σhalf-perimeter-inter-block(j)
の式に従って算出する。
【００６６】
ここで、「half-perimeter-inter-block(j) 」はネットｊの配線長であって、例えば、図８（ｂ）に示すように、ネットｊと接続されているＬＳＩブロックの中心を完全に含む四角形の持つ縦の長さと横の長さとの合計値で算出する。このとき、ネットｊが固定形状ＬＳＩブロックの端子と接続される場合には、ＬＳＩブロックの中心に代えて、その実際の端子位置を使って上記の四角形を決定していくことが好ましい。なお、各ネットがどのＬＳＩブロックと接続されているのかについては、ネットリストテーブル２１を参照することで入手する。
【００６７】
更に、配線コストとして、上述した配線コスト（COST１）と配線コスト（COST２）との合計値に加えて、「half-perimeter-inter-block(j) 」で求めたネットｊの配線長がユーザの指定する「net-length(j) 」を越えていたら１、越えていなかったら０を割り当てることで定義されるペナルティ値の総和
COST３＝Σlength-violation(j) ×ｑ
但し、ｑは重み
を加えることも可能である。
【００６８】
すなわち、ユーザと対話することで、図９に示すような「net-length(j) 」を管理するネットテーブルを作成して、「half-perimeter-inter-block(j) 」で求めたネットｊの配線長がこの「net-length(j) 」を越えていたら１、越えていなかったら０を割り当てることで定義されるペナルティ値の総和を配線コストに加えることも可能である。
【００６９】
このペナルティ値の総和として定義される配線コスト（COST３）を用いると、タイミングがクリティカルなネットが、指定された配線長に入る場合に高いコストが与えられることで、できるだけ指定された配線長に入るようにと、ＬＳＩのフロアプランの最適化が制御されることになる。
【００７０】
ここで、ブロック内配線長の総和で定義される配線コスト（COST１）と、ブロック間配線長の総和で定義される配線コスト（COST２）と、ペナルティ値の総和として定義される配線コスト（COST３）との合計値を最終的な配線コストとして用いるではなくて、ペナルティ値の総和として定義される配線コスト（COST３）のみを最終的な配線コストとして用いることも可能である。
【００７１】
図６の処理フローの説明に戻るならば、ステップ７で、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定すると、続いて、ステップ８で、０〜１の間に入る乱数値を発生する。
【００７２】
続いて、ステップ９で、その発生した乱数値がステップ７で決定したmin 値よりも小さいのか否かを判断して、小さいことを判断するときには、ステップ１０に進んで、オペレーションを施した後のＰolish expression（回転コード）を新たなＰolish expression（回転コード）とすることで、Ｐolish expression（回転コード）を変更し、一方、大きいことを判断するときには、ステップ１０の処理を行うことなく、オペレーションを施す前のＰolish expression（回転コード）を有効とすることで、Ｐolish expression（回転コード）を変更しないように処理する。
【００７３】
続いて、ステップ１１で、カウンタ値Ｃの値を１つインクリメントしてから、ステップ４に戻っていく。
【００７４】
ステップ４ないしステップ１１の処理を繰り返していくことで、設定される温度ＴでＰolish expressionの変更を繰り返していくときに、ステップ４で、その繰り返し処理を所定の回数分行ったことを判断すると、ステップ１２に進んで、温度Ｔを所定の温度だけ低くして、ステップ２に戻っていくことで、前回よりも低い温度で、Ｐolish expressionの変更を繰り返していく。
【００７５】
そして、この繰り返し処理を実行していくときに、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことを判断して、処理を終了する。
【００７６】
このようにして、ＬＳＩフロアプラン決定プログラム２２は、本発明に関連する第１のＬＳＩフロアプランの決定処理を実現する場合には、固定形状のＬＳＩブロックについては、その固定形状がくずれないように制御しつつ、その配置の姿勢も制御しながら、ＳＡの最適化アルゴリズムに従って、ＬＳＩフロアプランを決定するように処理するのである。
【００７７】
次に、本発明の実施例について説明する。
【００７８】
この実施例では、図１０に示すように、固定形状ＬＳＩブロック（図中の「１」と「５」）を、固定形状を持たないいずれかのＬＳＩブロックに内包させつつ、その親となるＬＳＩブロックについても操作対象としながらＳＡを実行することで、ＬＳＩのフロアプランを決定するように処理する。
【００７９】
この実施例に従う場合、固定形状ＬＳＩブロックは、決定されたＬＳＩフロアプランの中で、必ずしもその形状が保証される訳ではないが、固定形状を持たないいずれかのＬＳＩブロックとマージされることになるので、そのマージされた大きな面積の中でその形状が保証される可能性は高く、従って、有効なＬＳＩのフロアプランを決定できる可能性は極めて高い。
【００８０】
図１１に、この実施例で用いられるブロックテーブル２０のテーブルデータの一実施例を図示する。
【００８１】
この実施例に従うブロックテーブル２０は、ＬＳＩフロアプラン決定プログラム２２の処理対象となるＬＳＩブロックのＩＤに対応付けて、そのＬＳＩブロックの面積と、そのＬＳＩブロック内に配線されるネット数と、そのＬＳＩブロックが固定形状であるのか否か示すフラグ（固定形状フラグ）と、固定形状のＬＳＩブロックについてはそれが所属する親ＬＳＩブロックのＩＤとを管理する。
【００８２】
図１２に、この実施例に従う場合の初期化処理実行プログラム２３の実行する処理フローの一実施例、図１３及び図１４に、この実施例に従う場合のＬＳＩフロアプラン決定プログラム２２の実行する処理フローの一実施例を図示する。次に、これらの処理フローに従って、この実施例によるＬＳＩフロアプランの決定処理について詳細に説明する。
【００８３】
初期化処理実行プログラム２３は、起動されると、図１２の処理フローに示すように、先ず最初に、ステップ１で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付ける親ＬＳＩブロックのＩＤの初期値（重複しないようにすることが好ましい）を生成して、ブロックテーブル２０の対応する親ＬＳＩブロックＩＤのエントリー域に書き込む。
【００８４】
例えば、図１１に示すように、「１」という固定形状ＬＳＩブロックに対しては、「６」という親ＬＳＩブロックＩＤの初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、「３」という親ＬＳＩブロックＩＤの初期値を割り付けるのである。
【００８５】
続いて、ステップ２で、固定形状ＬＳＩブロックを処理対象から外しつつ、ブロックテーブル２０に格納されるＬＳＩブロックのＩＤを用いて、乱数を使って、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成する。例えば、図１０に示したＬＳＩフロアプランを規定する
６３２＋＊７４＋＊
というＰolish expressionの初期解を生成するのである。
【００８６】
このとき、「６」というＬＳＩブロックの面積は、「６」というＬＳＩブロック自身の面積と、その配下となる「１」という固定形状ＬＳＩブロックの面積との合計値となる。また、「３」というＬＳＩブロックの面積は、「３」というＬＳＩブロック自身の面積と、その配下となる「５」という固定形状ＬＳＩブロックの面積の合計値となる。
【００８７】
更に、「６」というＬＳＩブロックの持つブロック内ネット本数は、「６」というＬＳＩブロック自身の持つブロック内ネット本数と、その配下となる「１」という固定形状ＬＳＩブロックの持つブロック内ネット本数と、「６」と「１」という固定形状ＬＳＩブロックとの間を接続するネット本数との合計値となる。また、「３」というＬＳＩブロックの持つブロック内ネット本数は、「３」というＬＳＩブロック自身の持つブロック内ネット本数と、その配下となる「５」という固定形状ＬＳＩブロックの持つブロック内ネット本数と、「３」と「５」という固定形状ＬＳＩブロックとの間を接続するネット本数との合計値となる。
【００８８】
このようにして、初期化処理実行プログラム２３は、起動されると、固定形状ＬＳＩブロックに対して、それを包含する親ＬＳＩブロックのＩＤを割り付けるとともに、それらの固定形状ＬＳＩブロックを処理対象から外しつつ、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成するのである。
【００８９】
この初期化処理実行プログラム２３の実行する初期化処理を受けて、ＬＳＩフロアプラン決定プログラム２２は、図１３の処理フローに従って、最適なＬＳＩフロアプランの決定する。
【００９０】
すなわち、ＬＳＩフロアプラン決定プログラム２２は、起動されると、図１３の処理フローに示すように、先ず最初に、ステップ１で、ＳＡで定義される初期温度Ｔを設定する。続いて、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったのか否かを判断して、小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことに対応して、処理を終了する。
【００９１】
一方、温度Ｔが規定の終了温度Ｔx よりも大きいことを判断するときには、ステップ３に進んで、カウンタの値Ｃを０にセットする。続いて、ステップ４で、カウンタ値Ｃが規定の最大値を越えたのか否かを判断して、越えていないことを判断するときには、ステップ５に進んで、Ｐolish expressionあるいは固定形状ＬＳＩブロックが所属する親ＬＳＩブロックのＩＤに対してオペレーションを施す。
【００９２】
例えば、図１４の処理フローに示すように、０，１，２の値を取る乱数を発生して、その乱数値が０を取るときには、Ｐolish expressionの持つ隣接する２つのオペランド（どのオペランドを選択するのかについては別途乱数などを使って決定する）を交換し、その乱数値が１を取るときには、Ｐolish expressionの持つある部分のオペレータ（どの部分を処理するのかについては別途乱数などを使って決定する）の補集合を取り、その乱数値が２を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられる親ＬＳＩブロックのＩＤ（どの値に変更するのかについては別途乱数などを使って決定する）を変更するというオペレーションを施すのである。
【００９３】
ここで、親ＬＳＩブロックのＩＤが変更されるときには、それまで親であったＬＳＩブロックの面積／ブロック内ネット本数と、新たに親となったＬＳＩブロックの面積／ブロック内ネット本数とが変更されることになる。
【００９４】
また、オペランドを交換する処理や、オペレータの補集合を取る処理や、親ＬＳＩブロックのＩＤを変更する処理は、それぞれその処理を行う関数が用意されていて、それを呼び出すことで実行される。
【００９５】
また、図１４の処理フローでは、オペランドを交換するか、オペレータの補集合を取るか、親ＬＳＩブロックのＩＤを変更するというオペレーションを施しているが、オペランドを交換するとともに親ＬＳＩブロックのＩＤを変更したり、オペレータの補集合を取るとともに親ＬＳＩブロックのＩＤを変更するといったようなオペレーションを施すことも可能である。
【００９６】
続いて、ステップ６で、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定する。
【００９７】
ここで、このとき用いるコストとしては、例えば、上述したように、ＬＳＩブロック内配線長の総和で定義される配線コスト（COST１）と、ＬＳＩブロック間配線長の総和で定義される配線コスト（COST２）との合計値を用いる。
【００９８】
続いて、ステップ７で、０〜１の間に入る乱数値を発生し、続くステップ８で、その発生した乱数値が決定したmin 値よりも小さいのか否かを判断する。
【００９９】
この判断処理により、発生した乱数値が決定したmin 値よりも小さいことを判断するときには、ステップ９に進んで、オペレーションを施した後のＰolish expression（親ＬＳＩブロックＩＤ）を新たなＰolish expression（親ＬＳＩブロックＩＤ）とすることで、Ｐolish expression（親ＬＳＩブロックＩＤ）を変更し、一方、大きいことを判断するときには、ステップ９の処理を行うことなく、オペレーションを施す前のＰolish expression（親ＬＳＩブロックＩＤ）を有効とすることで、Ｐolish expression（親ＬＳＩブロックＩＤ）を変更しないように処理する。
【０１００】
続いて、ステップ１０で、カウンタ値Ｃの値を１つインクリメントしてから、ステップ４に戻っていく。
【０１０１】
ステップ４ないしステップ１０の処理を繰り返していくことで、設定される温度ＴでＰolish expressionの変更を繰り返していくときに、ステップ４で、その繰り返し処理を所定の回数分行ったことを判断すると、ステップ１１に進んで、温度Ｔを所定の温度だけ低くして、ステップ２に戻っていくことで、前回よりも低い温度で、Ｐolish expressionの変更を繰り返していく。
【０１０２】
そして、この繰り返し処理を実行していくときに、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことを判断して、処理を終了する。
【０１０３】
このようにして、ＬＳＩフロアプラン決定プログラム２２は、本発明を実現する場合には、固定形状のＬＳＩブロックについては、固定形状を持たないＬＳＩブロックにマージするように制御しつつ、ＳＡの最適化アルゴリズムに従ってＬＳＩフロアプランを決定するように処理するのである。
【０１０４】
次に、本発明に関連するＬＳＩフロアプランの他の決定処理（以下、本発明に関連する第２のＬＳＩフロアプランの決定処理と称する）について説明する。
【０１０５】
本発明に関連する第２のＬＳＩフロアプランの決定処理では、図１５に示すように、ＳＡを実行するにあたって、固定形状ＬＳＩブロックの固定形状を考慮しない形でＬＳＩのフロアプランを決定し、そのフロアプランのコストを算出するときに、固定形状ＬＳＩブロックがパッキングできることになるようにとカットラインをブレークして、その状態でコストを算出していくように処理している。
【０１０６】
これにより、本発明に関連する第２のＬＳＩフロアプランの決定処理では、固定形状ＬＳＩブロックがその固定形状を保持したままパッキングされることに対して高いコストが与えられることで、固定形状ＬＳＩブロックができる限りその固定形状を保持したまま配置されることになるようにと、ＬＳＩのフロアプランの最適化が制御されることになる。
【０１０７】
図１６に、本発明に関連する第２のＬＳＩフロアプランの決定処理で用いられるブロックテーブル２のテーブルデータの一例を図示する。
【０１０８】
この図１６に示すブロックテーブル２０は、ＬＳＩフロアプラン決定プログラム２２の処理対象となるＬＳＩブロックのＩＤに対応付けて、そのＬＳＩブロックの面積と、そのＬＳＩブロック内に配線されるネット数と、そのＬＳＩブロックが固定形状であるのか否か示すフラグ（固定形状フラグ）と、固定形状のＬＳＩブロックについてはその大きさ（ｘ，ｙ）と、固定形状のＬＳＩブロックについてはその姿勢となる回転コードと、固定形状のＬＳＩブロックについてはパッキング優先順位と、固定形状のＬＳＩブロックについてはパッキング優先方向とを管理する。
【０１０９】
このパッキング優先順位は、どういう順番に従って、固定形状ＬＳＩブロックのパッキングを実行していくのかを規定している。図１６の例で説明するならば、先ず最初に、「１」という固定形状ＬＳＩブロックについてパッキングを行い、次に、「５」という固定形状ＬＳＩブロックについてパッキングを行うことになる。
【０１１０】
一方、このパッキング優先方向は、どういう方向を優先してパッキングを実行していくのかを規定している。図１６の例で説明するならば、「１」という固定形状ＬＳＩブロックについては、「ＵＬＲＤ（上方向→左方向→右方向→下方向）」という順に方向を優先させてパッキングを行い、「５」という固定形状ＬＳＩブロックについては、「ＤＬＲＵ（下方向→左方向→右方向→上方向）」という順に方向を優先させてパッキングを行うことになる。
【０１１１】
図１７に、本発明に関連する第２のＬＳＩフロアプランの決定処理を実現する初期化処理実行プログラム２３の実行する処理フローの一例を図示し、図１８ないし図２０に、この決定処理を実現するＬＳＩフロアプラン決定プログラム２２の実行する処理フローの一例を図示する。次に、これらの処理フローに従って、本発明に関連する第２のＬＳＩフロアプランの決定処理について説明する。
【０１１２】
初期化処理実行プログラム２３は、起動されると、図１７の処理フローに示すように、先ず最初に、ステップ１で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付ける回転コードの初期値を生成して、ブロックテーブル２０の対応する回転コードのエントリー域に書き込む。
【０１１３】
例えば、図１６に示すように、「１」という固定形状ＬＳＩブロックに対しては、「１」という回転コードの初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、「３」という回転コードの初期値を割り付けるのである。
【０１１４】
続いて、ステップ２で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付けるパッキング優先順位の初期値を生成して、ブロックテーブル２０の対応するパッキング優先順位のエントリー域に書き込む。
【０１１５】
例えば、図１６に示すように、「１」という固定形状ＬＳＩブロックに対しては、第１順位というパッキング優先順位の初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、第２順位というパッキング優先順位の初期値を割り付けるのである。
【０１１６】
続いて、ステップ３で、ブロックテーブル２０に格納される固定形状のＬＳＩブロックを処理対象として、乱数を使って、それらの固定形状ＬＳＩブロックに割り付けるパッキング優先方向の初期値を生成して、ブロックテーブル２０の対応するパッキング優先方向のエントリー域に書き込む。
【０１１７】
例えば、図１６に示すように、「１」という固定形状ＬＳＩブロックに対しては、「ＵＬＲＤ」というパッキング優先方向の初期値を割り付け、「５」という固定形状ＬＳＩブロックに対しては、「ＤＬＲＵ」というパッキング優先方向の初期値を割り付けるのである。
【０１１８】
続いて、ステップ４で、ブロックテーブル２０に格納されるＬＳＩブロックのＩＤを用いて、乱数を使って、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成する。
【０１１９】
例えば、図２２（ｂ）に示したような、
１６＋３５＊２＋７４＋＊＊
というＰolish expressionの初期解を生成するのである。
【０１２０】
このようにして、初期化処理実行プログラム２３は、起動されると、ＬＳＩフロアプランの初期解となるＰolish expressionの初期解を生成するとともに、そのＰolish expressionに記述される固定形状ＬＳＩブロックに対して、回転コード／パッキング優先順位／パッキング優先方向の初期値を割り付けるのである。
【０１２１】
この初期化処理実行プログラム２３の実行する初期化処理を受けて、ＬＳＩフロアプラン決定プログラム２２は、図１８の処理フローに従って、最適なＬＳＩのフロアプランを決定する。
【０１２２】
すなわち、ＬＳＩフロアプラン決定プログラム２２は、起動されると、図１８の処理フローに示すように、先ず最初に、ステップ１で、ＳＡで定義される初期温度Ｔを設定する。続いて、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったのか否かを判断して、小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことに対応して、処理を終了する。
【０１２３】
一方、温度Ｔが規定の終了温度Ｔx よりも大きいことを判断するときには、ステップ３に進んで、カウンタの値Ｃを０にセットする。続いて、ステップ４で、カウンタ値Ｃが規定の最大値を越えたのか否かを判断して、越えていないことを判断するときには、ステップ５に進んで、Ｐolish expressionあるいは固定形状ＬＳＩブロックに割り付けられる回転コードやパッキング優先順位やパッキング優先方向に対してオペレーションを施す。
【０１２４】
例えば、図１９の処理フローに示すように、０，１，２，３，４の値を取る乱数を発生して、その乱数値が０を取るときには、Ｐolish expressionの持つ隣接する２つのオペランド（どのオペランドを選択するのかについては別途乱数などを使って決定する）を交換し、その乱数値が１を取るときには、Ｐolish expressionの持つある部分のオペレータ（どの部分を処理するのかについては別途乱数などを使って決定する）の補集合を取り、その乱数値が２を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられる回転コードを変更（どの値に変更するのかについては別途乱数などを使って決定する）し、その乱数値が３を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられるパッキング優先順位を変更（どの値に変更するのかについては別途乱数などを使って決定する）し、その乱数値が４を取るときには、固定形状ＬＳＩブロック（どの固定形状ＬＳＩブロックを選択するのかについては別途乱数などを使って決定する）に割り付けられるパッキング優先方向を変更（どの値に変更するのかについては別途乱数などを使って決定する）するというオペレーションを施すのである。
【０１２５】
ここで、オペランドを交換する処理や、オペレータの補集合を取る処理や、回転コードを変更する処理や、パッキング優先順位を変更する処理や、パッキング優先方向を変更する処理は、それぞれその処理を行う関数が用意されていて、それを呼び出すことで実行される。
【０１２６】
また、図１９の処理フローでは、オペランドを交換するか、オペレータの補集合を取るか、回転コードを変更するか、パッキング優先順位を変更するか、パッキング優先方向を変更するというオペレーションを施しているが、これらのオペレーションを組み合わせたものを施すことも可能である。
【０１２７】
続いて、ステップ６で、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定する。
【０１２８】
ここで、このとき用いるコストとしては、例えば、上述したように、ＬＳＩブロック内配線長の総和で定義される配線コスト（COST１）と、ＬＳＩブロック間配線長の総和で定義される配線コスト（COST２）との合計値を用いる。
【０１２９】
このコストの算出にあたって、固定形状ＬＳＩブロックについては、オペレーションを施した後のＰolish expressionの規定する領域にパッキングできるのか否かを判定して、パッキングできないときにはＬＳＩブロックを区切るカットラインをブレークさせることでそのパッキングを実現して、その状態でコストを算出していくように処理する。
【０１３０】
すなわち、ステップ５で、Ｐolish expressionにオペレーションを施した後、ステップ６に進むと、図２０の処理フローに示すように、先ず最初に、ステップ６０で、全ての固定形状ＬＳＩブロックを選択したのか否かを判断して、全ての固定形状ＬＳＩブロックを選択していないことを判断するときには、ステップ６１に進んで、割り付けられるパッキング優先順位に従って、未選択の固定形状ＬＳＩブロックの中から優先順位の最も高いものを１つ選択する。
【０１３１】
続いて、ステップ６２で、その選択した固定形状ＬＳＩブロックに割り付けられる回転コード及びパッキング優先方向に従って、オペレーションの施したＰolish expressionの規定する領域に、その選択した固定形状ＬＳＩブロックをパッキングすることを試みる。
【０１３２】
続いて、ステップ６３で、そのパッキング処理により固定形状ＬＳＩブロックがパッキングできたのか否かを判断して、パッキングできないことを判断するときには、ステップ６４に進んで、パッキングができるまで、未ブレーク（break)のカットライン（ＬＳＩブロックを区画するライン）の内の最下位レベルのものをブレークさせていく。
【０１３３】
例えば、図１５に示す例で説明するならば、「１」という固定形状ＬＳＩブロックがＰolish expressionの規定する領域にパッキングできないときには、「６」という非固定形状のＬＳＩブロックとの間を区切るカットライン▲１▼をブレークさせていくことで、「１」という固定形状ＬＳＩブロックのパッキングを実現するのである。また、「５」という固定形状ＬＳＩブロックがＰolish expressionの規定する領域にパッキングできないときには、「３」という非固定形状のＬＳＩブロックとの間を区切るカットライン▲２▼をブレークさせていくことで、「５」という固定形状ＬＳＩブロックのパッキングを実現するのである。
【０１３４】
ここで、最下位レベルのカットラインからブレークさせていくのは、Ｐolish expressionの規定するＬＳＩフロアプランの配置形態をできる限り崩さないようにすることに、その理由がある。
【０１３５】
そして、ステップ６４の処理を終了すると、ステップ６０に戻る。また、ステップ６３でパッキングできたことを判断するときには、ステップ６４の処理を行うことなく、そのままステップ６０に戻る。
【０１３６】
一方、ステップ６０で、全ての固定形状ＬＳＩブロックを選択したことを判断すると、ステップ６５に進んで、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出する。
【０１３７】
そして、この後、図１８の処理フローのステップ６では、上述したように、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定する処理を行う。
【０１３８】
ここで、図１５の下段に示す図から分かるように、カットラインをブレークさせると、そのブレークさせたカットラインにより区切られるＬＳＩブロックの形状が四角形でなくなることになるので、その非四角形のＬＳＩブロックについては、例えば適当なアルゴリズムに従って四角形に変形することで、上述した配線コストのCOST１，２を求めたり、例えば非四角形の重心を求めて、その重心を上述した四角形の中心の代わりに用いることで、上述した配線コストのCOST２を求めることなどにより、配線コストを算出していくように処理することになる。
【０１３９】
図１８の処理フローの説明に戻るならば、ステップ６で、オペレーションを施す前のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S) と、オペレーションを施した後のＰolish expressionの規定するＬＳＩフロアプランのコストCost(S')とを算出し、それから、評価関数値
ｅ-[Cost(S')-Cost(S)]/T
を算出して、
ｍｉｎ（１，ｅ-[Cost(S')-Cost(S)]/T ）
で定義されるmin 値を決定すると、続いて、ステップ７で、０〜１の間に入る乱数値を発生する。
【０１４０】
続いて、ステップ８で、その発生した乱数値がステップ６で決定したmin 値よりも小さいのか否かを判断して、小さいことを判断するときには、ステップ９に進んで、オペレーションを施した後のＰolish expression（回転コード／パッキング優先順位／パッキング優先方向）を新たなＰolish expression（回転コード／パッキング優先順位／パッキング優先方向）とすることで、Ｐolish expression（回転コード／パッキング優先順位／パッキング優先方向）を変更し、一方、大きいことを判断するときには、ステップ１０の処理を行うことなく、オペレーションを施す前のＰolish expression（回転コード／パッキング優先順位／パッキング優先方向）を有効とすることで、Ｐolish expression（回転コード／パッキング優先順位／パッキング優先方向）を変更しないように処理する。
【０１４１】
続いて、ステップ１０で、カウンタ値Ｃの値を１つインクリメントしてから、ステップ４に戻っていく。
【０１４２】
ステップ４ないしステップ１０の処理を繰り返していくことで、設定される温度ＴでＰolish expressionの変更を繰り返していくときに、ステップ４で、その繰り返し処理を所定の回数分行ったことを判断すると、ステップ１１に進んで、温度Ｔを所定の温度だけ低くして、ステップ２に戻っていくことで、前回よりも低い温度で、Ｐolish expressionの変更を繰り返していく。
【０１４３】
そして、この繰り返し処理を実行していくときに、ステップ２で、温度Ｔが規定の終了温度Ｔx よりも小さくなったことを判断するときには、Ｐolish expressionの最適解が求まったことを判断して、処理を終了する。
【０１４４】
このようにして、本発明に関連する第２のＬＳＩフロアプランの決定処理では、ＬＳＩフロアプラン決定プログラム２２は、ＳＡを実行するにあたって、固定形状ＬＳＩブロックの固定形状を考慮しない形でＬＳＩのフロアプランを決定して、そのフロアプランのコストを算出するときに、固定形状ＬＳＩブロックがパッキングできることになるようにとカットラインをブレークさせて、その状態でコストを算出していく。
【０１４５】
これにより、本発明に関連する第２のＬＳＩフロアプランの決定処理では、固定形状ＬＳＩブロックがその固定形状を保持したままパッキングされることに対して高いコストが与えられることで、固定形状ＬＳＩブロックができる限りその固定形状を保持したまま配置されることになるようにと、ＬＳＩのフロアプランの最適化が制御されることになる。
【０１４６】
この処理を実行していくあたって、ＬＳＩフロアプラン決定プログラム２２は、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックに対して重点的にオペレーションを施していくことで、固定形状ＬＳＩブロックができる限りその固定形状を保持したまま配置されることになるようにと制御する構成を採ることがある。
【０１４７】
この構成を採る場合には、例えば、図２１に示すように、第１回目として、０，１，２，３，４，５の値を取る乱数を発生して、その乱数値が０を取るときには、Ｐolish expressionの持つ隣接する２つのオペランドを交換するというオペレーションを施し、その乱数値が１を取るときには、Ｐolish expressionの持つある部分のオペレータの補集合を取るというオペレーションを施し、その乱数値が２を取るときには、固定形状ＬＳＩブロックに割り付けられる回転コードを変更するというオペレーションを施し、その乱数値が３を取るときには、固定形状ＬＳＩブロックに割り付けられるパッキング優先順位を変更するというオペレーションを施し、その乱数値が４を取るときには、固定形状ＬＳＩブロックに割り付けられるパッキング優先方向を変更するというオペレーションを施すとともに、その乱数値が５を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として設定する処理を行う。
【０１４８】
そして、第１回目の乱数発生で、乱数値５が発生した場合には、続いて、第２回目として、０，１，２，３，４の値を取る乱数を発生して、その乱数値が０を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、Ｐolish expressionの持つ隣接する２つのオペランドを交換するというオペレーションを施し、その乱数値が１を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、Ｐolish expressionの持つある部分のオペレータの補集合を取るというオペレーションを施し、その乱数値が２を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、固定形状ＬＳＩブロックに割り付けられる回転コードを変更するというオペレーションを施し、その乱数値が３を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、固定形状ＬＳＩブロックに割り付けられるパッキング優先順位を変更するというオペレーションを施し、その乱数値が４を取るときには、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックを処理対象として、固定形状ＬＳＩブロックに割り付けられるパッキング優先方向を変更するというオペレーションを施す処理を行う。
【０１４９】
この第１回目に発生する乱数によりオペレーションの施されるＬＳＩブロックは、ブレークさせたカットラインよりも上位のツリーレベルに位置するＬＳＩブロックと、下位のツリーレベルに位置するＬＳＩブロックとの両方であるのに対して、この第２回目に発生する乱数によりオペレーションの施されるＬＳＩブロックは、ブレークさせたカットラインよりも下位のツリーレベルに位置するＬＳＩブロックのみである。
【０１５０】
これにより、ＬＳＩフロアプラン決定プログラム２２は、ブレークさせたカットラインよりも下位のツリーレベルのＬＳＩブロックに対して重点的にオペレーションを施していくことができるようになる。
【０１５１】
図示実施例に従って本発明を説明したが、これに限定されるものではない。例えば、実施例では、最適化のアルゴリズムとしてＳＡを用いる構成を採ったが、本発明は、その他の最適化アルゴリズムを用いる場合にも、そのまま適用できる。
【０１５２】
また、実施例では、Ｐolish expressionの初期解を自動生成する構成を採ったが、ユーザにより作成されたＰolish expressionの初期解を入力していくようにする構成を採ってもよい。
【０１５３】
【発明の効果】
以上説明したように、本発明によれば、固定形状を持つＬＳＩブロックについては、固定形状を持たないＬＳＩブロックにマージする形態で、ＬＳＩのフロアプランを決定できるようになる。
【０１５６】
これにより、固定形状を持つＬＳＩブロックは、固定形状を持たないＬＳＩブロックとマージされることになることで、その固定形状を保持できる可能性が高くなり、従って、固定形状を持つＬＳＩブロックについても、その配置位置を指定できるようになるＬＳＩのフロアプランを決定できるようになる。
【０１５９】
そして、本発明によれば、固定形状を持つＬＳＩブロックの配置位置を指定できるようにするＬＳＩのフロアプランを決定するときにあって、配線長がなるべく短くなる形態で、そのフロアプランを決定できるようになる。
【０１６０】
そして、本発明によれば、固定形状を持つＬＳＩブロックの配置位置を指定できるようにするＬＳＩのフロアプランを決定するときにあって、タイミングがクリティカルな配線については、その配線が指定された配線長に入る形態で、そのフロアプランを決定できるようになる。
【図面の簡単な説明】
【図１】 本発明の原理構成図である。
【図２】 本発明の一実施例である。
【図３】 ブロックテーブルの一例である。
【図４】 ネットリストテーブルの一例である。
【図５】 初期化処理実行プログラムの処理フローである。
【図６】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図７】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図８】 コスト計算の説明図である。
【図９】 ネットテーブルの説明図である。
【図１０】 本発明の実施形態例の説明図である。
【図１１】 ブロックテーブルの一実施例である。
【図１２】 初期化処理実行プログラムの処理フローである。
【図１３】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図１４】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図１５】 本発明に関連する発明の説明図である。
【図１６】 ブロックテーブルの一例である。
【図１７】 初期化処理実行プログラムの処理フローである。
【図１８】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図１９】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図２０】 ＬＳＩフロアプラン決定プログラムの処理フローである。
【図２１】 本発明に関連する発明の説明図である。
【図２２】 Ｐolish expressionの説明図である。
【図２３】 Ｓimulated Ａnnealingの説明図である。
【符号の説明】
１ ＬＳＩフロアプラン決定装置
１０ ブロック情報管理手段
１１ ネットリスト管理手段
１２ 実行手段
１３ 割付手段
１４ 決定手段
Claims (9)
- 固定形状のＬＳＩブロックを省略する形に従いつつ、ＬＳＩのフロアプランとなるＬＳＩブロックの配置関係をツリー構造で記述する配置関係記述文の初期解を入力あるいは生成する実行手段と、
固定形状のＬＳＩブロックに対して、それを内包する親となる非固定形状の親ＬＳＩブロックの初期値を割り付ける割付手段と、
上記親ＬＳＩブロックを操作対象に含めつつ、上記配置関係記述文を操作し、その操作前の上記配置関係記述文の規定するフロアプランのコスト値と、その操作後の上記配置関係記述文の規定するフロアプランのコスト値とに基づいて、その操作についての評価値を求め、かつ、このコスト値の算出にあたって、上記親ＬＳＩブロックに係るコスト値については、その親ＬＳＩブロック自身の持つコスト値とその親ＬＳＩブロックが内包する固定形状のＬＳＩブロックの持つコスト値との和に基づいてコスト値を求めることにより、その操作についての評価値を求めて、それに従って上記配置関係記述文及び／又は上記親ＬＳＩブロックを変更するのか否かを決定することを繰り返していくことで、ＬＳＩのフロアプランを決定する決定手段とを備えることを、
特徴とするＬＳＩフロアプラン決定装置。 - 請求項１に記載のＬＳＩフロアプラン決定装置において、
上記決定手段は、上記フロアプランのコスト値として、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長が指定される配線長を越えるのか否かに応じて算出されるペナルティ値の総和を用いることを、
特徴とするＬＳＩフロアプラン決定装置。 - 請求項１に記載のＬＳＩフロアプラン決定装置において、
上記決定手段は、上記フロアプランのコスト値として、各ＬＳＩブロックの持つブロック内配線長の総和と、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和との合計値を用いることを、
特徴とするＬＳＩフロアプラン決定装置。 - 請求項１に記載のＬＳＩフロアプラン決定装置において、
上記決定手段は、上記フロアプランのコスト値として、各ＬＳＩブロックの持つブロック内配線長の総和と、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長の総和と、該ブロック間配線長が指定される配線長を越えるのか否かに応じて算出されるペナルティ値の総和との合計値を用いることを、
特徴とするＬＳＩフロアプラン決定装置。 - 請求項３又は４に記載のＬＳＩフロアプラン決定装置において、
上記決定手段は、ＬＳＩブロックの縦横の和とそのＬＳＩブロック内に配線されるネット数との乗算値に応じた値を、各ＬＳＩブロックの持つブロック内配線長として算出することを、
特徴とするＬＳＩフロアプラン決定装置。 - 請求項２ないし４のいずれか１項に記載のＬＳＩフロアプラン決定装置において、
上記決定手段は、ネットに接続されるＬＳＩブロックの中心を完全に含む四角形の縦横の和を、ＬＳＩブロック間を配線する各ネットの持つブロック間配線長として算出することを、
特徴とするＬＳＩフロアプラン決定装置。 - 請求項６に記載のＬＳＩフロアプラン決定装置において、
上記決定手段は、固定形状ＬＳＩブロックについては、ブロック中心を用いるのではなくて、実際の端子位置を用いて四角形を特定することを、
特徴とするＬＳＩフロアプラン決定装置。 - 実行手段と割付手段と決定手段とを備えるＬＳＩフロアプラン決定装置で実行されるＬＳＩフロアプラン決定方法であって、
上記実行手段が、固定形状のＬＳＩブロックを省略する形に従いつつ、ＬＳＩのフロアプランとなるＬＳＩブロックの配置関係をツリー構造で記述する配置関係記述文の初期解を入力あるいは生成し、
上記割付手段が、固定形状のＬＳＩブロックに対して、それを内包する親となる非固定形状の親ＬＳＩブロックの初期値を割り付け、
上記決定手段が、上記親ＬＳＩブロックを操作対象に含めつつ、上記配置関係記述文を操作し、その操作前の上記配置関係記述文の規定するフロアプランのコスト値と、その操作後の上記配置関係記述文の規定するフロアプランのコスト値とに基づいて、その操作についての評価値を求め、かつ、このコスト値の算出にあたって、上記親ＬＳＩブロックに係るコスト値については、その親ＬＳＩブロック自身の持つコスト値とその親ＬＳＩブロックが内包する固定形状のＬＳＩブロックの持つコスト値との和に基づいてコスト値を求めることにより、その操作についての評価値を求めて、それに従って上記配置関係記述文及び／又は上記親ＬＳＩブロックを変更するのか否かを決定することを繰り返していくことで、ＬＳＩのフロアプランを決定することを、
特徴とするＬＳＩフロアプラン決定方法。 - 固定形状のＬＳＩブロックを省略する形に従いつつ、ＬＳＩのフロアプランとなるＬＳＩブロックの配置関係をツリー構造で記述する配置関係記述文の初期解を入力あるいは生成する実行処理と、
固定形状のＬＳＩブロックに対して、それを内包する親となる非固定形状の親ＬＳＩブロックの初期値を割り付ける割付処理と、
上記親ＬＳＩブロックを操作対象に含めつつ、上記配置関係記述文を操作し、その操作前の上記配置関係記述文の規定するフロアプランのコスト値と、その操作後の上記配置関係記述文の規定するフロアプランのコスト値とに基づいて、その操作についての評価値を求め、かつ、このコスト値の算出にあたって、上記親ＬＳＩブロックに係るコスト値については、その親ＬＳＩブロック自身の持つコスト値とその親ＬＳＩブロックが内包する固定形状のＬＳＩブロックの持つコスト値との和に基づいてコスト値を求めることにより、その操作についての評価値を求めて、それに従って上記配置関係記述文及び／又は上記親ＬＳＩブロックを変更するのか否かを決定することを繰り返していくことで、ＬＳＩのフロアプランを決定する決定処理とをコンピュータに実行させるためのプログラムを記録したことを、
特徴とするプログラム記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31072499A JP3954253B2 (ja) | 1999-11-01 | 1999-11-01 | Ｌｓｉフロアプラン決定装置及び方法並びにプログラム記録媒体 |
| US09/667,218 US6584603B1 (en) | 1999-11-01 | 2000-09-21 | Apparatus and method for determining a circuit floor plan |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31072499A JP3954253B2 (ja) | 1999-11-01 | 1999-11-01 | Ｌｓｉフロアプラン決定装置及び方法並びにプログラム記録媒体 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007061290A Division JP4126323B2 (ja) | 2007-03-12 | 2007-03-12 | Ｌｓｉフロアプラン決定装置及び方法並びにプログラム記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001134621A JP2001134621A (ja) | 2001-05-18 |
| JP3954253B2 true JP3954253B2 (ja) | 2007-08-08 |
Family
ID=18008722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31072499A Expired - Fee Related JP3954253B2 (ja) | 1999-11-01 | 1999-11-01 | Ｌｓｉフロアプラン決定装置及び方法並びにプログラム記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6584603B1 (ja) |
| JP (1) | JP3954253B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100723323B1 (ko) * | 2002-12-26 | 2007-05-31 | 가부시키가이샤 리코 | 제품 설계 지원 시스템, 제품 설계 지원 방법 및 제품 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 |
| JP4410088B2 (ja) * | 2004-11-29 | 2010-02-03 | 富士通株式会社 | 半導体装置の設計支援方法、プログラム及び装置 |
| WO2006120745A1 (ja) * | 2005-05-12 | 2006-11-16 | Renesas Technology Corp. | フロアプラン評価方法、フロアプラン修正方法、プログラム、フロアプラン評価装置、及びフロアプラン作成装置 |
| US9940421B1 (en) * | 2010-10-11 | 2018-04-10 | Pulsic Limited | Method for optimizing place-and-routing using a random normalized polish expression |
| AU2019200458B2 (en) * | 2018-01-25 | 2022-10-27 | Andrea-Luca Crisci | Method and system for acquiring data files of blocks of land and of building plans and for automatic making of matches thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2543155B2 (ja) * | 1988-04-21 | 1996-10-16 | 松下電器産業株式会社 | ブロック形状最適化方法 |
| US5309371A (en) * | 1989-06-28 | 1994-05-03 | Kawasaki Steel Corporation | Method of and apparatus for designing circuit block layout in integrated circuit |
| US5493510A (en) * | 1992-11-10 | 1996-02-20 | Kawasaki Steel Corporation | Method of and apparatus for placing blocks in semiconductor integrated circuit |
| CA2216775C (en) * | 1996-09-30 | 2002-12-24 | Nippon Telegraph And Telephone Corporation | Circuit design system, image processing method and medium of the circuit design system |
| US6317859B1 (en) * | 1999-06-09 | 2001-11-13 | International Business Machines Corporation | Method and system for determining critical area for circuit layouts |
-
1999
- 1999-11-01 JP JP31072499A patent/JP3954253B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-21 US US09/667,218 patent/US6584603B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6584603B1 (en) | 2003-06-24 |
| JP2001134621A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sarkar et al. | Routability-driven repeater block planning for interconnect-centric floorplanning | |
| Pan et al. | FastRoute 2.0: A high-quality and efficient global router | |
| Dai et al. | NCTU-GR: Efficient simulated evolution-based rerouting and congestion-relaxed layer assignment on 3-D global routing | |
| US7669160B2 (en) | Methods and systems for placement | |
| JP5608079B2 (ja) | アーキテクチャー上の物理的合成 | |
| JP4719265B2 (ja) | 確率的相互接続構造設計のためのシステムおよび方法 | |
| US9003344B2 (en) | Generating pattern-based estimated RC data with analysis of route information | |
| US20090077522A1 (en) | Method and apparatus for routing with independent goals on different layers | |
| US7171635B2 (en) | Method and apparatus for routing | |
| JPS60130843A (ja) | 接続路を設定する方法 | |
| US8365120B2 (en) | Resolving global coupling timing and slew violations for buffer-dominated designs | |
| US7003752B2 (en) | Method and apparatus for routing | |
| US7010771B2 (en) | Method and apparatus for searching for a global path | |
| JP2013025547A (ja) | 演算制御装置及び演算制御方法並びにプログラム、並列プロセッサ | |
| US7047513B2 (en) | Method and apparatus for searching for a three-dimensional global path | |
| JP3954253B2 (ja) | Ｌｓｉフロアプラン決定装置及び方法並びにプログラム記録媒体 | |
| Tsota et al. | Guiding global placement with wire density | |
| US9292648B1 (en) | Activity-driven capacitance reduction to reduce dynamic power consumption in an integrated circuit | |
| JP4126323B2 (ja) | Ｌｓｉフロアプラン決定装置及び方法並びにプログラム記録媒体 | |
| JP3006824B2 (ja) | 配線設計方法および配線設計装置 | |
| US10372866B2 (en) | Data processing system to implement wiring/silicon blockages via parameterized cells | |
| US8832632B1 (en) | Compact routing | |
| JP2001160076A (ja) | パス決定方法及び記憶媒体 | |
| Taghavi et al. | Congestion minimization in modern placement circuits | |
| JP5473557B2 (ja) | 集積回路（ｉｃ）のレイアウト図および配線図を作り出すシステムならびにフラット配置済みレイアウトを作り出すための方法およびコンピュータ・プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |