JP2001028353A - 平坦化パターンの生成方法 - Google Patents
平坦化パターンの生成方法Info
- Publication number
- JP2001028353A JP2001028353A JP11201454A JP20145499A JP2001028353A JP 2001028353 A JP2001028353 A JP 2001028353A JP 11201454 A JP11201454 A JP 11201454A JP 20145499 A JP20145499 A JP 20145499A JP 2001028353 A JP2001028353 A JP 2001028353A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- flattening
- processing
- area
- lsi layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 簡易な方法で平坦化パターンを生成すること
ができると共に、計算処理の負荷を下げることができる
平坦化パターンの生成方法を提供することを目的とす
る。 【解決手段】 平坦化パターンを生成する領域をグリッ
ド状に分割し、ＬＳＩレイアウトパターンを配置する
（１００）。ＬＳＩレイアウトパターンを値Ｌで拡大処
理を行い（１０２）、グリッド座標がそれぞれ拡大処理
された拡大図形の外側の領域にあるか否か判定し（１０
４）、グリッド座標が外側の領域にある場合に平坦化パ
ターンを生成する（１０６、１０８）。
ができると共に、計算処理の負荷を下げることができる
平坦化パターンの生成方法を提供することを目的とす
る。 【解決手段】 平坦化パターンを生成する領域をグリッ
ド状に分割し、ＬＳＩレイアウトパターンを配置する
（１００）。ＬＳＩレイアウトパターンを値Ｌで拡大処
理を行い（１０２）、グリッド座標がそれぞれ拡大処理
された拡大図形の外側の領域にあるか否か判定し（１０
４）、グリッド座標が外側の領域にある場合に平坦化パ
ターンを生成する（１０６、１０８）。
Description
【０００１】
【発明の属する技術分野】本発明は、平坦化パターンの
生成方法にかかり、特に、ＬＳＩレイアウトパターンに
おいて、ＬＳＩレイアウトパターンの平坦化を行うため
に生成する平坦化パターンの生成方法に関する。
生成方法にかかり、特に、ＬＳＩレイアウトパターンに
おいて、ＬＳＩレイアウトパターンの平坦化を行うため
に生成する平坦化パターンの生成方法に関する。
【０００２】
【従来の技術】近年の半導体装置の高密度化、微細化に
伴って半導体基板上に複数設けた素子同士を分離するた
めに、素子間に溝（トレンチ溝）を設けて電気的に素子
を分離するトレンチ分離技術が導入されている。
伴って半導体基板上に複数設けた素子同士を分離するた
めに、素子間に溝（トレンチ溝）を設けて電気的に素子
を分離するトレンチ分離技術が導入されている。
【０００３】一般に、トレンチ溝による素子の分離によ
って凹凸が形性された基板表面に沿って絶縁膜を堆積し
た後、表面を平坦化処理するが、この表面平坦化処理の
１つとして、化学研磨剤と研磨パッドとを使用して基板
表面を機械的及び化学的に研磨する化学機械研磨法（Ｃ
ＭＰ法）がある。
って凹凸が形性された基板表面に沿って絶縁膜を堆積し
た後、表面を平坦化処理するが、この表面平坦化処理の
１つとして、化学研磨剤と研磨パッドとを使用して基板
表面を機械的及び化学的に研磨する化学機械研磨法（Ｃ
ＭＰ法）がある。
【０００４】ＣＭＰ法は、化学研磨剤を添加しながら研
磨パッドにより基板表面を研磨することによって基板表
面を化学的及び機械的に研磨して平坦化する方法であ
る。この方法は、加工単位が小さいため高度の鏡面が得
られ、粘弾性のポリッシャを使用しないため鏡面度が高
く、さらに化学反応を利用しているため、加工変質が極
めて少ないという特徴を有している。
磨パッドにより基板表面を研磨することによって基板表
面を化学的及び機械的に研磨して平坦化する方法であ
る。この方法は、加工単位が小さいため高度の鏡面が得
られ、粘弾性のポリッシャを使用しないため鏡面度が高
く、さらに化学反応を利用しているため、加工変質が極
めて少ないという特徴を有している。
【０００５】しかしながら、ＣＭＰ法は、研磨パッドが
基板表面に形性された絶縁膜の表面に沿って研磨するの
で、例えば、大きなトレンチ溝等の段差部分を埋めるよ
うに形成された絶縁膜部分のように表面が若干凹状にな
る領域を研磨する場合、絶縁膜表面の凹状に沿って表面
が研磨されることとなる。
基板表面に形性された絶縁膜の表面に沿って研磨するの
で、例えば、大きなトレンチ溝等の段差部分を埋めるよ
うに形成された絶縁膜部分のように表面が若干凹状にな
る領域を研磨する場合、絶縁膜表面の凹状に沿って表面
が研磨されることとなる。
【０００６】そのため、最終的に得られる基板の表面が
部分的に凹状となったり、パターンの段差を形成する角
部が削られたり、さらには大きなトレンチ溝に囲まれた
微細パターンなどが研磨されて消失したり、トレンチ溝
の中央部分の絶縁膜が部分的に研磨されて掘り下がって
しまう場合がある。
部分的に凹状となったり、パターンの段差を形成する角
部が削られたり、さらには大きなトレンチ溝に囲まれた
微細パターンなどが研磨されて消失したり、トレンチ溝
の中央部分の絶縁膜が部分的に研磨されて掘り下がって
しまう場合がある。
【０００７】このようなＣＭＰ法による研磨段差を削減
するために、ＬＳＩレイアウトパターンの存在しない領
域に、補助パターン（以下、平坦化パターンと称する）
を配置し、ＬＳＩチップ内のパターン密度を均一化する
方法が提案されている。この平坦化パターンの挿入によ
るパターン密度均一化によって、ＣＭＰ法による研磨段
差を削減することが可能となる。
するために、ＬＳＩレイアウトパターンの存在しない領
域に、補助パターン（以下、平坦化パターンと称する）
を配置し、ＬＳＩチップ内のパターン密度を均一化する
方法が提案されている。この平坦化パターンの挿入によ
るパターン密度均一化によって、ＣＭＰ法による研磨段
差を削減することが可能となる。
【０００８】従来の平坦化のパターン生成方法は、図１
０（ａ）に示す実際のＬＳＩレイアウトパターン３００
に対して反転処理を行い、図１０（ｃ）に示す図形パタ
ーン３０２を生成する。次に、反転された図形３０２の
ＬＳＩレイアウトパターン３００に対応する部分が拡大
するように反転された図形３０２の縮小処理を行い、図
１０（ｄ）の実線で示す図形３０４を生成する。次に、
図１０（ｂ）に示す正方形図形をアレイ状に配置させた
平坦化パターン３０６と、生成された図形３０４との論
理積演算を行い、図１０（ｅ）の平坦化パターン３０８
を生成する。続いて、生成された平坦化パターン３０８
に対して設計基準を満たす最小の値Ａで図形の縮小処理
を行い、図１０（ｆ）の平坦化パターン３１０を生成す
る。そして、生成された平坦化パターン３１０に対して
設計基準を満たす最小の値Ａで図形の拡大処理を行い、
図１０（ｇ）の平坦化パターン３１２を生成する。続い
て最後に、図１０（ａ）に示すＬＳＩレイアウトパター
ン３００と、図１０（ｇ）に示す平坦化パターン３１２
との論理和演算を行うことにより、図１０（ｈ）に示す
ＬＳＩレイアウトパターンと平坦化パターンが合成され
た図形パターンが生成される。
０（ａ）に示す実際のＬＳＩレイアウトパターン３００
に対して反転処理を行い、図１０（ｃ）に示す図形パタ
ーン３０２を生成する。次に、反転された図形３０２の
ＬＳＩレイアウトパターン３００に対応する部分が拡大
するように反転された図形３０２の縮小処理を行い、図
１０（ｄ）の実線で示す図形３０４を生成する。次に、
図１０（ｂ）に示す正方形図形をアレイ状に配置させた
平坦化パターン３０６と、生成された図形３０４との論
理積演算を行い、図１０（ｅ）の平坦化パターン３０８
を生成する。続いて、生成された平坦化パターン３０８
に対して設計基準を満たす最小の値Ａで図形の縮小処理
を行い、図１０（ｆ）の平坦化パターン３１０を生成す
る。そして、生成された平坦化パターン３１０に対して
設計基準を満たす最小の値Ａで図形の拡大処理を行い、
図１０（ｇ）の平坦化パターン３１２を生成する。続い
て最後に、図１０（ａ）に示すＬＳＩレイアウトパター
ン３００と、図１０（ｇ）に示す平坦化パターン３１２
との論理和演算を行うことにより、図１０（ｈ）に示す
ＬＳＩレイアウトパターンと平坦化パターンが合成され
た図形パターンが生成される。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
平坦化パターンの生成方法では、図形の拡大、縮小、論
理演算処理を複雑に組み合わせて平坦化パターンを生成
するので、計算処理における負荷が大きいという問題が
ある。さらに、従来の平坦化パターンの生成方法では、
同一レイヤにおけるＬＳＩレイアウトパターンの外側の
領域にしか平坦化パターンを生成することができない。
従って、異なるレイヤにおけるＬＳＩパターンにおける
内側の領域やＬＳＩレイアウトパターンの境界を除く領
域に平坦化パターンを生成することができないという問
題があった。
平坦化パターンの生成方法では、図形の拡大、縮小、論
理演算処理を複雑に組み合わせて平坦化パターンを生成
するので、計算処理における負荷が大きいという問題が
ある。さらに、従来の平坦化パターンの生成方法では、
同一レイヤにおけるＬＳＩレイアウトパターンの外側の
領域にしか平坦化パターンを生成することができない。
従って、異なるレイヤにおけるＬＳＩパターンにおける
内側の領域やＬＳＩレイアウトパターンの境界を除く領
域に平坦化パターンを生成することができないという問
題があった。
【００１０】また、ある領域におけるＬＳＩレイアウト
パターンの密度が、プロセス的な基準を満たしているの
であれば、その領域に平坦化パターンを生成する必要は
ないが、従来の平坦化パターンの生成方法は、ＬＳＩレ
イアウトパターンの密度に関係なく、ＬＳＩレイアウト
バターンの存在しない全領域を対象として平坦化パター
ンを生成してしまう。従って、平坦化パターンの必要の
ない領域（ＬＳＩレイアウトパターンの密度の高い領
域）にも平坦化パターンを生成するので、そのための処
理が煩雑になると共に計算処理の負荷が大きくなるとい
う問題があった。
パターンの密度が、プロセス的な基準を満たしているの
であれば、その領域に平坦化パターンを生成する必要は
ないが、従来の平坦化パターンの生成方法は、ＬＳＩレ
イアウトパターンの密度に関係なく、ＬＳＩレイアウト
バターンの存在しない全領域を対象として平坦化パター
ンを生成してしまう。従って、平坦化パターンの必要の
ない領域（ＬＳＩレイアウトパターンの密度の高い領
域）にも平坦化パターンを生成するので、そのための処
理が煩雑になると共に計算処理の負荷が大きくなるとい
う問題があった。
【００１１】本発明は、上記問題を解決すべく成された
もので、簡易な方法で平坦化パターンを生成することが
できると共に、計算処理の負荷を下げることができる平
坦化パターンの生成方法を提供することを第１の目的と
する。
もので、簡易な方法で平坦化パターンを生成することが
できると共に、計算処理の負荷を下げることができる平
坦化パターンの生成方法を提供することを第１の目的と
する。
【００１２】また、ＬＳＩレイアウトパターンの密度に
応じて平坦化パターンを生成することができる平坦化パ
ターンの生成方法を提供することを第２の目的とする。
応じて平坦化パターンを生成することができる平坦化パ
ターンの生成方法を提供することを第２の目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、ＬＳＩレイアウトパターン
が配置されたＬＳＩチップ表面の平坦化を行うために生
成する平坦化パターンの生成方法であって、前記ＬＳＩ
チップの領域をグリッド状に分割する第１の処理と、前
記ＬＳＩレイアウトパターンを所定の大きさに拡大変換
又は縮小変換する第２の処理と、前記第１の処理によっ
て分割された各々のグリッドが、前記第２の処理により
変換されたＬＳＩレイアウトパターンの領域の内側又は
外側であるかを判別する第３の処理と、前記第３の処理
に基づいて、平坦化パターンの生成位置を決定するする
第４の処理と、を含むことを特徴としている。
に請求項１に記載の発明は、ＬＳＩレイアウトパターン
が配置されたＬＳＩチップ表面の平坦化を行うために生
成する平坦化パターンの生成方法であって、前記ＬＳＩ
チップの領域をグリッド状に分割する第１の処理と、前
記ＬＳＩレイアウトパターンを所定の大きさに拡大変換
又は縮小変換する第２の処理と、前記第１の処理によっ
て分割された各々のグリッドが、前記第２の処理により
変換されたＬＳＩレイアウトパターンの領域の内側又は
外側であるかを判別する第３の処理と、前記第３の処理
に基づいて、平坦化パターンの生成位置を決定するする
第４の処理と、を含むことを特徴としている。
【００１４】請求項１に記載の発明によれば、第１の処
理で、ＬＳＩチップの領域をグリッド状に分割し、第２
の処理でＬＳＩのレイアウトパターンを所定の大きさに
拡大変換又は縮小変換する。そして、第３の処理では、
第１の処理により分割された各々のグリッドが、第２の
処理により変換されたＬＳＩレイアウトパターンの領域
の内側か外側かを判別する。そして、第４の処理では、
第３の処理により判別した結果に基づいて平坦化パター
ンの生成位置を決定することによって、ＬＳＩチップ表
面におけるＬＳＩレイアウトパターンの外側の領域又は
内側の領域に平坦化パターンを生成することができる。
理で、ＬＳＩチップの領域をグリッド状に分割し、第２
の処理でＬＳＩのレイアウトパターンを所定の大きさに
拡大変換又は縮小変換する。そして、第３の処理では、
第１の処理により分割された各々のグリッドが、第２の
処理により変換されたＬＳＩレイアウトパターンの領域
の内側か外側かを判別する。そして、第４の処理では、
第３の処理により判別した結果に基づいて平坦化パター
ンの生成位置を決定することによって、ＬＳＩチップ表
面におけるＬＳＩレイアウトパターンの外側の領域又は
内側の領域に平坦化パターンを生成することができる。
【００１５】すなわち、図形の拡大、縮小、論理演算処
理を複雑に組み合わせることなく簡易な方法で平坦化パ
ターンを生成することができ、計算処理の負荷を下げる
ことができる。
理を複雑に組み合わせることなく簡易な方法で平坦化パ
ターンを生成することができ、計算処理の負荷を下げる
ことができる。
【００１６】請求項２に記載の発明は、請求項１に記載
の発明において、前記所定の大きさは、前記ＬＳＩレイ
アウトパターンと平坦化パターンとの距離及び生成する
平坦化パターンの大きさに基づいて定めることを特徴と
している。
の発明において、前記所定の大きさは、前記ＬＳＩレイ
アウトパターンと平坦化パターンとの距離及び生成する
平坦化パターンの大きさに基づいて定めることを特徴と
している。
【００１７】請求項２に記載の発明によれば、請求項１
に記載の発明において、第２の処理で所定の大きさに拡
大変換又は縮小変換を行う際、所定の大きさをＬＳＩレ
イアウトパターンと平坦化パターンとの距離及び生成す
る平坦化パターンの大きさに基づいて定めることによっ
て、平坦化パターンを生成することが可能となる。
に記載の発明において、第２の処理で所定の大きさに拡
大変換又は縮小変換を行う際、所定の大きさをＬＳＩレ
イアウトパターンと平坦化パターンとの距離及び生成す
る平坦化パターンの大きさに基づいて定めることによっ
て、平坦化パターンを生成することが可能となる。
【００１８】例えば、平坦化パターンとＬＳＩレイアウ
トパターンとの距離の設計上及び製造上の最小の距離を
Ｌ１、平坦化パターンの大きさ（最大）をＬ２とし、変
換する所定の大きさをＬ＝Ｌ１＋Ｌ２／２の式を満たす
値とすれば、第３の処理により判別されて第４の処理で
決定された位置に平坦化パターンを生成することによっ
て、ＬＳＩレイアウトパターンの境界領域上に平坦化パ
ターンを生成することなく、ＬＳＩレイアウトパターン
の外側の領域又は内側の領域に平坦化パターンを生成す
ることが可能となる。
トパターンとの距離の設計上及び製造上の最小の距離を
Ｌ１、平坦化パターンの大きさ（最大）をＬ２とし、変
換する所定の大きさをＬ＝Ｌ１＋Ｌ２／２の式を満たす
値とすれば、第３の処理により判別されて第４の処理で
決定された位置に平坦化パターンを生成することによっ
て、ＬＳＩレイアウトパターンの境界領域上に平坦化パ
ターンを生成することなく、ＬＳＩレイアウトパターン
の外側の領域又は内側の領域に平坦化パターンを生成す
ることが可能となる。
【００１９】請求項３に記載の発明は、請求項１又は請
求項２に記載の発明において、前記第２の処理により前
記ＬＳＩレイアウトパターンを拡大変換し、前記第３の
処理により判別されたグリッドのうち、前記拡大変換さ
れたＬＳＩレイアウトパターンの領域の外側であると判
別されたグリッド上に、平坦化パターンを生成すること
を特徴としている。
求項２に記載の発明において、前記第２の処理により前
記ＬＳＩレイアウトパターンを拡大変換し、前記第３の
処理により判別されたグリッドのうち、前記拡大変換さ
れたＬＳＩレイアウトパターンの領域の外側であると判
別されたグリッド上に、平坦化パターンを生成すること
を特徴としている。
【００２０】請求項３に記載の発明によれば、請求項１
又は請求項２に記載の発明において、第２の処理におけ
る変換により、ＬＳＩレイアウトパターンを所定の大き
さに拡大変換する。そして、第３の処理において、第１
の処理により分割された各々のグリッドが前記拡大変換
されたＬＳＩレイアウトパターンの領域の外側である場
合に、平坦化パターンを生成する。すなわち、ＬＳＩレ
イアウトパターンの外側の領域に平坦化パターンを生成
することができる。従って、図形の拡大、縮小、論理演
算処理を複雑に組み合わせることなく簡易な方法でＬＳ
Ｉレイアウトパターン領域の外側の領域に平坦化パター
ンを生成することができ、計算処理の負荷を下げること
ができる。
又は請求項２に記載の発明において、第２の処理におけ
る変換により、ＬＳＩレイアウトパターンを所定の大き
さに拡大変換する。そして、第３の処理において、第１
の処理により分割された各々のグリッドが前記拡大変換
されたＬＳＩレイアウトパターンの領域の外側である場
合に、平坦化パターンを生成する。すなわち、ＬＳＩレ
イアウトパターンの外側の領域に平坦化パターンを生成
することができる。従って、図形の拡大、縮小、論理演
算処理を複雑に組み合わせることなく簡易な方法でＬＳ
Ｉレイアウトパターン領域の外側の領域に平坦化パター
ンを生成することができ、計算処理の負荷を下げること
ができる。
【００２１】請求項４に記載の発明は、請求項１又は請
求項２に記載の発明において、前記第２の処理により前
記ＬＳＩレイアウトパターンを縮小変換し、前記第３の
処理により判別されたグリッドのうち、前記縮小変換さ
れたＬＳＩレイアウトパターンの領域の内側であると判
別されたグリッド上に、平坦化パターンを生成すること
を特徴としている。
求項２に記載の発明において、前記第２の処理により前
記ＬＳＩレイアウトパターンを縮小変換し、前記第３の
処理により判別されたグリッドのうち、前記縮小変換さ
れたＬＳＩレイアウトパターンの領域の内側であると判
別されたグリッド上に、平坦化パターンを生成すること
を特徴としている。
【００２２】請求項４に記載の発明によれば、請求項１
又は請求項２に記載の発明において、第２の処理におけ
る変換により、レイアウトパターンを所定の大きさの縮
小図形に変換する。そして、第３の処理において、第１
の処理により分割された各々のグリッドが前記縮小変換
されたＬＳＩレイアウトパターンの領域の内側である場
合に、平坦化パターンを生成する。すなわち、ＬＳＩレ
イアウトパターンの内側の領域に平坦化パターンを生成
することができる。従って、図形の拡大、縮小、論理演
算処理を複雑に組み合わせることなく簡易な方法でＬＳ
Ｉレイアウトパターン領域の内側の領域に平坦化パター
ンを生成することができ、計算処理の負荷を下げること
ができる。
又は請求項２に記載の発明において、第２の処理におけ
る変換により、レイアウトパターンを所定の大きさの縮
小図形に変換する。そして、第３の処理において、第１
の処理により分割された各々のグリッドが前記縮小変換
されたＬＳＩレイアウトパターンの領域の内側である場
合に、平坦化パターンを生成する。すなわち、ＬＳＩレ
イアウトパターンの内側の領域に平坦化パターンを生成
することができる。従って、図形の拡大、縮小、論理演
算処理を複雑に組み合わせることなく簡易な方法でＬＳ
Ｉレイアウトパターン領域の内側の領域に平坦化パター
ンを生成することができ、計算処理の負荷を下げること
ができる。
【００２３】請求項５に記載の発明は、ＬＳＩレイアウ
トパターンが配置されたＬＳＩチップ表面の平坦化を行
うために生成する平坦化パターンの生成方法であって、
前記ＬＳＩチップの領域をグリッド状に分割する第１の
処理と、前記ＬＳＩレイアウトパターンを所定の大きさ
に拡大変換する第２の処理と、前記ＬＳＩレイアウトパ
ターンを所定の大きさに縮小変換する第３の処理と、前
記第１の処理によって分割された各々のグリッドが、前
記第２の処理によって変換されたＬＳＩレイアウトパタ
ーンの領域の内側又は外側であるかを判別する第４の処
理と、前記第１の処理によって分割された各々のグリッ
ドが、前記第３の処理によって変換されたＬＳＩレイア
ウトパターンの領域の内側又は外側であるかを判別する
第５の処理と、前記第４及び第５の処理に基づいて、平
坦化パターンの生成位置を決定する第６の処理と、を含
むことを特徴としている。
トパターンが配置されたＬＳＩチップ表面の平坦化を行
うために生成する平坦化パターンの生成方法であって、
前記ＬＳＩチップの領域をグリッド状に分割する第１の
処理と、前記ＬＳＩレイアウトパターンを所定の大きさ
に拡大変換する第２の処理と、前記ＬＳＩレイアウトパ
ターンを所定の大きさに縮小変換する第３の処理と、前
記第１の処理によって分割された各々のグリッドが、前
記第２の処理によって変換されたＬＳＩレイアウトパタ
ーンの領域の内側又は外側であるかを判別する第４の処
理と、前記第１の処理によって分割された各々のグリッ
ドが、前記第３の処理によって変換されたＬＳＩレイア
ウトパターンの領域の内側又は外側であるかを判別する
第５の処理と、前記第４及び第５の処理に基づいて、平
坦化パターンの生成位置を決定する第６の処理と、を含
むことを特徴としている。
【００２４】請求項５に記載の発明によれば、第１の処
理で、ＬＳＩチップの領域をグリッド状に分割し、第２
の処理でＬＳＩのレイアウトパターンを所定の大きさに
拡大変換し、第３の処理でＬＳＩレイアウトパターンを
所定の大きさに縮小変換する。そして、第４の処理で
は、第１の処理により分割された各々のグリッドが、第
２の処理により変換されたＬＳＩレイアウトパターンの
領域の内側か外側かを判別し、第５の処理で、第１の処
理により分割された各々のグリッドが、第３の処理によ
り変換されたＬＳＩレイアウトパターンの領域の内側か
外側かを判別する。そして、第６の処理では、第４及び
第５の処理により判別した結果に基づいて平坦化パター
ンの生成位置を決定することによって、ＬＳＩチップ表
面のＬＳＩレイアウトパターンの境界領域以外に平坦化
パターンを生成することができる。
理で、ＬＳＩチップの領域をグリッド状に分割し、第２
の処理でＬＳＩのレイアウトパターンを所定の大きさに
拡大変換し、第３の処理でＬＳＩレイアウトパターンを
所定の大きさに縮小変換する。そして、第４の処理で
は、第１の処理により分割された各々のグリッドが、第
２の処理により変換されたＬＳＩレイアウトパターンの
領域の内側か外側かを判別し、第５の処理で、第１の処
理により分割された各々のグリッドが、第３の処理によ
り変換されたＬＳＩレイアウトパターンの領域の内側か
外側かを判別する。そして、第６の処理では、第４及び
第５の処理により判別した結果に基づいて平坦化パター
ンの生成位置を決定することによって、ＬＳＩチップ表
面のＬＳＩレイアウトパターンの境界領域以外に平坦化
パターンを生成することができる。
【００２５】すなわち、図形の拡大、縮小、論理演算処
理を複雑に組み合わせることなく簡易な方法でＬＳＩレ
イアウトパターンの境界領域以外に平坦化パターンを生
成することができ、計算処理の負荷を下げることができ
る。
理を複雑に組み合わせることなく簡易な方法でＬＳＩレ
イアウトパターンの境界領域以外に平坦化パターンを生
成することができ、計算処理の負荷を下げることができ
る。
【００２６】請求項６に記載の発明は、請求項５に記載
の発明において、前記所定の大きさは、前記ＬＳＩレイ
アウトパターンと平坦化パターンとの距離及び生成する
平坦化パターンの大きさに基づいて定めることを特徴と
している。
の発明において、前記所定の大きさは、前記ＬＳＩレイ
アウトパターンと平坦化パターンとの距離及び生成する
平坦化パターンの大きさに基づいて定めることを特徴と
している。
【００２７】請求項６に記載の発明によれば、請求項５
に記載の発明において、第２の処理により所定の大きさ
に拡大変換を行う際、及び第３の処理により所定の大き
さに縮小変換を行う際、所定の大きさをＬＳＩレイアウ
トパターンと平坦化パターンとの距離及び生成する平坦
化パターンの大きさに基づいて定めることによって、平
坦化パターンをＬＳＩレイアウトパターンの境界領域以
外に生成することが可能となる。
に記載の発明において、第２の処理により所定の大きさ
に拡大変換を行う際、及び第３の処理により所定の大き
さに縮小変換を行う際、所定の大きさをＬＳＩレイアウ
トパターンと平坦化パターンとの距離及び生成する平坦
化パターンの大きさに基づいて定めることによって、平
坦化パターンをＬＳＩレイアウトパターンの境界領域以
外に生成することが可能となる。
【００２８】例えば、設計及び製造上の平坦化パターン
とＬＳＩレイアウトパターンとの距離の最小の距離をＬ
１、平坦化パターンの大きさ（最大）をＬ２とし、変換
する所定の大きさをＬ＝Ｌ１＋Ｌ２／２の式を満たす値
とすれば、第４及び第５の処理により判別されて第６の
処理により決定された位置に平坦化パターンを生成する
ことによって、ＬＳＩレイアウトパターンの境界領域上
に平坦化パターンを生成することなく、ＬＳＩレイアウ
トパターンの境界領域以外に平坦化パターンを生成する
ことができる。
とＬＳＩレイアウトパターンとの距離の最小の距離をＬ
１、平坦化パターンの大きさ（最大）をＬ２とし、変換
する所定の大きさをＬ＝Ｌ１＋Ｌ２／２の式を満たす値
とすれば、第４及び第５の処理により判別されて第６の
処理により決定された位置に平坦化パターンを生成する
ことによって、ＬＳＩレイアウトパターンの境界領域上
に平坦化パターンを生成することなく、ＬＳＩレイアウ
トパターンの境界領域以外に平坦化パターンを生成する
ことができる。
【００２９】請求項７に記載の発明は、請求項５又は請
求項６に記載の発明において、前記第４の処理で判別さ
れたグリッドのうち、前記拡大変換されたＬＳＩレイア
ウトパターンの領域の外側であると判別されたグリッド
上に平坦化パターンを生成し、第５の処理で判別された
グリッドのうち、前記縮小変換されたＬＳＩレイアウト
パターンの領域の内側であると判別されたグリッド上に
平坦化パターンを生成することを特徴としている。
求項６に記載の発明において、前記第４の処理で判別さ
れたグリッドのうち、前記拡大変換されたＬＳＩレイア
ウトパターンの領域の外側であると判別されたグリッド
上に平坦化パターンを生成し、第５の処理で判別された
グリッドのうち、前記縮小変換されたＬＳＩレイアウト
パターンの領域の内側であると判別されたグリッド上に
平坦化パターンを生成することを特徴としている。
【００３０】請求項７に記載の発明によれば、請求項５
又は請求項６に記載の発明において、第４の処理により
前記拡大変換されたＬＳＩレイアウトパターンの領域の
外側であると判別されたグリッドに平坦化パターンを生
成し、第５の処理により前記縮小変換されたＬＳＩレイ
アウトパターンの領域の内側にあると判別されたグリッ
ドに平坦化パターンを生成することによって、ＬＳＩレ
イアウトパターンの境界領域以外の領域に平坦化パター
ンを生成することができる。
又は請求項６に記載の発明において、第４の処理により
前記拡大変換されたＬＳＩレイアウトパターンの領域の
外側であると判別されたグリッドに平坦化パターンを生
成し、第５の処理により前記縮小変換されたＬＳＩレイ
アウトパターンの領域の内側にあると判別されたグリッ
ドに平坦化パターンを生成することによって、ＬＳＩレ
イアウトパターンの境界領域以外の領域に平坦化パター
ンを生成することができる。
【００３１】請求項８に記載の発明は、多層構造のＬＳ
Ｉレイアウトパターンに対して、請求項１乃至請求項７
の何れかに記載の平坦化パターンの生成方法を用いて平
坦化パターンを生成することを特徴としている。
Ｉレイアウトパターンに対して、請求項１乃至請求項７
の何れかに記載の平坦化パターンの生成方法を用いて平
坦化パターンを生成することを特徴としている。
【００３２】請求項８に記載の発明によれば、多層構造
のＬＳＩレイアウトパターン、すなわち、複数のレイヤ
上のＬＳＩレイアウトパターンに対して、請求項１乃至
請求項５の何れかに記載の平坦化パターンの生成方法を
用いることが可能である。
のＬＳＩレイアウトパターン、すなわち、複数のレイヤ
上のＬＳＩレイアウトパターンに対して、請求項１乃至
請求項５の何れかに記載の平坦化パターンの生成方法を
用いることが可能である。
【００３３】請求項９に記載の発明は、ＬＳＩレイアウ
トパターンが配置されたＬＳＩチップ表面の平坦化を行
うために生成する平坦化パターンの生成方法であって、
前記ＬＳＩチップの領域をグリッド状に分割する第１の
処理と、前記第１の処理によってグリッド状に分割され
た領域の周辺を含む領域の密度を算出し、算出された密
度に基づいて平坦化パターンの生成を行う第２の処理
と、を含むことを特徴としている。
トパターンが配置されたＬＳＩチップ表面の平坦化を行
うために生成する平坦化パターンの生成方法であって、
前記ＬＳＩチップの領域をグリッド状に分割する第１の
処理と、前記第１の処理によってグリッド状に分割され
た領域の周辺を含む領域の密度を算出し、算出された密
度に基づいて平坦化パターンの生成を行う第２の処理
と、を含むことを特徴としている。
【００３４】請求項９に記載の発明によれば、第１の処
理で、ＬＳＩチップの領域をグリッド状に分割する。ま
た、第２の処理では、第１の処理によってグリッド状に
分割された領域の周辺を含む領域の密度を算出し、算出
された密度に基づいて、例えば算出された密度が低い場
合に平坦化パターンを生成する。従って、ＬＳＩレイア
ウトパターンの密度に応じて、平坦化パターンを生成す
ることが可能となる。
理で、ＬＳＩチップの領域をグリッド状に分割する。ま
た、第２の処理では、第１の処理によってグリッド状に
分割された領域の周辺を含む領域の密度を算出し、算出
された密度に基づいて、例えば算出された密度が低い場
合に平坦化パターンを生成する。従って、ＬＳＩレイア
ウトパターンの密度に応じて、平坦化パターンを生成す
ることが可能となる。
【００３５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の一例を詳細に説明する。
施の形態の一例を詳細に説明する。
【００３６】はじめに、平坦化パターンの生成方法を説
明するにあたり、生成する平坦化パターン及び平坦化パ
ターンを配置するためのグリッドについて説明する。
明するにあたり、生成する平坦化パターン及び平坦化パ
ターンを配置するためのグリッドについて説明する。
【００３７】図１（ａ）は、平坦化パターンを挿入する
前のＬＳＩレイアウトパターン１０を示す。図１（ｃ）
には、生成する平坦化パターンの一例として矩形の平坦
化パターン１２を示す。図１（ｃ）に示すように平坦化
パターン１２において、図１の横方向をＸ方向、縦方向
をＹ方向、平坦化パターンのＸ方向の距離をＸ、Ｙ方向
の距離をＹとし、（Ｘ／２、Ｙ／２）の値を示す座標を
平坦化パターン１２の中心点１４と定義する。また、平
坦化パターンとＬＳＩレイアウトパターンとの最小間隔
をＬ１とし、平坦化パターン１２のＸ方向の距離Ｘの値
とＹ方向の距離Ｙの値を比較して、大きい値をＬ２とす
る。なお、Ｌ１は、ＬＳＩ製造プロセス上で許容される
最小の値である。
前のＬＳＩレイアウトパターン１０を示す。図１（ｃ）
には、生成する平坦化パターンの一例として矩形の平坦
化パターン１２を示す。図１（ｃ）に示すように平坦化
パターン１２において、図１の横方向をＸ方向、縦方向
をＹ方向、平坦化パターンのＸ方向の距離をＸ、Ｙ方向
の距離をＹとし、（Ｘ／２、Ｙ／２）の値を示す座標を
平坦化パターン１２の中心点１４と定義する。また、平
坦化パターンとＬＳＩレイアウトパターンとの最小間隔
をＬ１とし、平坦化パターン１２のＸ方向の距離Ｘの値
とＹ方向の距離Ｙの値を比較して、大きい値をＬ２とす
る。なお、Ｌ１は、ＬＳＩ製造プロセス上で許容される
最小の値である。
【００３８】生成する平坦化パターンの形状は、上述し
た図１（ｃ）に示す矩形の平坦化パターン１２に限ら
ず、任意な形状の平坦化パターン、例えば図１（ｄ）に
示すような５角形の平坦化パターン１３を使用するよう
にしてもよい。この場合でも、図１（ｃ）に示す平坦化
パターン１２と同様に、Ｘ方向の距離をＸ、Ｙ方向の距
離をＹとしてＬ２を求める。
た図１（ｃ）に示す矩形の平坦化パターン１２に限ら
ず、任意な形状の平坦化パターン、例えば図１（ｄ）に
示すような５角形の平坦化パターン１３を使用するよう
にしてもよい。この場合でも、図１（ｃ）に示す平坦化
パターン１２と同様に、Ｘ方向の距離をＸ、Ｙ方向の距
離をＹとしてＬ２を求める。
【００３９】図１（ｂ）には、平坦化パターン１２を格
子状（グリッド状）に生成する各座標配置位置を表すグ
リッド座標１６を示す。ここで、平坦化パターンの生成
領域のＸ方向最小値をＳＸ１、Ｘ方向最大値をＳＸ２、
Ｙ方向最小値をＳＹ１、Ｙ方向最大値をＳＹ２とする。
また、平坦化パターン１２を配置するＸ方向ピッチをＰ
Ｘ、Ｙ方向ピッチをＰＹとする。なお、Ｘ方向ピッチＰ
Ｘ及びＹ方向ピッチＰＹは、ＬＳＩ製造プロセス上の制
約によって定められる値である。
子状（グリッド状）に生成する各座標配置位置を表すグ
リッド座標１６を示す。ここで、平坦化パターンの生成
領域のＸ方向最小値をＳＸ１、Ｘ方向最大値をＳＸ２、
Ｙ方向最小値をＳＹ１、Ｙ方向最大値をＳＹ２とする。
また、平坦化パターン１２を配置するＸ方向ピッチをＰ
Ｘ、Ｙ方向ピッチをＰＹとする。なお、Ｘ方向ピッチＰ
Ｘ及びＹ方向ピッチＰＹは、ＬＳＩ製造プロセス上の制
約によって定められる値である。
【００４０】ここで、平坦化パターン１２の生成領域内
のＸ方向の配置数ＧＮＸは、ＳＸ２−ＳＸ１＞ＰＸ×Ｇ
ＮＸ＋Ｌ２を満たす最大の整数であり、Ｘ方向の最小配
置座標Ｘ０は、Ｘ０＝ＳＸ１＋（（ＳＸ２−ＳＸ１）−
ＰＸ×ＧＮＸ）／２として算出される。同様にして、Ｙ
方向の配置数ＧＮＹは、ＳＹ２−ＳＹ１＞ＰＸ×ＧＮＹ
＋Ｌ２を満たす最大の整数であり、Ｙ方向の最小配置座
標Ｙ０は、Ｙ０＝ＳＹ１＋（（ＳＹ２−ＳＹ１）−ＰＹ
×ＧＮＹ）／２として算出される。
のＸ方向の配置数ＧＮＸは、ＳＸ２−ＳＸ１＞ＰＸ×Ｇ
ＮＸ＋Ｌ２を満たす最大の整数であり、Ｘ方向の最小配
置座標Ｘ０は、Ｘ０＝ＳＸ１＋（（ＳＸ２−ＳＸ１）−
ＰＸ×ＧＮＸ）／２として算出される。同様にして、Ｙ
方向の配置数ＧＮＹは、ＳＹ２−ＳＹ１＞ＰＸ×ＧＮＹ
＋Ｌ２を満たす最大の整数であり、Ｙ方向の最小配置座
標Ｙ０は、Ｙ０＝ＳＹ１＋（（ＳＹ２−ＳＹ１）−ＰＹ
×ＧＮＹ）／２として算出される。
【００４１】続いて、上述のように構成した平坦化パタ
ーン１２及びグリッド座標１６を用いて、平坦化パター
ン１２をＬＳＩレイアウトパターン１０の外側の領域に
生成する場合、ＬＳＩレイアウトパターン１０の内側の
領域に生成する場合、ＬＳＩレイアウトパターン１０の
境界以外の領域に生成する場合の各々について、図５〜
７のフローチャートを参照して詳細に説明する。
ーン１２及びグリッド座標１６を用いて、平坦化パター
ン１２をＬＳＩレイアウトパターン１０の外側の領域に
生成する場合、ＬＳＩレイアウトパターン１０の内側の
領域に生成する場合、ＬＳＩレイアウトパターン１０の
境界以外の領域に生成する場合の各々について、図５〜
７のフローチャートを参照して詳細に説明する。
【００４２】平坦化パターン１２をＬＳＩレイアウトパ
ターンの外側の領域に生成する場合について、図５を参
照して説明する。
ターンの外側の領域に生成する場合について、図５を参
照して説明する。
【００４３】ステップ１００で、上述したグリッド上に
ＬＳＩレイアウトパターン１０を配置し、ステップ１０
２へ移行する。ステップ１０２では、図１（ａ）に示す
ＬＳＩレイアウトパターン１０をＬ＝Ｌ１＋Ｌ２／２で
算出される値Ｌで図形の拡大処理を行い、図２（ａ）の
実線で示すような図形パターン（拡大図形）２０を生成
し、ステップ１０４へ移行する。
ＬＳＩレイアウトパターン１０を配置し、ステップ１０
２へ移行する。ステップ１０２では、図１（ａ）に示す
ＬＳＩレイアウトパターン１０をＬ＝Ｌ１＋Ｌ２／２で
算出される値Ｌで図形の拡大処理を行い、図２（ａ）の
実線で示すような図形パターン（拡大図形）２０を生成
し、ステップ１０４へ移行する。
【００４４】ステップ１０４では、各々のグリッド座標
１６について、グリッド座標１６が拡大図形２０の外側
の領域か否かの判定を行う（図２（ｂ））。判定が肯定
された場合には、ステップ１０６へ移行して、グリッド
座標１６を平坦化パターン１２の生成座標位置とし（図
２（ｃ））、ステップ１０８で平坦化パターン１２の中
心点１４がグリッド座標１６に重なるように平坦化パタ
ーンを生成し（図２（ｄ））、ステップ１１０へ移行す
る。
１６について、グリッド座標１６が拡大図形２０の外側
の領域か否かの判定を行う（図２（ｂ））。判定が肯定
された場合には、ステップ１０６へ移行して、グリッド
座標１６を平坦化パターン１２の生成座標位置とし（図
２（ｃ））、ステップ１０８で平坦化パターン１２の中
心点１４がグリッド座標１６に重なるように平坦化パタ
ーンを生成し（図２（ｄ））、ステップ１１０へ移行す
る。
【００４５】ステップ１０４の判定が否定された場合に
は、グリッド座標１６が拡大図形２０の内側にあると判
断し、ステップ１０６及びステップ１０８をスキップし
てステップ１１０へ移行する。
は、グリッド座標１６が拡大図形２０の内側にあると判
断し、ステップ１０６及びステップ１０８をスキップし
てステップ１１０へ移行する。
【００４６】ステップ１１０では、上述の全てのグリッ
ド座標１６についてステップ１０４の判定が終了したか
否かを判定する。判定が肯定された場合には、全てのグ
リッド座標１６について、ステップ１０４の判定が終了
したと判断して一連の処理を終了する。また、ステップ
１１０の判定が否定された場合には、ステップ１０４へ
戻り、ステップ１１０の判定が肯定されるまで上述のス
テップ１０４〜１１０を繰り返す。
ド座標１６についてステップ１０４の判定が終了したか
否かを判定する。判定が肯定された場合には、全てのグ
リッド座標１６について、ステップ１０４の判定が終了
したと判断して一連の処理を終了する。また、ステップ
１１０の判定が否定された場合には、ステップ１０４へ
戻り、ステップ１１０の判定が肯定されるまで上述のス
テップ１０４〜１１０を繰り返す。
【００４７】以上の処理により、図２（ｅ）に示すよう
に、任意に指定したレイヤ上のＬＳＩレイアウトパター
ン１０の外側の領域に、平坦化パターン１２を生成する
ことができる。従って、従来の平坦化パターンの生成方
法のように、図形の拡大、縮小、論理演算処理を複雑に
組み合わせて実行することなく、平坦化パターン１２を
簡易に生成することができ、計算処理における負荷を軽
減することができる。
に、任意に指定したレイヤ上のＬＳＩレイアウトパター
ン１０の外側の領域に、平坦化パターン１２を生成する
ことができる。従って、従来の平坦化パターンの生成方
法のように、図形の拡大、縮小、論理演算処理を複雑に
組み合わせて実行することなく、平坦化パターン１２を
簡易に生成することができ、計算処理における負荷を軽
減することができる。
【００４８】なお、平坦化パターン１２は、ＬＳＩレイ
アウトパターン１０と同一レイヤ、又は異なるレイヤに
生成される。
アウトパターン１０と同一レイヤ、又は異なるレイヤに
生成される。
【００４９】平坦化パターン１２をＬＳＩレイアウトパ
ターンの内側の領域に生成する場合について、図６を参
照して説明する。
ターンの内側の領域に生成する場合について、図６を参
照して説明する。
【００５０】ステップ１２０で、上述したグリッド上に
ＬＳＩレイアウトパターン１０を配置し、ステップ１２
２へ移行する。ステップ１２２では、図３（ａ）に示す
ＬＳＩレイアウトパターン１０をＬ＝Ｌ１＋Ｌ２／２で
算出される値Ｌで図形の縮小処理を行い、図３（ａ）の
実線で示すような図形パターン（縮小図形）２２を生成
し、ステップ１２４へ移行する。
ＬＳＩレイアウトパターン１０を配置し、ステップ１２
２へ移行する。ステップ１２２では、図３（ａ）に示す
ＬＳＩレイアウトパターン１０をＬ＝Ｌ１＋Ｌ２／２で
算出される値Ｌで図形の縮小処理を行い、図３（ａ）の
実線で示すような図形パターン（縮小図形）２２を生成
し、ステップ１２４へ移行する。
【００５１】ステップ１２４では、各々のグリッド座標
１６について、グリッド座標１６が縮小図形１１２の内
側の領域か否かの判定を行う（図３（ｂ））。判定が肯
定された場合には、ステップ１２６へ移行して、グリッ
ド座標１６を平坦化パターン１２の生成座標位置とし
（図３（ｃ））、ステップ１２８で平坦化パターン１２
の中心点１４がグリッド座標１６に重なるように平坦化
パターンを生成し（図３（ｄ））、ステップ１３０へ移
行する。
１６について、グリッド座標１６が縮小図形１１２の内
側の領域か否かの判定を行う（図３（ｂ））。判定が肯
定された場合には、ステップ１２６へ移行して、グリッ
ド座標１６を平坦化パターン１２の生成座標位置とし
（図３（ｃ））、ステップ１２８で平坦化パターン１２
の中心点１４がグリッド座標１６に重なるように平坦化
パターンを生成し（図３（ｄ））、ステップ１３０へ移
行する。
【００５２】ステップ１２４の判定が否定された場合に
は、グリッド座標１６が縮小図形１１２の外側にあると
判断し、ステップ１２６及びステップ１２８をスキップ
してステップ１３０へ移行する。
は、グリッド座標１６が縮小図形１１２の外側にあると
判断し、ステップ１２６及びステップ１２８をスキップ
してステップ１３０へ移行する。
【００５３】ステップ１３０では、上述の全てのグリッ
ド座標１６についてステップ１２４の判定が終了したか
否かを判定する。判定が肯定された場合には、全てのグ
リッド座標１６について、ステップ１２４の判定が終了
したと判断して一連の処理を終了する。また、ステップ
１３０の判定が否定された場合には、ステップ１２４へ
戻り、ステップ１３０の判定が肯定されるまで上述のス
テップ１２４〜１３０を繰り返す。
ド座標１６についてステップ１２４の判定が終了したか
否かを判定する。判定が肯定された場合には、全てのグ
リッド座標１６について、ステップ１２４の判定が終了
したと判断して一連の処理を終了する。また、ステップ
１３０の判定が否定された場合には、ステップ１２４へ
戻り、ステップ１３０の判定が肯定されるまで上述のス
テップ１２４〜１３０を繰り返す。
【００５４】以上の処理により、図３（ｅ）に示すよう
に、任意に指定したレイヤ上のＬＳＩレイアウトパター
ン１０の内側の領域に、平坦化パターン１２を生成する
ことができる。従って、従来の平坦化パターンの生成方
法のように、図形の拡大、縮小、論理演算処理を複雑に
組み合わせて実行することなく、平坦化パターン１２を
簡易に生成することができ、計算処理における負荷を軽
減することができる。
に、任意に指定したレイヤ上のＬＳＩレイアウトパター
ン１０の内側の領域に、平坦化パターン１２を生成する
ことができる。従って、従来の平坦化パターンの生成方
法のように、図形の拡大、縮小、論理演算処理を複雑に
組み合わせて実行することなく、平坦化パターン１２を
簡易に生成することができ、計算処理における負荷を軽
減することができる。
【００５５】なお、平坦化パターン１２は、ＬＳＩレイ
アウトパターン１０と異なるレイヤに生成される。
アウトパターン１０と異なるレイヤに生成される。
【００５６】平坦化パターン１２をＬＳＩレイアウトパ
ターン１０の境界以外の領域に生成する場合について、
図７を参照して説明する。
ターン１０の境界以外の領域に生成する場合について、
図７を参照して説明する。
【００５７】ステップ１５０で、上述したグリッド上に
ＬＳＩレイアウトパターン１０２を配置し、ステップ１
５２へ移行する。ステップ１５２では、図４（ａ）に示
すＬＳＩレイアウトパターン１０をＬ＝Ｌ１＋Ｌ２／２
で算出される値Ｌで図形の拡大処理を行い、図４（ａ）
の実線で示すような図形パターン（拡大図形）２０を生
成し、ステップ１５４へ移行する。
ＬＳＩレイアウトパターン１０２を配置し、ステップ１
５２へ移行する。ステップ１５２では、図４（ａ）に示
すＬＳＩレイアウトパターン１０をＬ＝Ｌ１＋Ｌ２／２
で算出される値Ｌで図形の拡大処理を行い、図４（ａ）
の実線で示すような図形パターン（拡大図形）２０を生
成し、ステップ１５４へ移行する。
【００５８】ステップ１５４では、ＬＳＩレイアウトパ
ターン１０をＬ＝Ｌ１＋Ｌ２／２で算出される値Ｌで図
形の縮小処理を行い、図４（ｂ）に示すような図形パタ
ーン（縮小図形）２２を生成し、ステップ１５６へ移行
する。
ターン１０をＬ＝Ｌ１＋Ｌ２／２で算出される値Ｌで図
形の縮小処理を行い、図４（ｂ）に示すような図形パタ
ーン（縮小図形）２２を生成し、ステップ１５６へ移行
する。
【００５９】ステップ１５６では、各々のグリッド座標
１６について、グリッド座標１６がステップ１５２で得
られた拡大図形２０の外側の領域か否かの判定を行う
（図４（ｃ））。判定が肯定された場合には、ステップ
１５８へ移行して、グリッド座標１６を平坦化パターン
１２の生成座標位置とし（図４（ｄ））、ステップ１６
０で平坦化パターン１２の中心点１４がグリッド座標１
６に重なるように平坦化パターン１２を生成し（図４
（ｅ））、ステップ１６４へ移行する。
１６について、グリッド座標１６がステップ１５２で得
られた拡大図形２０の外側の領域か否かの判定を行う
（図４（ｃ））。判定が肯定された場合には、ステップ
１５８へ移行して、グリッド座標１６を平坦化パターン
１２の生成座標位置とし（図４（ｄ））、ステップ１６
０で平坦化パターン１２の中心点１４がグリッド座標１
６に重なるように平坦化パターン１２を生成し（図４
（ｅ））、ステップ１６４へ移行する。
【００６０】また、ステップ１５６の判定が否定された
場合は、ステップ１６２へ移行して、グリッド座標１６
がステップ１５４で得られた縮小図形１１２の内側の領
域か否かの判定を行う。判定が肯定された場合は、上述
のステップ１５８へ移行してグリッド座標１６を平坦化
パターン１２の生成座標位置とし（図４（ｄ））、ステ
ップ１６０で平坦化パターン１２の中心点１４がグリッ
ド座標１６に重なるように平坦化パターンを生成する
（図４（ｅ））。
場合は、ステップ１６２へ移行して、グリッド座標１６
がステップ１５４で得られた縮小図形１１２の内側の領
域か否かの判定を行う。判定が肯定された場合は、上述
のステップ１５８へ移行してグリッド座標１６を平坦化
パターン１２の生成座標位置とし（図４（ｄ））、ステ
ップ１６０で平坦化パターン１２の中心点１４がグリッ
ド座標１６に重なるように平坦化パターンを生成する
（図４（ｅ））。
【００６１】ステップ１６２の判定が否定された場合に
は、ステップ１５８及びステップ１６０をスキップし
て、ステップ１６４へ移行する。
は、ステップ１５８及びステップ１６０をスキップし
て、ステップ１６４へ移行する。
【００６２】ステップ１６４では、上述の全てのグリッ
ド座標１６についてステップ１５６の判定が終了したか
否かを判定する。判定が肯定された場合には、全てのグ
リッド座標１６について、ステップ１５６の判定が終了
したと判断して一連の処理を終了する。また、ステップ
１６４の判定が否定された場合には、ステップ１５６へ
戻り、ステップ１６４の判定が肯定されるまで上述のス
テップ１５６〜１６２を繰り返す。
ド座標１６についてステップ１５６の判定が終了したか
否かを判定する。判定が肯定された場合には、全てのグ
リッド座標１６について、ステップ１５６の判定が終了
したと判断して一連の処理を終了する。また、ステップ
１６４の判定が否定された場合には、ステップ１５６へ
戻り、ステップ１６４の判定が肯定されるまで上述のス
テップ１５６〜１６２を繰り返す。
【００６３】以上の処理により、図４（ｆ）に示すよう
に、任意に指定されたレイヤ上のＬＳＩレイアウトパタ
ーン１０の境界以外の領域に、平坦化パターン１２を生
成することができる。従って、従来の平坦化パターンの
生成方法のように、図形の拡大、縮小、論理演算処理を
複雑に組み合わせて実行することなく、平坦化パターン
１２を簡易に生成することができ、計算処理における負
荷を軽減することができる。
に、任意に指定されたレイヤ上のＬＳＩレイアウトパタ
ーン１０の境界以外の領域に、平坦化パターン１２を生
成することができる。従って、従来の平坦化パターンの
生成方法のように、図形の拡大、縮小、論理演算処理を
複雑に組み合わせて実行することなく、平坦化パターン
１２を簡易に生成することができ、計算処理における負
荷を軽減することができる。
【００６４】なお、平坦化パターン１２は、ＬＳＩレイ
アウトパターン１０と異なるレイヤに生成される。
アウトパターン１０と異なるレイヤに生成される。
【００６５】続いて、本発明にかかるＬＳＩレイアウト
パターン１０の密度に基づいて行う平坦化パターン１２
の生成について図９のフローチャートを参照して説明す
る。
パターン１０の密度に基づいて行う平坦化パターン１２
の生成について図９のフローチャートを参照して説明す
る。
【００６６】図８（ａ）に示すように、ＬＳＩチップの
表面を格子（グリッド）状に分割し、それぞれのグリッ
ドのＸ方向の大きさをＧＸ、Ｙ方向の大きさをＧＹとす
る。グリッドの大きさＧＸ、ＧＹは、個々に任意な値を
指定することが可能である。また、グリッド状の分割
は、Ｘ方向にＸ［０］からＸ［ＸＮ−１］までＸＮ個、
Ｙ方向にＹ［０］からＹ［ＹＮ−１］までのＹＮ個のグ
リッドに分割されており、グリッド数Ｎは、Ｎ＝ＸＮ×
ＹＮのグリッド数となっている。
表面を格子（グリッド）状に分割し、それぞれのグリッ
ドのＸ方向の大きさをＧＸ、Ｙ方向の大きさをＧＹとす
る。グリッドの大きさＧＸ、ＧＹは、個々に任意な値を
指定することが可能である。また、グリッド状の分割
は、Ｘ方向にＸ［０］からＸ［ＸＮ−１］までＸＮ個、
Ｙ方向にＹ［０］からＹ［ＹＮ−１］までのＹＮ個のグ
リッドに分割されており、グリッド数Ｎは、Ｎ＝ＸＮ×
ＹＮのグリッド数となっている。
【００６７】ＬＳＩチップに配置されたＬＳＩレイアウ
トパターン１０は、上述したようにグリッド状に分割さ
れ、図８（ｂ）に示すような図形パターン２４、２６、
２８にそれぞれ分割される。分割されたそれぞれの図形
パターン２４、２６、２８について面積の算出を行い、
総和を求めることによって対象となるＬＳＩレイアウト
パターン１０の面積Ｓ２を算出することができる。な
お、対象となるＬＳＩレイアウトパターン１０は、必要
に応じて分割以前に、図形パターンの拡大処理、又は縮
小処理を行うことが可能である。
トパターン１０は、上述したようにグリッド状に分割さ
れ、図８（ｂ）に示すような図形パターン２４、２６、
２８にそれぞれ分割される。分割されたそれぞれの図形
パターン２４、２６、２８について面積の算出を行い、
総和を求めることによって対象となるＬＳＩレイアウト
パターン１０の面積Ｓ２を算出することができる。な
お、対象となるＬＳＩレイアウトパターン１０は、必要
に応じて分割以前に、図形パターンの拡大処理、又は縮
小処理を行うことが可能である。
【００６８】そして、ステップ２００で、パターン密度
を参照する領域の面積を算出する。ステップ２００のパ
ターン密度の参照領域３０は、図８（ｃ）に示すように
各分割領域３２を中心として奇数グリッドＸＭ、ＹＭの
周辺領域を含めた領域を示し、参照領域の面積Ｓ１は、
Ｓ１＝ＧＸ×ＧＹ×ＸＭ×ＹＭとして算出することがで
きる。
を参照する領域の面積を算出する。ステップ２００のパ
ターン密度の参照領域３０は、図８（ｃ）に示すように
各分割領域３２を中心として奇数グリッドＸＭ、ＹＭの
周辺領域を含めた領域を示し、参照領域の面積Ｓ１は、
Ｓ１＝ＧＸ×ＧＹ×ＸＭ×ＹＭとして算出することがで
きる。
【００６９】ステップ２０２では、参照領域３０内に存
在するＬＳＩレイアウトパターン１０の面積Ｓ２を算出
し、ステップ２０４へ移行する。
在するＬＳＩレイアウトパターン１０の面積Ｓ２を算出
し、ステップ２０４へ移行する。
【００７０】ステップ２０４では、参照領域３０の面積
Ｓ１及び参照領域３０内に存在するＬＳＩレイアウトパ
ターン１０の面積Ｓ２からＳ２／Ｓ１より参照領域３０
のパターン密度を算出する。ここで、算出されたパター
ン密度を分割領域３２のパターン密度と定義する。
Ｓ１及び参照領域３０内に存在するＬＳＩレイアウトパ
ターン１０の面積Ｓ２からＳ２／Ｓ１より参照領域３０
のパターン密度を算出する。ここで、算出されたパター
ン密度を分割領域３２のパターン密度と定義する。
【００７１】ステップ２０６では、ステップ２０４で算
出されたパターン密度が所定のパターン密度未満か否か
判定する。判定が肯定された場合には、ステップ２０８
へ移行して、ステップ２０８で分割領域３２に平坦化パ
ターンの生成を行い、ステップ２１０へ移行する。な
お、ステップ２０８の平坦化パターン生成は、上述した
図５〜７の何れかに記載のフローチャートに従って行う
ことが可能である。
出されたパターン密度が所定のパターン密度未満か否か
判定する。判定が肯定された場合には、ステップ２０８
へ移行して、ステップ２０８で分割領域３２に平坦化パ
ターンの生成を行い、ステップ２１０へ移行する。な
お、ステップ２０８の平坦化パターン生成は、上述した
図５〜７の何れかに記載のフローチャートに従って行う
ことが可能である。
【００７２】ステップ２０６の判定が否定された場合に
は、ステップ２０８をスキップしてステップ２１０へ移
行する。すなわち、所定のパターン密度を満たしている
ので、平坦化パターンを生成する必要がなく、分割領域
内に平坦化パターンの生成を行わない。
は、ステップ２０８をスキップしてステップ２１０へ移
行する。すなわち、所定のパターン密度を満たしている
ので、平坦化パターンを生成する必要がなく、分割領域
内に平坦化パターンの生成を行わない。
【００７３】続くステップ２１０では、全分割領域のパ
ターン密度算出が終了したか否か判定する。判定が肯定
されると全分割領域についてパターン密度に基づいて平
坦化パターンの生成が行われたと判断して一連の処理を
終了する。
ターン密度算出が終了したか否か判定する。判定が肯定
されると全分割領域についてパターン密度に基づいて平
坦化パターンの生成が行われたと判断して一連の処理を
終了する。
【００７４】ステップ２１０の判定が否定された場合に
は、ステップ２１２へ移行して、パターン密度の参照領
域３０を移動してステップ２００に戻り、ステップ２１
０の判定が肯定されるまで、上述のステップ２１０〜２
１２を繰り返すことによって各分割領域についてパター
ン密度に基づいて平坦化パターンの生成を行う。
は、ステップ２１２へ移行して、パターン密度の参照領
域３０を移動してステップ２００に戻り、ステップ２１
０の判定が肯定されるまで、上述のステップ２１０〜２
１２を繰り返すことによって各分割領域についてパター
ン密度に基づいて平坦化パターンの生成を行う。
【００７５】以上の処理によって、ＬＳＩチップ内のパ
ターン密度の低い部分にのみ平坦化パターン１２を生成
することができる。すなわち平坦化パターン１２を生成
する必要がない領域には平坦化パターン１２の生成を行
うことがない。従って、平坦化パターン生成の処理が煩
雑になるのを防止することができると共に計算処理の負
荷を軽減することができる。
ターン密度の低い部分にのみ平坦化パターン１２を生成
することができる。すなわち平坦化パターン１２を生成
する必要がない領域には平坦化パターン１２の生成を行
うことがない。従って、平坦化パターン生成の処理が煩
雑になるのを防止することができると共に計算処理の負
荷を軽減することができる。
【００７６】なお、上記の実施形態では、ＬＳＩレイア
ウトパターンが配置してあることを前提に説明したが、
ＬＳＩレイアウトパターンがない領域については、グリ
ッド座標１６に平坦化パターン１２の中心点１４が重な
るように生成するようにしてもよいし、平坦化パターン
の生成を行わないようにしてもよい。
ウトパターンが配置してあることを前提に説明したが、
ＬＳＩレイアウトパターンがない領域については、グリ
ッド座標１６に平坦化パターン１２の中心点１４が重な
るように生成するようにしてもよいし、平坦化パターン
の生成を行わないようにしてもよい。
【００７７】
【発明の効果】以上説明したように本発明によれば、簡
易な方法で平坦化パターンを生成することができると共
に、計算処理の負荷を下げることができるという効果が
ある。
易な方法で平坦化パターンを生成することができると共
に、計算処理の負荷を下げることができるという効果が
ある。
【００７８】また、ＬＳＩレイアウトパターンの密度に
応じて平坦化パターンを生成することができるという効
果がある。
応じて平坦化パターンを生成することができるという効
果がある。
【図１】本発明の実施の形態に係るＬＳＩレイアウトパ
ターン、グリッド及び平坦化パターンを示す図である。
ターン、グリッド及び平坦化パターンを示す図である。
【図２】平坦化パターンをＬＳＩレイアウトパターンの
外側の領域に生成する場合を示す図である。
外側の領域に生成する場合を示す図である。
【図３】平坦化パターンをＬＳＩレイアウトパターンの
内側の領域に生成する場合を示す図である。
内側の領域に生成する場合を示す図である。
【図４】平坦化パターンをＬＳＩレイアウトパターンの
境界以外の領域に生成する場合を示す図である。
境界以外の領域に生成する場合を示す図である。
【図５】平坦化パターンをＬＳＩレイアウトパターンの
外側の領域に生成する場合の処理を示すフローチャート
である。
外側の領域に生成する場合の処理を示すフローチャート
である。
【図６】平坦化パターンをＬＳＩレイアウトパターンの
内側の領域に生成する場合の処理を示すフローチャート
である。
内側の領域に生成する場合の処理を示すフローチャート
である。
【図７】平坦化パターンをＬＳＩレイアウトパターンの
境界以外の領域に生成する場合の処理を示すフローチャ
ートである。
境界以外の領域に生成する場合の処理を示すフローチャ
ートである。
【図８】本発明の実施の形態に係るＬＳＩレイアウトパ
ターンの密度に基づいて平坦化パターンを生成する場合
を示す図である。
ターンの密度に基づいて平坦化パターンを生成する場合
を示す図である。
【図９】ＬＳＩレイアウトパターンの密度に基づいて平
坦化パターンを生成する場合の処理を示すフローチャー
トである。
坦化パターンを生成する場合の処理を示すフローチャー
トである。
【図１０】従来の平坦化パターンの生成方法を説明する
ための図である。
ための図である。
１０ ＬＳＩレイアウトパターン １２ 平坦化パターン １６ グリッド座標 ２０ 拡大図形 ２２ 縮小図形 ３０ 参照領域 ３２ 分割領域
Claims (9)
- 【請求項１】 ＬＳＩレイアウトパターンが配置された
ＬＳＩチップ表面の平坦化を行うために生成する平坦化
パターンの生成方法であって、 前記ＬＳＩチップの領域をグリッド状に分割する第１の
処理と、 前記ＬＳＩレイアウトパターンを所定の大きさに拡大変
換又は縮小変換する第２の処理と、 前記第１の処理によって分割された各々のグリッドが、
前記第２の処理により変換されたＬＳＩレイアウトパタ
ーンの領域の内側又は外側であるかを判別する第３の処
理と、 前記第３の処理に基づいて、平坦化パターンの生成位置
を決定するする第４の処理と、を含むことを特徴とする
平坦化パターンの生成方法。 - 【請求項２】 前記所定の大きさは、前記ＬＳＩレイア
ウトパターンと平坦化パターンとの距離及び生成する平
坦化パターンの大きさに基づいて定めることを特徴とす
る請求項１に記載の平坦化パターンの生成方法。 - 【請求項３】 前記第２の処理により前記ＬＳＩレイア
ウトパターンを拡大変換し、前記第３の処理により判別
されたグリッドのうち、前記拡大変換されたＬＳＩレイ
アウトパターンの領域の外側であると判別されたグリッ
ド上に、平坦化パターンを生成することを特徴とする請
求項１又は請求項２に記載の平坦化パターンの生成方
法。 - 【請求項４】 前記第２の処理により前記ＬＳＩレイア
ウトパターンを縮小変換し、前記第３の処理により判別
されたグリッドのうち、前記縮小変換されたＬＳＩレイ
アウトパターンの領域の内側であると判別されたグリッ
ド上に、平坦化パターンを生成することを特徴とする請
求項１又は請求項２に記載の平坦化パターンの生成方
法。 - 【請求項５】 ＬＳＩレイアウトパターンが配置された
ＬＳＩチップ表面の平坦化を行うために生成する平坦化
パターンの生成方法であって、 前記ＬＳＩチップの領域をグリッド状に分割する第１の
処理と、 前記ＬＳＩレイアウトパターンを所定の大きさに拡大変
換する第２の処理と、 前記ＬＳＩレイアウトパターンを所定の大きさに縮小変
換する第３の処理と、 前記第１の処理によって分割された各々のグリッドが、
前記第２の処理によって変換されたＬＳＩレイアウトパ
ターンの領域の内側又は外側であるかを判別する第４の
処理と、 前記第１の処理によって分割された各々のグリッドが、
前記第３の処理によって変換されたＬＳＩレイアウトパ
ターンの領域の内側又は外側であるかを判別する第５の
処理と、 前記第４及び第５の処理に基づいて、平坦化パターンの
生成位置を決定する第６の処理と、を含むことを特徴と
する平坦化パターンの生成方法。 - 【請求項６】 前記所定の大きさは、前記ＬＳＩレイア
ウトパターンと平坦化パターンとの距離及び生成する平
坦化パターンの大きさに基づいて定めることを特徴とす
る請求項５に記載の平坦化パターンの生成方法。 - 【請求項７】 前記第４の処理で判別されたグリッドの
うち、前記拡大変換されたＬＳＩレイアウトパターンの
領域の外側であると判別されたグリッド上に平坦化パタ
ーンを生成し、第５の処理で判別されたグリッドのう
ち、前記縮小変換されたＬＳＩレイアウトパターンの領
域の内側であると判別されたグリッド上に平坦化パター
ンを生成することを特徴とする請求項５又は請求項６に
記載の平坦化パターンの生成方法。 - 【請求項８】 多層構造のＬＳＩレイアウトパターンに
対して、請求項１乃至請求項７の何れかに記載の平坦化
パターンの生成方法を用いて平坦化パターンを生成する
ことを特徴とする平坦化パターンの生成方法。 - 【請求項９】 ＬＳＩレイアウトパターンが配置された
ＬＳＩチップ表面の平坦化を行うために生成する平坦化
パターンの生成方法であって、 前記ＬＳＩチップの領域をグリッド状に分割する第１の
処理と、 前記第１の処理によってグリッド状に分割された領域の
周辺を含む領域の密度を算出し、算出された密度に基づ
いて平坦化パターンの生成を行う第２の処理と、を含む
ことを特徴とする平坦化パターンの生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20145499A JP3447621B2 (ja) | 1999-07-15 | 1999-07-15 | 平坦化パターンの生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20145499A JP3447621B2 (ja) | 1999-07-15 | 1999-07-15 | 平坦化パターンの生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028353A true JP2001028353A (ja) | 2001-01-30 |
| JP3447621B2 JP3447621B2 (ja) | 2003-09-16 |
Family
ID=16441369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20145499A Expired - Fee Related JP3447621B2 (ja) | 1999-07-15 | 1999-07-15 | 平坦化パターンの生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447621B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782512B2 (en) | 2001-04-23 | 2004-08-24 | Oki Electric Industry Co., Ltd. | Fabrication method for a semiconductor device with dummy patterns |
| JP2020024572A (ja) * | 2018-08-07 | 2020-02-13 | 東芝情報システム株式会社 | 半導体レイアウト設計方法及び半導体レイアウト設計装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102254786B (zh) * | 2010-05-20 | 2013-02-13 | 上海华虹Nec电子有限公司 | 芯片的局部图形密度的分析和检查方法 |
-
1999
- 1999-07-15 JP JP20145499A patent/JP3447621B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6782512B2 (en) | 2001-04-23 | 2004-08-24 | Oki Electric Industry Co., Ltd. | Fabrication method for a semiconductor device with dummy patterns |
| JP2020024572A (ja) * | 2018-08-07 | 2020-02-13 | 東芝情報システム株式会社 | 半導体レイアウト設計方法及び半導体レイアウト設計装置 |
| JP7230291B2 (ja) | 2018-08-07 | 2023-03-01 | 東芝情報システム株式会社 | 半導体レイアウト設計方法及び半導体レイアウト設計装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3447621B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5597668A (en) | Patterned filled photo mask generation for integrated circuit manufacturing | |
| JP4880151B2 (ja) | 集積回路に相互接続ラインを形成する方法と装置 | |
| KR970067661A (ko) | 평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치 | |
| US7926006B2 (en) | Variable fill and cheese for mitigation of BEOL topography | |
| JP2003324149A (ja) | ダミーパターンの自動発生方法 | |
| US20030049945A1 (en) | Interconnection structure and method for designing the same | |
| US7707523B2 (en) | Method of fabricating a semiconductor device and a method of generating a mask pattern | |
| US6013536A (en) | Apparatus for automated pillar layout and method for implementing same | |
| JP4756746B2 (ja) | 半導体装置およびその製造方法 | |
| US6615399B2 (en) | Semiconductor device having dummy pattern | |
| EP0791887B1 (en) | Flip-Chip layout input apparatus and method | |
| JP2002203905A (ja) | レイアウト設計装置、レイアウト設計方法および半導体装置 | |
| JP2001028353A (ja) | 平坦化パターンの生成方法 | |
| KR100510043B1 (ko) | 마스크 데이터 가공 장치 | |
| CN106874543B (zh) | 版图的lef图形处理方法 | |
| CN112434484A (zh) | 一种冗余填充方法 | |
| US6487712B1 (en) | Method of manufacturing mask for conductive wirings in semiconductor device | |
| JP2003282569A (ja) | 半導体集積回路装置及びダミーメタルの挿入方法 | |
| JP3703799B2 (ja) | 残膜厚分布の推定方法、残膜厚分布の推定方法を用いたパターニング用マスク及び絶縁膜除去用マスクの修正方法、及び、修正されたパターニング用マスク及び絶縁膜除去用マスクを用いた半導体素子の製造方法 | |
| JPH04211112A (ja) | 描画データ作成方法、データ変換方法、及びデータ変換装置 | |
| JPH0981622A (ja) | 平坦化パターンの生成方法 | |
| JP2001166452A (ja) | パターンの自動設計方法 | |
| JP2000269126A (ja) | 電子線露光方法及び装置 | |
| JPH10256255A (ja) | 半導体集積回路装置のパターン発生方法 | |
| JP2002057083A (ja) | 露光データの作成装置、方法および半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |