JPH10256255A - 半導体集積回路装置のパターン発生方法 - Google Patents
半導体集積回路装置のパターン発生方法Info
- Publication number
- JPH10256255A JPH10256255A JP6261397A JP6261397A JPH10256255A JP H10256255 A JPH10256255 A JP H10256255A JP 6261397 A JP6261397 A JP 6261397A JP 6261397 A JP6261397 A JP 6261397A JP H10256255 A JPH10256255 A JP H10256255A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- dummy
- regular
- patterns
- minute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 微小なダミーパターンの発生を少なくし以て
パターン抜けやパターン剥がれを抑制する。 【解決手段】 ダミーパターンと正規のパターンとを合
成する際に、正規のパターンに隣接するダミーパターン
の中で、一辺の大きさが設計規則上の最小許容幅を満た
さない微小なダミーパターンが存在している場合は、該
微小なダミーパターンと正規のパターンの間を接続す
る。これによれば、正規のパターンに隣接する微細なダ
ミーパターンは正規のパターンの一部になるため、少な
くとも正規のパターンに隣接する微細なパターンがなく
なり、パターン抜けやパターン剥がれが抑制される。
パターン抜けやパターン剥がれを抑制する。 【解決手段】 ダミーパターンと正規のパターンとを合
成する際に、正規のパターンに隣接するダミーパターン
の中で、一辺の大きさが設計規則上の最小許容幅を満た
さない微小なダミーパターンが存在している場合は、該
微小なダミーパターンと正規のパターンの間を接続す
る。これによれば、正規のパターンに隣接する微細なダ
ミーパターンは正規のパターンの一部になるため、少な
くとも正規のパターンに隣接する微細なパターンがなく
なり、パターン抜けやパターン剥がれが抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置のパターン発生方法に関し、特に、配線層の平坦化の
ために付加されるダミーパターンの発生方法に関する。
置のパターン発生方法に関し、特に、配線層の平坦化の
ために付加されるダミーパターンの発生方法に関する。
【０００２】
【従来の技術】近時、半導体集積回路装置の大規模化及
び高密度化に伴い、チップ上のパターンがますます微細
化し、しかも配線層の多層化が一段と進みつつあること
から、配線層の平坦化問題、すなわち、下層のパターン
の影響で上層の配線層に凹凸が発生し、凹凸の程度によ
っては上層の配線層へのパターン形成に支障をきたすと
いう問題点が顕著になってきた。
び高密度化に伴い、チップ上のパターンがますます微細
化し、しかも配線層の多層化が一段と進みつつあること
から、配線層の平坦化問題、すなわち、下層のパターン
の影響で上層の配線層に凹凸が発生し、凹凸の程度によ
っては上層の配線層へのパターン形成に支障をきたすと
いう問題点が顕著になってきた。
【０００３】そこで、従来から、パターンをレイアウト
しない領域（この領域の影響は上層の配線層の凹部にな
って現れる）にダミーパターンを置くことにより、上層
の配線層への影響を抑制することが行われている。図２
は従来のダミーパターンの発生方法を順を追って示す概
念図である。この図において、まず、（ａ）正規のパタ
ーン（例えば配線パターン）１、２のレイアウトデータ
を取込み、（ｂ）このパターン１、２を適量拡大する。
例えば、ｇを設計規則上の最小パターン間隔、ｗを同規
則上のパターンの最小幅とすると、ｇ＋（２／ｗ）程度
拡大する。３、４は拡大後のパターンである。（ｃ）次
に、拡大パターン３、４の反転パターンを発生し、その
反転パターンをごく僅か（例えば２／ｗ程度）拡大す
る。５〜８は拡大後の反転パターンである。（ｄ）次
に、反転パターン５〜８に所定幅の格子状メッシュパタ
ーン９を重ねて、メッシュパターン９からはみ出した反
転パターン５〜８だけを残して他を取り除き、ダミーパ
ターン（ｄのハッチング部分）を発生する。（ｅ）最後
に、ダミーパターンと正規のパターン１、２とを合成
し、チップ又はレチクル露光用のパターンを作成する。
すなわち、図２のｅにおいて、正規のパターン１、２以
外の細分化された多量のパターン（左下がりのハッチン
グ部分）は、すべてダミーパターンである。したがっ
て、この図からも理解されるように、正規のパターン
１、２をレイアウトしない領域にダミーパターンを置く
ことにより、その領域のくぼみを防止して、上層の配線
層への影響を抑制できる。
しない領域（この領域の影響は上層の配線層の凹部にな
って現れる）にダミーパターンを置くことにより、上層
の配線層への影響を抑制することが行われている。図２
は従来のダミーパターンの発生方法を順を追って示す概
念図である。この図において、まず、（ａ）正規のパタ
ーン（例えば配線パターン）１、２のレイアウトデータ
を取込み、（ｂ）このパターン１、２を適量拡大する。
例えば、ｇを設計規則上の最小パターン間隔、ｗを同規
則上のパターンの最小幅とすると、ｇ＋（２／ｗ）程度
拡大する。３、４は拡大後のパターンである。（ｃ）次
に、拡大パターン３、４の反転パターンを発生し、その
反転パターンをごく僅か（例えば２／ｗ程度）拡大す
る。５〜８は拡大後の反転パターンである。（ｄ）次
に、反転パターン５〜８に所定幅の格子状メッシュパタ
ーン９を重ねて、メッシュパターン９からはみ出した反
転パターン５〜８だけを残して他を取り除き、ダミーパ
ターン（ｄのハッチング部分）を発生する。（ｅ）最後
に、ダミーパターンと正規のパターン１、２とを合成
し、チップ又はレチクル露光用のパターンを作成する。
すなわち、図２のｅにおいて、正規のパターン１、２以
外の細分化された多量のパターン（左下がりのハッチン
グ部分）は、すべてダミーパターンである。したがっ
て、この図からも理解されるように、正規のパターン
１、２をレイアウトしない領域にダミーパターンを置く
ことにより、その領域のくぼみを防止して、上層の配線
層への影響を抑制できる。
【０００４】
【発明が解決しようとする課題】しかしながら、かかる
従来のダミーパターンの発生方法にあっては、メッシュ
パターン９からはみ出した反転パターン５〜８だけをダ
ミーパターン（図２のｄのハッチング部分）としていた
ため、元の反転パターン５〜８の大きさやメッシュパタ
ーン９のパターン幅及びメッシュ間隔によっては、微小
なダミーパターン………図２のｅにおいて右側や中央の
ダミーパターンＣ、Ｄに比べて左側のダミーパターン
Ａ、Ｂが小さい………がしばしば発生することがあり、
この微小なダミーパターンは、露光時には更に小さくな
るから、露光されずにパターン抜けが生じたり、あるい
は、露光されたとしても、あまりにも小さすぎるパター
ンは剥がれやすく、ショート等の原因にもなりかねない
という問題点があった。
従来のダミーパターンの発生方法にあっては、メッシュ
パターン９からはみ出した反転パターン５〜８だけをダ
ミーパターン（図２のｄのハッチング部分）としていた
ため、元の反転パターン５〜８の大きさやメッシュパタ
ーン９のパターン幅及びメッシュ間隔によっては、微小
なダミーパターン………図２のｅにおいて右側や中央の
ダミーパターンＣ、Ｄに比べて左側のダミーパターン
Ａ、Ｂが小さい………がしばしば発生することがあり、
この微小なダミーパターンは、露光時には更に小さくな
るから、露光されずにパターン抜けが生じたり、あるい
は、露光されたとしても、あまりにも小さすぎるパター
ンは剥がれやすく、ショート等の原因にもなりかねない
という問題点があった。
【０００５】そこで、本発明は、微小なダミーパターン
の発生を少なくし、以てパターン抜けやパターン剥がれ
を抑制することを目的とする。
の発生を少なくし、以てパターン抜けやパターン剥がれ
を抑制することを目的とする。
【０００６】
【課題を解決するための手段】請求項に係る発明は、正
規のパターンのレイアウトデータを取込み、該パターン
を適量拡大する第１工程と、前記第１工程で拡大された
パターンの反転パターンを発生して、該反転パターンを
ごく僅か拡大する第２工程と、前記第２工程で拡大され
た反転パターンに所定幅の格子状メッシュパターンを重
ねて、メッシュパターンからはみ出した反転パターンを
ダミーパターンとする第３工程と、前記ダミーパターン
と前記正規のパターンとを合成して、チップ又はレチク
ル露光用のパターンを作成する第４工程と、を含む半導
体集積回路装置のパターン発生方法において、前記第４
工程でダミーパターンと正規のパターンとを合成する際
に、正規のパターンに隣接するダミーパターンの中で、
一辺の大きさが設計規則上の最小許容幅を満たさない微
小なダミーパターンが存在している場合は、該微小なダ
ミーパターンと正規のパターンの間を接続することを特
徴とするものである。
規のパターンのレイアウトデータを取込み、該パターン
を適量拡大する第１工程と、前記第１工程で拡大された
パターンの反転パターンを発生して、該反転パターンを
ごく僅か拡大する第２工程と、前記第２工程で拡大され
た反転パターンに所定幅の格子状メッシュパターンを重
ねて、メッシュパターンからはみ出した反転パターンを
ダミーパターンとする第３工程と、前記ダミーパターン
と前記正規のパターンとを合成して、チップ又はレチク
ル露光用のパターンを作成する第４工程と、を含む半導
体集積回路装置のパターン発生方法において、前記第４
工程でダミーパターンと正規のパターンとを合成する際
に、正規のパターンに隣接するダミーパターンの中で、
一辺の大きさが設計規則上の最小許容幅を満たさない微
小なダミーパターンが存在している場合は、該微小なダ
ミーパターンと正規のパターンの間を接続することを特
徴とするものである。
【０００７】これによれば、正規のパターンに隣接する
微細なダミーパターンは正規のパターンの一部になるた
め、少なくとも正規のパターンに隣接する微細なパター
ンがなくなり、パターン抜けやパターン剥がれが抑制さ
れる。
微細なダミーパターンは正規のパターンの一部になるた
め、少なくとも正規のパターンに隣接する微細なパター
ンがなくなり、パターン抜けやパターン剥がれが抑制さ
れる。
【０００８】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１は本発明に係る半導体集積回路装
置のパターン発生方法の一実施例を示す図であり、従来
技術の図２のｅに相当するものである。すなわち、図１
において、１、２は正規のパターン（例えば配線パター
ン）であり、Ａ〜Ｄの四つの列の多数のパターンはそれ
ぞれがダミーパターンである。なお、ここでは従来例と
同様に、正規のパターン１、２を右下がりのハッチング
で、ダミーパターンを左下がりのハッチングで識別する
ことにする。
づいて説明する。図１は本発明に係る半導体集積回路装
置のパターン発生方法の一実施例を示す図であり、従来
技術の図２のｅに相当するものである。すなわち、図１
において、１、２は正規のパターン（例えば配線パター
ン）であり、Ａ〜Ｄの四つの列の多数のパターンはそれ
ぞれがダミーパターンである。なお、ここでは従来例と
同様に、正規のパターン１、２を右下がりのハッチング
で、ダミーパターンを左下がりのハッチングで識別する
ことにする。
【０００９】いうまでもなく正規のパターン１、２の幅
ｗは、設計規則上の最小許容幅（典型的には対象となる
露光装置によって正常な露光が可能な最小幅）を満たす
ように設計されるが、冒頭の工程（図２のａ〜ｄ）によ
って自動的に作られるダミーパターンの一辺の大きさは
まちまちで、しばしば最小許容幅を満たさないダミーパ
ターンを発生することがある。例えば、図１におけるＡ
列とＢ列の各ダミーパターンが最小許容幅を満たしてい
ないとすると、この合成パターンで実際に露光を行った
場合、Ａ列とＢ列のダミーパターンのすべて又は幾つか
は露光されない（パターン抜け）か、あるいは、露光さ
れたとしてもより小さく露光されるため、パターン剥が
れを起こしやすく、ショートの原因になる。
ｗは、設計規則上の最小許容幅（典型的には対象となる
露光装置によって正常な露光が可能な最小幅）を満たす
ように設計されるが、冒頭の工程（図２のａ〜ｄ）によ
って自動的に作られるダミーパターンの一辺の大きさは
まちまちで、しばしば最小許容幅を満たさないダミーパ
ターンを発生することがある。例えば、図１におけるＡ
列とＢ列の各ダミーパターンが最小許容幅を満たしてい
ないとすると、この合成パターンで実際に露光を行った
場合、Ａ列とＢ列のダミーパターンのすべて又は幾つか
は露光されない（パターン抜け）か、あるいは、露光さ
れたとしてもより小さく露光されるため、パターン剥が
れを起こしやすく、ショートの原因になる。
【００１０】そこで、本実施例では、正規のパターン
１、２に隣接するダミーパターンの一辺の大きさを評価
し、仮に、一辺の大きさが最小許容幅に満たない微小な
ダミーパターン（図１ではＢ列のダミーパターンすべ
て）が存在する場合には、その微小なダミーパターンと
正規のパターン（図１ではパターン１）との間を接続
（※）するという新規な工程を追加することにより、少
なくとも、正規のパターンに隣接する微細なパターンの
発生を回避し、以てパターン抜けやパターン剥がれを効
果的に抑制するという、従来技術にない格別有利な効果
を奏するというものである。
１、２に隣接するダミーパターンの一辺の大きさを評価
し、仮に、一辺の大きさが最小許容幅に満たない微小な
ダミーパターン（図１ではＢ列のダミーパターンすべ
て）が存在する場合には、その微小なダミーパターンと
正規のパターン（図１ではパターン１）との間を接続
（※）するという新規な工程を追加することにより、少
なくとも、正規のパターンに隣接する微細なパターンの
発生を回避し、以てパターン抜けやパターン剥がれを効
果的に抑制するという、従来技術にない格別有利な効果
を奏するというものである。
【００１１】※ 図１において、２０〜２３は接続のた
めのパターンであり、このパターン２０〜２３は、例え
ば、対象となる微小なダミーパターン（図１ではＢ列の
ダミーパターン）を、隣接する正規の配線方向に所定量
（図２のｅにおけるメッシュパターン９の幅程度）だけ
拡大して発生したものである。
めのパターンであり、このパターン２０〜２３は、例え
ば、対象となる微小なダミーパターン（図１ではＢ列の
ダミーパターン）を、隣接する正規の配線方向に所定量
（図２のｅにおけるメッシュパターン９の幅程度）だけ
拡大して発生したものである。
【００１２】
【発明の効果】本発明によれば、正規のパターンに隣接
する微細なダミーパターンが正規のパターンの一部にな
る。したがって、少なくとも正規のパターンに隣接する
微細なパターンをなくすことができ、パターン抜けやパ
ターン剥がれを抑制できる。
する微細なダミーパターンが正規のパターンの一部にな
る。したがって、少なくとも正規のパターンに隣接する
微細なパターンをなくすことができ、パターン抜けやパ
ターン剥がれを抑制できる。
【図１】一実施例のダミーパターン発生の概念図であ
る。
る。
【図２】従来例のダミーパターン発生の概念図である。
ａ、ｂ：第１工程 ｃ：第２工程 ｄ：第３工程 ｅ：第４工程 Ａ列〜Ｄ列：ダミーパターン １、２：正規のパターン ３、４：拡大パターン ５〜８：反転パターン ９：メッシュパターン
Claims (1)
- 【請求項１】正規のパターンのレイアウトデータを取込
み、該パターンを適量拡大する第１工程と、 前記第１工程で拡大されたパターンの反転パターンを発
生して、該反転パターンをごく僅か拡大する第２工程
と、 前記第２工程で拡大された反転パターンに所定幅の格子
状メッシュパターンを重ねて、メッシュパターンからは
み出した反転パターンをダミーパターンとする第３工程
と、 前記ダミーパターンと前記正規のパターンとを合成し
て、チップ又はレチクル露光用のパターンを作成する第
４工程と、を含む半導体集積回路装置のパターン発生方
法において、 前記第４工程でダミーパターンと正規のパターンとを合
成する際に、正規のパターンに隣接するダミーパターン
の中で、一辺の大きさが設計規則上の最小許容幅を満た
さない微小なダミーパターンが存在している場合は、該
微小なダミーパターンと正規のパターンの間を接続する
ことを特徴とする半導体集積回路装置のパターン発生方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6261397A JPH10256255A (ja) | 1997-03-17 | 1997-03-17 | 半導体集積回路装置のパターン発生方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6261397A JPH10256255A (ja) | 1997-03-17 | 1997-03-17 | 半導体集積回路装置のパターン発生方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256255A true JPH10256255A (ja) | 1998-09-25 |
Family
ID=13205350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6261397A Withdrawn JPH10256255A (ja) | 1997-03-17 | 1997-03-17 | 半導体集積回路装置のパターン発生方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256255A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522007B2 (en) | 2001-06-15 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having dummy patterns for metal CMP |
| JP2008083709A (ja) * | 2007-10-10 | 2008-04-10 | Renesas Technology Corp | フォトマスク作成方法 |
| JP2008122722A (ja) * | 2006-11-14 | 2008-05-29 | Dainippon Printing Co Ltd | フォトマスク |
| JP2008282017A (ja) * | 2007-05-10 | 2008-11-20 | Dongbu Hitek Co Ltd | マスクの設計方法 |
| JP2009004481A (ja) * | 2007-06-20 | 2009-01-08 | Elpida Memory Inc | ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム |
-
1997
- 1997-03-17 JP JP6261397A patent/JPH10256255A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522007B2 (en) | 2001-06-15 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having dummy patterns for metal CMP |
| US6784548B2 (en) | 2001-06-15 | 2004-08-31 | Renesas Technology Corp. | Semiconductor device having dummy patterns for metal CMP |
| JP2008122722A (ja) * | 2006-11-14 | 2008-05-29 | Dainippon Printing Co Ltd | フォトマスク |
| JP2008282017A (ja) * | 2007-05-10 | 2008-11-20 | Dongbu Hitek Co Ltd | マスクの設計方法 |
| US8074188B2 (en) | 2007-05-10 | 2011-12-06 | Dongbu Hitek Co., Ltd. | Method for designing mask including forming a mesh dummy pattern |
| JP2009004481A (ja) * | 2007-06-20 | 2009-01-08 | Elpida Memory Inc | ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム |
| JP2008083709A (ja) * | 2007-10-10 | 2008-04-10 | Renesas Technology Corp | フォトマスク作成方法 |
| JP4550100B2 (ja) * | 2007-10-10 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | フォトマスク作成方法および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5100508A (en) | Method of forming fine patterns | |
| JPH1195406A (ja) | 露光パターン及びその発生方法 | |
| JPH10256255A (ja) | 半導体集積回路装置のパターン発生方法 | |
| JP3934919B2 (ja) | マスクブランクスの選択方法、露光マスクの形成方法、および半導体装置の製造方法 | |
| US20080046853A1 (en) | Method for generating fill and cheese structures | |
| JP2008235462A (ja) | 半導体集積回路の製造方法及び設計装置 | |
| JPH11168177A (ja) | 半導体集積回路、その素子配置方法およびその製造方法 | |
| JP2010062475A (ja) | レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置 | |
| JPH04211112A (ja) | 描画データ作成方法、データ変換方法、及びデータ変換装置 | |
| JPH09153550A (ja) | パターン発生方法 | |
| JP2757647B2 (ja) | メッキ膜厚均一化方式 | |
| JP2003243510A (ja) | 半導体装置及びその設計方法 | |
| JP2004303768A (ja) | 半導体装置及びパターン発生方法 | |
| JP2001147514A (ja) | パタンデータの作成方法および付加パタン付きフォトマスクの描画方法 | |
| US11092885B2 (en) | Manufacturing methods of semiconductor devices | |
| JP2742863B2 (ja) | フレキシブル回路基板の製造方法及びマスク | |
| JPH05258017A (ja) | 半導体集積回路装置及び半導体集積回路装置の配線レイアウト方法 | |
| JPS5877232A (ja) | 半導体装置 | |
| JPH09199377A (ja) | チップ製造方法 | |
| JP3104339B2 (ja) | 集積回路レイアウト設計装置 | |
| JP2666915B2 (ja) | 自動配置配線処理装置 | |
| JP2002049653A (ja) | パターンデータ修正方法及び装置 | |
| JP2924505B2 (ja) | 印刷配線板の部品配置・配線方法 | |
| JP2728473B2 (ja) | 計算機支援設計装置 | |
| JPS5858809B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |