JP2008282017A - マスクの設計方法 - Google Patents

マスクの設計方法 Download PDF

Info

Publication number
JP2008282017A
JP2008282017A JP2008123833A JP2008123833A JP2008282017A JP 2008282017 A JP2008282017 A JP 2008282017A JP 2008123833 A JP2008123833 A JP 2008123833A JP 2008123833 A JP2008123833 A JP 2008123833A JP 2008282017 A JP2008282017 A JP 2008282017A
Authority
JP
Japan
Prior art keywords
dummy pattern
width
pattern
line
child
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008123833A
Other languages
English (en)
Other versions
JP4783811B2 (ja
Inventor
Sang Hee Lee
ヒー リー、サン
Gab Hwan Cho
ワン チョ、ガプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2008282017A publication Critical patent/JP2008282017A/ja
Application granted granted Critical
Publication of JP4783811B2 publication Critical patent/JP4783811B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】マスクの設計方法を提供する。
【解決手段】マスクの設計方法は、チップ領域を定義するステップと、前記チップ領域を縮小して母ダミーパターンを形成するステップと、メッシュ（Ｍｅｓｈ）ダミーパターンを形成するステップと、前記母ダミーパターンと前記マッシュダミーパターンとの重なる部分を除去して子ダミーパターン１５０，２３０を形成するステップと、を含む。
【選択図】図３Ｂ

Description

本発明は、マスクの設計方法に関する。
一般的に半導体素子は多層構造を有し、かかる多層構造の各層はスパッタリング、 化学気相蒸着などの方法によって形成され、リソグラフィ工程を経てパターニングされる。
しかし、半導体素子の基板上におけるパターンのサイズ、パターン密度などの差により様々な問題が発生する場合があるため、ダミーパターン（Ｄｕｍｍｙ Ｐａｔｔｅｒｎ）をメインパターン（Ｍａｉｎ Ｐａｔｔｅｒｎ）と共に形成する技術が発展してきた。
本発明の目的は、マスクの設計方法を提供することにある。
また、本発明の他の目的は、新しい形態のダミーパターンを提供できるマスクの設計方法を提供することにある。
さらに、本発明の他の目的は、パターンの均一性を確保できるマスクの設計方法を提供することにある。
また、本発明の他の目的は、パターンの密度を上げることができるマスクの設計方法を提供することにある。
また、本発明の他の目的は、設計工程及び製造工程の単純化を可能とするマスクの設計方法を提供することにある。
上記目的を達成すべく、本発明によるマスクの設計方法は、チップ領域を定義するステップと、前記チップ領域を縮小して母（親）ダミーパターンを形成するステップと、メッシュ（Ｍｅｓｈ）ダミーパターンを形成するステップと、前記母ダミーパターンと前記メッシュダミーパターンとの重なる部分を除去して子ダミーパターンを形成するステップと、を含むことを特徴とする。
また、本発明によるマスクの設計方法は、チップ領域を定義するステップと、前記チップ領域を縮小して母ダミーパターンを形成するステップと、前記母ダミーパターン上に第１幅を有する第１ラインと第２幅を有する第２ラインとを互いに平行になるように交互に形成するステップと、前記母ダミーパターン上に前記第１ラインと垂直に、第３幅を有する第３ラインと第４幅を有する第４ラインとを互いに平行になるように交互に形成するステップと、前記第２ラインと前記第４ラインとの排他的論理和（ＸＯＲ：ｅｘｃｌｕｓｉｖｅ ＯＲ）を求めて第５パターンを形成するステップと、前記第２ラインと前記第４ラインを幅方向に収縮して第６ラインと第７ラインをそれぞれ形成して第８パターンを形成するステップと、前記第５パターンと前記第８パターンとの論理積を求めて子ダミーパターンを形成するステップと、を含むことを特徴とする。
本発明の態様によれば、チップ（ｃｈｉｐ）内のブロック（ｂｌｏｃｋ）のローテーション（ｒｏｔａｔｉｏｎ）に関係なくチップ全体レベル（ｌｅｖｅｌ）で所望の位置にダミーパターン（Ｄｕｍｍｙ Ｐａｔｔｅｒｎ）を一括挿入できる効果がある。
また、本発明の態様によれば、チップバウンダリ（ｃｈｉｐ ｂｏｕｎｄａｒｙ）をダミー化した後、スライシング（ｓｌｉｃｉｎｇ）してダミーパターン禁止領域のダミーパターンを除去することにより、チップ全体レベルで所望の位置にダミーパターンを一括挿入できる効果がある。
さらに、本発明の態様によれば、チップ全体レベルで所望の位置にダミーパターンを一括挿入できるため、パターンの均一性をさらに向上できる。
また、本発明の態様によれば、チップ全体レベルで所望の位置にダミーパターンを一括挿入できるため、ダミーパターンの設計におけるデータの負担を最小限に抑える効果がある。
また、本発明の態様によれば、パターンの均一性の確保により、各パターンのＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉａｍｅｔｅｒ）を一定化することができる。
また、本発明の態様によれば、チップ全体レベルで所望の位置にダミーパターンを一括挿入できるため、設計工程及び製造工程の単純化を可能とする。
本発明の他の態様によれば、チップ内のブロックのローテーションに関係なくチップ全体レベルで所望の位置にダミーパターンを一括挿入できる効果がある。
また、本発明の他の態様によれば、チップバウンダリをダミー化した後、スライシングしてダミーパターン禁止領域のダミーパターンを除去することにより、チップ全体レベルで所望の位置にダミーパターンを一括挿入できる効果がある。
さらに、本発明の他の態様によれば、チップ全体レベルで所望の位置にダミーパターンを一括挿入できるため、パターンの均一性をさらに向上できる。
また、本発明の他の態様によれば、チップ全体レベルで所望の位置にダミーパターンを一括挿入できるため、ダミーパターンの設計におけるデータの負担を最小限に抑える効果がある。
また、本発明の他の態様によれば、パターンの均一性の確保により各パターンのＣＤの一定化することができる。
また、本発明の他の態様によれば、チップ全体レベルで所望の位置にダミーパターンを一括挿入できるため、設計工程及び製造工程の単純化を可能とする。
以下、実施の形態によるマスクの設計方法を、添付図面に基づき説明する。
＜第１の実施の形態＞
図１Ａ乃至図１Ｅは、第１の実施の形態によるマスクの設計方法を説明するための概念図である。
第１の実施の形態によるマスクの設計方法によれば、チップ内のブロックのローテーションに関係なく、チップ全体レベルで所望の位置にダミーパターンを一括挿入することができる。
即ち、第１の実施の形態の設計方法によれば、チップバウンダリをダミー化した後、メッシュダミーパターンを利用してダミーパターンを形成できる。
先ず、図１Ａに示すように、チップ領域１００を定義する。次に、前記チップ領域１００を縮小して母（親）ダミーパターン１１０を形成する。
一例として、前記チップ領域１００を約１μｍダウンサイズして一つの大きい母ダミーパターン１１０を形成することができる。前記ダウンサイズの程度は、１μｍに限定されない。
そして、図１Ｂに示すように、メッシュダミーパターン１０５を形成する。
以下、前記メッシュダミーパターン１０５を形成する方法を詳しく説明する。
先ず、前記メッシュダミーパターン１０５を形成するステップは、前記母ダミーパターン１１０上に第１幅ａを有する第１ライン１０１と第２幅ｂを有する第２ライン１０２とを互いに平行になるように交互に形成するステップを含む。
ここで、前記第１幅ａは前記第２幅ｂと同一であり得るか、又は異なり得る。一例として、前記第１幅ａは前記第２幅ｂより狭いが、これに限定されるものではない。
次に、前記母ダミーパターン１１０上に、前記第１ライン１０１と垂直に、第３幅ａを有する第３ライン１０３と第４幅ｂを有する第４ライン１０４とを互いに平行になるように交互に形成する。
ここで、前記第３幅ａは前記第１幅ａと同一であり得、前記第４幅ｂは前記第２幅ｂと同一であり得る。
一方、前記第３幅ａは前記第１幅ａと同一である場合、前記第４幅ｂは前記第２幅ｂと同一である場合を例に挙げて説明するが、これに限定されるものではない。
これにより、第１ライン１０１乃至第４ライン１０４を含むメッシュダミーパターン１０５を完成することができる。
そして、図１Ｃに示すように、前記母ダミーパターン１１０と前記メッシュダミーパターン１０５との重なる部分を除去して子ダミーパターン１５０を形成できる。
ここで、前記子ダミーパターン１５０は、第５幅ｄを有する正方形のパターンであり得る。
また、前記子ダミーパターン１５０は、互いに第１幅ａの距離を有する複数の第１子ダミーパターン１２２を含む第１郡の子ダミーパターン１２０を有し得る。
さらに、前記子ダミーパターン１５０は、前記第１郡の子ダミーパターン１２０から第２幅ｂの距離だけ離れて形成された複数の第２子ダミーパターン１３２を含む第２郡の子ダミーパターン１３０を有し得る。
そして、図１Ｄに示すように、前記チップ領域１００内にメインパターン３００を形成し、前記メインパターン３００を基準にダミーパターン禁止領域３１０を形成する。
次に、図１Ｅのように、前記ダミーパターン禁止領域３１０と接する子ダミーパターン１５０ａを除去して、子ダミーパターン１５０が形成された第１マスク１９０を完成することができる。
ここで、前記子ダミーパターン１５０はアクティブダミーパターンである場合を例に挙げたが、これに限定されるものではない。
＜第２の実施の形態＞
図２Ａ乃至図２Ｇは、第２の実施の形態によるマスクの設計方法の概念図である。
第２の実施の形態では、前記第１の実施の形態と異なってポリダミーパターンの例に対して説明するがこれに限定されるものではない。
第２の実施の形態は、前記第１の実施の形態で採用されたメッシュダミーパターンを活用できることを特徴とする。
第２の実施の形態によれば、先ず、図２Ａに示すように、チップ領域２００を定義した後、前記チップ領域２００を縮小して母（親）ダミーパターン２１０を形成する。
一例として、前記チップ領域２００を約１μｍダウンサイズして一つの大きい母ダミーパターン２１０を形成できる。前記ダウンサイズの程度は、１μｍに限定されない。
そして、図２Ｂに示すように、メッシュダミーパターン２０５を形成する。
以下、前記メッシュダミーパターン２０５を形成する方法を詳しく説明する。
先ず、前記母ダミーパターン２１０上に第１幅ａを有する第１ライン２０１と第２幅ｂを有する第２ライン２０２とを互いに平行になるように交互に形成する。
ここで、前記第１幅ａは前記第２幅ｂと同一であり得るか、又は異なり得る。一例として、前記第１幅ａは前記第２幅ｂより狭いが、本発明はこれに限定されるものではない。
次に、前記母ダミーパターン２１０上に前記第１ライン２０１と垂直に、第３幅ａを有する第３ライン２０３と第４幅ｂを有する第４ライン２０４とを互いに平行になるように交互に形成する。
ここで、前記第３幅ａは前記第１幅ａと同一であり得、前記第４幅ｂは前記第２幅ｂと同一であり得るが、これに限定されるものではない。
これにより、第１ライン２０１乃至第４ライン２０４を含むメッシュダミーパターン２０５を形成できる。
そして、図２Ｃに示すように、前記第２ライン２０２と前記第４ライン２０４との排他的論理和（ＸＯＲ：ｅｘｃｌｕｓｉｖｅ ＯＲ）を求めて第５パターン２２０を形成する。
即ち、前記第２ライン２０２と前記第４ライン２０４から第２ライン２０２と第４ライン２０４との重なる領域を除去して、第５パターン２２０を形成できる。
次に、図２Ｄに示すように、前記第２ライン２０２と前記第４ライン２０４を幅方向に収縮して第６ライン２０２ａと第７ライン２０４ａをそれぞれ形成することで第８パターン２２５を形成する。
続いて、図２Ｅに示すように、前記第５パターン２２０と前記第８パターン２２５との論理積を求めて子ダミーパターン２３０を形成する。
即ち、前記第５パターン２２０と前記第８パターン２２５との重なる領域だけを残して子ダミーパターン２３０を形成できる。
次に、図２Ｅのように、前記チップ領域２００内にメインパターン３００を形成し、前記メインパターン３００を基準にダミーパターン禁止領域３１０を形成する。
そして、前記ダミーパターン禁止領域３１０と接する子ダミーパターン２３０ａを除去する。
さらに、図２Ｆに示すように、最小サイズ（Ｍｉｎｉｍｕｍ Ｓｉｚｅ）未満の子ダミーパターン２３０ｂを除去して、図２Ｇに示すように、子ダミーパターン２３０が形成された第２マスク２９０を完成できる。
＜第３の実施の形態＞
図３Ａは、第３の実施の形態による半導体素子の平面図であって、図３Ｂは、第３の実施の形態による半導体素子のＩ−Ｉ′線の断面図である。
第３の実施の形態による半導体素子は、前記第１の実施の形態によるマスクの設計方法によって形成した第１マスク１９０及び前記第２の実施の形態によるマスクの設計方法によって形成した第２マスク２９０を用いて形成され得る。
一例として、前記第１マスク１９０を用いて基板３１５上にメインパターン３００とアクティブ子ダミーパターン１５０とを形成する。
以後、層間絶縁層３２０を形成し、前記第２マスク２９０を用いてポリ子ダミーパターンを形成できる。
第３の実施の形態による半導体素子の製造工程において、前記第１の実施の形態及び第２の実施の形態によるマスク設計工程上の特徴を採用することができる。
本発明の第１の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第１の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第１の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第１の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第１の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第２の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第２の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第２の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第２の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第２の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第２の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第２の実施の形態によるマスクの設計方法を説明するための概念図である。 本発明の第３の実施の形態による半導体素子の平面図である。 本発明の第３の実施の形態による半導体素子の断面図である。
符号の説明
１５０ 子ダミーパターン、 １９０ 第１マスク、 ３００ メインパターン、 ３１０ ダミーパターン禁止領域。

Claims (14)

  1. チップ領域を定義するステップと、
    前記チップ領域を縮小して母ダミーパターンを形成するステップと、
    メッシュダミーパターンを形成するステップと、
    前記母ダミーパターンと前記メッシュダミーパターンとの重なる部分を除去して子ダミーパターンを形成するステップと、を含むことを特徴とするマスクの設計方法。
  2. 前記メッシュダミーパターンを形成するステップは、
    前記母ダミーパターン上に、第１幅を有する第１ラインと第２幅を有する第２ラインとを互いに平行になるように交互に形成するステップと、
    前記母ダミーパターン上に、前記第１ラインと垂直に、第３幅を有する第３ラインと第４幅を有する第４ラインとを互いに平行になるように交互に形成するステップと、を含むことを特徴とする請求項１に記載のマスクの設計方法。
  3. 前記第１幅は、前記第２幅と異なることを特徴とする請求項２に記載のマスクの設計方法。
  4. 前記第３幅は前記第１幅と同一であって、前記第４幅は前記第２幅と同一であることを特徴とする請求項３に記載のマスクの設計方法。
  5. 前記母ダミーパターンを形成するステップの後、
    前記チップ領域内にメインパターンを形成するステップと、
    前記メインパターンを基準にダミーパターン禁止領域を形成するステップと、
    前記ダミーパターン禁止領域と接する子ダミーパターンを除去するステップと、をさらに含むことを特徴とする請求項１に記載のマスクの設計方法。
  6. 前記子ダミーパターンは、アクティブダミーパターンであることを特徴とする請求項１に記載のマスクの設計方法。
  7. 前記子ダミーパターンは、正方形のパターンであることを特徴とする請求項２に記載のマスクの設計方法。
  8. 前記子ダミーパターンは、
    互いに前記第１幅の距離だけ離れて形成された複数の第１子ダミーパターンを含む第１郡の子ダミーパターンと、
    前記第１郡の子ダミーパターンから前記第２幅の距離だけ離れて形成された複数の第２子ダミーパターンを含む第２郡の子ダミーパターンと、を含むことを特徴とする請求項７に記載のマスクの設計方法。
  9. チップ領域を定義するステップと、
    前記チップ領域を縮小して母ダミーパターンを形成するステップと、
    前記母ダミーパターン上に、第１幅を有する第１ラインと第２幅を有する第２ラインとを互いに平行になるように交互に形成するステップと、
    前記母ダミーパターン上に、前記第１ラインと垂直に、第３幅を有する第３ラインと第４幅を有する第４ラインとを互いに平行になるように交互に形成するステップと、
    前記第２ラインと前記第４ラインとの排他的論理和を求めて第５パターンを形成するステップと、
    前記第２ラインと前記第４ラインを幅方向に収縮して第６ラインと第７ラインをそれぞれ形成して第８パターンを形成するステップと、
    前記第５パターンと前記第８パターンとの論理積を求めて子ダミーパターンを形成するステップと、を含むことを特徴とするマスクの設計方法。
  10. 前記第１幅は、前記第２幅と異なることを特徴とする請求項９に記載のマスクの設計方法。
  11. 前記第３幅は前記第１幅と同一であって、前記第４幅は前記第２幅と同一であることを特徴とする請求項１０に記載のマスクの設計方法。
  12. 前記母ダミーパターンを形成するステップの後、
    前記チップ領域内にメインパターンを形成するステップと、
    前記メインパターンを基準にダミーパターン禁止領域を形成するステップと、
    前記ダミーパターン禁止領域と接する子ダミーパターンを除去するステップと、をさらに含むことを特徴とする請求項９に記載のマスクの設計方法。
  13. 前記ダミーパターン禁止領域と接する子ダミーパターンを除去するステップの後、
    最小サイズ未満の子ダミーパターンを除去するステップをさらに含むことを特徴とする請求項１２に記載のマスクの設計方法。
  14. 前記子ダミーパターンは、ポリダミーパターンであることを特徴とする請求項９に記載のマスクの設計方法。
JP2008123833A 2007-05-10 2008-05-09 マスクの設計方法 Expired - Fee Related JP4783811B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0045627 2007-05-10
KR1020070045627A KR100837567B1 (ko) 2007-05-10 2007-05-10 마스크의 설계방법

Publications (2)

Publication Number Publication Date
JP2008282017A true JP2008282017A (ja) 2008-11-20
JP4783811B2 JP4783811B2 (ja) 2011-09-28

Family

ID=39771060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008123833A Expired - Fee Related JP4783811B2 (ja) 2007-05-10 2008-05-09 マスクの設計方法

Country Status (6)

Country Link
US (1) US8074188B2 (ja)
JP (1) JP4783811B2 (ja)
KR (1) KR100837567B1 (ja)
CN (1) CN101303521A (ja)
DE (1) DE102008022567A1 (ja)
TW (1) TW200846822A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021342A1 (ja) * 2009-08-21 2011-02-24 パナソニック株式会社 半導体装置
WO2014030313A1 (ja) * 2012-08-23 2014-02-27 パナソニック株式会社 発光装置、照明用光源及び照明装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101096979B1 (ko) * 2010-05-07 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 패턴 균일도 조절 방법
US8211807B2 (en) * 2010-10-19 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning technology using single-patterning-spacer-technique
TWI581055B (zh) * 2012-10-02 2017-05-01 聯華電子股份有限公司 形成光罩的方法
US9330224B2 (en) * 2014-04-30 2016-05-03 Oracle International Corporation Method and apparatus for dummy cell placement management

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256255A (ja) * 1997-03-17 1998-09-25 Fujitsu Ltd 半導体集積回路装置のパターン発生方法
JP2000338646A (ja) * 1999-05-27 2000-12-08 Oki Electric Ind Co Ltd マスクパターンの作成方法
JP2001324796A (ja) * 2000-05-15 2001-11-22 Dainippon Printing Co Ltd マスクパタンの形成方法、およびフォトマスク
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
JP2004294664A (ja) * 2003-03-26 2004-10-21 Fujitsu Ltd レチクルの作成方法、およびレチクルの作成プログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3249317B2 (ja) * 1994-12-12 2002-01-21 富士通株式会社 パターン作成方法
US5595843A (en) 1995-03-30 1997-01-21 Intel Corporation Layout methodology, mask set, and patterning method for phase-shifting lithography
KR100230421B1 (ko) * 1997-04-22 1999-11-15 윤종용 반도체장치의 더미패턴 형성방법
KR100319883B1 (ko) * 1999-03-16 2002-01-10 윤종용 패드 주위에 더미 패턴을 구비한 반도체소자
US6421820B1 (en) 1999-12-13 2002-07-16 Infineon Technologies Ag Semiconductor device fabrication using a photomask with assist features
KR20020055145A (ko) * 2000-12-28 2002-07-08 박종섭 반도체 소자의 더미패턴 형성 방법
KR20020056147A (ko) * 2000-12-29 2002-07-10 박종섭 반도체 소자의 더미패턴 형성방법
KR100378195B1 (ko) * 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체
DE10310136B4 (de) 2003-03-07 2007-05-03 Infineon Technologies Ag Maskensatz zur Projektion von jeweils auf den Masken des Satzes angeordneten und aufeinander abgestimmten Strukturmustern auf einen Halbleiterwafer
US7667332B2 (en) * 2004-11-05 2010-02-23 Kabushiki Kaisha Toshiba Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product
US20080121939A1 (en) * 2006-11-06 2008-05-29 Michael Murray Methods of automatically generating dummy fill having reduced storage size

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256255A (ja) * 1997-03-17 1998-09-25 Fujitsu Ltd 半導体集積回路装置のパターン発生方法
JP2000338646A (ja) * 1999-05-27 2000-12-08 Oki Electric Ind Co Ltd マスクパターンの作成方法
JP2001324796A (ja) * 2000-05-15 2001-11-22 Dainippon Printing Co Ltd マスクパタンの形成方法、およびフォトマスク
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
JP2004294664A (ja) * 2003-03-26 2004-10-21 Fujitsu Ltd レチクルの作成方法、およびレチクルの作成プログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011021342A1 (ja) * 2009-08-21 2011-02-24 パナソニック株式会社 半導体装置
US8552550B2 (en) 2009-08-21 2013-10-08 Panasonic Corporation Semiconductor device
WO2014030313A1 (ja) * 2012-08-23 2014-02-27 パナソニック株式会社 発光装置、照明用光源及び照明装置
JP5793678B2 (ja) * 2012-08-23 2015-10-14 パナソニックＩｐマネジメント株式会社 発光装置、照明用光源及び照明装置
JPWO2014030313A1 (ja) * 2012-08-23 2016-07-28 パナソニックＩｐマネジメント株式会社 発光装置、照明用光源及び照明装置

Also Published As

Publication number Publication date
US8074188B2 (en) 2011-12-06
CN101303521A (zh) 2008-11-12
US20080282218A1 (en) 2008-11-13
JP4783811B2 (ja) 2011-09-28
DE102008022567A1 (de) 2008-11-20
TW200846822A (en) 2008-12-01
KR100837567B1 (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
KR101564474B1 (ko) 고밀도 패턴 형성 방법
TWI556066B (zh) 執行自對準微影蝕刻製程的方法
JP3734954B2 (ja) 半導体装置のダミーパターン形成方法
JP4783811B2 (ja) マスクの設計方法
TWI356447B (en) Method of fabricating pattern in semiconductor dev
US20130089984A1 (en) Sidewall image transfer process with multiple critical dimensions
TWI450319B (zh) 大區域奈米尺度圖案的製造方法
US8211807B2 (en) Double patterning technology using single-patterning-spacer-technique
JP6366412B2 (ja) パターン形成方法
TWI553781B (zh) 間距減半積體電路製程及以其製作的積體電路結構
WO2016022518A1 (en) Multi materials and selective removal enabled reverse tone process
JP2007150166A (ja) 半導体装置の製造方法
TWI483322B (zh) 密集導線及其接觸墊之圖案的形成方法及具有密集導線及接觸墊的記憶體陣列
US8766452B2 (en) Semiconductor device including conductive lines and pads
JP2008283190A (ja) マスクの設計方法と半導体素子及びその製造方法
US7977248B2 (en) Double patterning with single hard mask
KR100849359B1 (ko) 마스크의 설계방법
CN105990103B (zh) 半导体结构的制造方法
JP2008277731A (ja) 半導体素子及びその製造方法
JP6130079B2 (ja) 半導体活性区域及び隔離領域を形成するダブルパターン形成方法
JP2008283188A (ja) 半導体素子及びその製造方法
JP2010245441A (ja) 不揮発性記憶装置の製造方法
JP2009065151A (ja) 半導体素子及びその製造方法
TWI521369B (zh) 佈局分割方法及應用其之半導體元件製造方法
JP2008283192A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees