TWI450319B - 大區域奈米尺度圖案的製造方法 - Google Patents
大區域奈米尺度圖案的製造方法 Download PDFInfo
- Publication number
- TWI450319B TWI450319B TW100143152A TW100143152A TWI450319B TW I450319 B TWI450319 B TW I450319B TW 100143152 A TW100143152 A TW 100143152A TW 100143152 A TW100143152 A TW 100143152A TW I450319 B TWI450319 B TW I450319B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- main
- spacer
- protective layer
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nanotechnology (AREA)
- Inorganic Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Shaping Of Tube Ends By Bending Or Straightening (AREA)
Description
本發明係主張關於2010年12月16日申請之韓國專利案號No. 10-2010-0129255之優先權。藉以引用的方式併入本文用作參考。
本發明係關於一種大區域奈米尺度圖案的製造方法。
在製造一半導體裝置之過程中,需要形成複數個微細圖案如字元線(word line)、數位線(digit line)、或接點(contacts)。一般而言,這些微細圖案係使用一微影術(lithography technique)來形成。
傳統上被廣泛使用之一接觸微影術程序(contact lithography process)可形成圖案於一大區域之上,但其係因光之繞射極限(diffraction limit)而在微細圖案之一線距有一限制(1-2 um)。
為求克服此一限制,發展出一步進機(stepper)、一掃描機(scanner)、一電子束微影技術(E-beam lithography)、一全像微影技術(holographic lithography)等等。然而,這些方法需要複雜精細的儀器設備以及可觀的費用,且其圖案形成之面積係受到限制。
無論如何,現有之微影技術,因其設備的限制與製程特性之問題,在奈米尺度微細圖案之形成上受到基本限制。更精確地來說,傳統的微影技術很難將奈米尺度圖案均勻地形成於一8吋以上之大區域之上。
本發明之一方面係在於提供一種製程技術,其中,藉由使用被不同保護層(passivation layers)所隔絕之多層主薄膜(multilayer main thin films),可重複地進行能縮小圖案線距(pattern pitch)之間隔微影術(spacer lithography),使圖案線距可被重複地縮小,而不會在微米尺度圖案(micrometer-scale patterns)形成之後導致形變(shape distortion),進而均勻地形成奈米尺度微細圖案於一大區域之上。
根據本發明一實施例,一種大區域奈米尺度圖案的製造方法係包括:形成多層主薄膜,由保護層來隔絕之;將一第一主薄膜圖案化,以形成一第一主圖案;形成一第一間隔圖案對應於該第一主圖案;以及藉由轉印該第一間隔圖案於一第二主薄膜之上,來形成一第二主圖案。
該製造方法係進一步包括:進行一圖案線距縮小製程至少一
次,其中該圖案線距縮小製程係包括:形成一第二間隔圖案對應於該第二主圖案;以及藉由轉印該第二間隔圖案至一第三主薄膜之上,來形成一第三主圖案。
本發明可提供一種製造程序,其係以與上述製程不同之製程來實施。
在上述製程中,形成對應於該第一主圖案之該第一間隔圖案之製程可包括:氧化該第一主圖案,以形成一側間隔圖案(side spacer pattern)於該主圖案之一側面之上;以及去除設置在該側間隔圖案之中心部分之該第一主圖案。
在此情況下,藉由轉印該第一間隔圖案於該第二主薄膜之上,來形成該第二主圖案之程序係包括:藉由蝕刻暴露於該側間隔圖案下方之一第二保護層,來暴露一第二主薄膜;使用該側間隔圖案或該第二保護層作為一光罩(mask),以垂直地蝕刻該暴露之第二主薄膜;以及去除該側間隔圖案或該第二保護層,以形成一第二主圖案。
根據本發明,因使用被不同保護層所隔絕之多層主薄膜,可重複地進行能縮小圖案線距之間隔微影術,使圖案線距可被重複地縮小,而不會在微米尺度圖案形成之後導致形變,進而均勻地
形成奈米尺度微細圖案於一大區域之上。
上述及其他本發明實施例之方面、功效、與優點將配合所附圖示說明之。
在以下參考所附圖示,將詳細說明本發明之實施例。相同參考的數字將會指定到圖示解說中的相同元件,重複解說的部分將予省略。應理解的是,「第一」、「第二」以及類似的用詞在此是用來描述不同的元件;這些元件並不限制於此些用詞。這些用詞係用以區分各項元件者。
根據本發明,不同薄膜係被埋入於多層中,由間隔微影術形成之間隔圖案係被複製/重製於一低層部分之上,而一圖案線距係在不會導致形變之情況下被重複地縮小。據此,可均勻地形成奈米尺度微細圖案於一大區域之上。
圖1係根據本發明,繪示有一製造方法之流程圖。
參閱圖1,根據本發明之製造方法可包括:一第一程序,形成由保護層來隔絕之多層主薄膜;一第二程序,將一第一主薄膜圖案化,以形成一第一主圖案;一第三程序,形成一第一間隔圖案對應於該第一主圖案;以及一第四程序,藉由轉印該第一間隔圖案於一第二主薄膜之上,來形成一第二主圖案。
另外,為了有效地縮小一圖案線距,可施行一圖案線距縮小製程兩次以上。該圖案線距縮小製程係包括:一第五程序,形成一第二間隔圖案對應於該第二主圖案;以及一第六程序,藉由轉印該第二間隔圖案至一第三主薄膜之上,來形成一第三主圖案。
1.第一實施例
以下將配合圖2、3,詳細說明根據本發明之一種大區域奈米尺度圖案的製造方法。
(1)第一主圖案形成程序(S1)
參閱圖2、3,在步驟S1中,形成由保護層來隔絕之多層主薄膜。該根據本發明之多層主薄膜係為由各種不同材料形成之薄膜層之通用術語。該多層主薄膜係包括一結構,其中由相同或不同材料形成之薄膜係堆疊為多層。
特別是,如圖2(a)所繪示,該保護層係指介電層110、130、150、170(dielectric layers),其係用以隔絕相鄰之主薄膜。因為該保護層之故,各主薄膜120、140、160係形成一獨立結構。根據本發明之多層主薄膜中該多層結構之層的數量可隨著製程的需要或是預定縮小線距的程度而定。在本實施例中,將以三主薄膜之一堆疊結構作為一例來說明。
主薄膜120、140、160係堆疊為多層並由保護層互相隔開於一特殊結構中,且此結構係為進行本製程之基本因子。該主薄膜可使用一矽薄膜來形成。更精確地,該主薄膜可使用一氮化矽薄膜或一氧化矽薄膜,以一沉積方法(deposition process)來形成;且該矽薄膜可由單晶矽(single-crystalline silicon)、多晶矽(polycrystalline silicon)、及非晶矽(amorphous silicon)其中任一者來形成。
各保護層可由相同或不同材料形成。另外,如下文所述,保護層可形成為一雙層或一多層結構。
然後,在步驟S2中,如圖2(b)-2(d)所示,一第一保護層110係使用一光阻圖案(photoresist pattern)(未圖示)作為一光罩,來形成於第一主薄膜120之上,並使用第一保護層110作為一光罩來蝕刻該第一主薄膜。然後,去除第一保護層110。在此方式下,一第一主圖案121係形成。
(2) 第一間隔圖案形成程序
然後,如圖3(e)所示,一間隔層190係以一沉積方法形成於第一主圖案121之上。如圖3(f)所示,間隔層190之一上部分係被垂直地蝕刻,以暴露第一主圖案121之一上部分。在此情況下,上述之垂直蝕刻係指一蝕刻製程,其自間隔層190之頂面以一向下之方向來實施蝕刻。該垂直蝕刻製程可由一乾蝕刻製程(dry etching process)來達成。如圖3(g)所示,第一主圖案121係被去除,以形成一第一間隔圖案191。
間隔層190可使用一氧化矽膜來形成。在此情況下,若該第二保護層與該間隔層係由相同材料形成,則在該第二保護層隨後一間隔去除程序中,亦可被有效地去除。
如圖3(h)所示,暴露在第一間隔圖案191之下方的第二保護層130係被蝕刻,以暴露第二主薄膜140。然後,如圖3(i)所示,使用第一間隔圖案191或第二保護層131作為一光罩,來蝕刻該暴露之第二主薄膜140。如圖3(j)所示,該第一間隔圖案或該第二保護層係被去除,以形成一第二主圖案141。
在此情況下,如圖3(h)、3(i)所示,若第一間隔圖案191與第二保護層131係由相同材料形成,則第二主薄膜140係於第一間隔圖案191與第二保護層131形成之狀態下被蝕刻。在圖3(h)所示之程序中,若第一間隔圖案191與第二保護層131係由不同材料形成,則第一間隔圖案191係被去除,而第二主薄膜140係使用第二保護層131作為一光罩來蝕刻。
若該第一主圖案或形成該第一主圖案之光罩圖案的週期為T,則該間隔圖案之週期為T/2。較佳地,該間隔圖案之寬度係等於設置在該間隔圖案之下方的該第二主圖案之線寬(line width)。
(3) 圖案線距縮小製程
參閱圖4,在上述之第一主圖案形成後,重複下述程序,以有效地縮小一圖案線距。
在本實施例中,該圖案線距縮小製程係由下述程序來實施:形成對應於圖3(j)中第二主圖案141之一第二間隔圖案;以及藉由轉印第二間隔圖案192於一第三主薄膜之上,來形成一第三主圖案161。
特別是,如圖4(k)所示,用作為一間隔之一材料係被沉積於第二主圖案141之上。如上所述,該間隔材料係由一乾蝕刻製程來蝕刻,以暴露第二主圖案141之頂面。如圖4(l)所示,第二主圖案141係被去除,以形成一第二間隔圖案192。
然後,使用第二間隔圖案192作為一光罩,來對暴露於第二間隔圖案192之下方的一第三保護層150進行蝕刻。藉由使用第二間隔圖案192或第三保護層151作為一光罩,將一第三主薄膜160圖案化,以形成一第三主圖案161。如圖所示,可使用第三保護層151作為一光罩來蝕刻第三主薄膜160,而該第二間隔圖案與該第三保護層可在被使用作為一光罩以蝕刻第三主薄膜160之後被去除(請參見圖4(m)-4(p))。
上述之圖案線距縮小製程可藉由重複形成一間隔層於一第三主薄膜、形成一間隔圖案、及形成一第四主圖案之程序,而連續地將圖案線距繼續縮小。
2.第二實施例
圖5、6係繪示有本發明另一實施例之剖面圖。
參閱圖5、6,第二實施例與第一實施例之不同處在於其係使用一多層主薄膜結構,其中的保護層係形成為雙層或多層,而其與第一實施例之相同處在於其係以形成一間隔圖案並將該間隔圖案轉印至設於其下方之一主薄膜之上的方式,來縮小其圖案線距。
如圖5(a)、5(b)所示,用以隔絕多層主薄膜220、250、280一堆疊結構之保護層係形成有雙層,且最上方的保護層211係被圖案化。然後,如圖5(c)所示,使用保護層211作為一光罩來形成一第一主圖案221,然後將保護層211去除。
如圖5(d)所示,一間隔材料層係被沉積,然後以一垂直蝕刻製程來暴露該第一主圖案。如圖5(e)、5(f)所示,去除第一主圖案221以形成一第一間隔圖案290。如圖5(g)、5(h)所示,第二保護層231、241係被蝕刻。如圖5(i)所示,藉由使用第一主圖案221或第二保護層231、241作為一光罩,對第二主薄膜250進行蝕刻,以形成一第二主圖案251。在圖5(h)、5(i)中,係以使用第二保護層241之圖案作為一光罩,對該第二主薄膜進行蝕刻之程序作為一例。
3.第三實施例
在下文中,將配合圖7、8,詳細說明本發明之又一實施例。
第三實施例與第一及第二實施例之不同處在於其係氧化一主圖案以形成一側間隔圖案,而非以沉積一間隔材料來形成一間隔圖案。
如圖7(a)所示,保護層330、340、360、370係被提供以隔絕主薄膜320、350。在下文中,係以保護層形成為一雙層結構之例來說明。
如圖7(b)、7(c)所示,一第一保護層310係被圖案化,且一第一主薄膜320係被圖案化,以形成一第一主圖案321。
如圖7(d)所示,氧化暴露之第一主圖案,以形成一間隔於該主圖案之一側(在下文中,將稱之為一側間隔)。
如圖7(e)、8(f)所示,去除第一保護層311,並去除在該側間隔之中心部分,未被氧化之一主圖案區域321。
如圖8(g)、8(h)所示,去除暴露的第二保護層330、340。如圖8(i)、8(j)所示,藉由使用側間隔圖案390或第二保護圖案341作為一光罩,將第二主薄膜350圖案化,以形成一第二主圖案351。然後,去除側間隔圖案390。圖中係繪示有使用第二保護圖案341作為一光罩,以形成第二主圖案351之製程。
較佳地,側間隔圖案321之週期係為T/2(用以圖案化該第一主薄膜於第一時間之一光阻圖案之週期係為T),而該側間隔圖案之寬度係等於形成在該間隔圖案之下方的該第二主圖案之線寬。另外,在上述實施例之情況下,可藉由重複進行圖7(d)-8(i)的程序於第二側間隔圖案390之上,以縮小圖案線距。
在根據本發明實施例之製程中,較佳地,上部分之該第一主圖案之週期係為形成在下部分之該第二主圖案之週期的兩倍。又,較佳地,該些程序之進行係使該第一主圖案之線寬相等於該第二主圖案間的距離。另外,該第一主圖案間的距離可為該第二主圖案線寬之兩倍或以上。
雖然參考實施例之許多說明性實施例來描述實施例,但應理解,熟習此項技術者可想出將落入本發明之原理的精神及範疇內的眾多其他修改及實施例。因此,本發明之範疇應由所附之專利範圍之範疇,而非本參考書之說明內文,來定義,且所有落入本發明範疇之修改均應被理解為被包括於本發明申請範疇之內。
S1~S6...步驟
110、130、150、170、131、151、210...保護層
230、240、260、270、211、231、241...保護層
310、330、340、360、370、311...保護層
120、140、160、180、220、250...主薄膜
280、320、350、380...主薄膜
121、141、161、221、251、321、351...主圖案
190...間隔層
191、192、290、390...間隔圖案
341...保護圖案
圖1係繪示有根據本發明之一製造方法之流程圖;
圖2至4係根據本發明一第一實施例,繪示有一製造方法之剖面圖;
圖5、6係根據本發明一第二實施例,繪示有一製造方法之剖面圖;以及
圖7、8係根據本發明一第三實施例,繪示有一製造方法之剖面圖。
S1~S6...步驟
Claims (17)
- 一種圖案的製造方法,包括:形成由保護層來隔絕之多層主薄膜;將一第一主薄膜圖案化,以形成一第一主圖案;形成一第一間隔圖案對應於該第一主圖案;藉由轉印該第一間隔圖案於一第二主薄膜之上,來形成一第二主圖案;以及進行一圖案線距縮小製程至少一次,其中該圖案線距縮小製程係包括:形成一第二間隔圖案對應於該第二主圖案;以及藉由轉印該第二間隔圖案至一第三主薄膜之上,來形成一第三主圖案。
- 如申請專利範圍第1項所述之製造方法,其中由該保護層來隔絕之該多層主薄膜係形成為一結構,其中該主薄膜係交替地沉積於至少一層或以上。
- 如申請專利範圍第2項所述之製造方法,其中該保護層係使用一氮化矽薄膜或一氧化矽薄膜來形成。
- 如申請專利範圍第3項所述之製造方法,其中該主薄膜係由單晶矽(single-crystalline silicon)、多晶矽(polycrystalline silicon)、及非晶矽(amorphous silicon) 其中任一者來形成。
- 如申請專利範圍第2項所述之製造方法,其中將該第一主薄膜圖案化,以形成該第一主圖案之程序係包括:使用一光阻圖案作為一光罩來蝕刻設置於該第一主薄膜上之一第一保護層與該第一主薄膜;以及去除該第一保護層,以形成該第一主圖案。
- 如申請專利範圍第2項所述之製造方法,其中形成對應於該第一主圖案之該第一間隔圖案之程序係包括:形成一間隔層於該第一主圖案之上;垂直蝕刻該間隔層之一上部分,以暴露該第一主圖案之一上部分;以及去除該第一主圖案,以形成該第一間隔圖案。
- 如申請專利範圍第6項所述之製造方法,其中形成該間隔層於該第一主圖案上之程序係由一沉積製程來進行,且垂直蝕刻該間隔層之上部分以以暴露該第一主圖案之上部分之程序係由一乾蝕刻製程來進行。
- 如申請專利範圍第6項所述之製造方法,其中形成該間隔層之材料係與形成該保護層之材料相同。
- 如申請專利範圍第5項所述之製造方法,其中形成該第二主圖案之程序係包括: 蝕刻暴露在該第一間隔圖案之下方的一第二保護層,以暴露一第二主薄膜;使用該第一間隔圖案或該第二保護層作為一光罩,來垂直蝕刻該暴露之第二主薄膜;以及去除該第一間隔圖案或該第二保護層,以形成一第二主圖案。
- 如申請專利範圍第9項所述之製造方法,其中形成對應於該第二主圖案之該第二間隔圖案之程序係包括:對被用作一間隔於該第二主圖案之上的一材料進行沉積;以一乾蝕刻製程垂直地蝕刻該間隔材料;以及去除該第二主圖案,以形成一第二間隔圖案。
- 如申請專利範圍第9項所述之製造方法,其中形成對應於該第二主圖案之該第二間隔圖案之程序係包括:使用該第二間隔圖案作為一光罩,來蝕刻暴露於該第二間隔圖案下方之一第三保護層;使用該第二間隔圖案或該第二保護層作為一光罩,將一第三主薄膜圖案化,來形成一第三主圖案;以及去除該第二間隔圖案或該第二保護層。
- 如申請專利範圍第1項所述之製造方法,其中形成對應於該第一主圖案之該第一間隔圖案之程序係包括: 氧化該第一主圖案,以形成一側間隔圖案於該主圖案之一側面上;以及去除設置在該側間隔圖案中心部分之該第一主圖案。
- 如申請專利範圍第12項所述之製造方法,其中藉由轉印該第一間隔圖案至該第二主薄膜,以形成該第二主圖案之程序係包括:蝕刻暴露在該側間隔圖案之下方的一第二保護層,以暴露一第二主薄膜;使用該側間隔圖案或該第二保護層作為一光罩,以垂直蝕刻暴露之該第二主薄膜;以及去除該側間隔圖案或該第二保護層,以形成一第二主圖案。
- 如申請專利範圍第12或13項所述之製造方法,其進一步包括進行一圖案線距縮小製程至少一次,其中該圖案線距縮小製程係包括:氧化該第二主圖案之一側,以形成一第二側間隔圖案;以及藉由轉印該第二側間隔圖案於一第三主薄膜之上,來形成一第三主圖案。
- 如申請專利範圍第1或12項所述之製造方法,其中上部分之該第一主圖案之週期係為形成在下部分之該第二主圖案之週期的兩倍。
- 如申請專利範圍第15項所述之製造方法,其中該第一主圖案之線寬相等於該第二主圖案間的距離。
- 如申請專利範圍第15項所述之製造方法,其中該第一主圖案間的距離為該第二主圖案線寬之兩倍或以上。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20100129255A KR101225601B1 (ko) | 2010-12-16 | 2010-12-16 | 대면적 나노스케일 패턴형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201232607A TW201232607A (en) | 2012-08-01 |
TWI450319B true TWI450319B (zh) | 2014-08-21 |
Family
ID=46234947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100143152A TWI450319B (zh) | 2010-12-16 | 2011-11-24 | 大區域奈米尺度圖案的製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8956962B2 (zh) |
KR (1) | KR101225601B1 (zh) |
TW (1) | TWI450319B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
US9601693B1 (en) | 2015-09-24 | 2017-03-21 | Lam Research Corporation | Method for encapsulating a chalcogenide material |
US9536744B1 (en) * | 2015-12-17 | 2017-01-03 | International Business Machines Corporation | Enabling large feature alignment marks with sidewall image transfer patterning |
US10629435B2 (en) * | 2016-07-29 | 2020-04-21 | Lam Research Corporation | Doped ALD films for semiconductor patterning applications |
US10074543B2 (en) | 2016-08-31 | 2018-09-11 | Lam Research Corporation | High dry etch rate materials for semiconductor patterning applications |
US10454029B2 (en) | 2016-11-11 | 2019-10-22 | Lam Research Corporation | Method for reducing the wet etch rate of a sin film without damaging the underlying substrate |
US10832908B2 (en) | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
US10134579B2 (en) | 2016-11-14 | 2018-11-20 | Lam Research Corporation | Method for high modulus ALD SiO2 spacer |
KR101937555B1 (ko) | 2017-02-17 | 2019-01-10 | 부산대학교 산학협력단 | 마이크로 나노 복합체, 이의 제조 방법 및 이를 포함하는 광 디바이스 |
US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
WO2019169335A1 (en) | 2018-03-02 | 2019-09-06 | Lam Research Corporation | Selective deposition using hydrolysis |
JP7418306B2 (ja) * | 2020-08-11 | 2024-01-19 | 東京エレクトロン株式会社 | パターン形成方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060262511A1 (en) * | 2004-09-02 | 2006-11-23 | Abatchev Mirzafer K | Method for integrated circuit fabrication using pitch multiplication |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7807575B2 (en) * | 2006-11-29 | 2010-10-05 | Micron Technology, Inc. | Methods to reduce the critical dimension of semiconductor devices |
KR20090000882A (ko) * | 2007-06-28 | 2009-01-08 | 주식회사 하이닉스반도체 | 반도체소자의 미세 패턴 형성방법 |
KR20100079002A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 하이닉스반도체 | 패턴 더블링을 이용한 반도체 소자의 미세 패턴 형성방법 |
US20110129991A1 (en) * | 2009-12-02 | 2011-06-02 | Kyle Armstrong | Methods Of Patterning Materials, And Methods Of Forming Memory Cells |
-
2010
- 2010-12-16 KR KR20100129255A patent/KR101225601B1/ko active IP Right Grant
-
2011
- 2011-09-23 US US13/242,331 patent/US8956962B2/en active Active
- 2011-11-24 TW TW100143152A patent/TWI450319B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060262511A1 (en) * | 2004-09-02 | 2006-11-23 | Abatchev Mirzafer K | Method for integrated circuit fabrication using pitch multiplication |
Also Published As
Publication number | Publication date |
---|---|
KR101225601B1 (ko) | 2013-01-24 |
KR20120067707A (ko) | 2012-06-26 |
US20120156882A1 (en) | 2012-06-21 |
TW201232607A (en) | 2012-08-01 |
US8956962B2 (en) | 2015-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450319B (zh) | 大區域奈米尺度圖案的製造方法 | |
US11107682B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
TWI356447B (en) | Method of fabricating pattern in semiconductor dev | |
TWI505324B (zh) | 形成高密度圖案的方法 | |
KR101368527B1 (ko) | 온 피치 콘택트 및 관련 구조에 대한 스페이서 공정 | |
TWI517247B (zh) | 一種半導體線路結構暨其製程 | |
KR20180045892A (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
US20110159691A1 (en) | Method for fabricating fine patterns of semiconductor device utilizing self-aligned double patterning | |
TW200908093A (en) | Method for fabricating semiconductor device | |
KR101105431B1 (ko) | 미세 패턴 제조 방법 | |
US9006911B2 (en) | Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads | |
JP4783811B2 (ja) | マスクの設計方法 | |
JP2005303310A5 (zh) | ||
TWI603378B (zh) | 形成圖案的方法 | |
US9460933B1 (en) | Patterning method | |
JP6123242B2 (ja) | パターン形成方法 | |
US7939451B2 (en) | Method for fabricating a pattern | |
JP6019967B2 (ja) | パターン形成方法 | |
CN113506772B (zh) | 电容阵列的形成方法及半导体结构 | |
TWI524375B (zh) | 製造半導體裝置之方法 | |
CN107017155B (zh) | 使目标材料层图案化的方法 | |
KR20090000882A (ko) | 반도체소자의 미세 패턴 형성방법 | |
JP2014053535A (ja) | パターン形成方法 | |
CN115621122A (zh) | 半导体器件形成阵列圆形孔的制备方法 | |
KR20100076763A (ko) | 반도체 소자의 미세 패턴 제조 방법 |