JP7418306B2 - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP7418306B2
JP7418306B2 JP2020135889A JP2020135889A JP7418306B2 JP 7418306 B2 JP7418306 B2 JP 7418306B2 JP 2020135889 A JP2020135889 A JP 2020135889A JP 2020135889 A JP2020135889 A JP 2020135889A JP 7418306 B2 JP7418306 B2 JP 7418306B2
Authority
JP
Japan
Prior art keywords
line
mask
line material
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020135889A
Other languages
English (en)
Other versions
JP2022032272A (ja
Inventor
翔太 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020135889A priority Critical patent/JP7418306B2/ja
Priority to TW110127924A priority patent/TW202217928A/zh
Priority to CN202110880543.7A priority patent/CN114078698A/zh
Priority to US17/396,380 priority patent/US11776817B2/en
Publication of JP2022032272A publication Critical patent/JP2022032272A/ja
Application granted granted Critical
Publication of JP7418306B2 publication Critical patent/JP7418306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本開示は、パターン形成方法に関する。
半導体装置の製造においては、シリコン基板に微細なトレンチを形成し、トレンチ内に絶縁体を埋め込んで素子分離を行うＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）という技術が知られている（例えば特許文献１）。ＳＴＩを形成する際には、通常、表面に微細な凸状のライン材が複数形成されたラインパターンを有する基板を準備し、ライン材をカットして所望の微細パターンを形成し、そのパターンを転写して基板にＳＴＩ溝を形成する。
特開平１１－２１４６５１号公報
本開示は、高精度でかつ工程を複雑化することなくライン材のラインカットを行って所望のパターンを形成することができるパターン形成方法を提供する。
本開示の一態様に係るパターン形成方法は、基板にパターンを形成するパターン形成方法であって、基体上に、凸状かつライン状に設けられた複数の芯材と、前記芯材の一方側および他方側にそれぞれ凸状かつライン状に設けられた第１のライン材および第２のライン材とが形成された基板を準備することと、異方的な成膜を含む処理により、前記第１のライン材および前記第２のライン材のいずれかに選択的にマスク材を形成することと、ラインカットする領域に対応する部分にライン状のホールを有するラインマスクを用いたエッチングを含む処理により、当該領域における前記第１のライン材および前記第２のライン材のうち、前記マスク材が形成されていない側をエッチング除去することと、前記芯材を除去することと、を有し、前記第１のライン材および前記第２のライン材のいずれかに選択的にマスク材を形成することは、前記異方的な成膜により、前記第１のライン材および前記第２のライン材のいずれか、および前記芯材上にマスク材を形成することと、全面に充填材を形成した後、エッチバックまたはＣＭＰにより前記芯材上のマスク材を除去し、前記第１のライン材および前記第２のライン材のいずれかのみに前記マスク材を残存させることと、を含む。
本開示によれば、高精度でかつ工程を複雑化することなくライン材のラインカットを行って所望のパターンを形成することができるパターン形成方法が提供される。
一実施形態のパターン形成方法を示すフローチャートである。 一実施形態に係るパターン形成方法に用いられる基板の構造を示す断面図である。 一実施形態に係るパターン形成方法に用いられる基板の構造を示す平面図である。 一実施形態に係るパターン形成方法に用いられる基板に対し、第１段階のパターニングを行う際のラインカットを行う領域とラインカットを行わない領域を示す平面図である。 一実施形態に係るパターン形成方法に用いられる基板に対し第１段階のパターニングを行う際において、斜め成膜により、第２のライン材と芯材の上にマスク材を選択的に成膜した状態を示す断面図である。 斜め成膜を行う成膜装置の例を示す概略断面図である。 図５の基板に対し、全面に充填材を充填した状態を示す断面図である。 図７の状態から全面のエッチバックまたはＣＭＰを行って、芯材上のマスク材まで除去した状態を示す断面図である。 図８の状態から再度充填材を充填し、さらにＳＯＧ層およびレジスト層を形成した状態を示す断面図である。 図９に示す基板のラインカットを行うためのラインマスクを説明するための平面図である。 レジスト層をマスクとして、図９の基板のＳＯＧ層および充填材をエッチング除去した状態を示す断面図である。 レジスト層をマスクとして、図９の基板のＳＯＧ層および充填材をエッチング除去した状態を示す平面図である。 図１１および図１２に示す基板に対して、さらにＳＯＧ層および充填材をエッチングした状態を示す断面図である。 図１１および図１２に示す基板に対して、さらにＳＯＧ層および充填材をエッチングした状態を示す平面図である。 図１３および図１４に示す基板において、領域Ａの第１のライン材のラインカットを行った際の状態を示す断面図である。 図１３および図１４に示す基板において、領域Ａの第１のライン材のラインカットを行った際の状態を示す平面図である。 図１３および図１４に示す基板において、領域Ａの第１のライン材のラインカットを行った際の状態を示す平面図である。 一実施形態に係るパターン形成方法に用いられる基板に対し第２段階のパターニングを行う際において、斜め成膜により、第１のライン材と芯材の上にマスク材を選択的に成膜した状態を示す断面図である。 図１８に示す基板に対してラインカットを行うためのラインマスクを説明するための平面図である。 図１８に示す基板に対して、図１９のラインマスクを用いて領域Ｃのラインカットを行った状態を示す断面図である。 図１８に示す基板に対して、図１９のラインマスクを用いて領域Ｃのラインカットを行った状態を示す平面図である。 図２１に示す基板の芯材を除去してＳＴＩ溝形成用パターンを形成した状態を示す平面図である。 ライン状パターンにＳＴＩ溝形成用のパターンを形成する際に用いる従来のホールマスクと、ラインカットを行って形成されたＳＴＩ溝用のパターンを示す平面図である。 ホールマスクを用いてラインカットを行った際に、カット部がライン材からずれた状態を示す平面図である。
以下、添付図面を参照して実施形態について説明する。
ここでは、一実施形態のパターン形成方法として、ＳＴＩ溝形成用のパターンを形成する方法を例にとって説明する。
図１は、一実施形態のパターン形成方法を示すフローチャートである。本実施形態のパターン形成方法においては、最初に、例えば図２の断面図および図３の平面図に示すような基板Ｗを準備する（ステップＳＴ１）。
基板Ｗとしては、例えば図２、図３に示すように、半導体ウエハが用いられる。基板Ｗは、例えばシリコン基体１０上に、転写層としてのＳｉＮ膜１１およびＳｉＯ２膜１２を介して、ライン状かつ凸状に平行に設けられた複数の芯材１３と、その一方側および他方側にそれぞれライン状かつ凸状に設けられた第１のライン材１４ａおよび第２のライン材１４ｂとが形成されて構成されている。第１のライン材１４ａおよび第２のライン材１４ｂが凸状のラインパターンを構成している。このラインパターンは、例えば、リソグラフィ工程において、ダブルパターニング、またはダブルパターニングを２回行うクアドループルパターニングを用いて形成される。これにより、通常のリソグラフィ技術で形成可能なピッチの１／２のピッチまたは１／４のピッチの微細パターンとして形成され得る。このとき、芯材１３の高さが第１のライン材１４ａおよび第２のライン材１４ｂより高くなるように加工される。芯材１３は、例えばＳｉで形成される。また、第１および第２のライン材１４ａ，１４ｂは、例えばＳｉＮで形成される。
次に、第２のライン材１４ｂ側からの異方的な成膜を含む処理により、第２のライン材１４ｂに選択的にマスク材を形成する（ステップＳＴ２）。
次に、第１のライン材１４ａをラインカットする領域Ａに対応する部分にライン状のホールを有するラインマスクを用いたエッチングを含む処理により、領域Ａの第１のライン材１４ａをエッチング除去する（ステップＳＴ３）。
ステップＳＴ２およびステップＳＴ３により第１段階のパターニングが行われる。すなわち、第１段階のパターニングでは、ステップＳＴ２およびステップＳＴ３により、図３のラインパターンのうち、図４に示す領域Ａの第１のライン材１４ａのラインカットが行われ、それ以外の領域Ｂでは第１のライン材１４ａがカットされずに残存する。
ステップＳＴ２においては、最初に異方的な成膜として、例えば、第２のライン材１４ｂ側から基板Ｗに対して斜め方向に成膜粒子を供給する斜め成膜を行い、図５に示すように、第２のライン材１４ｂと芯材１３の上にマスク材１５を成膜する。斜め成膜では、第１のライン材１４ａには成膜材が到達せず、第２のライン材１４ｂと芯材１３の上に選択的にマスク材１５が成膜される。マスク材１５としては、例えば、ＴｉＮ膜、ＳｉＯ２膜が用いられる。
斜め成膜は、例えば、図６に示すような成膜装置により行うことができる。図６の成膜装置１００は、スパッタリングにより成膜するものであり、チャンバ１１０と、ターゲット１２４と、電源１１４と、基板移動部１１６と、スパッタ粒子遮蔽板１１８と、排気装置１２０と、ガス導入部１２２とを有している。
チャンバ１１０は、上部が開口された円筒状のチャンバ本体１１０ａと、チャンバ本体１１０ａの上部開口を塞ぐように設けられた尖頭円錐状の蓋体１１０ｂとを有し、チャンバ１１０の内部が、板状のスパッタ粒子遮蔽板１１８により上下に区画されている。上部空間はスパッタ粒子が生成される空間であり、下部空間は基板Ｗにスパッタ成膜が行われる処理空間である。スパッタ粒子遮蔽板１１８には、スパッタ粒子を通過させるスリット状をなす通過孔１１８ａが形成されている。
ガス導入部１２２は、チャンバ１１０の蓋体１１０ｂの頂部に設けられており、ガス導入部１２２からチャンバ１１０内にスパッタガスとしてＡｒガス等の不活性ガスが導入される。
チャンバ１１０の底部には排気口１２１が形成され、排気装置１２０はこの排気口１２１に接続されている。排気装置１２０は、圧力制御弁、および真空ポンプを含んでおり、排気装置１２０により、チャンバ１１０内が所定の真空度まで真空排気されるようになっている。
チャンバ１１０の側壁には、基板Ｗを搬入出するための搬入出口１２３が形成されている。搬入出口１２３はゲートバルブ１３０により開閉される。
ターゲットホルダ１１２は、チャンバ１１０の蓋体１１０ｂの斜めに形成された壁部に傾斜して設けられている。したがって、ターゲット１２４はターゲットホルダ１１２上に傾斜して配置される。ターゲット１２４は、成膜しようとするマスク材１５を構成する材料からなる。ターゲットホルダ１１２には電源１１４が接続されており、電源１１４からターゲットホルダ１１２に電圧が印加されることにより、ターゲット１２４の周囲で、ガス導入部１２２から導入されたガスが解離する。そして、解離したガス中のイオンがターゲット１２４に衝突し、ターゲット１２４からその構成材料の粒子であるスパッタ粒子Ｐが斜めに放出される。
チャンバ１１０のスパッタ粒子遮蔽板１１８の下方空間には、基板移動部１１６が配置されている。基板移動部１１６は、基板Ｗを支持して矢印方向の一方向に移動させるものである。本例では、基板移動部１１６は支持ピン１２６を有し、支持ピン１２６上に基板Ｗを支持する。基板移動部１１６としては、基板搬送アームやディスクシャッタ等の既存の設備を用いてもよい。
このような成膜装置１００では、隣接する搬送室から搬送装置（いずれも図示せず）により搬送された基板Ｗを基板移動部１１６上に受け渡す。そして、排気装置１２０によりチャンバ１１０内を排気しつつ、ガス導入部１２２からチャンバ１１０内に例えば不活性ガスを導入して所定圧力に調圧する。基板移動部１１６を矢印に示す方向に移動させながら、電源１１４からターゲットホルダ１１２に電圧を印加し、ターゲット１２４からスパッタ粒子Ｐを放出させ、スリット状の通過孔１１８ａを所定の角度で斜めに通過させ、基板Ｗ上に所定の膜を成膜する。
このように成膜することにより、基板Ｗの全面に、スパッタ粒子の入射角度をほぼ一定に維持した状態の斜め成膜を行うことができる。
ステップＳＴ２では、このようにしてマスク材１５の成膜を行った後、図７に示すように、全面にＳＯＣ（スピンオンカーボン）からなる充填材１６を形成する。そして、全面のエッチバックまたはＣＭＰを行うことにより、図８に示すように、芯材１３上のマスク材１５まで除去し、マスク材１５が第２のライン材１４ｂのみに残った状態とする。
ステップＳＴ３では、図９に示すように、再度ＳＯＣからなる充填材１６を充填し、さらに第１のマスク層としてのＳＯＧ（スピンオングラス）層１７および第２のマスク層としてのレジスト層１８を形成する。次いで、図１０に示すように、ホール１９ａが上述した領域Ａ（図３参照）に対応した位置になるようにラインマスク１９を配置し、領域Ａのレジスト層１８をエッチング除去する。そして、レジスト層１８をマスクとして、ＳＯＧ層１７およびＳＯＣからなる充填材１６をエッチング除去する。これにより、図１１の断面図および図１２の平面図に示すような状態となる。このときのエッチングは、例えばＣＦ４、Ｃ４Ｆ８、Ｏ２、Ａｒを用いたプラズマエッチングにより行うことができる。
ステップＳＴ３では、さらに第１のライン材１４ａの構成材料であるＳｉＮが最もエッチングしやすい条件、例えばＣＨＦ３、Ａｒ、Ｈ２によるプラズマエッチングを行って、ＳＯＧ層１７および領域Ａの第１のライン材１４ａをエッチング除去する。これにより、図１３の断面図および図１４の平面図に示すような状態となる。このときのエッチングは、例えばＣＦ４、Ｃ４Ｆ８、Ｏ２、Ａｒを用いたプラズマエッチングにより行うことができる。
ステップＳＴ３では、次に、マスク材１５およびＳＯＣからなる充填材１６をエッチング除去し、図１５の断面図および図１６の平面図に示すように、領域Ａの第１のライン材１４ａがラインカットされたパターンが形成される。この時のエッチングは、マスク材１５がＴｉＮの場合、例えばＣｌ２、Ｎ２を用いたプラズマエッチングにより行うことができる。
次に、第１のライン材１４ａ側から斜め成膜を用いた異方的な成膜を含む処理により、第１のライン材１４ａに選択的にマスク材を形成する（ステップＳＴ４）。
次に、第２のライン材１４ｂをラインカットする領域Ｃにライン状のホールを有するラインマスクを用いたエッチングを含む処理により、領域Ｃの第２のライン材１４ｂをエッチング除去する（ステップＳＴ５）。
ステップＳＴ４およびステップＳＴ５により、第１段階のパターニングを行った後の図１７の基板Ｗ（パターン）に対して第２段階のパターニングが行われる。すなわち、第２段階のパターニングでは、ステップＳＴ４およびステップＳＴ５により、図１７に示す領域Ｃの第２のライン材１４ｂのラインカットが行われ、それ以外の領域Ｄでは第２のライン材１４ｂはラインカットされない。
ステップＳＴ４においては、最初に、第１段階のパターニングとは反対側の第１のライン材１４ａ側から、第１の段階と同様の斜め成膜により、図１８に示すように、第１のライン材１４ａと芯材１３の上にマスク材１５を形成する。その後は、第１段階のパターニングと同様の手順で、芯材１３上のマスク材１５の除去を行い、マスク材１５が第２のライン材１４ｂに残った状態とする。
ステップＳＴ５では、第１段階のパターニングと同様の手順で、充填材１６、ＳＯＧ層１７およびレジスト層１８を形成する。その後、図１９に示すように、ラインマスク１９をホール１９ａの位置が領域Ｃに対応するようにずらして配置し、領域Ｃのレジスト層１８をエッチング除去する。そして、第１段階のパターニングと同様に、レジスト層１８をマスクとして、領域ＣのＳＯＧ層１７およびＳＯＣからなる充填材１６をエッチング除去する。さらに、第1段階のパターニングと同様に、マスク材１５およびＳＯＣからなる充填材１６をエッチング除去し、図２０の断面図および図２１の平面図に示すように、領域Ｃの第２のライン材１４ｂがラインカットされたパターンを形成する。
最後に芯材１３をエッチング除去する（ステップＳＴ６）。これにより、図２２に示すような、ＳＴＩ溝形成用パターン２０が形成される。この際のエッチングは、例えば、ＨＢｒ、Ａｒを用いたプラズマエッチングによるＳｉの選択エッチングにより行われる。なお、材料の組み合わせによっては芯材１３をＳｉＮで構成することもでき、その場合は、芯材１３のエッチング除去は、例えば、ＣＨＦ３、Ａｒ、Ｈ２を用いたプラズマエッチングにより行うことができる。
その後、図２２のパターンを、ＳｉＯ２膜１２およびＳｉＮ膜１１に順次転写し、最終的にＳｉ基体１０をエッチングしてＳＴＩ溝を形成し、ＳＴＩ溝に適宜の材料を埋め込んでＳＴＩを形成する。
ＳＴＩ溝形成用のパターンを形成する際、従来は、図２３（ａ）に示すような、ライン材２４０をカットする位置に対応するホール２５０を有するホールマスクを用いて、ライン材２４０のラインカットを行う手法が用いられていた。すなわち、この手法により、図２３（ｂ）に示すように、ライン材２４０にカット部２４１を形成し、ＳＴＩ溝用のパターンを形成する手法が用いられていた。しかし、半導体素子の微細化が進むにつれて、リソグラフィ工程の寸法が微細化し、合わせマージンが小さくなることから、ホールマスクではホール２５０のずれが生じやすくなる。このため、図２４に示すように、カット部２４１がライン材２４０からずれてしまい、高精度のパターン形成は困難である。
そこで、本実施形態では、異方的な成膜を含む処理によりマスク材を一方のライン材のみに形成した後、ライン状のホールを有するラインマスクを用いたエッチングを含む処理を行う。これにより、比較的簡易な工程でセルフアライン的にライン材のラインカットを行うことができ、ホールマスクを用いる場合のような精度の問題を生じることなく、かつ工程の複雑化をもたらすことなくラインカットを行って所望のパターンを形成することができる。
以上、実施形態について説明したが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の特許請求の範囲およびその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、上記実施形態では、ＳＴＩ溝を形成するためのパターンを形成する場合について示したが、これに限らず、ライン材をカットしてパターンを形成する用途であれば適用可能である。また、第１のライン材と第２のライン材の両方をカットする場合を示したが、いずれか一方のみをカットする場合でも適用可能である。
さらに、上記実施形態では、芯材としてＳｉを用い、ライン材としてＳｉＮを用い、マスク材としてＴｉＮまたはＳｉＯ２を用いた例を示したが、これに限るものではない。例えば、芯材、第１および第２のライン材、ならびにマスク材として、Ｓｉ、Ｔｉ、Ｚｒ、Ａｌ、Ｗ、ＷＣ、ＷＳｉ、Ｈｆ、ＳｉＣ、Ｃ、Ｔａ、これらの酸化物、窒化物からなる群から適宜選択されたものを用いることができる。特に、芯材、ライン材、マスク材として、ＳｉＯ２、ＳｉＮ、Ｓｉ、ＴｉＮ、Ｗ、ＷＳｉ、ＷＣからなる群から選択されたものを用いることがより効果的である。芯材、第１および第２のライン材、ならびにマスク材はそれぞれ異なる材料であることが好ましい。
さらにまた、上記実施形態では、マスク材を形成するための異方的な成膜としてスパッタリングによる斜め成膜を行う例を示したが、これに限るものではなく、また、装置も図６に示したものに限らない。
さらにまた、基板として半導体ウエハを用いた場合について示したが、これに限らず、ＦＰＤ（フラットパネルディスプレイ）基板や、セラミックス基板等の他の基板であってもよい。
１０；Ｓｉ基体
１１；ＳｉＮ膜
１２；ＳｉＯ２膜
１３；芯材
１４ａ；第１のライン材
１４ｂ；第２のライン材
１５；マスク材
１６；充填材
１７；ＳＯＧ層
１８；レジスト層
１９；ラインマスク
１９ａ；ホール
２０；ＳＴＩ溝形成用パターン
１００；成膜装置
１１０；チャンバ
１１２；ターゲットホルダ
１１４；電源
１１８；スパッタ粒子遮蔽板
１１８ａ；通過孔
１２０；排気装置
１２２；ガス導入部
１２４；ターゲット
Ｗ；基板

Claims (14)

  1. 基板にパターンを形成するパターン形成方法であって、
    基体上に、凸状かつライン状に設けられた複数の芯材と、前記芯材の一方側および他方側にそれぞれ凸状かつライン状に設けられた第１のライン材および第２のライン材とが形成された基板を準備することと、
    異方的な成膜を含む処理により、前記第１のライン材および前記第２のライン材のいずれかに選択的にマスク材を形成することと、
    ラインカットする領域に対応する部分にライン状のホールを有するラインマスクを用いたエッチングを含む処理により、当該領域における前記第１のライン材および前記第２のライン材のうち、前記マスク材が形成されていない側をエッチング除去することと、
    前記芯材を除去することと、
    を有し、
    前記第１のライン材および前記第２のライン材のいずれかに選択的にマスク材を形成することは、
    前記異方的な成膜により、前記第１のライン材および前記第２のライン材のいずれか、および前記芯材上にマスク材を形成することと、
    全面に充填材を形成した後、エッチバックまたはＣＭＰにより前記芯材上のマスク材を除去し、前記第１のライン材および前記第２のライン材のいずれかのみに前記マスク材を残存させることと、
    を含む、パターン形成方法。
  2. 前記第１のライン材および前記第２のライン材のうち、前記マスク材が形成されていない側をエッチングすることは、
    全面に充填材および第１のマスク層および第２のマスク層を形成することと、
    前記ラインマスクを用いたエッチングにより、前記ラインカットする領域の前記第２のマスク層をエッチング除去することと、
    前記第２のマスク層をマスクとして、前記ラインカットする領域の前記第１のマスク層、前記充填材、および前記第１のライン材および前記第２のライン材のいずれかをエッチング除去することと、
    を含む、請求項１に記載のパターン形成方法。
  3. 基板にパターンを形成するパターン形成方法であって、
    基体上に、凸状かつライン状に設けられた複数の芯材と、前記芯材の一方側および他方側にそれぞれ凸状かつライン状に設けられた第１のライン材および第２のライン材とが形成された基板を準備することと、
    異方的な成膜を含む処理により、前記第２のライン材に選択的にマスク材を形成することと、
    前記第１のライン材をラインカットする領域に対応する部分にライン状のホールを有するラインマスクを用いたエッチングを含む処理により、当該領域における前記第１のライン材をエッチング除去することと、
    異方的な成膜を含む処理により、前記第１のライン材に選択的にマスクを形成することと、
    前記第２のライン材のラインカットする領域に対応する部分にライン状のホールを有するラインマスクを用いたエッチングを含む処理により、当該領域における前記第２のライン材をエッチング除去することと、
    前記芯材を除去することと、
    を有し、
    前記第２のライン材に選択的にマスクを形成することは、
    前記異方的な成膜により、前記第２のライン材および前記芯材上にマスク材を形成することと、
    全面に充填材を形成した後、エッチバックまたはＣＭＰにより前記芯材上のマスク材を除去し、前記第２のライン材のみに前記マスク材を残存させることと、
    を含む、パターン形成方法。
  4. ＳＴＩ溝形成用のパターンを形成する、請求項３に記載のパターン形成方法。
  5. 前記第１のライン材をエッチング除去することは、
    全面に充填材および第１のマスク層および第２のマスク層を形成することと、
    前記ラインマスクを用いたエッチングにより、前記第１のライン材をラインカットする領域の前記第２のマスク層をエッチング除去することと、
    前記第２のマスク層をマスクとして、前記第１のライン材をラインカットする領域の前記第１のマスク層、前記充填材、および前記第１のライン材をエッチング除去することと、
    を含む、請求項３または請求項４に記載のパターン形成方法。
  6. 前記第１のライン材に選択的にマスクを形成することは、
    前記異方的な成膜により、前記第１のライン材および前記芯材上にマスク材を形成することと、
    全面に充填材を形成した後、エッチバックまたはＣＭＰにより前記芯材上のマスク材を除去し、前記第１のライン材のみに前記マスク材を残存させることと、
    を含む、請求項３から請求項５のいずれか一項に記載のパターン形成方法。
  7. 前記第２のライン材をエッチング除去することは、
    全面に充填材および第１のマスク層および第２のマスク層を形成することと、
    前記ラインマスクを用いたエッチングにより、前記第２のライン材をラインカットする領域の前記第２のマスク層をエッチング除去することと、
    前記第２のマスク層をマスクとして、前記第２のライン材をラインカットする領域の前記第１のマスク層、前記充填材、および前記第２のライン材をエッチング除去することと、
    を含む、請求項３から請求項６のいずれか一項に記載のパターン形成方法。
  8. 前記異方的な成膜は、基板に対して斜め方向に成膜粒子を供給する斜め成膜である、請求項１から請求項７のいずれか一項に記載のパターン形成方法。
  9. 前記斜め成膜は、傾斜して配置されたターゲットから斜めに放出されるスパッタ粒子を、移動する基板上に堆積させるスパッタリングである、請求項８に記載のパターン形成方法。
  10. 前記芯材、前記第１および第２のライン材、ならびに前記マスク材として、Ｓｉ、Ｔｉ、Ｚｒ、Ａｌ、Ｗ、ＷＣ、ＷＳｉ、Ｈｆ、ＳｉＣ、Ｃ、Ｔａ、これらの酸化物、窒化物からなる群から適宜選択されたものが用いられる、請求項１から請求項９のいずれか一項に記載のパターン形成方法。
  11. 前記芯材、前記第１および第２のライン材、ならびに前記マスク材として、ＳｉＯ２、ＳｉＮ、Ｓｉ、ＴｉＮ、Ｗ、ＷＳｉ、ＷＣからなる群から選択されたものが用いられる、請求項１０に記載のパターン形成方法。
  12. 前記芯材はＳｉで形成され、前記第１および第２のライン材はＳｉＮで形成され、前記マスク材はＴｉＮまたはＳｉＯ２で形成されている、請求項１１に記載のパターン形成方法。
  13. 前記芯材、前記第１のライン材、および前記第２のライン材は、前記基体上に転写層を介して設けられる、請求項１から請求項１２のいずれか一項に記載のパターン形成方法。
  14. 前記転写層として、ＳｉＮ膜およびＳｉＯ２膜を有する、請求項１３に記載のパターン形成方法。
JP2020135889A 2020-08-11 2020-08-11 パターン形成方法 Active JP7418306B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020135889A JP7418306B2 (ja) 2020-08-11 2020-08-11 パターン形成方法
TW110127924A TW202217928A (zh) 2020-08-11 2021-07-29 圖案形成方法
CN202110880543.7A CN114078698A (zh) 2020-08-11 2021-08-02 图案形成方法
US17/396,380 US11776817B2 (en) 2020-08-11 2021-08-06 Pattern forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020135889A JP7418306B2 (ja) 2020-08-11 2020-08-11 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2022032272A JP2022032272A (ja) 2022-02-25
JP7418306B2 true JP7418306B2 (ja) 2024-01-19

Family

ID=80224626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020135889A Active JP7418306B2 (ja) 2020-08-11 2020-08-11 パターン形成方法

Country Status (4)

Country Link
US (1) US11776817B2 (ja)
JP (1) JP7418306B2 (ja)
CN (1) CN114078698A (ja)
TW (1) TW202217928A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180076033A1 (en) 2016-09-09 2018-03-15 International Business Machines Corporation Multi-angled deposition and masking for custom spacer trim and selected spacer removal
JP2019189908A (ja) 2018-04-24 2019-10-31 東京エレクトロン株式会社 成膜装置および成膜方法
JP2020026575A (ja) 2018-08-10 2020-02-20 東京エレクトロン株式会社 成膜装置、成膜システム、および成膜方法
JP2020026547A (ja) 2018-08-10 2020-02-20 東京エレクトロン株式会社 成膜装置および成膜方法
JP2020096184A (ja) 2018-12-12 2020-06-18 東京エレクトロン株式会社 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3665701B2 (ja) 1998-01-23 2005-06-29 株式会社東芝 半導体装置の製造方法
KR101225601B1 (ko) * 2010-12-16 2013-01-24 한국과학기술원 대면적 나노스케일 패턴형성방법
US9941164B1 (en) * 2016-12-05 2018-04-10 Samsung Electronics Co., Ltd. Self-aligned block patterning with density assist pattern
US11515160B2 (en) * 2019-04-12 2022-11-29 Tokyo Electron Limited Substrate processing method using multiline patterning

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180076033A1 (en) 2016-09-09 2018-03-15 International Business Machines Corporation Multi-angled deposition and masking for custom spacer trim and selected spacer removal
JP2019189908A (ja) 2018-04-24 2019-10-31 東京エレクトロン株式会社 成膜装置および成膜方法
JP2020026575A (ja) 2018-08-10 2020-02-20 東京エレクトロン株式会社 成膜装置、成膜システム、および成膜方法
JP2020026547A (ja) 2018-08-10 2020-02-20 東京エレクトロン株式会社 成膜装置および成膜方法
JP2020096184A (ja) 2018-12-12 2020-06-18 東京エレクトロン株式会社 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法

Also Published As

Publication number Publication date
US20220051900A1 (en) 2022-02-17
JP2022032272A (ja) 2022-02-25
CN114078698A (zh) 2022-02-22
TW202217928A (zh) 2022-05-01
US11776817B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
TWI796358B (zh) 選擇性蝕刻的自對準通孔製程
JP2661089B2 (ja) 材料層の平坦化方法
TWI719156B (zh) 對襯底進行加工的方法
WO2018048594A1 (en) Footing removal for nitride spacer
JP2006203035A (ja) プラズマエッチング方法
JPH10172963A (ja) 集積回路ウェハにおける電気的相互接続部の形成方法、エッチング方法、及びフォトレジストパターンの転写方法
JPH08250595A (ja) 半導体装置を製作する方法
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
US6872633B2 (en) Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
KR101295889B1 (ko) 반도체 장치의 제조 방법
US5068207A (en) Method for producing a planar surface in integrated circuit manufacturing
JP7418306B2 (ja) パターン形成方法
TW201743407A (zh) 半導體裝置的製造方法、基板處理裝置、程式及記錄媒體
JP2003173951A (ja) 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
JP5100075B2 (ja) プラズマエッチング方法
US7501350B2 (en) Plasma processing method
JP4120272B2 (ja) 絶縁膜のエッチング方法および半導体装置のコンタクト形成方法
JP5089871B2 (ja) 半導体装置の製造方法
CN107785252B (zh) 双重图形化的方法
US11784056B2 (en) Self-aligned double patterning
US11830824B2 (en) Edge protection on semiconductor substrates
EP4372787A1 (en) A method for producing a pattern of closely spaced features
TWI770117B (zh) 半導體結構的形成方法
JPS6410096B2 (ja)
CN114597128A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240109

R150 Certificate of patent or registration of utility model

Ref document number: 7418306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150