JP2003173951A - 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス - Google Patents

電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス

Info

Publication number
JP2003173951A
JP2003173951A JP2001370579A JP2001370579A JP2003173951A JP 2003173951 A JP2003173951 A JP 2003173951A JP 2001370579 A JP2001370579 A JP 2001370579A JP 2001370579 A JP2001370579 A JP 2001370579A JP 2003173951 A JP2003173951 A JP 2003173951A
Authority
JP
Japan
Prior art keywords
mask
electron beam
layer
soi
silicon base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001370579A
Other languages
English (en)
Inventor
Mitsuhiro Yuasa
光博 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001370579A priority Critical patent/JP2003173951A/ja
Priority to US10/303,847 priority patent/US7029801B2/en
Publication of JP2003173951A publication Critical patent/JP2003173951A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electron Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】 【課題】 SOI基板を用いた場合において、SOI層
の表面の損傷を防止し、また、シリコンベース層のエッ
チングを良好に行なうことができるマスクを有する電子
ビーム描画用マスクの製造方法および電子ビーム描画用
マスクブランクスを提供する。 【解決手段】 SOI基板10(図1(A))の表裏面
に保護膜14およびハードマスク15を形成した後(保
護膜・ハードマスク同時形成工程 図1(B))、シリ
コンベース層13およびBOX層12をエッチングし
て、中間製品としての電子ビーム描画用マスクブランク
スを製造する。さらに、SOI層11をエッチングして
電子ビームを透過させる開口が形成された電子ビーム描
画用マスクを完成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子ビーム描画用
マスクの製造方法および電子ビーム描画用マスクブラン
クスに関する。
【0002】
【従来の技術】一般に、半導体集積回路等を形成するに
は、半導体ウエハに対して成膜、酸化・拡散、エッチン
グ等の各種処理が繰り返し施される。
【0003】この場合、最近の半導体装置の超高集積化
に伴い、半導体ウエハ上に形成される酸化膜等や金属配
線については、超微細化が求められている。
【0004】このため、超微細なパターンの形成を可能
とするリソグラフィ技術と、超微細なパターンの形成さ
れたレジストをマスクとして深さ方向に選択的に異方性
エッチングするエッチング技術とが必須とされる。
【0005】後者のエッチング技術としては、異方性の
大きなエッチングが可能なRIE(Reactive Ion Etchi
ng)等が好適に用いられる。
【0006】一方、前者のリソグラフィ技術としては、
電子ビーム投影を用いたリソグラフィが注目されてい
る。
【0007】電子ビームリソグラフィは、縮小投影露光
装置を用い、パターンの原版となるマスクをレンズで縮
小して、フォトレジストの形成されたウエハに投影して
露光した後、現像するものである。ほかの電子ビームリ
ソグラフィ技術としては等倍投影露光装置を用い、パタ
ーンの原版となるマスクを、フォトレジストの形成され
たウエハにレンズを介して投影して露光した後、現像す
るものがある。使用するパターンのデザインルールが比
較的大きい場合や、マスクに作り込まれたパターンが微
細に作成されている場合には、等倍投影露光装置を用い
ることができるが、通常は縮小投影露光装置が用いられ
ることが一般的である。
【0008】上記パターンの原版となるマスクは、電子
ビーム透過方式の違いにより、ステンシルタイプとメン
ブレンタイプとに分けられる。
【0009】このうち前者のステンシルタイプのマスク
(以下、電子ビーム描画用マスクという。)の場合、開
口部以外の領域での電子ビームの透過を防止可能な2μ
m程度の十分な厚みを持ったシリコン層を有するととも
に、一定の剛性を確保するために、シリコン層の裏面に
数百〜600μm程度の厚みを持った別のシリコン層が
絶縁層を介して設けられる。
【0010】このような膜構成の電子ビーム描画用マス
クは、シリコンベース層上に絶縁層であるBOX層を介
してSOI層を形成して構成されるSOI(Silicon On
Insulator)基板を用いて好適に製造される。
【0011】上記SOI基板を用いた電子ビーム描画用
マスクの製造方法の従来技術について、図7を参照して
以下説明する。
【0012】SOI基板1は、上記の通り、例えば、6
00μm程度の厚さを有するシリコンベース層4の上に
絶縁層として数μm程度の厚さを有するBOX層(Buri
ed Oxide Layer)と呼ばれるSiOからなる層3が設
けられ、さらに、BOX層の上に2μm程度の厚さを有
するSOI層2が設けられたものである(図7(A)参
照)。なお、図7をはじめとする本明細書の各図におい
て、各層の厚さは実寸法の比率では表示していない。
【0013】SOI基板1を用いて電子ビーム描画用マ
スクを製造するには、まず、シリコンベース層4の裏面
にレジストを塗布し、リソグラフィ処理により所望のパ
ターンを有するレジスト膜(レジストマスク)5を形成
する(図7(A))。
【0014】ついで、レジスト膜5をマスクとして、ハ
ロゲン含有ガス等のエッチングガスによる異方性エッチ
ングによりシリコンベース層4をドライエッチングして
パターンを形成する(図7(B)参照)。
【0015】ついで、シリコンベース層4をマスクとし
て、CF等のガスから生成するFラジカルを含むプラ
ズマを用いてBOX層3をドライエッチングした後、酸
素プラズマを用いてアッシングしてレジスト膜5を除去
する(図7(C)参照)。
【0016】ついで、SOI層2の表面にレジストを塗
布し、前記の電子ビームリソグラフィ等により所望のパ
ターンを有するレジスト膜(レジストマスク)7を形成
する(図7(D)参照)。
【0017】ついで、レジスト膜7をマスクとして、ハ
ロゲン含有ガス等のエッチングガスによる異方性エッチ
ングによりSOI層2をドライエッチングしてパターン
を形成し、最後に、酸素プラズマを用いてアッシングし
てレジスト膜7を除去することにより、電子ビームを透
過する開口8がSOI層2に形成されたステンシルマス
ク9が完成する(図7(E)参照)。
【0018】
【発明が解決しようとする課題】しかしながら、上記従
来の電子ビーム描画用マスクの製造方法の場合、前段で
SOI基板のシリコンベース層上にリソグラフィ処理を
施し、ついで、シリコンベース層やBOX層をエッチン
グ処理するためには、SOI基板を反転してSOI基板
の裏面(シリコンベース層がある面)を上に向け、SO
I基板の表面(SOI層がある面)を下に向けた状態と
して、真空チャックや静電チャックでSOI基板を吸着
して搬送し、あるいは処理する必要があり、この搬送
時、あるいは処理する際にSOI層の表面を損傷し、望
ましいパターンを形成することができないおそれがあ
る。
【0019】また、シリコンベース層の膜厚が厚いた
め、通常の数μm程度の厚さのレジスト膜では、エッチ
ング耐性が不十分である。このとき、エッチング耐性を
確保するために数十〜数百μm程度の厚さのレジスト膜
を形成するには、多数回塗布を繰り返してレジスト膜を
形成する必要があるため、実際的ではなく、塗布作業が
煩雑である。また、レジスト膜を厚く形成すると、アッ
シング後の洗浄処理によるエッチング残渣の除去が不十
分となるおそれもある。
【0020】また、上記の課題とは別に、従来の電子ビ
ーム描画用マスクの製造方法の場合、SOI層上にリソ
グラフィ処理を施し、ついで、エッチング処理を行なう
ためには、真空チャックあるいは静電チャックでシリコ
ンベース層の側を吸着した状態で行なう必要があるが、
このとき、図7中参照符号6で示す空隙部(開口)の存
在により、SOI層が変形しあるいは破壊されるなどの
不具合が生じるおそれがある。
【0021】本発明は、上記の課題に鑑みてなされたも
のであり、SOI基板を用いた場合において、SOI層
表面の損傷を防止し、またシリコンベース層のエッチン
グを良好に行なうことができるマスクを有する電子ビー
ム描画用マスクの製造方法および電子ビーム描画用マス
クブランクスを提供することを第1の目的とする。
【0022】また、本発明は、エッチング等の処理時に
シリコンベース層に形成された空隙部に起因するSOI
層の変形等の不具合を防止することができる電子ビーム
描画用マスクの製造方法および電子ビーム描画用マスク
ブランクスを提供することを第2の目的とする。
【0023】
【課題を解決するための手段】本発明に係る電子ビーム
描画用マスクの製造方法は、シリコンベース層上に絶縁
層を介してSOI層を有してなるSOI基板から、パタ
ーンが形成されたレジストをマスクとして、該SOI
層、該絶縁層および該シリコンベース層をそれぞれエッ
チングして開口を形成してなる電子ビーム描画用マスク
の製造方法において、該SOI層の表面に予め保護膜を
形成する保護膜形成工程と、該SOI層をエッチングし
て開口を形成するためのレジストマスクを形成するに先
立ち、該保護膜を除去する保護膜除去工程とを有するこ
とを特徴とする。
【0024】ここで、電子ビーム描画用マスクとは、縮
小投影露光装置または等倍投影露光装置を用いて電子ビ
ームリソグラフィを行なう際の、パターンの原版となる
ステンシルマスクタイプのマスクをいう。また、SOI
基板における絶縁層の材料としては、SiNやAl
等の物質が挙げられるが、好適には、埋め込みSiO
層(BOX層:Buried Oxide Layer)を挙げることが
できる。また、保護膜は、本発明の作用効果を奏するも
のである限り特に限定するものではなく、例えば、酸化
膜、窒化膜、金属膜が挙げられる。保護膜の厚さは、特
に限定するものではないが、5〜15μm程度あれば十
分である。
【0025】本発明の上記の構成により、SOI基板表
面のSOI層の表面上に形成した保護膜を、SOI層の
表面にレジストマスク(レジスト層)を形成する直前に
除去するため、シリコンベース層を処理等する際にチャ
ック等によりSOI層の表面に損傷を生じパターン形成
に不具合を来すおそれがない。
【0026】また、本発明に係る別の電子ビーム描画用
マスクの製造方法は、パターンが形成されたレジストを
マスクとしてSOI基板のSOI層、絶縁層およびシリ
コンベース層をそれぞれエッチングして開口を形成する
にあたり、予め、該SOI層の表面に保護膜を、および
該シリコンベース層の裏面にハードマスクを同時に形成
する保護膜・ハードマスク同時形成工程を有することを
特徴とする。
【0027】これにより、保護膜およびハードマスクを
一括して容易に形成することができ、作業能率あるいは
生産効率上および設備の使用効率上好ましい。
【0028】ここで、保護膜・ハードマスク同時形成工
程は、熱処理装置で基板の表面および裏面を同時に熱処
理することにより行なわれるが、この場合、保護膜およ
びハードマスクは必要な膜厚が異なるため、相対的に大
きな膜厚を必要とするハードマスクの形成条件で熱処理
を行なうことになる。
【0029】この保護膜・ハードマスク同時形成工程
は、枚葉式の熱処理装置を用いて基板1枚ごとに行なっ
てもよいが、複数枚の基板を基板ボートに配列して行な
うバッチ式の熱処理装置を用いて複数枚の基板について
一括して行なうと、生産効率上より好ましい。
【0030】また、本発明に係る別の電子ビーム描画用
マスクの製造方法は、前記シリコンベース層および前記
絶縁層をエッチングして開口を形成した後、該SOI層
をエッチングし開口を形成するに先立ち、該絶縁層およ
び該シリコンベース層の開口に埋設物質を埋設する埋設
物質埋設工程と、該SOI層をエッチングして開口を形
成した後、該埋設物質を除去する埋設物質除去工程とを
さらに有することを特徴とする。
【0031】これにより、エッチング等の処理の際、シ
リコンベース層およびBOX層に形成された空隙部に起
因する不具合を生じるおそれがない。すなわち、真空チ
ャックによりSOI基板のシリコンベース層側を吸着し
てSOI層上にスピンコート法等によりレジスト膜を形
成する際に、SOI層が変形、破壊等するおそれがな
く、また、静電チャックによりシリコンベース層の側を
吸着して、SOI層をエッチングする際に開口に相当す
る距離分だけ静電引力による吸着力が低下するおそれが
なく、また、SOI層をエッチングする際に、異常放電
等が発生するおそれがなく、また、サセプタから冷却ガ
スを導入してシリコンベース層を均一な温度でエッチン
グする際に、冷却ガスの流れの偏りを生じて温度が不均
一となるおそれがない。
【0032】また、本発明に係る電子ビーム描画用マス
クブランクスは、パターンが形成されたレジストをマス
クとしてSOI基板のシリコンベース層およびSOI層
をそれぞれエッチングして開口を形成してなる電子ビー
ム描画用マスクを調製するためのものであり、該シリコ
ンベース層にマスクとしてのレジスト膜を形成する直前
の形態に形成してなる電子ビーム描画用マスクブランク
スにおいて、少なくとも該SOI層の表面に形成された
保護膜を有してなることを特徴とする。
【0033】ここで、電子ビーム描画用マスクブランク
スとは、電子ビーム描画用マスクの中間製品であり、S
OI層上にレジストマスクを形成してエッチングすれば
電子ビーム描画用マスクが完成する状態にまで調製され
た形態のものをいう。
【0034】本発明の上記の構成により、シリコンベー
ス層を処理等する際にチャック等によりSOI層の表面
に損傷を生じパターンの形成に不具合を来すおそれがな
く、また、シリコンベース層の裏面のレジストマスク形
成工程の煩雑さやレジスト残渣に起因する不具合を来す
おそれがない電子ビーム描画用マスクブランクスを得る
ことができる。
【0035】また、本発明に係る別の電子ビーム描画用
マスクブランクスは、該SOI層の表面に形成された保
護膜に加えて、該シリコンベース層の裏面に形成された
ハードマスクをさらに有することを特徴とする。
【0036】本発明の構成により、中間製品として運
送、保管等のハンドリングを行なう際にSOI層の表面
やシリコンベース層の裏面を損傷するおそれがない電子
ビーム描画用マスクブランクスを得ることができる。
【0037】また、本発明に係る別の電子ビーム描画用
マスクブランクスは、パターンが形成されたレジストを
マスクとしてSOI基板のSOI層、絶縁層およびシリ
コンベース層をそれぞれエッチングして開口を形成して
なる電子ビーム描画用マスクを調製するためのものであ
り、該SOI層にマスクとしてのレジストを形成する直
前の形態に形成したものであって、該SOI層の表面に
形成された保護膜を有するとともに、エッチングにより
形成された該絶縁層および該シリコンベース層の開口に
埋設された埋設物質を有してなることを特徴とする。
【0038】また、本発明に係る別の電子ビーム描画用
マスクブランクスは、該SOI層の表面に形成された保
護膜と、該絶縁層および該シリコンベース層の開口に埋
設された該埋設物質に加えて、該シリコンベース層の裏
面に形成されたハードマスクをさらに有することを特徴
とする。
【0039】本発明の上記の構成により、保護膜および
ハードマスクの形成された上記電子ビーム描画用マスク
ブランクス同様の効果を奏することができるとともに、
エッチングによりシリコンベース層および絶縁層に形成
された空隙部に起因する不具合を生じるおそれがない電
子ビーム描画用マスクブランクスを得ることができる。
【0040】
【発明の実施の形態】本発明に係る電子ビーム描画用マ
スクの製造方法および電子ビーム描画用マスクブランク
スの好適な実施の形態(以下、本実施の形態例とい
う。)について、図を参照して以下に説明する。
【0041】まず、本実施の形態例に係る電子ビーム描
画用マスクの製造方法について、図1〜図4を参照して
説明する。
【0042】電子ビーム描画用マスク(以下、単に描画
用マスクという。)を製造するための材料としてSOI
基板10を準備する。SOI基板10は、例えば、60
0μm程度の厚さを有するシリコンベース層13の上に
絶縁層として数μm程度の厚さを有するBOX層(Buri
ed Oxide Layer)と呼ばれるSiOからなる層12が
設けられ、さらに、BOX層12の上に数μm程度の厚
さを有するSOI層11が設けられたものである(図1
(A))。
【0043】そして、SOI基板10を熱処理設備で熱
処理して、SOI基板10の表裏両面、すなわち、SO
I層11の表面(SOI基板10の上面)とシリコンベ
ース層13の裏面(SOI基板10の下面)に所定の厚
さの保護膜14およびハードマスク15を形成する(保
護膜生成工程、ハードマスク形成工程、保護膜・ハード
マスク同時形成工程 図1(B))。
【0044】ここで、熱処理設備は、図5に示すバッチ
式の熱処理装置を用いてもよく、また、図6に示す枚葉
式の熱処理装置を用いてもよい。
【0045】図5のバッチ式の熱処理装置40は、縦型
熱処理装置の一例である。熱処理装置40は、複数枚の
基板42が基板ボート44に棚積み配列されて、二重管
式の円筒状の反応容器46に収容されている。基板ボー
ト44は、反応容器46の外部に配置された図示しない
回転駆動機構に連結されたターンテーブル48上に搭載
されている。反応容器46の外周には、外面と所定の間
隔を空けて、例えば、コイル状の抵抗加熱ヒータ50が
配設されており、この抵抗加熱ヒータ50を取り囲んで
断熱材層52が設けられている。
【0046】成膜時の反応ガスを供給する、例えば、石
英からなるガス導入管54は、基板ボート44に収容さ
れた各基板42の表裏両方向に開口された複数のノズル
56を有している。排気管58は、同様に、各基板42
の表裏両方向にノズル56に対向して開口された複数の
排気口60を有している。
【0047】上記の熱処理装置40は、一方向から供給
された反応ガスが各基板42の表裏面に均一に流通し、
複数枚の基板42の表裏面を一括して熱処理して、成膜
することができる。
【0048】図6に示す枚葉式の熱処理装置62は、1
枚の基板42がサセプタ64上に配置され、基板42の
周縁がサセプタ64に固定される。サセプタ64は、図
示しない回転駆動機構に連結され、回転可能に設けられ
ている。サセプタ64は、透明石英製の上部ドーム66
aおよび下部ドーム66bからなるチャンバ66内に収
容されている。チャンバ66の上下に加熱源としての複
数のランプ68が配設され、上部ドーム66aおよび下
部ドーム66b越しに、チャンバ66内を加熱可能に構
成されている。
【0049】成膜時の反応ガスを供給する、例えば、石
英からなる図示しないガス導入管は、基板42の一方向
側のチャンバ66の側壁に開口されたノズル70を有し
ている。図示しない排気管は、同様に、基板42の他の
一方向のチャンバ66の側壁にノズル70に対向して開
口された排気口72を有している。
【0050】上記の熱処理装置62は、一方向から供給
された反応ガスが1枚の基板42の表裏面に均一に流通
し、基板42の表裏面を熱処理して、成膜することがで
きる。
【0051】保護膜14およびハードマスク15の形成
処理を前者のバッチ式の熱処理装置40を用いて行なう
と、複数枚のSOI基板10について一括して行なうこ
とができ、生産効率上より好ましい。
【0052】前記の熱処理装置40を用いて保護膜14
およびハードマスク15を形成するときの処理条件は、
例えば、酸素含有ガス雰囲気中で850℃の温度で3時
間処理する。これにより、例えば、10μmの膜厚のS
iOからなる保護膜14およびハードマスク15が形
成される。
【0053】ここで、10μmの保護膜14が形成され
るには、SOI層11の一部が酸化されて酸化膜に変化
するため、元の膜厚が減少する。電子ビーム描画用マス
クとして使用する場合、SOI層11の厚さは2μm程
度であることが望ましく、ここから初期のSOI層11
の厚さを決定するとよい。
【0054】保護膜14およびハードマスク15を形成
したSOI基板10を、図示しない搬送装置を用いて熱
処理装置から取り出し、SOI基板10を上下反転させ
る(図1(C))。
【0055】そして、つぎに、例えば、図示しないスピ
ンナーによりシリコンベース層13の裏面、言い換えれ
ば、図1(C)中、ハードマスク15の表面にレジスト
を、例えば、3μmの膜厚にスピンコートする。このと
き、SOI基板10は、保護膜14の表面がスピンナー
の基板チャックに真空吸着されて処理される。引き続
き、反転姿勢を維持した状態で、SOI基板10を、例
えば、図示しないステッパのステージ上に移し、リソグ
ラフィ処理を行ない、所定のパターンを有するレジスト
膜(レジストマスク)16を形成する(図1(D))。
【0056】ここで、従来例では、図示しない搬送装置
の真空チャック、上記スピンナーの基板チャック、ある
いは、上記ステッパのステージにSOI基板10のSO
I層11の表面を吸着しあるいは固定した状態で搬送や
処理が行なわれるため、SOI層11の表面が損傷し、
後述するパターン形成に不具合を来すおそれがある。こ
れに対して、上記本実施例の形態例では、SOI層11
の表面に形成した保護膜14によりSOI層11の表面
を保護しているため、SOI層11の表面に損傷を生じ
るおそれがない。
【0057】つぎに、反転姿勢を維持した状態で、SO
I基板10を、例えば、図示しないRIE装置に移し、
レジスト膜16をマスクとして、CHF、CF等を
含有するガスを用いてハードマスク15をドライエッチ
ングし、シリコンベース層13を露出させる(図2
(A))。この時レジスト膜16の上部も同時に一部除
去される。引き続き、酸素プラズマによりアッシング
し、レジスト膜16を除去する(図2(B))。ここ
で、このアッシング工程は省略して次の工程に進んでも
構わない。
【0058】つぎに、エッチングされたハードマスク1
5をマスクとして、SF等のハロゲン系ガスを用いて
シリコンベース層13をドライエッチングする。このと
き、ハードマスク15の上部も同時に一部または全部が
除去される。前の工程でレジスト膜16のアッシング工
程を省略した場合は、ドライエッチング時にレジスト膜
が除去される。
【0059】上記したシリコンベース層13をドライエ
ッチングする工程は、従来例では、600μmの厚さの
厚いシリコンベース層3を、マスクとしてレジスト膜を
用いてドライエッチングするとき、例えば、レジスト膜
の膜厚を100μm程度に厚く設ける必要がある。この
ような厚いレジスト膜は、複数回塗布を繰り返すことに
よって形成する必要があるため、塗布作業が煩雑であ
る。また、ドライエッチング後、厚いレジスト膜を完全
に除去できずにアッシング残渣やエッチング残渣が残る
おそれがある。これに対して、本実施の形態例によれ
ば、レジスト膜16は、ハードマスク15をエッチング
するのに必要な3μm程度の薄い膜でよく、厚い膜であ
るシリコンベース層13は、エッチングされた10μm
程度の薄いハードマスク15をマスクとして、エッチン
グすることができる。
【0060】つぎに、CHF、CF等のガスから生
成するFラジカルを含むプラズマを用いてBOX層12
をドライエッチングする(図2(C))。これにより、
SOI基板10のシリコンベース層13およびBOX層
12には、空隙部(開口)17が形成される。
【0061】以上説明した、ハードマスク15のドライ
エッチング処理からBOX層12のドライエッチング処
理までの各工程は連続して行なうことができる。
【0062】また、上記BOX層12のドライエッチン
グ処理に代えて、HF溶液等を用いてウエットエッチン
グ処理を行なってもよい。
【0063】以上の各処理を経て形成された、図2
(C)に示す、空隙部17を有するSOI基板10は、
電子ビーム描画用マスクブランクス(以下、参照符号2
0を付し、単にマスク用ブランクスという。)であり、
描画用マスクの中間製品とされる。このマスク用ブラン
クス20は、SOI層11上にレジストマスクを形成し
てエッチングすれば描画用マスクが完成する状態にまで
調製された形態のものであり、引き続き一貫処理して描
画用マスクを製造する場合のほかに、このマスク用ブラ
ンクス20を製品としてほかのメーカーに販売し、その
メーカーで上記処理を行なって描画用マスクを製造する
こともある。
【0064】マスク用ブランクス20は、上記の形態に
代えて、以下に説明する、空隙部17に埋設物質18を
埋め込んだ図2(D)に示す形態であってもよい。
【0065】図2(C)に示す上記マスク用ブランクス
20は、引き続き、前記したスピンコート法あるいは化
学蒸着法等により、空隙部17に埋設物質18を埋め込
む(埋設物質埋設工程 図2(D))。埋設物質18
は、例えば、SOG膜、SiO 膜、有機SOG膜、有
機レジスト膜等であることが好ましい。例えば、有機S
OG膜をスピンコート法により塗布した後、150℃で
30秒程度ベーキングすることにより、埋設物質18を
埋め込み形成することができる。
【0066】このとき、埋設物質18は、ハードマスク
15と面一に形成してもよく、また図2(D)に示すよ
うに、ハードマスク15の上面より高い高さに形成して
もよい。
【0067】上記図2(D)に示す埋設物質18を埋め
込み形成したマスク用ブランクスは、ハンドリング中に
SOI層11が変形等して損傷を受けることがなく、好
適である。なお、この場合、マスク用ブランクスは、図
2(D)に示す形態に代えて、図2(C)に示す段階
で、ハードマスク15をエッチングにより除去した後、
空隙部17に埋設物質18を埋め込み形成してもよい。
【0068】つぎに、マスク用ブランクスを上下反転さ
せて(図3(A))、HF溶液等を用いてウエットエッ
チングして保護膜14を除去する(図3(B))。この
工程は、CHF、CF等のガスから生成するFラジ
カルを含むプラズマを用いてドライエッチングすること
によっても実施できる。
【0069】つぎに、例えば、スピンコート法によりS
OI層11の表面にレジストを、例えば、3μmの厚さ
に塗布した後、引き続き、リソグラフィ処理を行ない、
所定のパターンを有するレジスト膜(レジストマスク)
19形成する(図3(C))。
【0070】つぎに、レジスト膜19をマスクとして、
SF等のハロゲン系ガスを用いてSOI層11をドラ
イエッチングし、SOI層11に開口21を形成する
(図3(D))。このとき、レジスト膜19の上部も同
時に一部除去される。
【0071】つぎに、酸素プラズマによりアッシング
し、レジスト膜19を除去する(図4(A))。
【0072】つぎに、HFまたはHFとNHFを用い
たウエットエッチングにより、埋設物質18を除去した
後(埋設物質除去工程)、有機溶媒液等によりクリーニ
ングして、エッチング残渣を洗浄、除去する(図4
(B))。これにより、電子ビームを透過する開口21
がSOI層11に形成された電子ビーム描画用マスク3
0が完成する。
【0073】これまで電子ビーム描画用マスクの製造方
法において、保護膜形成工程およびハードマスク形成工
程を同時に行なう生産効率上好ましい例として、バッチ
型および枚葉型の熱処理装置を用いて形成する例を用い
て説明したが、化学気相蒸着法(CVD法)・スピンオ
ン塗布法・シート状膜の貼り付け等の方法によっても実
施可能である。
【0074】これらの方法を用いる場合、SOI基板1
0の表裏面を片面ずつ処理して、保護膜14およびハー
ドマスク15をそれぞれ別々に所望の厚さに形成するこ
とが可能である。
【0075】また、これらの方法を用いる場合、SOI
層11上に保護膜またはハードマスクを別途形成するた
め、初期のSOI層の膜の厚さをそのまま維持すること
ができるという利点がある。
【0076】化学気相蒸着法を用いる場合、図8に示し
たような装置80内のステージ81上にSOI基板10
の表面(SOI層11側)または裏面(シリコンベース
層13側)を上にして載置される。その後、ステージ下
に設けられた加熱用ランプ82によりSOI基板10が
加熱され、ステージに対向して設けられたシャワープレ
ート83から供給される処理ガスの化学気相反応により
SOI基板10上にBPSG膜等が形成される。
【0077】スピンオン塗布法を用いる場合、例えば、
図9に示したような装置90を用い、膜となるシロキサ
ン成分と溶媒としてのアルコール成分などから調整され
るSOG液をノズル91から回転機構92により回転し
ているSOI基板10上に塗布し、その後、熱処理で溶
媒などを蒸発させ、膜を硬化するとSOG膜が形成され
る。SOGは、シロキサンの構造により、シリカガラ
ス、アルキルシロキサンポリマー、アルキルシルセスキ
オキサンポリマー(MSQ)、水素化シルセスキオキサ
ンポリマー(HSQ)、水素化アルキルシルセスキオキ
サンポリマー(HOSP)がある。
【0078】シート状膜の貼り付けを用いる場合、例え
ば、ポリイミド等の難燃性のシート状部材を、それぞれ
SOI基板10の表面または裏面に貼り付けることによ
り、保護膜またはハードマスクを形成することができ
る。
【0079】以上説明した本実施の形態例の電子ビーム
描画用マスクの製造方法において、図2(C)に示す空
隙部17を形成した段階で、その後、埋設物質18を空
隙部17に埋め込み形成することなく、その後の処理を
行ない、電子ビーム描画用マスク30を製造してもよ
い。
【0080】また、本実施例の形態例の電子ビーム描画
用マスクの製造方法のシリコンベース層13およびBO
X層12のエッチング処理とSOI層11のエッチング
処理の順序を入れ替えて、SOI層11のエッチング処
理を先に行なう手順を排除するものではない。
【0081】
【発明の効果】本発明に係る電子ビーム描画用マスクの
製造方法によれば、SOI層の表面に予め保護膜を形成
する保護膜形成工程と、SOI層をエッチングして開口
を形成するためのレジストマスクを形成するに先立ち、
保護膜を除去する保護膜除去工程とを有するため、シリ
コンベース層を処理等する際にチャック等によりSOI
層の表面に損傷を生じパターン形成に不具合を来すおそ
れがない。
【0082】また、本発明に係る別の電子ビーム描画用
マスクの製造方法によれば、予め、SOI層の表面に保
護膜を、およびシリコンベース層の裏面にハードマスク
を同時に形成する保護膜・ハードマスク同時形成工程を
有するため、保護膜およびハードマスクを一括して容易
に形成することができ、作業能率あるいは生産効率上お
よび設備の使用効率上好ましい。
【0083】また、本発明に係る別の電子ビーム描画用
マスクの製造方法によれば、シリコンベース層および絶
縁層をエッチングして開口を形成した後、SOI層をエ
ッチングし開口を形成するに先立ち、絶縁層およびシリ
コンベース層の開口に埋設物質を埋設する埋設物質埋設
工程と、SOI層をエッチングして開口を形成した後、
埋設物質を除去する埋設物質除去工程とをさらに有する
ため、エッチング等の処理の際、シリコンベース層およ
びBOX層に形成された空隙部に起因する不具合を生じ
るおそれがない。
【0084】また、本発明に係る電子ビーム描画用マス
クブランクスによれば、少なくともSOI層の表面に形
成された保護膜を有してなるため、シリコンベース層を
処理等する際にチャック等によりSOI層の表面に損傷
を生じパターンの形成に不具合を来すおそれがなく、ま
た、シリコンベース層の裏面のレジストマスク形成工程
の煩雑さやレジスト残渣に起因する不具合を来すおそれ
がない。
【0085】また、本発明に係る別の電子ビーム描画用
マスクブランクスによれば、SOI層の表面に形成され
た保護膜に加えて、シリコンベース層の裏面に形成され
たハードマスクをさらに有してなるため、中間製品とし
て運送、保管等のハンドリングを行なう際にSOI層の
表面やシリコンベース層の裏面を損傷するおそれがな
い。
【0086】また、本発明に係る別の電子ビーム描画用
マスクブランクスによれば、SOI層の表面に形成され
た保護膜を有するとともに、エッチングにより形成され
た絶縁層およびシリコンベース層の開口に埋設された埋
設物質を有してなり、また、シリコンベース層の裏面に
形成されたハードマスクをさらに有してなるため、保護
膜およびハードマスクの形成された上記電子ビーム描画
用マスクブランクス同様の効果を奏することができると
ともに、エッチングによりシリコンベース層および絶縁
層に形成された空隙部に起因する不具合を生じるおそれ
がない電子ビーム描画用マスクブランクスを得ることが
できる。
【0087】以下、本発明の種々の実施形態を例示的に
示すが、これらは本発明を限定するものではない。
【0088】1.パターンが形成されたレジストをマス
クとしてSOI基板のSOI層、絶縁層およびシリコン
ベース層をそれぞれエッチングして開口を形成してなる
電子ビーム描画用マスクの製造方法において、予め、該
SOI層の表面に熱酸化法により保護膜を、および該シ
リコンベース層の裏面に熱酸化法によりハードマスクを
形成する保護膜・ハードマスク形成工程を有することを
特徴とする電子ビーム描画用マスクの製造方法。
【0089】2.パターンが形成されたレジストをマス
クとしてSOI基板のSOI層、絶縁層およびシリコン
ベース層をそれぞれエッチングして開口を形成してなる
電子ビーム描画用マスクの製造方法において、予め、該
SOI層の表面に化学気相蒸着法により保護膜を、およ
び該シリコンベース層の裏面に化学気相蒸着法によりハ
ードマスクを形成する保護膜・ハードマスク形成工程を
有することを特徴とする電子ビーム描画用マスクの製造
方法。
【0090】3.パターンが形成されたレジストをマス
クとしてSOI基板のSOI層、絶縁層およびシリコン
ベース層をそれぞれエッチングして開口を形成してなる
電子ビーム描画用マスクの製造方法において、予め、該
SOI層の表面にスピンオン塗布法により保護膜を、お
よび該シリコンベース層の裏面にスピンオン塗布法によ
りハードマスクを形成する保護膜・ハードマスク形成工
程を有することを特徴とする電子ビーム描画用マスクの
製造方法。
【0091】4.パターンが形成されたレジストをマス
クとしてSOI基板のSOI層、絶縁層およびシリコン
ベース層をそれぞれエッチングして開口を形成してなる
電子ビーム描画用マスクの製造方法において、予め、該
SOI層の表面にシート状膜の貼り付けにより保護膜
を、および該シリコンベース層の裏面にシート状膜の貼
り付けによりハードマスクを形成する保護膜・ハードマ
スク形成工程を有することを特徴とする電子ビーム描画
用マスクの製造方法。
【0092】5.パターンが形成されたレジストをマス
クとしてSOI基板のSOI層、絶縁層およびシリコン
ベース層をそれぞれエッチングして開口を形成してなる
電子ビーム描画用マスクの製造方法において、予め、該
SOI層の表面に熱酸化法により保護膜を形成する保護
膜形成工程を有することを特徴とする電子ビーム描画用
マスクの製造方法。
【0093】6.パターンが形成されたレジストをマス
クとしてSOI基板のSOI層、絶縁層およびシリコン
ベース層をそれぞれエッチングして開口を形成してなる
電子ビーム描画用マスクの製造方法において、予め、該
SOI層の表面に化学気相蒸着法により保護膜を形成す
る保護膜形成工程を有することを特徴とする電子ビーム
描画用マスクの製造方法。
【0094】7.パターンが形成されたレジストをマス
クとしてSOI基板のSOI層、絶縁層およびシリコン
ベース層をそれぞれエッチングして開口を形成してなる
電子ビーム描画用マスクの製造方法において、予め、該
SOI層の表面にスピンオン塗布法により保護膜を形成
する保護膜形成工程を有することを特徴とする電子ビー
ム描画用マスクの製造方法。
【0095】8.パターンが形成されたレジストをマス
クとしてSOI基板のSOI層、絶縁層およびシリコン
ベース層をそれぞれエッチングして開口を形成してなる
電子ビーム描画用マスクの製造方法において、予め、該
SOI層の表面にシート状膜の貼り付けにより保護膜を
形成する保護膜形成工程を有することを特徴とする電子
ビーム描画用マスクの製造方法。
【0096】9.パターンが形成されたレジストをマス
クとしてSOI基板のSOI層、絶縁層およびシリコン
ベース層をそれぞれエッチングして開口を形成してなる
電子ビーム描画用マスクの製造方法において、予め、該
シリコンベース層の裏面に熱酸化法によりハードマスク
を形成するハードマスク形成工程を有することを特徴と
する電子ビーム描画用マスクの製造方法。
【0097】10.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクの製造方法において、予め、
該シリコンベース層の裏面に化学気相蒸着法によりハー
ドマスクを形成するハードマスク形成工程を有すること
を特徴とする電子ビーム描画用マスクの製造方法。
【0098】11.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクの製造方法において、予め、
該シリコンベース層の裏面にスピンオン塗布法によりハ
ードマスクを形成するハードマスク形成工程を有するこ
とを特徴とする電子ビーム描画用マスクの製造方法。
【0099】12.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクの製造方法において、予め、
該シリコンベース層の裏面にシート状膜の貼り付けによ
りハードマスクを形成するハードマスク形成工程を有す
ることを特徴とする電子ビーム描画用マスクの製造方
法。
【0100】13.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクを調製するためのものであ
り、該SOI層にマスクとしてのレジスト膜を形成する
直前の形態に形成してなる電子ビーム描画用マスクブラ
ンクスにおいて、少なくとも該SOI膜の表面に熱酸化
法により形成された保護膜を有してなることを特徴とす
る電子ビーム描画用マスクブランクス。
【0101】14.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクを調製するためのものであ
り、該SOI層にマスクとしてのレジスト膜を形成する
直前の形態に形成してなる電子ビーム描画用マスクブラ
ンクスにおいて、少なくとも該SOI膜の表面に化学気
相蒸着法により形成された保護膜を有してなることを特
徴とする電子ビーム描画用マスクブランクス。
【0102】15.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクを調製するためのものであ
り、該SOI層にマスクとしてのレジスト膜を形成する
直前の形態に形成してなる電子ビーム描画用マスクブラ
ンクスにおいて、少なくとも該SOI膜の表面にスピン
オン塗布法により形成された保護膜を有してなることを
特徴とする電子ビーム描画用マスクブランクス。
【0103】16.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクを調製するためのものであ
り、該SOI層にマスクとしてのレジスト膜を形成する
直前の形態に形成してなる電子ビーム描画用マスクブラ
ンクスにおいて、少なくとも該SOI膜の表面にシート
状膜の貼り付けにより形成された保護膜を有してなるこ
とを特徴とする電子ビーム描画用マスクブランクス。
【0104】17.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクを調製するためのものであ
り、該SOI層にマスクとしてのレジスト膜を形成する
直前の形態に形成してなる電子ビーム描画用マスクブラ
ンクスにおいて、少なくとも該シリコンベース層の裏面
に熱酸化法により形成されたハードマスクを有してなる
ことを特徴とする電子ビーム描画用マスクブランクス。
【0105】18.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクを調製するためのものであ
り、該SOI層にマスクとしてのレジスト膜を形成する
直前の形態に形成してなる電子ビーム描画用マスクブラ
ンクスにおいて、少なくとも該シリコンベース層の裏面
に化学気相蒸着法により形成されたハードマスクを有し
てなることを特徴とする電子ビーム描画用マスクブラン
クス。
【0106】19.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクを調製するためのものであ
り、該SOI層にマスクとしてのレジスト膜を形成する
直前の形態に形成してなる電子ビーム描画用マスクブラ
ンクスにおいて、少なくとも該シリコンベース層の裏面
にスピンオン塗布法により形成されたハードマスクを有
してなることを特徴とする電子ビーム描画用マスクブラ
ンクス。
【0107】20.パターンが形成されたレジストをマ
スクとしてSOI基板のSOI層、絶縁層およびシリコ
ンベース層をそれぞれエッチングして開口を形成してな
る電子ビーム描画用マスクを調製するためのものであ
り、該SOI層にマスクとしてのレジスト膜を形成する
直前の形態に形成してなる電子ビーム描画用マスクブラ
ンクスにおいて、少なくとも該シリコンベース層の裏面
にシート状膜の貼り付けにより形成されたハードマスク
を有してなることを特徴とする電子ビーム描画用マスク
ブランクス。
【図面の簡単な説明】
【図1】本実施の形態例に係る電子ビーム描画用マスク
の製造方法を説明するためのものであり、図1(A)は
SOI基板を示し、図1(B)は保護膜およびハードマ
スクを形成する工程を示し、図1(C)はSOI基板を
上下反転させる工程を示し、図1(D)はハードマスク
上にレジスト膜を形成する工程を示す。
【図2】本実施の形態例に係る電子ビーム描画用マスク
の製造方法を説明するためのものであり、図2(A)は
ハードマスクをドライエッチングする工程を示し、図2
(B)はハードマスクをエッチングした後アッシングし
てレジスト膜を除去する工程を示し、図2(C)はBO
X層をドライエッチングして電子ビーム描画用マスクブ
ランクスを製造する工程を示し、図2(D)は空隙部に
埋設物質を埋め込む工程を示す。
【図3】本実施の形態例に係る電子ビーム描画用マスク
の製造方法を説明するためのものであり、図3(A)は
マスク用ブランクスを上下反転させる工程を示し、図3
(B)はウエットエッチングして保護膜を除去した後、
クリーニングして、エッチング残渣を洗浄、除去する工
程を示し、図3(C)はSOI層の表面にレジスト膜を
形成する工程を示し、図3(D)はSOI層をドライエ
ッチングして開口を形成する工程を示す。
【図4】本実施の形態例に係る電子ビーム描画用マスク
の製造方法を説明するためのものであり、図4(A)は
アッシングしてレジスト膜を除去する工程を示し、図4
(B)はウエットエッチングにより、埋設物質を除去し
た後、クリーニングしてエッチング残渣を洗浄、除去し
て電子ビーム描画用マスクを完成する工程を示す。
【図5】本実施の形態例に係る電子ビーム描画用マスク
の製造方法において使用するバッチ式の熱処理装置の概
略断面図である。
【図6】本実施の形態例に係る電子ビーム描画用マスク
の製造方法において使用する枚葉式の熱処理装置の概略
断面図である。
【図7】従来例の電子ビーム用マスクの製造方法を説明
するためのものであり、図7(A)はSOI基板のシリ
コンベース層の裏面にレジスト膜を形成する工程を示
し、図7(B)はシリコンベース層をエッチングする工
程を示し、図7(C)はBOX層をエッチングする工程
を示し、図7(D)はSOI層の表面にレジスト膜を形
成する工程を示し、図7(E)はSOI層をエッチング
して電子ビーム描画用マスクを完成する工程を示す。
【図8】本実施の形態例に係る電子ビーム描画用マスク
の製造方法において使用する化学気相蒸着装置の概略断
面図である。
【図9】本実施の形態例に係る電子ビーム描画用マスク
の製造方法において使用するスピンオン塗布装置の概略
断面図である。
【符号の説明】
10 SOI基板 11 SOI層 12 BOX層(絶縁層) 13 シリコンベース層 14 保護膜 15 ハードマスク 16 レジスト膜 17 空隙部 18 埋設物質 19 レジスト膜 20 マスク用ブランクス 21 開口 30 電子ビーム描画用マスク 40 バッチ式の熱処理装置 42 基板 44 基板ボート 62 枚葉式の熱処理装置 64 サセプタ 80 化学気相蒸着装置 81 ステージ 82 加熱用ランプ 83 シャワープレート 90 スピンオン塗布装置 91 ノズル 92 回転機構

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 シリコンベース層上に絶縁層を介してS
    OI層を有してなるSOI基板から、パターンが形成さ
    れたレジストをマスクとして、該SOI層、該絶縁層お
    よび該シリコンベース層をそれぞれエッチングして開口
    を形成してなる電子ビーム描画用マスクの製造方法にお
    いて、 該SOI層の表面に予め保護膜を形成する保護膜形成工
    程と、 該SOI層をエッチングして開口を形成するためのレジ
    ストマスクを形成するに先立ち、該保護膜を除去する保
    護膜除去工程とを有することを特徴とする電子ビーム描
    画用マスクの製造方法。
  2. 【請求項2】 パターンが形成されたレジストをマスク
    としてSOI基板のSOI層、絶縁層およびシリコンベ
    ース層をそれぞれエッチングして開口を形成してなる電
    子ビーム描画用マスクの製造方法において、 予め、該SOI層の表面に保護膜を、および該シリコン
    ベース層の裏面にハードマスクを同時に形成する保護膜
    ・ハードマスク同時形成工程を有することを特徴とする
    電子ビーム描画用マスクの製造方法。
  3. 【請求項3】 前記シリコンベース層および前記絶縁層
    をエッチングして開口を形成した後、該SOI層をエッ
    チングし開口を形成するに先立ち、該絶縁層および該シ
    リコンベース層の開口に埋設物質を埋設する埋設物質埋
    設工程と、該SOI層をエッチングして開口を形成した
    後、該埋設物質を除去する埋設物質除去工程とをさらに
    有することを特徴とする請求項2記載の電子ビーム描画
    用マスクの製造方法。
  4. 【請求項4】 パターンが形成されたレジストをマスク
    としてSOI基板のSOI層、絶縁層およびシリコンベ
    ース層をそれぞれエッチングして開口を形成してなる電
    子ビーム描画用マスクを調製するためのものであり、該
    SOI層にマスクとしてのレジスト膜を形成する直前の
    形態に形成してなる電子ビーム描画用マスクブランクス
    において、 少なくとも該SOI層の表面に形成された保護膜を有し
    てなることを特徴とする電子ビーム描画用マスクブラン
    クス。
  5. 【請求項5】 該シリコンベース層の裏面に形成された
    ハードマスクをさらに有することを特徴とする請求項4
    記載の電子ビーム描画用マスクブランクス。
  6. 【請求項6】 パターンが形成されたレジストをマスク
    としてSOI基板のSOI層、絶縁層およびシリコンベ
    ース層をそれぞれエッチングして開口を形成してなる電
    子ビーム描画用マスクを調製するためのものであり、該
    SOI層にマスクとしてのレジストを形成する直前の形
    態に形成してなる電子ビーム描画用マスクブランクスに
    おいて、 少なくとも該SOI層の表面に形成された保護膜を有す
    るとともに、 エッチングにより形成された該絶縁層および該シリコン
    ベース層の開口に埋設された埋設物質を有してなること
    を特徴とする電子ビーム描画用マスクブランクス。
  7. 【請求項7】 該シリコンベース層の裏面に形成された
    ハードマスクをさらに有することを特徴とする請求項6
    記載の電子ビーム描画用マスクブランクス。
JP2001370579A 2001-12-04 2001-12-04 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス Pending JP2003173951A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001370579A JP2003173951A (ja) 2001-12-04 2001-12-04 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
US10/303,847 US7029801B2 (en) 2001-12-04 2002-11-26 Method of manufacturing mask for electron beam lithography and mask blank for electron beam lithography

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001370579A JP2003173951A (ja) 2001-12-04 2001-12-04 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス

Publications (1)

Publication Number Publication Date
JP2003173951A true JP2003173951A (ja) 2003-06-20

Family

ID=19179780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001370579A Pending JP2003173951A (ja) 2001-12-04 2001-12-04 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス

Country Status (2)

Country Link
US (1) US7029801B2 (ja)
JP (1) JP2003173951A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102156A (ja) * 2005-09-12 2007-04-19 Tokyo Univ Of Science 3次元構造物の製造方法、3次元構造物、光学素子及びステンシルマスク。

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4220229B2 (ja) * 2002-12-16 2009-02-04 大日本印刷株式会社 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
FR2859797B1 (fr) * 2003-09-17 2007-10-05 Commissariat Energie Atomique Procede de micro-lithographie utilisant un masque a surface courbe
FR2867606B1 (fr) * 2004-03-10 2006-06-02 Soitec Silicon On Insulator Procede et dispositif de traitement de la couche utile d'une structure multicouche
US7551414B2 (en) * 2005-12-15 2009-06-23 Lsi Corporation Electrostatic discharge series protection
KR100862315B1 (ko) * 2007-03-23 2008-10-13 주식회사 하이닉스반도체 마스크 리워크 방법
EP2077467B9 (fr) * 2008-01-04 2014-09-03 Adixen Vacuum Products Procédé de fabrication de photomasques et dispositif pour sa mise en oeuvre
CN103882375B (zh) * 2014-03-12 2016-03-09 京东方科技集团股份有限公司 一种掩膜板及其制作方法
TWI662643B (zh) * 2017-09-22 2019-06-11 台灣美日先進光罩股份有限公司 光罩的製程方法、電漿製程設備及固定框

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4068018A (en) * 1974-09-19 1978-01-10 Nippon Electric Co., Ltd. Process for preparing a mask for use in manufacturing a semiconductor device
JP3060693B2 (ja) 1992-02-07 2000-07-10 松下電器産業株式会社 ステンシルマスク形成方法
US5866281A (en) * 1996-11-27 1999-02-02 Wisconsin Alumni Research Foundation Alignment method for multi-level deep x-ray lithography utilizing alignment holes and posts
JP3875356B2 (ja) 1997-06-09 2007-01-31 Hoya株式会社 転写マスク用基板及び該基板を用いた転写マスクの製造方法
JP2000331905A (ja) * 1999-05-17 2000-11-30 Nikon Corp 荷電粒子線露光用転写マスクブランクスの製造方法
JP3706527B2 (ja) 1999-06-30 2005-10-12 Hoya株式会社 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102156A (ja) * 2005-09-12 2007-04-19 Tokyo Univ Of Science 3次元構造物の製造方法、3次元構造物、光学素子及びステンシルマスク。

Also Published As

Publication number Publication date
US7029801B2 (en) 2006-04-18
US20030104287A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
KR101283837B1 (ko) 유전체 막의 처리 방법 및 피처 형성 방법
US7384728B2 (en) Method of fabricating a semiconductor device
JPS63116430A (ja) マスク形成方法
US20080145798A1 (en) Method of processing substrate and chemical used in the same
US8663488B2 (en) Apparatus for processing substrate and method of doing the same
JP2003173951A (ja) 電子ビーム描画用マスクの製造方法および電子ビーム描画用マスクブランクス
US7288483B1 (en) Method and system for patterning a dielectric film
JPH08153710A (ja) 半導体装置の製造方法
JP4334844B2 (ja) デバイス用溝構造体の製造方法
US20060093969A1 (en) Method of processing substrate and chemical used in the same
US20060093968A1 (en) Method of processing substrate and chemical used in the same
KR100481180B1 (ko) 포토레지스트 제거방법
JP5089871B2 (ja) 半導体装置の製造方法
JP2006186244A (ja) 半導体装置の製造方法
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
JPH05109702A (ja) 半導体装置の製造方法
KR100827489B1 (ko) 반도체 소자의 제조방법
KR950009284B1 (ko) 미세패턴 형성방법
JP2004071620A (ja) 基板処理方法
JPH04360530A (ja) 多層レジスト法の中間層の除去方法
JPH05190514A (ja) 半導体装置の製造方法
JPH0376226A (ja) 半導体装置の製造方法
JP2006173142A (ja) ステンシルマスクとその製造方法
WO1993018545A1 (en) Method of laser etching of silicon dioxide
JPH04263428A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050607