TWI524375B - 製造半導體裝置之方法 - Google Patents

製造半導體裝置之方法 Download PDF

Info

Publication number
TWI524375B
TWI524375B TW099132555A TW99132555A TWI524375B TW I524375 B TWI524375 B TW I524375B TW 099132555 A TW099132555 A TW 099132555A TW 99132555 A TW99132555 A TW 99132555A TW I524375 B TWI524375 B TW I524375B
Authority
TW
Taiwan
Prior art keywords
forming
insulating layer
opening
layer
spacers
Prior art date
Application number
TW099132555A
Other languages
English (en)
Other versions
TW201145352A (en
Inventor
朴正熙
Original Assignee
海力士半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 海力士半導體股份有限公司 filed Critical 海力士半導體股份有限公司
Publication of TW201145352A publication Critical patent/TW201145352A/zh
Application granted granted Critical
Publication of TWI524375B publication Critical patent/TWI524375B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

製造半導體裝置之方法
本申請案主張在2010年6月10日所提出申請之韓國第10-2010-0054877號專利申請案之優先權，而該案已以全文引用之方式被併入本案中。
本發明之諸示範性實施例係有關於一種製造半導體裝置之技術，且更具體而言係有關於一種在半導體裝置中形成細微圖案之方法。本發明之諸示範性實施例係有助於用於形成細微金屬內連線之方法。
因為半導體裝置變成為高度積體化，故許多細微圖案之形成是有必要的。然而，由於曝光設備之受到限制的解析度，很難利用20nm或20nm以下之製程製造出具有複數個細微圖案之裝置。
為了解決該一課題，在硬遮罩之諸側壁上形成多個間隔物且執行間接圖案化的間隔物圖案化技術(SPT)被經常使用。該一技術被例如揭示於韓國第2008-0113857號未審查專利公開案。
第1A至1G圖係顯示一藉由使用典型SPT製程來形成金屬內連線之方法的剖面圖。
參照第1A圖，多個接觸插塞102A、102B及102C被形成穿過絕緣層101，同時彼該被分隔一預定距離。絕緣 層103被形成於該等插塞102A、102B及102C與絕緣層101上，且硬遮罩層104與非反射層105被形成於絕緣層103上。多個光阻圖案106被形成於非反射層105上以便重疊該等插塞102A及102C。絕緣層103包括氧化矽，而硬遮罩層104包含一碳基薄膜。
參照第1B圖，非反射層105及硬遮罩層104藉由使用該等光阻圖案106作為蝕刻屏蔽而被蝕刻，而剩餘之光阻圖案以及非反射層則被移除，藉該而形成多個硬遮罩圖案104A及104C。
參照第1C圖，作為間隔物之薄膜107被沉積於包含該等硬遮罩圖案104A及104C之組成結構上。該作為間隔物之薄膜107包含金屬，其相對於絕緣層103具有蝕刻選擇性。參照第1D圖，該薄膜107被蝕刻以形成多個間隔物107A。
參照第1E圖，該等硬遮罩圖案104A及104C被移除，且絕緣層103藉由使用該等間隔物107A作為蝕刻屏蔽而被蝕刻，藉該而形成絕緣圖案103A。
參照第1F及1G圖，金屬層108被沉積在包含絕緣圖案103A之組成結構上，並係利用化學機械研磨(CMP)而被平坦化，直到絕緣圖案103A被暴露為止，藉該而形成多個金屬內連線108A。
如上所述，在用於形成金屬內連線之傳統方法中，該 製程係相當複雜的。
例如，根據先前技藝，總共需要使用到包括絕緣層、硬遮罩層、非反射層、作為間隔物的薄膜、金屬層等五層。除該之外，根據先前技藝，蝕刻製程被執行三次，亦即硬遮罩層之蝕刻、間隔物之蝕刻、及絕緣層之蝕刻。
本發明之一實施例係針對一種藉由使用經簡化之製程而形成細微金屬內連線之方法，而在該經簡化之製程中，被疊置並使用之薄膜數量是少的，且蝕刻製程之數量是少的。
根據本發明之一實施例，一種製造半導體裝置之方法包括下列步驟：在基板結構上面形成複數個光阻圖案；在包含該等光阻圖案之結構上面形成作為間隔物之絕緣層；藉由異向性地蝕刻該絕緣層而在該等光阻圖案之側壁上形成複數個間隔物，並形成貫穿該絕緣層之第一開口，以便暴露該基板結構；及藉由移除該等光阻圖案而在該絕緣層中形成多個第二開口，以便暴露該基板。
根據本發明之另一實施例，一種製造半導體裝置之方法包括下列步驟：藉由移除在具有比半導體結構之光阻圖案的頂面為低之頂面之區域中的絕緣層，而形成貫穿該半導體結構之絕緣層的第一開口，同時將該絕緣層遺留在該光阻圖案之側壁上面，其中在移除該絕緣層之前該絕緣層 會覆蓋該光阻圖案之頂面；及藉由移除該光阻圖案而形成一貫穿該絕緣層的第二開口，其中該半導體結構包括傳導構件，且在移除該光阻圖案之前該光阻圖案會接觸該傳導構件。
根據本發明之另一實施例，一種製造半導體裝置之方法包括下列步驟：在基板結構上面形成第一絕緣層；形成第一至第三傳導構件，其延伸穿過該第一絕緣層，並在第一方向上被彼此相隔開；形成第一光阻圖案及第二光阻圖案，其與第一及第三傳導構件相重疊，並延伸在一大致與第一方向成垂直之方向上；在包含第一光阻圖案及第二光阻圖案之結構上面形成作為間隔物之絕緣層；藉由異向性地蝕刻該絕緣層而在第一光阻圖案及第二光阻圖案之側壁上形成複數個間隔物，並形成第一開口而藉其暴露第二傳導構件；及藉由移除第一光阻圖案及第二光阻圖案，形成多個第二開口而藉其暴露第一及第三傳導構件。
本發明之多個示範實施例將參照多個附圖而被詳細說明於下文中。然而，本發明可藉多個不同形式被實現且在不受限於本文中所提出之該等實施例下被建構。更確切地說，這些實施例被提供以使本揭示內容將周密且完整，且將完全地將本發明之範圍傳達給熟習本技藝之人士。在該整個揭示內容中，所有不同圖式及本發明實施例中所示之同樣的元件符號係指同樣的元件。
該等圖式並不必然依照比例繪製，且在一些情形中更將比例誇大以便清楚地顯示該等實施例之特徵。當第一層被稱為係位於第二層「上」或位於基板「上」時，其不僅意指該第一層被直接形成於該第二層或該基板上之情形，且還意指第三層存在於該第一層與該第二層或該基板之間。
第2A至2H係顯示根據本發明之實施例之用於形成金屬內連線之方法的平面圖，及第3A至3H圖係沿著第2A至2H圖中之A-A’線所取之半導體裝置的剖面圖。
參照第2A及3A圖，絕緣層201被形成於經過多個必要製程之基板上並形成半導體結構。複數個接觸插塞202A、202B及202C被形成為穿過該絕緣層201。雖未顯示第2A與3A圖中，但該等接觸插塞202A、202B及202C被耦合至位於絕緣層201下方之傳導層(多晶矽層或金屬層)，並形成基板結構的一部分。如第2A圖之平面圖所顯示的，該等接觸插塞202A、202B及202C在X方向上被彼該分隔開一預定之間隔。該等接觸插塞202A、202B及202C可使用諸如多晶矽或鎢之金屬當作傳導構件。
參照第2B及3B圖，光阻203被塗敷在包含該等接觸插塞202A、202B及202C之組成結構上。
參照第2C及3C圖，多個光阻圖案203A利用光罩經由曝光與顯影製程而被形成。該等光阻圖案203A具有延 伸於Y方向上之線圖案形狀。該等光阻圖案203A係與該等接觸插塞202A及202C相重疊，卻不與接觸插塞202B相重疊。換言之，該等光阻圖案203A並不與該三個相鄰的接觸插塞中位於中間處的那個接觸插塞相重疊。
參照第2D及3D圖，具有預定厚度之作為間隔物的絕緣層204係根據包含該等光阻圖案203A之組成結構的形態(topology)而形成。該絕緣層204之沉積厚度被調整成使得凹部B被形成於該等光阻圖案203A之間，亦即在接觸插塞202B之上方。
參照第2E及3E圖，絕緣層204被異向性地蝕刻，直到接觸插塞202B被暴露為止，藉該在該等光阻圖案203A之側壁上形成間隔物204A。該等間隔物204A具有延伸於Y方向上之線圖案形狀。第一開口220B被形成，而接觸插塞202B則穿過該第一開口而被暴露。
參照第2F及3F圖，該等光阻圖案203A被移除。該等光阻圖案203A可利用例如O2電漿帶而被移除。因該第二開口220A與220C被形成，而該等接觸插塞202A與202C則穿過該等第二開口而被暴露。
參照第2G及3G圖，金屬層205被形成於包含該等間隔物204A之組成結構上。參照第2H及3H圖，晶圓表面將被研磨直到該等間隔物204A被充分地暴露且該金屬層被分離為止，即研磨直到該等間隔物之逐漸傾斜部分被磨 掉為止且該等間隔物具有均勻的寬度，藉該而形成多個金屬內連線205A。該等金屬內連線205A在研磨後藉由多個間隔物204B而被彼該分離，並當作多個與該等接觸插塞202A、202B與202C相耦合之線圖案。在留下該等間隔物204B作為可供將該等金屬內連線205A彼該分離用之多個絕緣層之後，一鈍化層(未示於圖)可被形成。
根據本發明之實施例，一用於在接觸插塞上(或導通插塞(via plugs))形成金屬內連線之方法係作為範例被說明且並非用以限制本發明。例如，本發明可被運用在形成包含重複性的線與間隔物之細微圖案時，且其中並無接觸插塞。
根據本發明之示範實施例，因為兩個包含作為間隔物的絕緣層及金屬層的薄膜被運用，故所堆疊的薄膜之數量被降低/減少。
除此之外，根據本發明之示範實施例，多重蝕刻製程並非必要的。例如，可僅執行用於間隔物之蝕刻製程。
結果，根據本發明之該示範實施例，製造製程可被顯著地簡化，其中產品良率可獲改善，生產時間可被縮短，且製造成本可被降低。
雖然已藉由該等特定實施例來敘述本發明，但對於熟習本技藝之人士而言顯而易知：各種不同之變更與修改均可在不脫離後附之申請專利範圍中所界定之本發明的精 神與範圍下達成。
201‧‧‧絕緣層
202A/202B/202C‧‧‧接觸插塞
203‧‧‧光阻
203A‧‧‧光阻圖案
204‧‧‧絕緣層
204A/204B‧‧‧間隔物
205‧‧‧金屬層
205A‧‧‧金屬內連線
220B‧‧‧第一開口
220A/220C‧‧‧第二開口
第1A至1G圖係顯示藉由使用典型SPT製程來形成金屬內連線之方法的剖面圖。
第2A至2H圖係顯示根據本發明之示範實施例之用於形成金屬內連線之方法的平面圖。
第3A至3H圖係沿著第2A至2H圖中之A-A’線所取之半導體裝置的剖面圖。
201‧‧‧絕緣層
202A/202B/202C‧‧‧接觸插塞
204A‧‧‧間隔物
205‧‧‧金屬層

Claims (15)

  1. 一種製造半導體裝置之方法，其包括下列步驟：在基板結構上形成複數個光阻圖案；在包含該等光阻圖案之結構上形成絕緣層；藉由異向性地蝕刻該絕緣層而在該等光阻圖案之側壁上形成複數個間隔物，並形成貫穿該絕緣層之第一開口，以便暴露該基板結構；藉由移除該等光阻圖案而在該絕緣層中形成多個第二開口，以便暴露該基板結構；及在該第一開口及該等第二開口中形成傳導層。
  2. 如申請專利範圍第1項之方法，其中該絕緣層包含氧化矽。
  3. 如申請專利範圍第1項之方法，其中該傳導層之形成包括下列步驟：在一包含該第一開口及該等第二開口之結構上沉積該傳導層；及研磨該傳導層，直到該等間隔物被暴露為止。
  4. 如申請專利範圍第1項之方法，其中該絕緣層之形成包括下列步驟：根據在該等光阻圖案間包含該等光阻圖案之組成結構的形態(topology)而形成具有預定厚度之作為間隔物的絕緣層。
  5. 如申請專利範圍第1項之方法，其中該傳導層之形成包括下列步驟：在包含該第一開口及該等第二開口之結構上沉積該傳導層；及 研磨該傳導層，直到該等間隔物之逐漸傾斜部分被磨掉為止，且該等間隔物具有均勻的寬度。
  6. 一種製造半導體裝置之方法，其包括下列步驟：在基板結構上形成第一絕緣層；形成多個第一傳導構件其延伸穿過該第一絕緣層，並在第一方向上彼此相間隔；形成多個光阻圖案，其與該等第一傳導構件相重疊，並延伸在大致與第一方向成垂直之方向上；在包含該等光阻圖案之結構上形成第二絕緣層；藉由移除在具有比半導體結構之多個光阻圖案的頂面為低之頂面的該第二絕緣層，而形成貫穿該半導體結構之該第二絕緣層的第一開口，同時藉由將該第二絕緣層遺留在該等光阻圖案之側壁上而形成多個間隔物，其中在移除該第二絕緣層之前，該第二絕緣層會覆蓋該等光阻圖案之頂面；及藉由移除該等光阻圖案而形成貫穿該第二絕緣層的第二開口，其中該半導體結構包括該等第一傳導構件，且在移除該等光阻圖案之前，該等光阻圖案會接觸該等第一傳導構件。
  7. 如申請專利範圍第6項之方法，其另包括下列步驟：在該第一開口及該等第二開口中形成第二傳導層，其中該第二傳導層之形成包括下列步驟：在包含該第一開口及該等第二開口之結構上沉積該第二傳導層；及研磨該第二傳導層之表面，直到該等間隔物之多 個逐漸傾斜部分被磨掉為止，且該等經研磨的間隔物具有均勻的寬度。
  8. 如申請專利範圍第7項之方法，其另包括下列步驟：在該經研磨之第二傳導層與該等經研磨之間隔物上形成鈍化層。
  9. 如申請專利範圍第6項之方法，其中該第一開口之形成敞開了該等第一傳導構件之表面，且該第二絕緣層係被水平地插置在該第一傳導構件及一第二傳導構件之間。
  10. 如申請專利範圍第6項之方法，其中該絕緣層包含氧化矽。
  11. 一種製造半導體裝置之方法，其包括下列步驟：在基板上形成第一絕緣層；形成第一至第三傳導構件，其延伸穿過該第一絕緣層，並在第一方向上被彼此相隔開；形成第一光阻圖案及第二光阻圖案，其與該等第一及第三傳導構件相重疊，並延伸在一大致與該第一方向成垂直之方向上；在包含該第一光阻圖案及該第二光阻圖案之結構上形成作為間隔物之絕緣層；藉由異向性地蝕刻該絕緣層而在該第一光阻圖案及該第二光阻圖案之側壁上形成複數個間隔物，並形成第一開口而藉其暴露該第二傳導構件；及藉由移除該第一光阻圖案及該第二光阻圖案，形成多個第二開口而可藉其暴露該等第一及第三傳導構 件。
  12. 如申請專利範圍第11項之方法，其中作為間隔物之該絕緣層包含氧化矽。
  13. 如申請專利範圍第11項之方法，其另包括下列步驟：藉由在該第一開口及該等第二開口中填入金屬層而形成多個金屬內連線(metal interconnections)。
  14. 如申請專利範圍第13項之方法，其中該等金屬內連線之形成包括下列步驟：在包含該第一開口及該等第二開口之結構上沉積該金屬層；及研磨該金屬層，直到該等間隔物之多個逐漸傾斜部分被磨掉為止，且該等間隔物具有均勻的寬度。
  15. 如申請專利範圍第13項之方法，其另包括下列步驟：在該等間隔物及該等金屬內連線上形成鈍化層。
TW099132555A 2010-06-10 2010-09-27 製造半導體裝置之方法 TWI524375B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100054877A KR20110135136A (ko) 2010-06-10 2010-06-10 반도체 장치의 극미세 패턴 형성을 위한 방법

Publications (2)

Publication Number Publication Date
TW201145352A TW201145352A (en) 2011-12-16
TWI524375B true TWI524375B (zh) 2016-03-01

Family

ID=45096565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132555A TWI524375B (zh) 2010-06-10 2010-09-27 製造半導體裝置之方法

Country Status (4)

Country Link
US (3) US8114724B2 (zh)
KR (1) KR20110135136A (zh)
CN (1) CN102280406B (zh)
TW (1) TWI524375B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105806858B (zh) * 2014-12-31 2019-05-17 北京固鸿科技有限公司 Ct检测方法和ct设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
KR100207487B1 (ko) 1996-08-20 1999-07-15 윤종용 반도체 기억소자의 완충패드 형성방법
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
KR100301038B1 (ko) * 1998-03-02 2001-09-06 윤종용 씨오비(cob)를구비한반도체메모리장치및그제조방법
US6124162A (en) * 1998-12-07 2000-09-26 United Microelectronics Corp. Method for manufacturing cylindrical lower electrode of DRAM capacitor
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
KR100350056B1 (ko) * 2000-03-09 2002-08-24 삼성전자 주식회사 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법
US6684118B2 (en) * 2002-01-14 2004-01-27 Taiwan Semiconductor Manufacturing Co., Ltd Fabrication facility cycle time approximation method employing historic work in process (WIP) cycle time correlation
KR100501938B1 (ko) * 2003-06-12 2005-07-18 삼성전자주식회사 반도체 소자 제조방법
KR100553839B1 (ko) * 2003-11-27 2006-02-24 삼성전자주식회사 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
KR100554514B1 (ko) * 2003-12-26 2006-03-03 삼성전자주식회사 반도체 장치에서 패턴 형성 방법 및 이를 이용한 게이트형성방법.
KR100583731B1 (ko) * 2004-08-03 2006-05-26 삼성전자주식회사 노어형 플래시 메모리 소자 및 그 제조방법
JP4783027B2 (ja) * 2005-01-24 2011-09-28 パナソニック株式会社 半導体記憶装置
US7429536B2 (en) * 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
JP4793927B2 (ja) 2005-11-24 2011-10-12 東京エレクトロン株式会社 基板処理方法及びその装置
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
US7704875B1 (en) * 2007-02-05 2010-04-27 Marvell International Ltd. High-density contact holes
KR100882741B1 (ko) * 2007-05-16 2009-02-09 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법 및 불휘발성 메모리장치
KR100914289B1 (ko) * 2007-10-26 2009-08-27 주식회사 하이닉스반도체 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법
US8227176B2 (en) * 2007-11-02 2012-07-24 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
KR100965774B1 (ko) 2007-11-02 2010-06-24 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
KR20090054625A (ko) 2007-11-27 2009-06-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100946080B1 (ko) 2007-12-28 2010-03-10 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
US8409938B2 (en) 2013-04-02
US8114724B2 (en) 2012-02-14
US20120108056A1 (en) 2012-05-03
US8329522B2 (en) 2012-12-11
US20120115322A1 (en) 2012-05-10
CN102280406A (zh) 2011-12-14
CN102280406B (zh) 2016-03-30
TW201145352A (en) 2011-12-16
US20110306202A1 (en) 2011-12-15
KR20110135136A (ko) 2011-12-16

Similar Documents

Publication Publication Date Title
US10049919B2 (en) Semiconductor device including a target integrated circuit pattern
TWI391988B (zh) 利用間距減縮製造裝置之方法及相關結構
CN106373880B (zh) 半导体元件及其形成方法
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
KR101576335B1 (ko) 집적 회로 패터닝 방법
TWI387001B (zh) 在間距重覆程序期間隔離陣列圖案之方法與具有隔離陣列圖案之半導體裝置結構
US8962432B2 (en) Semiconductor device with self aligned end-to-end conductive line structure and method for forming the same
TW201830533A (zh) 具互連結構的半導體裝置之製作方法
TWI552270B (zh) 半導體裝置及其製造方法
TWI462188B (zh) 具有通觸點的半導體裝置及相關的製造方法
WO2011002590A1 (en) Method of forming contact hole arrays using a hybrid spacer technique
US9698015B2 (en) Method for patterning a semiconductor substrate
US9711447B1 (en) Self-aligned lithographic patterning with variable spacings
TW201735175A (zh) 半導體裝置之製造方法
JP2010118529A (ja) 半導体素子の製造方法
TWI524375B (zh) 製造半導體裝置之方法
CN109494149B (zh) 半导体结构的制作方法
JP2009094379A (ja) 半導体装置の製造方法
CN112750773B (zh) 生产接触晶体管的栅极和源极/漏极通孔连接的方法
CN109119328B (zh) 对目标层设定图案的方法
JP2009010156A (ja) パターン形成方法
US20140036565A1 (en) Memory device and method of manufacturing memory structure
EP3840034B1 (en) Method for producing nanoscaled electrically conductive lines for semiconductor devices
JP5924198B2 (ja) 半導体装置の製造方法
US11456252B2 (en) Semiconductor device having symmetric conductive interconnection patterns

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees