JP4783027B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP4783027B2
JP4783027B2 JP2005015562A JP2005015562A JP4783027B2 JP 4783027 B2 JP4783027 B2 JP 4783027B2 JP 2005015562 A JP2005015562 A JP 2005015562A JP 2005015562 A JP2005015562 A JP 2005015562A JP 4783027 B2 JP4783027 B2 JP 4783027B2
Authority
JP
Japan
Prior art keywords
dummy
lower electrode
insulating film
capacitor
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005015562A
Other languages
English (en)
Other versions
JP2006203128A (ja
Inventor
久 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005015562A priority Critical patent/JP4783027B2/ja
Priority to US11/230,638 priority patent/US7485913B2/en
Priority to CN200510125307.5A priority patent/CN1812106A/zh
Publication of JP2006203128A publication Critical patent/JP2006203128A/ja
Application granted granted Critical
Publication of JP4783027B2 publication Critical patent/JP4783027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体記憶装置及びその製造方法に関し、特にスタック型のキャパシタを備えた半導体記憶装置及びその製造方法に関する。
微細化を続けるＤＲＡＭ（dynamic random-access memory）のうち、特にスタック型のキャパシタを備えたＤＲＡＭにおいては、蓄積電荷量を確保するために、Ｔａ2Ｏ5、Ａｌ2Ｏ3又はＨｆＯ2 等の高誘電率を持つ絶縁膜が提案され又は多数実用化されている。
一方、これらの高誘電体材料又は強誘電体材料については、キャパシタ形成後の配線工程時に、例えば上部電極とのコンタクトを形成する時に、プラズマダメージ等により信頼性低下が生じることが知られており、このようなプラズマダメージを回避する方法も幾つか提案されている。
以下、図２８を参照しながら、特許文献１に開示されている強誘電体メモリー及びその製造方法について説明する。
図２８に示すように、メモリセルトランジスタと不純物拡散層１１１とが形成された半導体基板１００の上に、メモリセルトランジスタと接続する第１のプラグ１１３及び不純物拡散層１１１と接続する第２のプラグ１１４を有する第１の層間絶縁膜１１２を形成する。次に、第１の層間絶縁膜１１２の上に、第１のプラグ１１３と接続する容量下部電極１１５、強誘電体膜よりなる容量絶縁膜１１８、及び容量絶縁膜１１８の外側まで延び且つ第２のプラグ１１４と電気的に接続する容量上部電極１１９を順次形成する。次に、容量上部電極１１９の上に第２の層間絶縁膜１２０を形成した後、各層間絶縁膜に、不純物拡散層１１１と上層配線１２２とを接続する第３のプラグ１２１を形成する。
特開２００２−１９８４９４号公報
しかしながら、前述の従来技術によれば、第２のプラグ１１４と上部電極１１９とを電気的に接続するために、容量絶縁膜１１８を形成する際に、マスクを用いた容量絶縁膜１１８の選択除去工程が必要となるので、工程増加による歩留まり低下及びプロセスコストの上昇等の問題が起きる。
前記に鑑み、本発明は、工程の追加なしに又は少ない工程を追加するだけで、信頼性の高いメモリセルを有する半導体記憶装置を形成できるようにすることを目的とする。
前記の目的を達成するため、本発明に係る半導体記憶装置は、メモリセルとダミーセルとを備え、前記ダミーセルのキャパシタにおける単位面積当たりのリーク電流量は、前記メモリセルのキャパシタと比べて多い。
尚、本願において、「ダミーセル」とは、例えばメモリセルアレイの周縁部等にリソグラフィ精度（パターニング精度）向上のために形成されるダミーのメモリセルを意味する。尚、従来の「ダミーセル」が基板コンタクトしないのに対して、本発明の「ダミーセル」はリーク電流を流すために基板コンタクトする。しかし、本発明の「ダミーセル」に対してはワード線によるアクセスはなく、本発明の「ダミーセル」もメモリとして機能しないことは言うまでもない。
本発明の半導体記憶装置において、前記ダミーセルのキャパシタを構成するダミー下部電極の短辺寸法は、前記メモリセルのキャパシタを構成する下部電極の短辺寸法よりも小さいことが好ましい。
本発明の半導体記憶装置において、前記メモリセル及び前記ダミーセルのそれぞれのキャパシタはスタック型のキャパシタであり、前記メモリセルのキャパシタを構成する下部電極はコンタクトプラグを介してメモリセルトランジスタと接続されており、前記ダミーセルのキャパシタを構成するダミー下部電極は他のコンタクトプラグを介してダミーセルトランジスタと接続されており、前記ダミー下部電極の底面の少なくとも一部分が前記他のコンタクトプラグの上面よりも下側に位置するように、前記ダミー下部電極の底面に凹凸が設けられていることが好ましい。
本発明の半導体記憶装置において、前記メモリセル及び前記ダミーセルのそれぞれのキャパシタはスタック型のキャパシタであり、前記メモリセルのキャパシタを構成する下部電極は筒型形状を有すると共にその内壁面のみが容量絶縁膜を挟んで上部電極と対向しており、前記ダミーセルのキャパシタを構成するダミー下部電極は筒型形状を有すると共にその内壁面及び外壁面の一部がそれぞれ前記容量絶縁膜を挟んで前記上部電極と対向していることが好ましい。
本発明の半導体記憶装置において、前記メモリセルのキャパシタを構成する下部電極はメモリセルトランジスタと電気的に接続し、前記ダミーセルのキャパシタを構成するダミー下部電極はダミーセルトランジスタと電気的に接続し、前記メモリセルトランジスタを構成する第１の不純物層の不純物濃度よりも、前記ダミーセルトランジスタを構成する第２の不純物層の不純物濃度の方が高いことが好ましい。
本発明に係る第１の半導体記憶装置の製造方法は、スタック型のキャパシタをそれぞれ有するメモリセル及びダミーセルを備えた半導体記憶装置の製造方法であって、メモリセルトランジスタ及びダミーセルトランジスタが形成された半導体基板上に、前記メモリセルトランジスタと電気的に接続する下部電極を形成すると同時に、前記ダミーセルトランジスタと電気的に接続するダミー下部電極を形成する工程を備え、前記ダミー下部電極の短辺寸法は、前記下部電極の短辺寸法よりも小さい。
本発明に係る第２の半導体記憶装置の製造方法は、スタック型のキャパシタをそれぞれ有するメモリセル及びダミーセルを備えた半導体記憶装置の製造方法であって、半導体基板上にメモリセルトランジスタ及びダミーセルトランジスタを形成する工程と、前記メモリセルトランジスタ及び前記ダミーセルトランジスタのそれぞれの上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に、前記メモリセルトランジスタの不純物層と接続するコンタクトプラグ、及び前記ダミーセルトランジスタの不純物層と接続する他のコンタクトプラグを形成する工程と、前記各コンタクトプラグを形成した後に、メモリセル形成領域の前記第１の絶縁膜の上に、エッチングストッパーとなる第２の絶縁膜を選択的に形成する工程と、前記第２の絶縁膜の上を含む前記第１の絶縁膜の上に全面に亘って第３の絶縁膜を形成する工程と、下部電極形成領域及びダミー下部電極形成領域のそれぞれに開口部を有するマスクパターンを用いて、前記メモリセル形成領域では前記第３の絶縁膜及び前記第２の絶縁膜をエッチングすることによって前記コンタクトプラグの上面を露出させる凹部を形成すると共にダミーセル形成領域では前記第３の絶縁膜及び前記第１の絶縁膜の一部分をエッチングすることによって前記他のコンタクトプラグの上部を露出させる他の凹部を形成する工程と、前記凹部の内部に下部電極を形成すると共に前記他の凹部の内部にダミー下部電極を形成する工程とを備え、前記ダミー下部電極の底面の少なくとも一部分が前記他のコンタクトプラグの上面よりも下側に位置するように、前記ダミー下部電極の底面に凹凸が設けられている。
本発明に係る第３の半導体記憶装置の製造方法は、スタック型のキャパシタをそれぞれ有するメモリセル及びダミーセルを備えた半導体記憶装置の製造方法であって、半導体基板上にメモリセルトランジスタ及びダミーセルトランジスタを形成する工程と、前記メモリセルトランジスタ及び前記ダミーセルトランジスタのそれぞれの上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜に、前記メモリセルトランジスタの不純物層と接続するコンタクトプラグ、及び前記ダミーセルトランジスタの不純物層と接続する他のコンタクトプラグを形成する工程と、前記各コンタクトプラグを形成した後に、前記第１の絶縁膜の上に第２の絶縁膜を形成する工程と、下部電極形成領域及びダミー下部電極形成領域のそれぞれに開口部を有する第１のマスクパターンを用いて前記第２の絶縁膜をエッチングすることによって、前記メモリセル形成領域では前記コンタクトプラグの上面を露出させる凹部を形成すると共にダミーセル形成領域では前記他のコンタクトプラグの上面を露出させる他の凹部を形成する工程と、前記凹部の内部に筒型形状を有する下部電極を形成すると共に前記他の凹部の内部に筒型形状を有するダミー下部電極を形成する工程と、前記ダミー下部電極の上及び前記第２の絶縁膜における前記ダミー下部電極の近傍部分の上に開口部を有する第２のマスクパターンを用いて前記第２の絶縁膜をエッチングすることによって、前記ダミー下部電極の外壁面の少なくとも一部分を露出させる工程とを備えている。
第１〜第３の半導体記憶装置の製造方法のいずれかにおいて、前記メモリセルトランジスタを構成するゲート電極及び前記ダミーセルトランジスタを構成するダミーゲート電極を形成した後、少なくともメモリセル形成領域及びダミーセル形成領域のそれぞれに開口部を有する第１のマスクパターンを用いて前記半導体基板に対して不純物を導入すると共に少なくとも前記メモリセル形成領域を覆い且つ少なくとも前記ダミーセル形成領域に開口部を有する第２のマスクパターンを用いて前記半導体基板に対して不純物を導入することによって、前記メモリセルトランジスタを構成する第１の不純物層を形成すると共に前記ダミーセルトランジスタを構成し且つ前記第１の不純物層よりも不純物濃度が高い第２の不純物層を形成する工程を備えていることが好ましい。
本発明に係る半導体記憶装置及びその製造方法によると、工程の増加なしに又は少ない工程を追加するだけで、メモリセル本体よりもリーク電流量が多いダミーセルを形成することが可能となる。従って、メモリセルを構成するキャパシタを形成した後の工程でプラズマダメージが発生した場合にも、ダミーセルを介してリーク電流を基板に流すことができ、それによってメモリセル本体におけるチャージアップによるダメージを回避することが可能となるので、信頼性の高いメモリセルを有する半導体記憶装置を形成することができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体記憶装置及びその製造方法について、図面を参照しながら説明する。
図１は、第１の実施形態に係る半導体記憶装置（具体的にはＤＲＡＭ）のメモリセルを示す平面図であり、図２（ａ）及び（ｂ）は図１におけるＡ−Ａ’線及びＢ−Ｂ’線の断面図である。尚、図１においては、一部の構成要素の図示を省略している。
図１並びに図２（ａ）及び（ｂ）に示すように、例えばＰ型の半導体基板１における素子分離２により囲まれた素子領域（メモリセル領域及びダミーセル領域）の表面部に、例えばＮ型の不純物拡散層５が形成されている。メモリセル領域の半導体基板１の上には、ワード線となるゲート電極２０がゲート絶縁膜３を介して形成されていると共に、ダミーセル領域の半導体基板１の上には、ダミーワード線となるダミーゲート電極２１がゲート絶縁膜３を介して形成されている。ゲート電極２０及びダミーゲート電極２１のそれぞれの側面には絶縁性のサイドウォール６が形成されている。ゲート電極２０及びダミーゲート電極２１のそれぞれの上を含む半導体基板１の上には、例えばＢＰＳＧ（boro-phospho silicate glass ）膜よりなる第１の層間絶縁膜７が形成されている。第１の層間絶縁膜７には、不純物拡散層５（つまりメモリセル又はダミーセルのトランジスタのソース・ドレイン領域となる不純物拡散層）とメモリセルの下部電極１２Ａ又はダミーセルのダミー下部電極１２Ｂとを接続するためのプラグ８Ａ、及び不純物拡散層５とビット線とを接続するためのプラグ８Ｂが形成されている。プラグ８Ａ及び８Ｂは例えばポリシリコンよりなる。
メモリセル領域及びダミーセル領域の第１の層間絶縁膜７の上には、窒化シリコン（Ｓｉ3Ｎ4）膜９、及び例えばＢＰＳＧ膜よりなる第２の層間絶縁膜１０が順次形成されている。メモリセル及びダミーセルのそれぞれのキャパシタ形成領域に位置する窒化シリコン膜９及び第２の層間絶縁膜１０は選択的に除去され、それによってメモリセル及びダミーセルのそれぞれのキャパシタ形成用凹部が形成されている。メモリセルのキャパシタ形成用凹部の壁面及び底部の上には下部電極１２Ａが形成されていると共にダミーセルのキャパシタ形成用凹部の壁面及び底部の上にはダミー下部電極１２Ｂが形成されている。下部電極１２Ａ及びダミー下部電極１２Ｂは例えばＨＳＧ（hemi-spherical grained）ポリシリコンから構成されていると共にそれぞれ対応するプラグ８Ａに接続されている。下部電極１２Ａ及びダミー下部電極１２Ｂのそれぞれの上には、例えばＴａ2Ｏ5よりなる厚さ１０ｎｍの容量絶縁膜１３、及び例えばＴｉＮよりなる厚さ５０ｎｍの上部電極１４が順次形成されている。下部電極１２Ａ、容量絶縁膜１３及び上部電極１４によってメモリセルのキャパシタが構成されると共にダミー下部電極１２Ｂ、容量絶縁膜１３及び上部電極１４によってダミーセルのキャパシタが構成される。すなわち、ワード線となるゲート電極２０と、下部電極１２Ａ、容量絶縁膜１３及び上部電極１４からなるキャパシタとによってメモリセルが構成されると共に、ダミーワード線となるダミーゲート電極２１と、ダミー下部電極１２Ｂ、容量絶縁膜１３及び上部電極１４からなるキャパシタとによってダミーセルが構成される。
上部電極１４の上を含む第２の層間絶縁膜１０の上には、例えばＮＳＧ（non-doped silicate glass）膜よりなる第３の層間絶縁膜１５が形成されている。第３の層間絶縁膜１５の表面は平坦化されている。窒化シリコン膜９、第２の層間絶縁膜１０及び第３の層間絶縁膜１５には、プラグ８Ｂと接続するビット線コンタクト１６が形成されている。尚、図示は省略しているが、第３の層間絶縁膜１５には、上部電極１４と接続するコンタクトも形成されている。
第３の層間絶縁膜１５の上には、窒化シリコン膜１８、及び例えばＢＰＳＧ膜よりなる第４の層間絶縁膜１９が順次形成されている。窒化シリコン膜１８及び第４の層間絶縁膜１９には、ビット線コンタクト１６と接続するビット線（配線）１７が形成されている。
本実施形態の特徴は、図１に示すように、平面形状が方形状であるダミー下部電極１２Ｂの短辺寸法が、同じく平面形状が方形状である下部電極１２Ａの短辺寸法よりも小さくレイアウトされていることである。
図３は、下部電極の短辺寸法と、キャパシタに生じるリーク電流量（正確には下部電極の単位面積当たりに生じるリーク電流量）との関係を本願発明者が調べた結果を示す図である。尚、図３において、横軸は下部電極の短辺寸法を表し、縦軸はキャパシタに生じるリーク電流量を表している。ここで、縦軸に示すリーク電流量は、下部電極の短辺寸法が０．２９μｍである場合におけるリーク電流量を１．０として規格化されている。
図３に示すように、下部電極の短辺寸法が小さくなるに従って、キャパシタに生じるリーク電流量が増加している。これは、下部電極の短辺寸法が小さくなるに従って、容量絶縁膜の膜質がストレス等に起因して劣化し、それにより容量絶縁膜の導電性が高くなったものと推測される。
以上のように、ダミー下部電極１２Ｂの短辺寸法が下部電極１２Ａの短辺寸法よりも小さくレイアウトされている本実施形態の半導体記憶装置においては、メモリセルのキャパシタの単位面積当たりに生じるリーク電流量と比べて、ダミーセルのキャパシタの単位面積当たりに生じるリーク電流量が多くなる。言い換えると、リーク電流はダミーセルのキャパシタの方に流れやすい。このため、メモリセルを構成するキャパシタを形成した後の工程でプラズマダメージが発生した場合にも、当該プラズマダメージにより生じた電荷（リーク電流）はダミーセルのキャパシタを優先的に流れる。従って、メモリセル本体の容量絶縁膜１３におけるチャージアップによるダメージを回避することが可能となる。
次に、第１の実施形態に係る半導体記憶装置の製造方法について、図面を参照しながら説明する。
図４（ａ）、（ｂ）、図５（ａ）、（ｂ）、図６（ａ）、（ｂ）、図７（ａ）、（ｂ）及び図８（ａ）、（ｂ）は、第１の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。尚、図４（ａ）、図５（ａ）、図６（ａ）、図７（ａ）及び図８（ａ）は、図１におけるＡ−Ａ’線の断面構成と対応しており、図４（ｂ）、図５（ｂ）、図６（ｂ）、図７（ｂ）及び図８（ｂ）は、図１におけるＢ−Ｂ’線の断面構成と対応している。
まず、図４（ａ）及び（ｂ）に示すように、例えばＰ型の半導体基板１上に素子分離２を形成した後、図示は省略しているが、ロジック部のＮｃｈトランジスタ及びＰｃｈトランジスタ並びにメモリセルトランジスタのそれぞれを形成するために、ウェル注入、チャネルストップ注入及び閾値制御のための不純物注入を順次実施する。その後、メモリセル領域及びダミーセル領域のそれぞれの半導体基板１の上に、ワード線となるゲート電極２０及びダミーワード線となるダミーゲート電極２１をゲート絶縁膜３を介して形成する。次に、メモリセル領域及びダミーセル領域のそれぞれの半導体基板１に例えばＰ（リン）イオンを注入することによってＮ型の不純物拡散層５を形成する。尚、図示は省略しているが、ロジック部においていわゆるＬＤＤ（lightly doped drain ）注入又はＥｘｔｅｎｔｉｏｎ注入を実施する。
次に、図５（ａ）及び（ｂ）に示すように、ゲート電極２０及びダミーゲート電極２１のそれぞれの側面に絶縁性のサイドウォール６を形成した後、図示は省略しているが、ロジック部においてソース・ドレイン領域を形成するためのイオン注入を行なう。その後、必要に応じてロジック部の基板表面及びゲート電極表面をシリサイド化した後、ゲート電極２０及びダミーゲート電極２１のそれぞれの上を含む半導体基板１の上に、例えばＢＰＳＧ膜よりなる第１の層間絶縁膜７を形成する。このとき、第１の層間絶縁膜７の下に窒化シリコン（Ｓｉ3Ｎ4）膜等を形成してもよい。その後、第１の層間絶縁膜７の表面をＣＭＰ（chemical mechanical polishing ）を用いて平坦化した後、第１の層間絶縁膜７中に、不純物拡散層５とメモリセル又はダミーセルのキャパシタとを接続するためのプラグ８Ａ、及び不純物拡散層５とビット線とを接続するためのプラグ８Ｂを形成する。プラグ８Ａ及び８Ｂは例えばポリシリコンよりなる。
次に、図６（ａ）及び（ｂ）に示すように、メモリセル領域及びダミーセル領域に窒化シリコン（Ｓｉ3Ｎ4）膜９を選択的に形成した後、半導体基板１の上に全面に亘って例えばＢＰＳＧ膜よりなる第２の層間絶縁膜１０を形成する。その後、下部電極形成領域及びダミー下部電極形成領域のそれぞれに開口部を有するレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとして、下部電極１２Ａ及びダミー下部電極１２Ｂのそれぞれを形成する領域に位置する第２の層間絶縁膜１０及び窒化シリコン膜９を選択的に除去する。これによって、メモリセル及びダミーセルのそれぞれのキャパシタ形成用凹部が形成される。ここで、各キャパシタ形成用凹部の底部においてプラグ８Ａの上面が露出する。その後、半導体基板１の上に全面に亘って例えばＨＳＧポリシリコン膜を形成した後、当該ポリシリコン膜に対してエッチバック又はＣＭＰを行なうことによって、メモリセルのキャパシタ形成用凹部の壁面及び底部の上に、プラグ８Ａと接続する下部電極１２Ａを形成すると共に、ダミーセルのキャパシタ形成用凹部の壁面及び底部の上に、プラグ８Ａと接続するダミー下部電極１２Ｂを形成する。
次に、図７（ａ）及び（ｂ）に示すように、下部電極１２Ａの上を含むメモリセル領域の上及びダミー下部電極１２Ｂの上を含むダミーセル領域の上に、例えばＴａ2Ｏ5よりなる厚さ１０ｎｍの容量絶縁膜１３、及び例えばＴｉＮよりなる厚さ５０ｎｍの上部電極１４を順次形成する。これによって、下部電極１２Ａ、容量絶縁膜１３及び上部電極１４からなるメモリセルのキャパシタが形成されると共に、ダミー下部電極１２Ｂ、容量絶縁膜１３及び上部電極１４からなるダミーセルのキャパシタが形成される。
次に、図８（ａ）及び（ｂ）に示すように、上部電極１４の上を含む第２の層間絶縁膜１０の上に、例えばＮＳＧ膜よりなる第３の層間絶縁膜１５を形成した後、該第３の層間絶縁膜１５の表面を平坦化する。その後、窒化シリコン膜９、第２の層間絶縁膜１０及び第３の層間絶縁膜１５に、プラグ８Ｂと接続するビット線コンタクト１６を形成する。このとき、図示は省略しているが、第３の層間絶縁膜１５に、上部電極１４と接続するコンタクトを形成する。
尚、本実施形態においては、第３の層間絶縁膜１５として、一般的に埋め込み特性の優れた高密度プラズマ（ＨＤＰ）を用いた方法により形成されたＮＳＧ膜を使用するが、当該ＮＳＧ膜の成膜時におけるプラズマ処理により上部電極１４に注入された電荷は、前述のように、優先的にダミーセルの容量絶縁膜１３を通ってダミー下部電極１２Ｂに流れる。このため、メモリセル本体の容量絶縁膜１３がプラズマダメージにより劣化することを防止できる。
続いて、公知の技術により多層配線（図２（ａ）及び（ｂ）に示すビット線（配線）１７、及びメインワード線（ビット線１７よりも上に形成されており且つワード線（ゲート電極２０）とコンタクトを介して接続されている金属配線）を含む）を形成することによって、本実施形態のＤＲＡＭが完成する。
以上に説明したように、第１の実施形態によると、ダミー下部電極１２Ｂの短辺寸法を下部電極１２Ａの短辺寸法よりも小さく設定するだけで、メモリセルを構成するキャパシタを形成した後の工程で生じたチャージアップダメージをダミーセルにより吸収することができるので、信頼性の高いＤＲＡＭメモリセルの形成が可能となる。
また、第１の実施形態によると、下部電極１２Ａを形成すると同時に、短辺寸法がより小さいダミー下部電極１２Ｂを形成するため、新たな工程を追加することなく、マスクレイアウトの調整のみによって、信頼性の高いＤＲＡＭメモリセルの形成が可能となる。
尚、第１の実施形態において、スタック型キャパシタを有するＤＲＡＭを対象としたが、これに代えて、トレンチ型キャパシタを有するＤＲＡＭを対象としても、同様の効果が得られる。また、ＤＲＡＭ以外の他の種類のメモリを対象としてもよいことは言うまでもない。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体記憶装置及びその製造方法について、図面を参照しながら説明する。
図９は、第２の実施形態に係る半導体記憶装置（具体的にはＤＲＡＭ）のメモリセルを示す平面図であり、図１０（ａ）及び（ｂ）は図９におけるＡ−Ａ’線及びＢ−Ｂ’線の断面図である。尚、図９並びに図１０（ａ）及び（ｂ）において、図１並びに図２（ａ）及び（ｂ）に示す第１の実施形態と同一の構成要素には同一の符号を付すことにより説明を省略する。また、図９においては、一部の構成要素の図示を省略している。
第２の実施形態が第１の実施形態と異なっている点は、図９並びに図１０（ａ）及び（ｂ）に示すように、ダミーセル領域においては、下部電極形成時にエッチングストッパーとして用いられる窒化シリコン９が除去されており、それによってダミー下部電極１２Ｂの底面の少なくとも一部分が、ダミー下部電極１２Ｂと接続するプラグ８Ａの上面よりも下側に位置するように、ダミー下部電極１２Ｂの底面に凹凸が設けられていることである。具体的には、図１０（ａ）に示すように、ダミー下部電極１２Ｂは、それと接続するプラグ８Ａの側方に、メモリセル本体の下部電極１２Ａには見られない幅の狭い凹部３０を形成する。このため、第１の実施形態で図３を参照しながら説明したように、ダミーセルのキャパシタにおける幅の狭い凹部３０の形成箇所では、単位面積当たりに生じるリーク電流量がメモリセルのキャパシタと比較して多くなる。言い換えると、リーク電流はダミーセルのキャパシタの方に流れやすい。このため、メモリセルを構成するキャパシタを形成した後の工程でプラズマダメージが発生した場合にも、当該プラズマダメージにより生じた電荷（リーク電流）はダミーセルのキャパシタを優先的に流れる。従って、メモリセル本体の容量絶縁膜１３におけるチャージアップによるダメージを回避することが可能となる。
尚、第２の実施形態においては、図９並びに図１０（ａ）及び（ｂ）に示すように、第１の実施形態と異なり、下部電極１２Ａの短辺寸法とダミー下部電極１２Ｂの短辺寸法とは等しい。
次に、第２の実施形態に係る半導体記憶装置の製造方法について、図面を参照しながら説明する。
図１１（ａ）、（ｂ）、図１２（ａ）、（ｂ）、図１３（ａ）、（ｂ）、図１４（ａ）、（ｂ）、図１５（ａ）、（ｂ）、図１６（ａ）、（ｂ）、図１７（ａ）、（ｂ）及び図１８（ａ）、（ｂ）は、第２の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。尚、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１４（ａ）、図１５（ａ）、図１６（ａ）、図１７（ａ）及び図１８（ａ）は、図９におけるＡ−Ａ’線の断面構成と対応しており、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１４（ｂ）、図１５（ｂ）、図１６（ｂ）、図１７（ｂ）及び図１８（ｂ）は、図９におけるＢ−Ｂ’線の断面構成と対応している。
まず、第１の実施形態の図４（ａ）、（ｂ）及び図５（ａ）、（ｂ）に示す工程と同様に、第１の層間絶縁膜７中にプラグ８Ａ及びプラグ８Ｂを形成した後、図１１（ａ）及び（ｂ）に示すように、第１の層間絶縁膜７の上に全面に亘って窒化シリコン膜９を形成する。その後、図１２（ａ）及び（ｂ）に示すように、ダミーセル領域の窒化シリコン膜９を選択的に除去する。言い換えると、メモリセル領域のみに窒化シリコン膜９を残存させる。
次に、図１３（ａ）及び（ｂ）に示すように、半導体基板１の上に全面に亘って例えばＢＰＳＧ膜よりなる第２の層間絶縁膜１０を形成する。その後、下部電極形成領域及びダミー下部電極形成領域のそれぞれに開口部を有するレジストパターン（図示省略）を形成し、当該レジストパターンをマスクとして、図１４（ａ）及び（ｂ）に示すように、下部電極１２Ａ及びダミー下部電極１２Ｂのそれぞれを形成する領域に位置する第２の層間絶縁膜１０を選択的に除去する。これによって、メモリセル及びダミーセルのそれぞれのキャパシタ形成用凹部が形成される。このとき、メモリセル領域では残存する窒化シリコン膜９がエッチングストッパーとして機能するため、第２の層間絶縁膜１０のエッチングは窒化シリコン膜９で止まる。しかしながら、ダミーセル領域では第２の層間絶縁膜１０の下に窒化シリコン膜９が設けられていないため、第２の層間絶縁膜１０のエッチングに続いて第１の層間絶縁膜７の一部分がエッチングされ、その結果、ダミー下部電極１２Ｂと接続するプラグ８Ａの上部が露出する。
その後、前述のレジストパターンをマスクとして、図１５（ａ）及び（ｂ）に示すように、メモリセルのキャパシタ形成用凹部に露出する窒化シリコン膜９を除去することによって、該凹部の底部に、下部電極１２Ａと接続されるプラグ８Ａの上面を露出させる。このとき、ダミーセルのキャパシタ形成用凹部に露出する第１の層間絶縁膜７がさらにエッチングされ、ダミー下部電極１２Ｂと接続するプラグ８Ａの上部のより多くが露出する。
次に、図１６（ａ）及び（ｂ）に示すように、半導体基板１の上に全面に亘って例えばＨＳＧポリシリコン膜を形成した後、当該ポリシリコン膜に対してエッチバック又はＣＭＰを行なうことによって、メモリセルのキャパシタ形成用凹部の壁面及び底部の上に、プラグ８Ａと接続する下部電極１２Ａを形成すると共に、ダミーセルのキャパシタ形成用凹部の壁面及び底部の上に、プラグ８Ａと接続するダミー下部電極１２Ｂを形成する。このとき、ダミーセルのキャパシタ形成用凹部においては、プラグ８Ａが突出するように、その周囲の第１の層間絶縁膜７がエッチングされているため、ダミー下部電極１２Ｂの底面の少なくとも一部分がプラグ８Ａの上面よりも下側に位置するようにダミー下部電極１２Ｂの底面に凹凸が生じる。より具体的には、ダミー下部電極１２Ｂはプラグ８Ａの側方に、メモリセル本体の下部電極１２Ａには見られない幅の狭い凹部３０を形成する。
次に、図１７（ａ）及び（ｂ）に示すように、下部電極１２Ａの上を含むメモリセル領域の上及びダミー下部電極１２Ｂの上を含むダミーセル領域の上に、例えばＴａ2Ｏ5よりなる厚さ１０ｎｍの容量絶縁膜１３、及び例えばＴｉＮよりなる厚さ５０ｎｍの上部電極１４を順次形成する。これによって、下部電極１２Ａ、容量絶縁膜１３及び上部電極１４からなるメモリセルのキャパシタが形成されると共に、ダミー下部電極１２Ｂ、容量絶縁膜１３及び上部電極１４からなるダミーセルのキャパシタが形成される。
次に、図１８（ａ）及び（ｂ）に示すように、上部電極１４の上を含む第２の層間絶縁膜１０の上に、例えばＮＳＧ膜よりなる第３の層間絶縁膜１５を形成した後、該第３の層間絶縁膜１５の表面を平坦化する。その後、窒化シリコン膜９、第２の層間絶縁膜１０及び第３の層間絶縁膜１５に、プラグ８Ｂと接続するビット線コンタクト１６を形成する。このとき、図示は省略しているが、第３の層間絶縁膜１５に、上部電極１４と接続するコンタクトを形成する。
尚、本実施形態においては、第３の層間絶縁膜１５として、一般的に埋め込み特性の優れた高密度プラズマ（ＨＤＰ）を用いた方法により形成されたＮＳＧ膜を使用するが、当該ＮＳＧ膜の成膜時におけるプラズマ処理により上部電極１４に注入された電荷は、前述のように、優先的にダミーセルの容量絶縁膜１３を通ってダミー下部電極１２Ｂに流れる。このため、メモリセル本体の容量絶縁膜１３がプラズマダメージにより劣化することを防止できる。
続いて、公知の技術により多層配線（図１０（ａ）及び（ｂ）に示すビット線（配線）１７、及びメインワード線（ビット線１７よりも上に形成されており且つワード線（ゲート電極２０）とコンタクトを介して接続されている金属配線）を含む）を形成することによって、本実施形態のＤＲＡＭが完成する。
以上に説明したように、第２の実施形態によると、下部電極形成時にエッチングストッパーとして用いられる窒化シリコン９のパターニング時に、ダミーセル領域の窒化シリコン９を除去するだけで、ダミー下部電極１２Ｂに微細な凹部３０を形成でき、ダミーセルのキャパシタにおける当該凹部３０の形成箇所においてリーク電流を流れやすくすることができる。すなわち、メモリセルを構成するキャパシタを形成した後の工程で生じたチャージアップダメージをダミーセルにより吸収することができるので、信頼性の高いＤＲＡＭメモリセルの形成が可能となる。
また、第２の実施形態によると、下部電極形成時にエッチングストッパーとして用いられる窒化シリコン９のパターニング時に、ダミーセル領域の窒化シリコン９を除去するため、新たな工程を追加することなく、マスクレイアウトの調整のみによって、信頼性の高いＤＲＡＭメモリセルの形成が可能となる。
尚、第２の実施形態において、ＤＲＡＭ以外の他の種類のメモリを対象としてもよいことは言うまでもない。
また、第２の実施形態において、第１の実施形態と同様に、ダミー下部電極１２Ｂの短辺寸法を、下部電極１２Ａの短辺寸法よりも小さく設定してもよい。このようにすると、リーク電流がダミーセルのキャパシタの方により一層流れやすくなる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体記憶装置及びその製造方法について、図面を参照しながら説明する。
図１９は、第３の実施形態に係る半導体記憶装置（具体的にはＤＲＡＭ）のメモリセルを示す平面図であり、図２０（ａ）及び（ｂ）は図１９におけるＡ−Ａ’線及びＢ−Ｂ’線の断面図である。尚、図１９並びに図２０（ａ）及び（ｂ）において、図１並びに図２（ａ）及び（ｂ）に示す第１の実施形態と同一の構成要素には同一の符号を付すことにより説明を省略する。また、図１９においては、一部の構成要素の図示を省略している。
第３の実施形態が第１の実施形態と異なっている点は、図１９並びに図２０（ａ）及び（ｂ）に示すように、筒型形状を有するダミー下部電極１２Ｂの内壁面及び外壁面の一部がそれぞれ容量絶縁膜１３を挟んで上部電極１４と対向していることである。すなわち、ダミー下部電極１２Ｂは凸部３２を有しており、該凸部３２の両側（つまりダミー下部電極１２Ｂの壁部の内側及び外側）に容量が形成される。それに対して、筒型形状を有する下部電極１２Ａは、第１の実施形態と同様に、その内壁面のみが容量絶縁膜１３を挟んで上部電極１４と対向している。
従って、ダミー下部電極１２Ｂの凸部３２においては電界集中に起因してリーク電流が流れやすくなる。言い換えると、ダミーセルのキャパシタにおける凸部３２の形成箇所では、単位面積当たりに生じるリーク電流量がメモリセルのキャパシタと比較して多くなる。このため、メモリセルを構成するキャパシタを形成した後の工程でプラズマダメージが発生した場合にも、当該プラズマダメージにより生じた電荷（リーク電流）はダミーセルのキャパシタを優先的に流れる。従って、メモリセル本体の容量絶縁膜１３におけるチャージアップによるダメージを回避することが可能となる。
尚、第３の実施形態においては、図１９並びに図２０（ａ）及び（ｂ）に示すように、第１の実施形態と異なり、下部電極１２Ａの短辺寸法とダミー下部電極１２Ｂの短辺寸法とは等しい。
次に、第３の実施形態に係る半導体記憶装置の製造方法について、図面を参照しながら説明する。
図２１（ａ）、（ｂ）、図２２（ａ）、（ｂ）、図２３（ａ）、（ｂ）及び図２４（ａ）、（ｂ）は、第３の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。尚、図２１（ａ）、図２２（ａ）、図２３（ａ）及び図２４（ａ）は、図１９におけるＡ−Ａ’線の断面構成と対応しており、図２１（ｂ）、図２２（ｂ）、図２３（ｂ）及び図２４（ｂ）は、図１９におけるＢ−Ｂ’線の断面構成と対応している。
まず、第１の実施形態の図４（ａ）、（ｂ）、図５（ａ）、（ｂ）及び図６（ａ）、（ｂ）に示す工程と同様に、メモリセルのキャパシタ形成用凹部の壁面及び底部の上に、プラグ８Ａと接続し且つ筒型形状を有する下部電極１２Ａを形成すると共に、ダミーセルのキャパシタ形成用凹部の壁面及び底部の上に、プラグ８Ａと接続し且つ筒型形状を有するダミー下部電極１２Ｂを形成する。
次に、図２１（ａ）及び（ｂ）に示すように、ダミー下部電極１２Ｂの上及び第２の層間絶縁膜１０におけるダミー下部電極１２Ｂの近傍部分の上に開口部を有するレジストパターン３１を形成する。
次に、レジストパターン３１をマスクとして、図２２（ａ）及び（ｂ）に示すように、第２の層間絶縁膜１０の露出部分をドライエッチングにより選択的に除去し、それによってダミー下部電極１２Ｂに凸部３２を形成した後、レジストパターン３１を除去する。
次に、図２３（ａ）及び（ｂ）に示すように、下部電極１２Ａの上を含むメモリセル領域の上及びダミー下部電極１２Ｂの上を含むダミーセル領域の上に、例えばＴａ2Ｏ5よりなる厚さ１０ｎｍの容量絶縁膜１３、及び例えばＴｉＮよりなる厚さ５０ｎｍの上部電極１４を順次形成する。これによって、下部電極１２Ａ、容量絶縁膜１３及び上部電極１４からなるメモリセルのキャパシタが形成されると共に、ダミー下部電極１２Ｂ、容量絶縁膜１３及び上部電極１４からなるダミーセルのキャパシタが形成される。このとき、下部電極１２Ａの内壁面のみが容量絶縁膜１３を挟んで上部電極１４と対向するのに対して、ダミー下部電極１２Ｂの内壁面及び外壁面の一部がそれぞれ容量絶縁膜１３を挟んで上部電極１４と対向する。
次に、図２４（ａ）及び（ｂ）に示すように、上部電極１４の上を含む第２の層間絶縁膜１０の上に、例えばＮＳＧ膜よりなる第３の層間絶縁膜１５を形成した後、該第３の層間絶縁膜１５の表面を平坦化する。その後、窒化シリコン膜９、第２の層間絶縁膜１０及び第３の層間絶縁膜１５に、プラグ８Ｂと接続するビット線コンタクト１６を形成する。このとき、図示は省略しているが、第３の層間絶縁膜１５に、上部電極１４と接続するコンタクトを形成する。
尚、本実施形態においては、第３の層間絶縁膜１５として、一般的に埋め込み特性の優れた高密度プラズマ（ＨＤＰ）を用いた方法により形成されたＮＳＧ膜を使用するが、当該ＮＳＧ膜の成膜時におけるプラズマ処理により上部電極１４に注入された電荷は、前述のように、優先的にダミーセルの容量絶縁膜１３を通ってダミー下部電極１２Ｂに流れる。このため、メモリセル本体の容量絶縁膜１３がプラズマダメージにより劣化することを防止できる。
続いて、公知の技術により多層配線（図２０（ａ）及び（ｂ）に示すビット線（配線）１７、及びメインワード線（ビット線１７よりも上に形成されており且つワード線（ゲート電極２０）とコンタクトを介して接続されている金属配線）を含む）を形成することによって、本実施形態のＤＲＡＭが完成する。
以上に説明したように、第３の実施形態によると、ダミー下部電極１２Ｂに凸部３２を形成することによって、該凸部３２における電界集中を利用してリークパスを形成することができる。すなわち、メモリセルを構成するキャパシタを形成した後の工程で生じたチャージアップダメージをダミーセルにより吸収することができるので、信頼性の高いＤＲＡＭメモリセルの形成が可能となる。
また、第３の実施形態によると、ダミー下部電極１２Ｂに凸部３２を形成するためのリソグラフィ工程及びエッチング工程を追加するだけで、信頼性の高いＤＲＡＭメモリセルの形成が可能となる。
尚、第３の実施形態において、ＤＲＡＭ以外の他の種類のメモリを対象としてもよいことは言うまでもない。
また、第３の実施形態において、第１の実施形態と同様に、ダミー下部電極１２Ｂの短辺寸法を、下部電極１２Ａの短辺寸法よりも小さく設定してもよい。このようにすると、リーク電流がダミーセルのキャパシタの方により一層流れやすくなる。
また、第３の実施形態において、第２の実施形態と同様に、ダミー下部電極１２Ｂの底面の少なくとも一部分がプラグ８Ａの上面よりも下側に位置するようにダミー下部電極１２Ｂの底面に凹凸を設けてもよい。このようにすると、リーク電流がダミーセルのキャパシタの方により一層流れやすくなる。
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体記憶装置及びその製造方法について、図面を参照しながら説明する。
第４の実施形態に係る半導体記憶装置の平面構成は、図１に示す第１の実施形態と基本的に同じである。図２５（ａ）及び（ｂ）はそれぞれ第４の実施形態に係る半導体記憶装置の断面図であって、図２５（ａ）は図１におけるＡ−Ａ’線の断面図であり、図２５（ｂ）は図１におけるＢ−Ｂ’線の断面図である。尚、図２５（ａ）及び（ｂ）において、図１並びに図２（ａ）及び（ｂ）に示す第１の実施形態と同一の構成要素には同一の符号を付すことにより説明を省略する。
第４の実施形態が第１の実施形態と異なっている点は、図２５（ａ）及び（ｂ）に示すように、ダミーセル領域の半導体基板１の表面部に、Ｎ型の不純物拡散層５に代えて、不純物拡散層５よりもＮ型不純物の濃度が高いＮ+ 型の不純物拡散層４１が形成されていることである。言い換えると、ダミーセル領域においては、メモリセル領域の半導体基板１との間でＰＮ接合を生じる不純物拡散層５よりも不純物濃度が高い不純物拡散層４１が半導体基板１との間でＰＮ接合を生じる。すなわち、プラグ８Ａを介してダミー下部電極１２Ｂと電気的に接続し且つダミーセルトランジスタのソース・ドレイン領域となる不純物拡散層４１の不純物濃度は、プラグ８Ａを介して下部電極１２Ａと電気的に接続し且つメモリセルトランジスタのソース・ドレイン領域となる不純物拡散層５の不純物濃度よりも高い。
従って、ダミーセル領域のＰＮ接合においては、メモリセル領域のＰＮ接合よりもリーク電流が流れやすくなる。言い換えると、メモリセルのキャパシタの単位面積当たりに生じるリーク電流量と比べて、ダミーセルのキャパシタの単位面積当たりに生じるリーク電流量が多くなる。このため、メモリセルを構成するキャパシタを形成した後の工程でプラズマダメージが発生した場合にも、当該プラズマダメージにより生じた電荷（リーク電流）はダミーセルのキャパシタから不純物拡散層４１に優先的に流れる。従って、メモリセル本体の容量絶縁膜１３におけるチャージアップによるダメージを回避することが可能となる。
尚、第４の実施形態において、不純物拡散層５の不純物濃度が通常のＬＤＤ領域と同程度の例えば２×１０18atoms/cm3 程度であるのに対して、不純物拡散層４１の不純物濃度は例えば２×１０20atoms/cm3 程度である。
次に、第４の実施形態に係る半導体記憶装置の製造方法について、図面を参照しながら説明する。
図２６（ａ）、（ｂ）及び図２７（ａ）、（ｂ）は、第４の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。尚、図２６（ａ）及び図２７（ａ）は、図１におけるＡ−Ａ’線の断面構成と対応しており、図２６（ｂ）及び図２７（ｂ）は、図１におけるＢ−Ｂ’線の断面構成と対応している。
まず、図２６（ａ）及び（ｂ）に示すように、第１の実施形態の図４（ａ）及び（ｂ）に示す工程と同様に、例えばＰ型の半導体基板１上に素子分離２を形成した後、図示は省略しているが、ロジック部のＮｃｈトランジスタ及びＰｃｈトランジスタ並びにメモリセルトランジスタのそれぞれを形成するために、ウェル注入、チャネルストップ注入及び閾値制御のための不純物注入を順次実施する。その後、メモリセル領域及びダミーセル領域のそれぞれの半導体基板１の上に、ワード線となるゲート電極２０及びダミーワード線となるダミーゲート電極２１をゲート絶縁膜３を介して形成する。次に、少なくともメモリセル領域及びダミーセル領域のそれぞれに開口部を有するレジストパターン（図示省略）をマスクとして、例えば注入エネルギー１０ｋｅＶ、ドーズ量２×１０13ｉｏｎｓ／ｃｍ2 で例えばＰ（リン）イオンを半導体基板１に注入することによってＮ型の不純物拡散層５を形成する。尚、図示は省略しているが、ロジック部においていわゆるＬＤＤ注入又はＥｘｔｅｎｔｉｏｎ注入を実施する。
次に、図２７（ａ）及び（ｂ）に示すように、少なくともメモリセル領域を覆い且つ少なくともダミーセル領域及びロジック部のＮｃｈトランジスタ形成領域（図示省略）に開口部を有するレジストパターン４０をマスクとして、ロジック部のＮｃｈトランジスタのソース・ドレイン領域を形成するための例えばＡｓ（ヒ素）イオンを例えば注入エネルギー５０ｋｅＶ、ドーズ量５×１０15／ｃｍ2 で半導体基板１に注入することによって、不純物拡散層５よりもＮ型不純物の濃度が高いＮ+ 型の不純物拡散層４１をダミーセル領域に形成する。
その後の工程については、図５（ａ）、（ｂ）、図６（ａ）、（ｂ）、図７（ａ）、（ｂ）及び図８（ａ）、（ｂ）に示す第１の実施形態と同様である。
以上に説明したように、第４の実施形態によると、ダミーセルトランジスタのソース・ドレイン領域として、メモリセルトランジスタのソース・ドレイン領域となる不純物拡散層５よりも不純物濃度が高い不純物拡散層４１を形成する。このため、プラズマダメージに起因してダミー下部電極１２Ｂに注入された電荷が半導体基板１により流れやすくなる。すなわち、メモリセルを構成するキャパシタを形成した後の工程で生じたチャージアップダメージをダミーセルにより吸収することができるので、信頼性の高いＤＲＡＭメモリセルの形成が可能となる。
また、第４の実施形態によると、ロジック部のＮｃｈトランジスタのソース・ドレイン領域を形成するためのイオン注入時に不純物拡散層４１を形成するため、新たな工程を追加することなく、マスクレイアウトの調整のみによって、信頼性の高いＤＲＡＭメモリセルの形成が可能となる。
尚、第４の実施形態において、スタック型キャパシタを有するＤＲＡＭを対象としたが、これに代えて、トレンチ型キャパシタを有するＤＲＡＭを対象としても、同様の効果が得られる。また、ＤＲＡＭ以外の他の種類のメモリを対象としてもよいことは言うまでもない。
また、第４の実施形態において、第１の実施形態に係る半導体記憶装置及びその製造方法を対象として、ダミーセル領域に高濃度Ｎ型の不純物拡散層４１を形成した。しかし、これに代えて、第２又は第３の実施形態に係る半導体記憶装置及びその製造方法を対象として、ダミーセル領域に高濃度Ｎ型の不純物拡散層４１を形成しても、本実施形態と同様の効果が得られる。
また、第４の実施形態において、不純物拡散層５を形成するためのイオン注入工程（図２６（ａ）及び（ｂ）参照）と不純物拡散層４１を形成するためのイオン注入工程（図２７（ａ）及び（ｂ）参照）との間で互いの実施順を入れ替えてもよい。また、不純物拡散層５を形成するためのイオン注入工程において、ダミーセル領域の半導体基板１にはイオン注入を行なわなくてもよい。また、不純物拡散層４１を形成するためのイオン注入を、ロジック部のＮｃｈトランジスタのソース・ドレイン領域を形成するためのイオン注入と別々に実施してもよい。さらに、不純物拡散層５におけるプラグ８Ａとの接続部分の不純物濃度を他の部分と比べて高くしてもよい。
以上に説明したように、本発明を半導体記憶装置に適用した場合、メモリセルの信頼性が向上するという効果が得られ、非常に有用である。
図１は本発明の第１の実施形態に係る半導体記憶装置の平面図である。 図２（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体記憶装置の断面図であり、図２（ａ）は図１におけるＡ−Ａ’線の断面図であり、図２（ｂ）は図１におけるＢ−Ｂ’線の断面図である。 下部電極の短辺寸法とキャパシタに生じるリーク電流量との関係を本願発明者が調べた結果を示す図である。 図４（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図５（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図６（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図７（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図８（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図９は本発明の第２の実施形態に係る半導体記憶装置の平面図である。 図１０（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の断面図であり、図１０（ａ）は図９におけるＡ−Ａ’線の断面図であり、図１０（ｂ）は図９におけるＢ−Ｂ’線の断面図である。 図１１（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図１２（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図１３（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図１４（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図１５（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図１６（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図１７（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図１８（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図１９は本発明の第３の実施形態に係る半導体記憶装置の平面図である。 図２０（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体記憶装置の断面図であり、図２０（ａ）は図１９におけるＡ−Ａ’線の断面図であり、図２０（ｂ）は図１９におけるＢ−Ｂ’線の断面図である。 図２１（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図２２（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図２３（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図２３（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図２５（ａ）及び（ｂ）は本発明の第４の実施形態に係る半導体記憶装置の断面図である。 図２６（ａ）及び（ｂ）は本発明の第４の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図２７（ａ）及び（ｂ）は本発明の第４の実施形態に係る半導体記憶装置の製造方法の各工程を示す断面図である。 図２８は従来の半導体記憶装置の断面図である。
符号の説明
１ 半導体基板
２ 素子分離
３ ゲート絶縁膜
５ 不純物拡散層
６ サイドウォール
７ 第１の層間絶縁膜
８Ａ プラグ
８Ｂ プラグ
９ 窒化シリコン膜
１０ 第２の層間絶縁膜
１２Ａ 下部電極
１２Ｂ ダミー下部電極
１３ 容量絶縁膜
１４ 上部電極
１５ 第３の層間絶縁膜
１６ ビット線コンタクト
１７ ビット線
１８ 窒化シリコン膜
１９ 第４の層間絶縁膜
２０ ゲート電極
２１ ダミーゲート電極
３０ ダミー下部電極の凹部
３１ レジストパターン
３２ ダミー下部電極の凸部
４０ レジストパターン
４１ 不純物拡散層

Claims (4)

  1. 下部電極、容量絶縁膜及び上部電極からなる第１のキャパシタと、ゲート電極及び第１の不純物拡散層を備えたメモリセルトランジスタとを有するメモリセルと、
    ダミー下部電極、前記容量絶縁膜及び前記上部電極からなる第２のキャパシタと、ダミーゲート電極及び第２の不純物拡散層を備えたダミーセルトランジスタとを有するダミーセルとを備え、
    前記下部電極及び前記ダミー下部電極は、ＨＳＧポリシリコンのみから構成されており、
    前記ダミー下部電極の短辺寸法は、前記下部電極の短辺寸法よりも小さく、
    前記ダミーセルの前記第２のキャパシタにおける単位面積当たりのリーク電流量は、前記メモリセルの前記第１のキャパシタと比べて多いことを特徴とする半導体記憶装置。
  2. 請求項１に記載の半導体記憶装置において、
    前記下部電極は、第１のコンタクトプラグを介して前記メモリセルトランジスタの前記第１の不純物拡散層と電気的に接続し、
    前記ダミー下部電極は、第２のコンタクトプラグを介して前記ダミーセルトランジスタの前記第２の不純物拡散層と電気的に接続していることを特徴とする半導体記憶装置。
  3. 請求項２に記載の半導体記憶装置において、
    前記第１のコンタクトプラグ及び前記第２のコンタクトプラグは、ポリシリコンからなることを特徴とする半導体記憶装置。
  4. 請求項１〜３のいずれか１項に記載の半導体記憶装置において、
    前記第１の不純物拡散層の不純物濃度よりも、前記第２の不純物拡散層の不純物濃度の方が高いことを特徴とする半導体記憶装置。
JP2005015562A 2005-01-24 2005-01-24 半導体記憶装置 Active JP4783027B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005015562A JP4783027B2 (ja) 2005-01-24 2005-01-24 半導体記憶装置
US11/230,638 US7485913B2 (en) 2005-01-24 2005-09-21 Semiconductor memory device and method for fabricating the same
CN200510125307.5A CN1812106A (zh) 2005-01-24 2005-11-15 半导体存储装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005015562A JP4783027B2 (ja) 2005-01-24 2005-01-24 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2006203128A JP2006203128A (ja) 2006-08-03
JP4783027B2 true JP4783027B2 (ja) 2011-09-28

Family

ID=36695863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015562A Active JP4783027B2 (ja) 2005-01-24 2005-01-24 半導体記憶装置

Country Status (3)

Country Link
US (1) US7485913B2 (ja)
JP (1) JP4783027B2 (ja)
CN (1) CN1812106A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013155A1 (ja) * 2005-07-27 2007-02-01 Spansion Llc 半導体装置およびその製造方法
US7612399B2 (en) * 2005-11-08 2009-11-03 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices
US7956384B2 (en) * 2006-06-23 2011-06-07 Alpha & Omega Semiconductor Ltd. Closed cell configuration to increase channel density for sub-micron planar semiconductor power device
KR20100071211A (ko) * 2008-12-19 2010-06-29 삼성전자주식회사 셀 어레이로 인가되는 리키지 커런트를 막는 더미 셀 비트 라인 구조를 갖는 반도체 소자 및 그 형성 방법
CN102222702B (zh) * 2010-04-14 2013-09-11 中芯国际集成电路制造(上海)有限公司 电容器及其形成方法
KR20110135136A (ko) * 2010-06-10 2011-12-16 주식회사 하이닉스반도체 반도체 장치의 극미세 패턴 형성을 위한 방법
JP5591016B2 (ja) * 2010-08-09 2014-09-17 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
KR101962585B1 (ko) * 2011-11-09 2019-03-26 스카이워크스 솔루션즈, 인코포레이티드 전계 효과 트랜지스터 구조 및 관련된 무선-주파수 스위치
KR101883380B1 (ko) * 2011-12-26 2018-07-31 삼성전자주식회사 커패시터를 포함하는 반도체 소자
US9559146B2 (en) * 2014-12-23 2017-01-31 Intel Corporation Phase-change memory cell implant for dummy array leakage reduction
US10650978B2 (en) * 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
JP7272098B2 (ja) * 2019-05-09 2023-05-12 富士通セミコンダクターメモリソリューション株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3175870B2 (ja) * 1993-03-29 2001-06-11 松下電子工業株式会社 静電保護機能付半導体装置およびその製造方法
JP2682455B2 (ja) * 1994-07-07 1997-11-26 日本電気株式会社 半導体記憶装置およびその製造方法
TW301750B (ja) * 1995-02-08 1997-04-01 Matsushita Electric Ind Co Ltd
JPH11186524A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100301038B1 (ko) * 1998-03-02 2001-09-06 윤종용 씨오비(cob)를구비한반도체메모리장치및그제조방법
JPH11345946A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000236076A (ja) * 1999-02-15 2000-08-29 Nec Corp 半導体装置及びその製造方法
JP2001127270A (ja) * 1999-10-27 2001-05-11 Nec Corp 半導体装置及びその製造方法
JP2002198494A (ja) 2000-10-17 2002-07-12 Matsushita Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
JP4575616B2 (ja) * 2001-04-26 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6943398B2 (en) * 2002-11-13 2005-09-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100818267B1 (ko) * 2003-10-27 2008-03-31 삼성전자주식회사 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
JP2005332446A (ja) * 2004-05-18 2005-12-02 Fujitsu Ltd 半導体メモリ
US7234121B2 (en) * 2005-01-06 2007-06-19 Texas Instruments Incorporated Method of fabricating an integrated circuit to improve soft error performance

Also Published As

Publication number Publication date
CN1812106A (zh) 2006-08-02
US7485913B2 (en) 2009-02-03
US20060163639A1 (en) 2006-07-27
JP2006203128A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
JP4783027B2 (ja) 半導体記憶装置
KR100650468B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
US9496383B2 (en) Semiconductor device and method of forming the same
US6815752B2 (en) Semiconductor memory device for increasing access speed thereof
US6765272B2 (en) Semiconductor device
US8409955B2 (en) Method of forming a semiconductor device
US20120264280A1 (en) Methods of Fabricating Semiconductor Devices Having Buried Word Line Interconnects
US20070296031A1 (en) Semiconductor device and manufacture method thereof
US7348235B2 (en) Semiconductor device and method of manufacturing the same
JP2004335553A (ja) 半導体装置およびその製造方法
US20090039408A1 (en) Nonvolatile semiconductor memory and manufacturing method thereof
US8258040B2 (en) Semiconductor device and method for manufacturing the same
US8823086B2 (en) Semiconductor device and method of manufacturing the same
JPH11330418A (ja) 半導体装置とその製造方法
US20060163638A1 (en) Semiconductor device and method for fabricating the same
JP2006120904A (ja) 半導体装置及びその製造方法
US7332390B2 (en) Semiconductor memory device and fabrication thereof
US6902982B2 (en) Trench capacitor and process for preventing parasitic leakage
US6642093B2 (en) Method for manufacturing a semiconductor device
US7638391B2 (en) Semiconductor memory device and fabrication method thereof
JP2006032574A (ja) 半導体装置及びその製造方法
US20040188773A1 (en) Semiconductor device having bit-line contacts, and method of manufacturing the same
JP2005236135A (ja) 半導体装置の製造方法
JP2005203615A (ja) 半導体記憶装置、半導体装置およびそれらの製造方法
JP2001068648A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4783027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250